JP5555752B2 - 信号入力回路/チップ - Google Patents
信号入力回路/チップ Download PDFInfo
- Publication number
- JP5555752B2 JP5555752B2 JP2012235459A JP2012235459A JP5555752B2 JP 5555752 B2 JP5555752 B2 JP 5555752B2 JP 2012235459 A JP2012235459 A JP 2012235459A JP 2012235459 A JP2012235459 A JP 2012235459A JP 5555752 B2 JP5555752 B2 JP 5555752B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- terminal
- output
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 15
- 230000000630 rising effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241001673391 Entandrophragma candollei Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
- G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
- G01S19/13—Receivers
- G01S19/35—Constructional details or hardware or software details of the signal processing chain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Description
本出願は、参照によりその全体が本明細書に組み込まれている、2011年10月26日に中国国家知識産権局(SIPO)に出願した特許出願第201110335065.8号の優先権を主張するものである。
201 制御信号入力端子
211 第1の信号ユニット
21L 第1の信号ユニット
221 第2の信号ユニット
22L 第2の信号ユニット
231 共通信号入力端子
23L 共通信号入力端子
241 第1の信号出力端子
24L 第1の信号出力端子
251 第2の信号出力端子
25L 第2の信号出力端子
261 ラッチユニット
26L ラッチユニット
300 信号入力回路
301 制御信号入力端子
1371 D型フリップフロップ
137L D型フリップフロップ
2371 D型フリップフロップ
237L D型フリップフロップ
302 クロック信号入力端子
303 インバータ
311 第1の信号ユニット
31L 第1の信号ユニット
321 第2の信号ユニット
32L 第2の信号ユニット
331 共通信号入力端子
33L 共通信号入力端子
341 第1の信号出力端子
34L 第1の信号出力端子
361 ラッチユニット
36L ラッチユニット
500 信号入力回路
501 制御信号入力端子
511 第1の信号ユニット
51L 第1の信号ユニット
521 第2の信号ユニット
52L 第2の信号ユニット
531 共通信号入力端子
53L 共通信号入力端子
541 第1の信号出力端子
54L 第1の信号出力端子
551 第2の信号出力端子
55L 第2の信号出力端子
561 第3の信号ユニット
56M 第3の信号ユニット
571 第3の信号入力端子
57M 第3の信号入力端子
581 第3の信号出力端子
58M 第3の信号出力端子
600 信号入力回路
601 制御信号入力端子
602 クロック信号入力端子
611 第1の信号ユニット
61L 第1の信号ユニット
621 第1の信号ユニット
62L 第1の信号ユニット
631 共通信号入力端子
63L 共通信号入力端子
641 第1の信号出力端子
64L 第1の信号出力端子
651 第2の信号出力端子
65L 第2の信号出力端子
661 第3の信号ユニット
66M 第3の信号ユニット
69(L+1) ラッチユニット
69(L+M) ラッチユニット
700 信号入力回路
179(L+1) 第1のフリップフロップ
279(L+1) 第2のフリップフロップ
701 制御信号入力端子
702 クロック信号入力端子
703 インバータ
711 第1の信号ユニット
71L 第1の信号ユニット
721 第2の信号ユニット
72L 第2の信号ユニット
731 共通信号入力端子
73L 共通信号入力端子
741 第1の信号出力端子
74L 第1の信号出力端子
751 第2の信号出力端子
75L 第2の信号出力端子
761 第3の信号ユニット
76M 第3の信号ユニット
800 信号入力回路
801 制御信号入力端子
811 第1の信号ユニット
81L 第1の信号ユニット
821 第2の信号ユニット
82L 第2の信号ユニット
831 共通信号入力端子
83L 共通信号入力端子
841 第1の信号出力端子
84L 第1の信号出力端子
851 第2の信号出力端子
85L 第2の信号出力端子
861 第4の信号ユニット
86N 第4の信号ユニット
871 第4の信号入力端子
87N 第4の信号入力端子
881 第4の信号出力端子
88N 第4の信号出力端子
900 信号入力回路
901 制御信号入力端子
902 クロック信号入力端子
903 インバータ
911 第1の信号ユニット
91L 第1の信号ユニット
921 第2の信号ユニット
92L 第2の信号ユニット
931 共通信号入力端子
93L 共通信号入力端子
941 第1の信号出力端子
94L 第1の信号出力端子
951 第2の信号出力端子
95L 第2の信号出力端子
961 第4の信号ユニット
96N 第4の信号ユニット
199(L+1) 第1のフリップフロップ
299(L+1) 第2のフリップフロップ
1100 信号入力回路
1101 制御信号入力端子
1200 GPSチップ
1210 ANDゲート
1300 HOST
1161 ラッチユニット
1162 ラッチユニット
1163 ラッチユニット
Claims (20)
- 制御信号を受信するように構成された制御信号入力端子と、
それぞれが対応する共通信号を受信するように構成された少なくとも1つの共通信号入力端子と、
それぞれが対応する第1の信号を出力するように構成された少なくとも1つの第1の信号出力端子と、
少なくとも1つの第1の信号ユニットであって、前記少なくとも1つの第1の信号ユニットのそれぞれの入力端子は前記少なくとも1つの共通信号入力端子に接続され、前記第1の信号ユニットのそれぞれの出力端子は前記少なくとも1つの第1の信号出力端子に接続され、前記第1の信号ユニットは、前記対応する共通信号を受信し、前記対応する共通信号を前記制御信号の制御下で前記対応する第1の信号として出力するように構成されたラッチユニットを含む、少なくとも1つの第1の信号ユニットと、
それぞれが対応する第2の信号を出力するように構成された少なくとも1つの第2の信号出力端子と、
それぞれが前記対応する共通信号を受信し、前記対応する共通信号を前記制御信号の制御下で前記対応する第2の信号として出力するように構成された少なくとも1つの第2の信号ユニットと
を備え、
前記少なくとも1つの第2の信号ユニットの入力端子は、前記少なくとも1つの共通信号入力端子に接続され、前記少なくとも1つの第2の信号ユニットのそれぞれの出力端子は前記少なくとも1つの第2の信号端子に接続され、各第2の信号ユニットは、対応する共通信号を受信し、前記対応する共通信号を前記制御信号に基づいて第2の信号として出力するように構成され、
前記第2の信号ユニットが、直列に接続された複数のフリップフロップを備え、前記複数のフリップフロップの第1のフリップフロップの入力端子は、前記第2の信号ユニットの入力端子として使用され、前記複数のフリップフロップの他のフリップフロップの各入力端子は左側に隣接するフリップフロップの出力端子に接続され、最も右側のフリップフロップの出力端子は、前記第2の信号ユニットの出力端子として使用されることを特徴とする信号入力回路。 - 前記第1の信号ユニット内のラッチのイネーブル端子と、前記第2の信号ユニットの制御端子とが、前記制御信号入力端子に接続されることを特徴とする請求項1に記載の信号入力回路。
- 前記ラッチユニットに対するイネーブル電圧の電圧レベルが、前記フリップフロップをリセットまたはセットするための電圧レベルと反対であることを特徴とする請求項1に記載の信号入力回路。
- 前記信号入力回路が、
前記制御信号を前記第1の信号ユニット内の前記ラッチユニットに出力し、前記制御信号入力端子からの前記制御信号を反転し、反転した制御信号を前記第2の信号ユニットに出力するように構成されたインバータをさらに備え、
前記インバータの入力端は、前記制御信号入力端子と、前記少なくとも1つの第1の信号ユニット内の前記ラッチユニットのラッチイネーブル端子とに接続され、前記インバータの出力端子は、前記第2の信号ユニット内の前記フリップフロップのそれぞれのリセット端子またはセット端子に接続されることを特徴とする請求項1に記載の信号入力回路。 - 前記信号入力回路が、
前記制御信号を前記第2の信号ユニットに出力し、前記制御信号入力端子からの前記制御信号を反転し、反転した制御信号を前記第1の信号ユニット内の前記ラッチユニットに出力するように構成されたインバータをさらに備え、
前記インバータの入力端は、前記制御信号入力端子と、前記第2の信号ユニット内の前記フリップフロップのそれぞれのリセット端子またはセット端子とに接続され、前記インバータの出力端子は、前記少なくとも1つの第1の信号ユニット内の前記ラッチユニットのラッチイネーブル端子に接続されることを特徴とする請求項1に記載の信号入力回路。 - 前記制御信号が第1の電圧レベルであるときは、前記少なくとも1つの第1の信号ユニット内の前記ラッチユニットは、前記対応する共通信号を受信し、前記対応する共通信号を前記対応する第1の信号として出力するようにイネーブルされ、前記第2の信号ユニットはリセットまたはセットされ、
前記制御信号が前記第1の電圧レベルとは反対の第2の電圧レベルであるときは、前記第2の信号ユニットは、前記対応する共通信号を受信し、前記対応する共通信号を出力し、前記第1の信号ユニット内の前記ラッチユニットは以前に受信した前記対応する共通信号をラッチすることを特徴とする請求項1に記載の信号入力回路。 - それぞれが対応する第3の信号を受信するように構成された少なくとも1つの第3の信号入力端子と、
少なくとも1つの第3の信号出力端子と、
前記対応する第3の信号を受信し、前記対応する第3の信号を前記第1の信号として前記少なくとも1つの第3の信号出力端子を通して出力するように構成された少なくとも1つの第3の信号ユニットであって、前記第3の信号ユニットの入力端子は、前記少なくとも1つの第3の信号入力端子に接続され、前記少なくとも1つの第3の信号ユニットの各出力端子は前記第3の信号出力端子に接続される、少なくとも1つの第3の信号ユニットと
をさらに備えることを特徴とする請求項1に記載の信号入力回路。 - 前記第3の信号ユニットがラッチユニットを含むことを特徴とする請求項7に記載の信号入力回路。
- 前記第3の信号ユニット内の前記ラッチユニットのラッチイネーブル端子が前記制御信号入力端子に接続され、
前記制御信号が第1の電圧レベルである場合は、前記第3の信号ユニット内の前記ラッチユニットは、前記対応する第3の信号を受信し、前記対応する第3の信号を前記第1の信号として出力するようにイネーブルされ、
前記制御信号が前記第1の電圧レベルとは反対の第2の電圧レベルである場合は、前記第3の信号ユニット内の前記ラッチユニットは、以前に受信した前記対応する第3の信号をラッチすることを特徴とする請求項8に記載の信号入力回路。 - 前記第3の信号ユニットが、直列に接続された複数のフリップフロップを含み、第1のラッチユニットの入力端子は前記第3の信号ユニットの入力端子として使用され、他のフリップフロップの各入力端子は、左側に隣接するフリップフロップの出力端子に接続され、最も右側のフリップフロップの出力端子は、前記第3の信号ユニットの出力端子として使用されることを特徴とする請求項7に記載の信号入力回路。
- 前記制御信号入力端子からの前記制御信号を反転し、反転した制御信号を前記第3の信号ユニットに出力するように構成されたインバータをさらに備え、
前記インバータの入力端子は、前記制御信号入力端子に接続され、前記インバータの出力端子は前記第3の信号ユニット内の前記ラッチユニットのリセット端子またはセット端子に接続され、
前記制御信号が第1の電圧レベルであるときは、前記第3の信号ユニットはリセットまたはセットされ、
前記制御信号が前記第1の電圧レベルとは反対の第2の電圧レベルであるときは、前記第3の信号ユニットは、前記対応する第3の信号を受信し、前記対応する第3の信号を前記第1の信号として出力するように構成されることを特徴とする請求項9に記載の信号入力回路。 - 対応する第4の信号を受信するように構成された少なくとも1つの第4の信号入力端子と、
少なくとも1つの第4の信号出力端子と、
前記対応する第4の信号を受信し、前記対応する第4の信号を前記制御信号の制御下で前記第2の信号として前記少なくとも1つの第4の信号出力端子を通して出力するように構成された少なくとも1つの第4の信号ユニットとをさらに備え、
前記少なくとも1つの第4の信号ユニットの入力端子は、前記少なくとも1つの第4の信号入力端子に接続され、前記少なくとも1つの第4の信号ユニットの出力端子は前記少なくとも1つの第4の信号出力端子に接続されることを特徴とする請求項1に記載の信号入力回路。 - 前記第4の信号ユニットが、直列に接続された複数のフリップフロップを備え、第1のラッチユニットの入力端子は、前記第4の信号ユニットの入力端子として使用され、前記複数のフリップフロップの他のフリップフロップの各入力端子は左側に隣接するフリップフロップの出力端子に接続され、最も右側のフリップフロップの出力端子は、第3の信号ユニットの出力端子として使用されることを特徴とする請求項12に記載の信号入力回路。
- 前記制御信号入力端子からの前記制御信号を反転し、反転した制御信号を前記第4の信号ユニットに出力するように構成されたインバータをさらに備え、
前記インバータの入力端子は、前記制御信号入力端子に接続され、前記インバータの出力端子は前記第4の信号ユニット内の前記フリップフロップのリセット端子またはセット端子に接続され、
前記制御信号が第1の電圧レベルであるときは、前記第4の信号ユニットはリセットまたはセットされ、
前記制御信号が前記第1の電圧レベルとは反対の第2の電圧レベルであるときは、前記第4の信号ユニットは、前記対応する第4の信号を受信し、前記対応する第4の信号を前記第2の信号として出力することを特徴とする請求項13に記載の信号入力回路。 - 前記第1の信号が動作モード信号を含み、前記第2の信号が機能信号を含むことを特徴とする請求項1に記載の信号入力回路。
- 前記制御信号が前記信号入力回路の電源によって、または外部デバイスによって発生されることを特徴とする請求項1に記載の信号入力回路。
- 第2の信号ユニットをリセットまたはセットするため、および対応する共通信号入力端子から共通信号を受信し前記共通信号を第1の信号として出力するように第1の信号ユニット内のラッチユニットをイネーブルするために、第1の電圧レベルを有する制御信号を入力するステップであって、前記ラッチユニットおよび前記第2の信号ユニットは前記対応する共通信号入力端子に接続される、ステップと、
前記ラッチユニットを以前に受信した対応する共通信号にラッチし、前記第2の信号ユニットを、前記対応する共通信号入力端子から前記対応する共通信号を受信し、前記対応する共通信号を第2の信号として出力するようにイネーブルするために、前記第1の電圧レベルとは反対の第2の電圧レベルを有する前記制御信号を入力するステップと
を含み、
前記第2の信号ユニットが、直列に接続された複数のフリップフロップを備え、前記複数のフリップフロップの第1のフリップフロップの入力端子は、前記第2の信号ユニットの入力端子として使用され、前記複数のフリップフロップの他のフリップフロップの各入力端子は左側に隣接するフリップフロップの出力端子に接続され、最も右側のフリップフロップの出力端子は、前記第2の信号ユニットの出力端子として使用されることを特徴とする複数の信号を入力する方法。 - 前記第1の信号が動作モード信号を含み、前記第2の信号が機能信号を含むことを特徴とする請求項17に記載の方法。
- 前記制御信号が信号入力回路の電源によって、または外部デバイスによって発生されることを特徴とする請求項17に記載の方法。
- 制御信号を入力するように構成された制御信号ピンと、
それぞれが対応する共通信号を入力するように構成された少なくとも1つの共通信号ピンと、
前記制御信号を受信し、前記対応する共通信号を受信し、前記対応する共通信号を前記制御信号の制御下で第1の信号と第2の信号の少なくとも1つとして出力するように構成された信号入力回路と
を備え、前記信号入力回路の制御信号入力端子は、前記制御信号ピンに接続され、前記少なくとも1つの共通ピンは前記信号入力回路の対応する共通信号入力端子に接続され、
前記信号入力回路は、
制御信号を受信するように構成された制御信号入力端子と、
それぞれが対応する共通信号を受信するように構成された少なくとも1つの共通信号入力端子と、
それぞれが対応する第1の信号を出力するように構成された少なくとも1つの第1の信号出力端子と、
少なくとも1つの第1の信号ユニットであって、前記少なくとも1つの第1の信号ユニットのそれぞれの入力端子は前記少なくとも1つの共通信号入力端子に接続され、前記第1の信号ユニットのそれぞれの出力端子は前記少なくとも1つの第1の信号出力端子に接続され、前記第1の信号ユニットは、前記対応する共通信号を受信し、前記対応する共通信号を前記制御信号の制御下で前記対応する第1の信号として出力するように構成されたラッチユニットを含む、少なくとも1つの第1の信号ユニットと、
それぞれが対応する第2の信号を出力するように構成された少なくとも1つの第2の信号出力端子と、
それぞれが前記対応する共通信号を受信し、前記対応する共通信号を前記制御信号の制御下で前記対応する第2の信号として出力するように構成された少なくとも1つの第2の信号ユニットと
を備え、
前記少なくとも1つの第2の信号ユニットの入力端子は、前記少なくとも1つの共通信号入力端子に接続され、前記少なくとも1つの第2の信号ユニットのそれぞれの出力端子は前記少なくとも1つの第2の信号端子に接続され、各第2の信号ユニットは、対応する共通信号を受信し、前記対応する共通信号を前記制御信号に基づいて第2の信号として出力するように構成され、
前記第2の信号ユニットが、直列に接続された複数のフリップフロップを備え、前記複数のフリップフロップの第1のフリップフロップの入力端子は、前記第2の信号ユニットの入力端子として使用され、前記複数のフリップフロップの他のフリップフロップの各入力端子は左側に隣接するフリップフロップの出力端子に接続され、最も右側のフリップフロップの出力端子は、前記第2の信号ユニットの出力端子として使用されることを特徴とするチップ。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110335065.8 | 2011-10-26 | ||
CN201110335065.8A CN103078624B (zh) | 2011-10-26 | 2011-10-26 | 信号输入电路和方法以及具有信号输入电路的芯片 |
US13/632,439 US8766677B2 (en) | 2011-10-26 | 2012-10-01 | Signal input circuit/chip |
US13/632,439 | 2012-10-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013128269A JP2013128269A (ja) | 2013-06-27 |
JP5555752B2 true JP5555752B2 (ja) | 2014-07-23 |
Family
ID=48155046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012235459A Expired - Fee Related JP5555752B2 (ja) | 2011-10-26 | 2012-10-25 | 信号入力回路/チップ |
Country Status (5)
Country | Link |
---|---|
US (1) | US8766677B2 (ja) |
JP (1) | JP5555752B2 (ja) |
KR (1) | KR101417373B1 (ja) |
CN (1) | CN103078624B (ja) |
TW (1) | TWI496417B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10777432B2 (en) | 2014-02-27 | 2020-09-15 | SCREEN Holdings Co., Ltd. | Substrate processing apparatus and substrate processing method |
CN112820237B (zh) * | 2019-10-31 | 2022-08-26 | 京东方科技集团股份有限公司 | 电子基板及其驱动方法、显示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4701920A (en) * | 1985-11-08 | 1987-10-20 | Eta Systems, Inc. | Built-in self-test system for VLSI circuit chips |
US5003204A (en) * | 1989-12-19 | 1991-03-26 | Bull Hn Information Systems Inc. | Edge triggered D-type flip-flop scan latch cell with recirculation capability |
JPH04175673A (ja) | 1990-11-07 | 1992-06-23 | Nec Corp | 半導体集積回路 |
US6028983A (en) * | 1996-09-19 | 2000-02-22 | International Business Machines Corporation | Apparatus and methods for testing a microprocessor chip using dedicated scan strings |
JP4675008B2 (ja) | 2001-09-17 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体回路装置 |
CN1264166C (zh) * | 2003-01-13 | 2006-07-12 | 扬智电子(上海)有限公司 | 一种利用双沿采样处理控制信号的非同步先入先出控制器 |
JP4699927B2 (ja) | 2006-03-27 | 2011-06-15 | 富士通セミコンダクター株式会社 | 入出力共用端子制御回路 |
JP5489211B2 (ja) * | 2009-10-28 | 2014-05-14 | エヌイーシーコンピュータテクノ株式会社 | バス回路 |
JP5315276B2 (ja) * | 2010-03-25 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置、フリップフロップの制御方法およびプログラム |
-
2011
- 2011-10-26 CN CN201110335065.8A patent/CN103078624B/zh not_active Expired - Fee Related
-
2012
- 2012-07-12 TW TW101125136A patent/TWI496417B/zh not_active IP Right Cessation
- 2012-10-01 US US13/632,439 patent/US8766677B2/en active Active
- 2012-10-24 KR KR1020120118299A patent/KR101417373B1/ko active IP Right Grant
- 2012-10-25 JP JP2012235459A patent/JP5555752B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20130045811A (ko) | 2013-05-06 |
US20130106489A1 (en) | 2013-05-02 |
JP2013128269A (ja) | 2013-06-27 |
KR101417373B1 (ko) | 2014-07-08 |
CN103078624B (zh) | 2014-07-16 |
US8766677B2 (en) | 2014-07-01 |
TWI496417B (zh) | 2015-08-11 |
CN103078624A (zh) | 2013-05-01 |
TW201318341A (zh) | 2013-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7342415B2 (en) | Configurable IC with interconnect circuits that also perform storage operations | |
CN104734697B (zh) | 使用异步数字采样的时钟校准 | |
US10193536B2 (en) | Shared keeper and footer flip-flop | |
US7317331B2 (en) | Reconfigurable IC that has sections running at different reconfiguration rates | |
CN105680848B (zh) | 基于区域时钟的优化fpga芯片布局的方法 | |
CN107911104B (zh) | 时钟门控电路 | |
US8791739B2 (en) | Flip-flop having shared feedback and method of operation | |
US20150358004A1 (en) | D-type flip-flop and clock generating circuit | |
JP5555752B2 (ja) | 信号入力回路/チップ | |
US9543956B2 (en) | Systems and methods for configuring an SOPC without a need to use an external memory | |
US8143929B2 (en) | Flip-flop having shared feedback and method of operation | |
US20170146599A1 (en) | Integrated circuit with low power scan system | |
KR102549438B1 (ko) | 순차 회로, 이를 포함하는 스캔 체인 회로 및 집적 회로 | |
US20200150179A1 (en) | Multibit vectored sequential with scan | |
US8378713B2 (en) | Digital filter circuit | |
CN103532562B (zh) | 用于混合信号接口电路的装置和相关方法 | |
JP5797893B2 (ja) | フリップフロップ回路 | |
US8030963B2 (en) | Integrated circuit and standard cell for an integrated circuit | |
EP2587673A2 (en) | Signal input circuit/chip | |
CN114598314A (zh) | 锁存器架构和锁存电路 | |
JP2007281487A (ja) | 半導体集積回路及びその製造方法並びにasic素子の製造方法 | |
RU92556U1 (ru) | Вычислительный модуль | |
KR101027681B1 (ko) | 반도체 메모리 장치의 데이터 정렬 회로 | |
CN106982056B (zh) | 一种保持分频时钟相位一致的方法及分频电路 | |
US7071731B1 (en) | Programmable Logic with Pipelined Memory Operation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5555752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |