CN1030680A - 检测位相差的装置 - Google Patents

Abstract

一种位相差检测装置，例如可用于数字微波通信 系统作为通道开关控制。该装置可检测两个相同数 据序列间的相位差。两数据序列中的每一个都由两 个独立传输通道中的各自一个进行传输。每个数据 序列都进行串行到并行的转换而成为位序列，其数目 等于该数据序列帧周期的预定公共度量值。有若干 个比较器和与之一一连接的判定电路，用于分别检测 一个数据序列产生的那些位序列和另一数据序列产 生的与其标号相同的那些位序列之间的位相差。

Description

本发明涉及一种检测两个相同数据序列之间位相（bit    phase）差的装置。两数据序列中每一个都通过各自的传输通路进行传输。

所述这样装置在许多处理数字的电子设备中都是心不可少的。例如，在具有一个主通道和一个备用通道的数字微波通信系统中两个相同数据序列分别在主通道和备用通道中并行传输（为区分起见，下文称之为数据序列A和B），由于两个独立通道之间存在传输延时差，它们彼此间的位相并不总是重合的。此外，由于传输延时差随时间起伏变化，因此数据序列A和B之间的位相偏差也随时间起伏变化。当位相不重合时，应该用主通道和备用通道中的一个切换另一个，切换时会带来位错。为了消除这种位错，可按以下步骤进行：确定数据序列A和B彼此间位相是否匹配，如果它们不匹配，就迫使其相对位相移动，直到数据序列重合，然后再由一个通道去切换另一通道。此种功能可用上述位相差检测装置来定成。

已有的检测位相差的装置包括一个比较器，用于检测两个数据序列A和B之间的位相差，也就是检测数据序列A和B的位相是否重合;还包括一个响应比较器输出信号的判定电路，用以判定数据序列A和B的位相是否匹配。然而，已有装置没有解决下述问题，也就是，当数据序列A和B每一个都只载有少量数据时，即处于所谓“轻负荷”状态时，数据系列A和B中各自每个预定数量的位中的数据位的数量，例如一帧中数据位的数量就减少，致使判定电路错误动作，从而不能精确检测位相差。因此，本发明的目的是提供这样一种位相差检测装置：它能检测两个通过各自的传输通路而传播的相同数据序列之间的位相差，而无论每个数据序列的每个预定数量的位中的数据位的数目是否减少，甚至减少到零也无妨。

本发明的另一目的是提供一种全面改进了的位相差检测装置。

结合附图，从以下详细的描述中，本发明上述和其它发明目的，特点和优点将变的更为明显。

按照本发明，提供了一种检测两个相同数据序列A和B之间的位相差的装置。两数据序列中的每一个都各自通过两个传输通路中的一个进行传输。该装置包括用于进行串行到并行转换的序列转换部件，将数据序列A和B分别转换成位序列A₁-Am和B₁-Bm（M为正整数），其数目等于数据序列A和B帧周期的预定公共度量值（common measure）;还包括M个位相检测部件，用于分别检测位序列A₁-Am和与其彼此标号相同的位序列B₁-Bm之间的相位差。因此，根据所述M个位相检测部件的输出，可确定数据序列A和B之间的位差。

图1为用于检测位相差的已有装置的方框图;

图2为实施本发明的用于检测位相差的装置的方框图;

图3为一方框图，示出图2中串行到并行转换的（S/P）转换器的具体组成;

图4A为一方框图，示出图3中序列转换电路的具体构成;

图4B为表明4A序列转换电路的输入和输出之间相互关系的表格;

图5A和图5B为一组定时图表，示出由图2中S/P转换器完成的转换关系;

图6为一定时图表，示出图2中S/P转换器和比较器的工作方式;

图7为一方框图，示出图2中判定电路的具体组成;

图8为判定电路的另一种组成的方框图。

为了更好地理解本发明，可重点参考图1所示的已有位相差检测装置。如图所示，已有的该装置，总体用10表示，包括一个由“异或”（EX-OR）门构成的比较器12和一个判定电路14。当比较器12接收数据序列A和B并产生一个比较信号C时，由判定电路14接收信号C，并判定数据序列A和B彼此位相是否重合。当两个输入信号重合时，EX-OR12输出（逻辑）“0”;当它们不重合时输出（逻辑）“1”。从这个含义上讲，EX-OR12对两个数据序列是逐位进行比较，从而得出其判定结果的。只要数据序列A和B的位相彼此匹配，同时数据序列A和B不存在传输位错，则比较器12的输出C只是一串“O”。然而，由于存在传输位错，有时信号C会成为“1”。还有，当数据序列A和B的位相不重合时，信号C通常有成为“1”的实际可能性。由判定电路14计算出每次每个预定时间周期内的信号为“0”和为“1”的频率，从而判定数据序列A和数据序列B是否重合。判定结果以判定信号D输出。

然而如前所述，当数据序列A和B处于“轻负荷”状态，而且几乎没有任何位变组分时，则当位相不重合时，比较信号C成为“1”的可能性就减少。例如，假定数据序列A和B中每一个在其位长为2928位的每一帧中都包含单独一个帧同步位“1”;并假定其它位均为“O”（除非存在传输错误），则当数据序列A和B的位相不同时，信号C成为“1”的可能性就小到2/2928，近似等于7×10^-4。在此例中，若数据序列A和B的误码率（BER）增加到7×10^-4数量级，则不可能去确定是其位相不重合，还是传输位错，致使信号C成为“1”。因此，已有装置10常常导致错误动作。

图2所示实现本发明的位相差检测装置20不存在上述缺点。图中，装置20包括两个S/P转换器22a和22b。通过独立传输通道而传输的相同数据序列A和B分别加于S/P转换器22a和22b上。S/P转换器22a和22b分别响应产生位序列A₁-A₄和位序列B₁-B₄。位序列A₁-A₄和与位序B₁-B₄成对地加到4个比较器24，26，28和30上，它们每一个都是由一个例如EX-OR门构成。由位相比较器24，26，28和30分别输出的比较信号C₁-C₄分别加到4个判定电路32，34，36和38上。然后，由判定电路32，34，36和38输出的判定信号D₁-D₄分别送入“或”（OR）门40，用以产生一个作为最终检测结果的判定信号E。

S/P转换器22a和22b中的每个都将与其相连接的数据序列A或B转换成若干个位序列，其数目等于该数据序列A和B的帧周期的预定公共度量值M（正整数）。因此，S/P转换器22a和22b中每个都有（1-M）个序列转换功能，并可以用其本身为已有技术的电路来完成。在此具体实施例中，假定M等于4。详细地说，S/P转换器22a和22b相对于频率分别将数据序列A和B分为四个序列，成为位序列A₁-A₄和B₁-B₄。按这样转换，位序列A₁-A₄和B₁-B₄中每个都占有一个时间段，它是其在原来数据序列A和B的时间段的4倍长。因此，假定每个数据序列A或B在一帧周期内含有2928位，则位序列A₁-A₄和B₁-B₄中的每个位序列在一帧周期内都包含732位，即2928/4＝732。S/P转换器22a和22b彼此同步工作，使得数据序列A和B在相同时间段范围中的所有位都处于标号彼此相同的位序列A₁-A₄和B₁-B₄的所有位的同样时间段范围里。图3示出S/P转换器22a和22b中每一个的具体组成。由于S/P转换器22a和22b的组成基本上是相同的，因此作为例子假定图3的组成代表的是S/P转换器22a。如图所示，S/P转换器22a是由四个触发器（F/F）222、224、226、228、两个触发器230、232、和一个序列转换电路234构成。其中触发器222、224、226、和228上加有一个数据序列的“数据”使之转换成4个位序列;触发器230和232用于对四分时钟信号作出响应而进行再定时;序列转换电路234上加有四个触发器222、224、226、和228的输出信号以及控制信号“控制”，用于转换序列，从而产生序列A₁-A₄。图4A示出，序列转换电路234包括一个二进位计数器236，其上加有控制脉冲信号“控制”，用于使其转换成四分数;以及包括一个选择器238，其上加有二进位计数器236的输出信号。选择器238的输入和输出信号的相互关系如图4B所示。

再看图2，位相比较器24、26、28和30对位序列A₁-A₄和B₁-B₄中的相同标号的位逐位进行比较，从而分别输出比较信号C₁-C₄。如果数据序列A和B的位相重合，则位序列A₁-A₄和与位序列A₁-A₄标号相同的位序列B₁-B₄，即使按其位相，彼此也相重合，除非存在传输位错。在这种情况下，除非存在传输输位错，所有比较信号C₁-C₄为一串“0”。反之，如果数据序列A和B位相不重合，则位序列A₁-A₄和位序列B₁-B₄中相同标号的部分彼此也不重合，结果比较信号C₁-C₄为“1”。

判定电路32、34、36和38分别接收比较信号C₁-C₄，并判定位序列A₁-A₄和与之标号相同的B₁-B₄是否重合。32到38这些电路各自发出判定信号D₁-D₄。如果它们重合，则D₁-D₄中每一个均为“0”;如果它们不重合，则均为“1”。当数据序列A和B重合时，判定信号D₁-D₄全为“0”，因而由“或”门40输出的最终判定信号E也为“0”。当它们不重合时，判定信号D₁-D₄中至少有两个为“1”，因而最终判定信号E也为“1”。

图5A和图5B为两个定时图表，示出由S/P转换器22a和22b完成的（1-4）个序列的转换。具体说，图5A表明了一种状况，这时数据序列A和B位相重合，并且一帧周期被转换成4个位序列，即M＝4。在图5A和5B中，帧同步脉冲用阴影线表示。如图5A所示，组成数据序列A第一帧的4个时间段A₁₁、A₁₂、A₁₃和A₁₄在时间轴上各自延伸，以具有同数据序列A的帧周期相同的周期。因此，时间段A₁₁、A₁₂、A₁₃和A₁₄分别被转换成4个并行的位序列A₁、A₂、A₃和A₄。对于数据序列A的第二帧和以后各帧以及数据序列B也是如此。

在图5B中，作为例子举出了一种状况，这时，在数据序列A和B之间存在有与帧同步脉冲位相应的相位差。在这种情况下与数据序列A相联系的4个并行数据A₁-A₄和图5所示的完全相同。但是，就数据序列B而言，B₁等于Bn₄，B₂等于B₁₁，B₃等于B₁₂，B₄等于B₁₃，亦即由数据序列A和B导出的这些序列的相应部分，每个彼此错开一个时间段。

考虑到以上情况，假定为这样一种状态：其中数据序列A和B的每一个都只有一个帧同步位（无负荷状态），并且彼此相位差一位，如图6中A和B所示。图6中为了便于理解，帧同步脉冲只包含一位。数据序列A和B转换而产生的位序列，在图6中分别被表示为A1-A₄和B₁-B₄。而由比较器24、26、28和30产生的“异或”信号，在图6中被表示为C₁、C₂、C₃和C₄。在这样情况下，虽然“异或”信号C₃和C₄都为“0”，每个都表明位相重合，但是“异或”信号C₁和C₂每个都为“1”，表明位相不重合。

因为帧周期是序列转换数M（＝4）的整倍数，因此，各帧个别的位必定能逐帧转换成个别的转换输出序列，例如图6中所表示的，在比较器24、26、28和30的输出C₁-C₄里的“1”，在每732位，即2928/4＝732期间，分别只出现在C₁和CC₂中。

按上述组成，4个数据序列之间的相位差是在一帧周期内被检测的。它给出的相位差的信息量为通常的四倍大。特别是，在无负荷条件下，帧位出现在两个序列中，从而可得到两倍大的相位差信息量。

如上所述，在本实施例的装置20里，甚至在无负荷条件下，位相差也可由比较器以732位为基础进行检测。相反，对于如图6所示的数据序列C，图1所示的已有装置10不能检测其位相差，除非这时有2928位。通常，当传输通路上有任何位错时，位相比较器输出中就会出现错误的结果。在这种情况下，当已有装置10不能检测其位相差时（除非误码率达3×10^-4，即接近等于1/2928），本实施例的装置20都能检测直到误码率为1.4×10^-3时的位相差，因而增强了其防护性能。

图7示出用于图2所示本装置的位相判定电路的具体组成。以下叙述中，假定M为16，即Ci（i＝1-16）和Di（i＝1-16）。

图7中，判定电路包括一个加有比较信号Ci的“非”门322;一个对比较信号Ci作出响应以产生一个脉冲P₁的第一“否”计数器324;一个对“非”门322的输出信号作出响应以产生一个脉冲P₂的第一“是”计数器;以及“与非”门328和330。“与非”门328对脉冲P₁和“与非”门330的输出作出响应而输出一个判定信号Di;而“与非”门330上加有脉冲P₂和“与非”门328的输出信号。

第一“否”计数器324记录每5帧周期（位序列Ai和Bi的每133×5位）内出现比较信号Ci为“1”的数目（以位序列Ai和Bi的时间段为基础）每次计数达到4时输出一个负脉冲P1。另一方面，第一“是”计数器326记录位序列Ai和Bi的每16位中出现“非”门322输出信号为“1”（即比较信号Ci为“0”）的数目，每次计数达到12时输出一个负脉冲P₂“与非”门328和330互相连接，用以构成由脉冲P₁置位、脉冲P₂复位的一个复位置位触发器（R-SF/F），使判定信号Di在P₁作用时为“1”，P₂作用时为“0”。

如果位序列Ai和Bi的传输位错可以忽略，只要位序列Ai和Bi重合，比较信号Ci就全为“0”。在这种情况下，不发出脉冲P₁而发出脉冲P₂，使判定信号Di为“0”。反之，如果位序列Ai和Bi位相不重合，同时在一帧周期内比较信号Ci至少有一次为“1”，则脉冲P₁在每5帧周期内出现一次，使得判定信号Di也为“1”。考虑到这种情况：即使位序列Ai和Bi不相同，有时也出现脉冲P₂，在脉冲P₂出现以后，判定信号Di保持为“0”，直到下一个脉冲P₁出现为止。

图8示出另一种判定电路的具体组成。该实施例除加有第二“否”计数器332和第二“是”记数器334外，其他部分基本上类似于图7的组成。第二“否”计数器332接收脉冲P₁，并将脉冲P₃加到“与非”门328上。第二“是”记数器334接收脉冲P₁和P₂，并将脉冲P₄加到“与非”门330上。以下叙述的图8所示电路的工作过程是基于如下的假设：用以产生比较信号Ci的两个位序列的每帧都包括183位，并且，如果两位序列彼此不相合，比较信号Ci在一帧周期内至少有一次为“0”，它与图7所示实施例有相同的工作状态。

第二“否”计数器332记录每5×16帧周期内脉冲P₁出现的次数，并且每次计数达到14时输出一个负脉冲P₃。另一方面，第二“是”计数器334记录脉冲P₂的到达，并且当计数达到92时，输出一个负脉冲P₄，而当脉冲P₁到达时，脉冲P₄被清除（记数减为0）。正如前面叙述过的，第一“否”计数器324连续记录的周期为5个连续的帧，并且，可能出现在这一时间段内的脉冲P₂的最大数目为5×183/16，略小于58。第二“是”计数器334的门限值计数选定为92，大于58。

假定比较信号Ci可能出现的错误可以忽略，只要用以产生比较信号Ci的位序列重合，则脉冲P₁，因而P₃，都不出现。这时候， 因为脉冲P₂每16位出现一次和脉冲P₄每16×92位（约8个帧）出现一次，所以判定信号Di为“0”，并且从不变为“1”。相反，当序列不重合时，脉冲P₁每5帧出现一次，因而在5×16帧里，脉冲P₁出现16次，从而产生脉冲P₃以使判定信号Di转成“1”。同时，每个脉冲P₁使第二“是”计数器334清除，以及因为在下一个脉冲P₁出现以前，可能出现的脉冲P₂的最大数目小于58（更小于92），所以不出现脉冲P4。因此，如果位序列存在位相差，则判定信号Di保持为“1”。

当比较信号Ci的误码率增长到5.6×10^-3数量级时，就会出现脉冲P₁，即使位序列重合也如此。虽然对脉冲P₁的错误出现作出响应而出现脉冲P₃的可能性很小，然而，脉冲P₃的错误出现的可能性却随着脉冲P₁的错误出现的可能性的减少而急骤下降。由此得出，甚至比较信号Ci的误码率略为减到小于5.5×10^-3，也会使脉冲P₃的错误发生的可能性减小，从而也使判定信号Di错误变化到“1”的可能性减小很多。

如上所述，按照本实施例，甚至在轻负荷条件下，也就是即使在一帧（183位）里比较信号Ci为“1”仅有一次，两个位序列的不重合性也能被检测出。此外，直到比较信号Ci的误码率增到实际上为5.5×10^-3为止，“重合”被错误地判定为“不重合”的可能性也都小到可以忽略。

如果需要，可以作出一种设计，使得在出现脉冲P₂时，第一“是”计数器326被清除，以便立即开始下一计数过程。这将缩短为作出判定所需的时间周期。在这种情况下，还必须满足以下条件：在第一“否”计数器324的计数时间（5×183位）内可能出现的脉冲P₂的最大数目（5×183/12＜77），应小于第二“是”计数器334的门限值记数（92）。再有，第二“否”计数器332可以被脉冲P₄清除，而使该第二“否”计数器332总是由“0”开始记录，因而提高了脉冲P₃的可靠性。

总之，可以看出，本发明提供了一种位错差检测装置，即使在两个由独自传输通路而传输的数据序列可能处于轻负荷时，也能精确确定这两个数据序列之间的相位差;在降低对通路要求的情况下，仍能改善相位差的判定性能。

在了解本发明的内容之后，对于熟悉本领域的技术人员来说，可作出各种改进，但都不脱离本发明的范畴

Claims (6)

1、一种用于检测两个相同数据序列A和B之间位相(bit Phase)差的装置，两数据序列中的每一个都由两个传输通路中的各自一个进行传输，它包括：

用于进行串行到并行转换的序列转换部件，将数据序列A和B分别转换成位序列A₁-Am和B₁-Bm(M为正整数)，其数目等于该数据序列A和B帧周期的预定公共度量值(Common measre)；以及

M个位相检测部件，用于分别检测位序列A₁-Am和与其标号相相同的位序列B₁-Bm之间的相位差；

因此，根据所述M个位相检测部件的输出，可确定数据序列A和B之间的位差。

2、如权利要求1所述的装置，其中所说的位相检测部件包括M个个位相比较器，用于相对于位相，对位序列A₁-Am和B₁-Bm中相应的位进行单独比较，从而发出比较信号C₁-Cm;还包括M个判定电路，各自响应比较信号C₁-Cm，用以判定位序列A₁-Am和位序列B₁-Bm中相应位的位相是否重合，以便发出M个判定信号D₁-Dm。

3、如权利要求2所述的装置，其中所说的比较电路每一个都包括一个“导或”（EX-OR）门。

4、如权利要求2所述的装置，其中所说的判定电路每一个都包括一个第一“否”计数器，用以对比较信号C₁-Cm中的任一个作出响应，并发出一个第一脉冲信号;一个“非”门，用以对比较信号C₁-Cm之一作出响应;一个第一“是”计数器，用以对所述“非”门的输出信号作出响应，并发出一个第二脉冲信号;以及还包括“与非”门，用以对第一脉冲信号和第二脉冲信号分别作出响应，以便输出判定信号D₁-Dm中的任何一个信号。

5、如权利要求4所述的装置，其中所述的每一个判定电路还包括一个第二“否”计数器，用以对由所述的第一“否”计数器发出的第一脉冲输出作出响应，并发出一个第三脉冲信号;以及还包括一个第二“是”计数器，用以对第一脉冲信号和由所述第一“是”计数器发出的第二脉冲信号作出响应，并发出一个第四脉冲信号;所述第三和第四脉冲信号加到上述“与非”门上。

6、如权利要求2所述的装置，其中所述位相检测部件还包括一个“或”门，用以产生一个对所说判定电路输出的M个判定信号D₁-Dm作出响应的最终判定信号E。

Images