JPS6253040A

JPS6253040A - 復号回路

Info

Publication number: JPS6253040A
Application number: JP60191840A
Authority: JP
Inventors: Kazunari Irie; 一成入江; Masahiro Ko; 高　正博
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1985-09-02
Filing date: 1985-09-02
Publication date: 1987-03-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】、（産業上の利用分野）本発明は、１フレーム内にノぐリティチェックビットヲ
含む受信データ信号からフレーム同期位置を検出して復
号するとともに符号誤シに対する制御を行う復号回路に
関するものである。

（従来の技術）従来の復号回路の構成を第３図および第４図によシ説明
する。

送信側において第４図に示すように、１ワード複数ビツ
トのデータ信号１およびノＥリティチェノクビット２か
ら成る１フレームのビット系列に対して予め決められた
ある特定のピット・ぞタン３をフレーム周期毎に付加し
て伝送し、受信側ではこの・ぐタンを捜索し、受信装置
のタイミング回路を同期させることによってフレーム同
期をとシ、復号する方法が採られている。第３図に一般
的に用いられている１ビット即時シフト方式フレーム同
期回路を用いた復号回路の構成を示す。第３図において
受信データ系列は・ンタン検出回路４内のシフトレジス
タ５に入力される。バタン検出回路４ではフレーム同期
バタン発生回路６から得られる予め決められたある特定
のピットノセタンと入力データ系列・やタンとが一致検
出回路７において比較され、・ぐタン検出が行われる。

このバタン検出はクロック再生回路８によって得られる
受信クロック・やルスのクロック周期（１ビット周期）
で行われ、一致／不一致の信号が各クロック毎に出力さ
れる。一方、フレームカウンタ９からフレームノぐルス
が出力され、その時点の・ぞタン検出結果が不一致であ
ればアンド＋”−ト１０から不一致・Ｐルスが出力され
る。この不一致パルスはインヒビノドゲート１１にフィ
ードバックされ、バタン検出時点の次のクロックノンル
スをインヒビットする。その結果、フレームカウンタ９
の計数が１クロック停止し、次のピット位置にもフレー
ムカウンタを発生する。このようにして、フレームパル
ス位置での・母タン検出結果が不一致の場合、即時に次
のピット位置にシフトして新たに・セタン検出結果を識
別する。ここで・ぐタン検出結果が一致の場合はこのピ
ット位置がフレーム同期位置と見なされ、その時点から
フレームカウンタ９の計数が開始され、１フレーム先に
おいてフレームカウンタが出力サレる。このようにフレ
ームパルス位置での・２タン検出結果の一致／不一致に
従って上記いずれかの動作を繰り返し、正しいフレーム
同期位置までフレームカウンタがシフトしてフレーム同
期が確立されることになる。また通常、フレーム同期位
置はアンドゲート１０からインヒビノドデー）１１への
フィードバノクルーゾ内に設置されるフレーム同期保護
回路１２によって符号誤り等による同期はずれ（ミスフ
レーム）が防止され、安定化が図られる。そして、この
フレーム同期位置に従ってパリティチェック回路１３に
よりノやりティエラーの有無に対する検査が行われ、エ
ラーが発生した場合は符号誤り制御回路１４によって補
間（誤りの生じた信号を過去の復号信号、あるいは過去
の復号信号と次の信号との平均に置き換える）またはミ
ューティング（零振幅または最小振幅信号に置き換えて
無音状態にする）の措置が行われ、Ｄ／Ａ変換器１５に
より出力信号が得られる。

（発明が解決しようとする問題点）この方法によれば、伝送すべきデータ信号以外にフレー
ム同期バタン信号を余分に伝送する必要があり、所要情
報伝送量が増加するため、所望のデータ伝送量が回線容
量に一致しているような場゛合、フレーム同期信号を伝
送するために１回線余分に確保する必要が生じる欠点が
あった。例えば、ステレオ放送用音声信号伝送において
は音声データ１サンプルが１１ピツトで構成され、これ
に対してパリティチェックピント１ビツトが付加される
ことにより、１フレームが１２ビツトで構成されている
。サンプリング周波数は３２　ＫＨｚであるため、所要
情報伝送量は１２　Ｘ　３２　＝３８４ｋｂ／ｓとなる
。通常、ディゾタルで容量は６４ｋｂ／ｓの整数倍で構
成されるため、これは４回線（１チヤネル６４ｋｂ／ｓ
）に相当する。従って、フレーム同期信号を伝送するた
めには、さらに１回線分を割り当てる必要が生じる。

このように、従来の方法ではフレーム同期信号をデータ
信号とは別に伝送する必要があったために伝送効率が悪
く、また、フレーム同期検出と符号誤り検出を別々に行
わざるを得ないという欠点があった◇ 本発明の目的は、フレーム同期信号の伝送全不要とし、
伝送効率を向上すると共にフレーム同期検出と・ぐリテ
ィチェンクエラー検出および符号誤り制御を同時に一括
的に処理することにある。

（問題点を解決するための手段）本発明は、受信側においてフレーム同期位置の検出をフ
レーム同期信号を用いずにパリティチェックビットを利
用して行うこと、即ち受信側で信号系列を１フレーム分
の語長を有するシフトレジスタをｎ段縦続接続した全体
としてｎフレーム長のシフトレジスタに入力し、各段の
シフトレジスタ内のデータ系列に対するノクリティエラ
ーの有無を調べ、全段のシフトレジスタ内のデータ系列
に対して・やりティエラーが無しである時点から同期位
置を検出すると共に、ノクリティエラーの発生したシフ
トレジスタの個数と予め設定された閾値との比較を行う
比較回路の出力によシ制御されるゲート回路によって同
期保護を行い、同時に前記比較回路の出力によって初段
のシフトレジスタ内のデータ、補間回路出力、ミュート
回路の出力とを切り換えることによシフレーム位置検出
と・やりティチェックおよび符号誤シ制御とを同時に行
うことを主要な特徴とする。

従来の技術とはフレーム同期信号の伝送が不要であり、
またフレーム同期位置検出とパリティチェックおよび符
号誤り制御とを共通の回路により同時に行うことが可能
であるという点で異なっている。

（作用）入力信号は複数のフレームを収容するシフトレジスタに
入力され、各フレームでの・そりティチェックを行なう
。全てのフレームについてノクリティが正常と判定され
た位置が同期位置である。従って実質的にノクリティピ
ットが同期ビラトラ兼ねることとなる。

（実施例）第１図および第２図は本発明の詳細な説明すル図であり
、第２図は１フレームのデータ系列を、第１図は１フレ
ーム長のシフトレジスタ’ｒｎ段ｆｌ続接続した場合の
復号器構成を表している。第３図および第４図と同一の
回路については同一の番号を付した。

第２図に示すように本発明においては送信信号にはフレ
ーム同期用の特定ビントノやタンは不要であり、データ
信号と／ンリティチェックビットのみが伝送される。受
信側では受信データ系列は、第１図における縦続接続さ
れたシフトレジスタ１６−１、・・・１６−ｎに入力さ
れる。ｎは３以上の整数（例えばれ＝３又はｎ＝４）で
あればよく、伝送路の符号誤り率、同期引き込み時間等
の条件によって任意に設定可能である。シフトレジスタ
に入力された受信データはクロック再生回路８によって
得られた受信クロックツ灼レスのクロック周期（１ピン
ト周期）に従って１ピントづつ順にシフトされる。この
とき、各クロック周期毎に各段のシフトレジスタ内のデ
ータについてノεリティチェノクが行われ、その出力は
アンドゲート１７に入力され、全シフトレジスタ内のノ
やリティチェックの結果が出力される。一方、第３図の
場合と同様にフレームカウンタ９がらフレームノクルス
カ出力され、その時点のＡリティチェック結果が不一致
（パリティエラー）であればアンドゲート１０がら不一
致ノンルスが出力される。この不一致ノクルスはインヒ
ビットグート１１にフィードバックされ、ノ臂タン検出
（パリティチェック）時点の次のクロック・ぜルスをイ
ンヒビットする。その結果、フレームカウンタ９の計数
が１クロック停止し、次のビット位置にもフレームカウ
ンタを発生する。このようにして、フレームパルス位置
での・やりティチェック結果がエラーの場合、順次に次
のビット位置にシフトして新たに・母すティチェック結
果を識別する。ここで、１フレームに相当するデータが
丁度１段のシフトレジスタ内の位置に収まったとき、各
段の７９リテイチ工ツク回路は／Ｊ’リティチェックエ
ラーが発生していないことを検出する。１フレームのデ
ータがシフトレジスタ２段にまたがるような場合はパリ
ティチェックエラーとなる。

従って、全段の／’Ｐリティチェックがエラー無しであ
る時点を捜索することによりフレーム同期位置を検出す
ることができる。第３図の場合と同様に・ｇリティチェ
ックがエラー無しの場合はこのビット位置がフレーム同
期位置と見なされ、その時点からフレームカウンタ９の
計数が開始され、１フレーム先においてフレームパルス
が出力される。

このよウニフレーム／Ｆルス位置でのパリティチェツク
のエラーの有無に従って上記いずれかの動作ヲ操り返し
、正しいフレーム同期位置までフレーム・ゼルスが７フ
トしてフレーム同期が確立されることになる。そして、
以上の動作から明らかなように本発明においてはフレー
ム同期位置に従った・、Ｏリティエラーの有無に対する
検査がフレーム同期位置検出と同時に行われていること
になる。

また、本発明における符号誤り等による同期はずれ（ミ
スフレーム）を防止し、フレーム同期位置の安定化を図
るためのフレーム同期保護回路、および符号誤りに対す
る制御回路について説明す己。各段の・やリティチェノ
ク回路の出力はカラ２フ回路１８に入力され、・ｅリテ
ィエラーの発生しＣいる／フトレノスタの個数Ｍが検出
される。比ト交回路１９ではこの個数と予め設定された
闇値に１分よびに２とを比較する。Ｋ１は同期位置から
のずれ、あるいはバーストエラーを検出するための値で
あり、２より大きい値（ｎに近い値）に設定する。Ｋ２
はランダムエラーを検出するための値であり、通常１に
設定する。そして、Ｍかに１より大きい場合はセントリ
セノトフリノゾフ０７プ（Ｒ３−ＦＦ　）　２０に対す
るセット信号を出力する。

これによってアンドゲート１０からの不一致・Ｐルスに
対するケ゛−ト（アンドゲート）２１が開かれ、・・ン
チング（同期位置検索）状態になる。Ｋ１以下の場合は
符号誤シと判断し、ケ゛−ト２１を開かず、フレーム位
置を保持することによってミスフレームを防止する。一
方、全段に・そりティエラーが無い場合にアンド＆”−
）１７の出力によってＲ８−ＦＦ　２０はリセットされ
、保護状態に入る。この比較回路の出力信号は同期保護
と同時に符号誤り制御のためにも用いられる。符号誤り
が生じた場合、誤りの種類に応じてバースト誤りに対し
てはミューティング、ランダム誤りに対しては補間を行
い、この切り換えを比較回路の出力信号と用いて行う。

即ち、Ｏ（Ｍ＝（Ｋ２のときランダム誤りと見なし、切
り換え器２２において・ぞリティエラーの発生したソフ
トレノスタ内のデータの代わりに補間回路２３出力を選
択し、Ｋｌ＜Ｍのときバースト誤りと見なしてミューテ
ィング回路２１出力を選択する。尚、Ｍ＝Ｏのときは符
号誤りが発生していないと判断し、初段のシフトレジス
タのデータを選択し、Ｄ／Ａ変換器により出力信シ号を
得る。従って、パリティチェックの結果を利用して符号
誤りの状況に応じた最適な誤り制御を行うことが可能で
ある。

（発明の効果）以上説明したように、本発明においては・母すティチェ
ノクビットをフレーム同期位置検出に共用しているため
、フレーム同期信号をデータ信号と別に伝送する必要が
なく、伝送効率を向上でき、さらにフレーム位置検出と
・やりティチェックとを同一回路全兼用して同時に実行
できるという利点がある。

【図面の簡単な説明】

第１図は本発明の実施例による復号回路、第２図は本発
明によるデータフォーマット、第３図は、従来の復号回
路、第４図は従来のデータフォーマツ　　ト　で　４ト
　る　。１・・・データ信号、２・・りぐリティチェノクビット
、３・・・フレーム同期ノ”タン、４・・・ツクタン検
出回路、５・・・シフトレジスタ、６・・・フレーム同
期・やタン発生回路、７・・・一致検出回路、８・・・
クロック再生回路、９・・・フレームカウンタ、１０・
・・アンドゲート、１１・・インヒビノドゲート、１２
・・同期保護回路、１３・・・パリティチェック回路、
１４　・符号誤り制御回路、１５・・・Ｄ／Ａ変換器、
１６−１．・・・１６−ｎ・・・シフトレジスタ、１７
・・・アンドゲート、１８・・・カウンタ回路、１９・
・・比較回路、２０・・・Ｒ８−ＦＦ、２１・・・アン
ドゲート、２２・・・切り換え器、２３補間回路、２４
・・・ミューティング回路。

Claims

【特許請求の範囲】複数ビットから成る１ワードのデータと該１ワードのデ
ータに対するパリティチェックビットとによって１フレ
ームが構成される受信信号系列を復号する回路において
、１フレーム分の語長を有するシフトレジスタをｎ段（ｎ
は３以上の整数）継続接続した全体としてｎフレーム長
のシフトレジスタと、１ビットシフトさせる毎に各段の
シフトレジスタ内のデータ系列に対するパリティエラー
の有無を調べるパリティチェック回路と、全段のシフト
レジスタ内のデータ系列に対してパリティエラーが無し
であることを検出する回路と、パリティエラーの発生し
たシフトレジスタの個数をカウントするカウンタ回路と
、該カウンタ出力と予め設定された２種類の閾値との比
較を行う比較回路と、該比較回路の出力によって制御さ
れるゲート回路と、初段のシフトレジスタ内のデータが
入力される補間回路およびミュート回路と前記比較回路
の出力によって制御される切り換え器から成る誤り制御
回路とから構成され、ｎ段のシフトレジスタの全てにつ
いてパリティエラーが無いときにフレーム同期位置であ
ることを検出し、前記比較回路の出力によって制御され
るゲート回路により同期保護を行い、同時に前記比較回
路の出力によって初段のシフトレジスタ内のデータ、補
間回路出力、ミュート回路の出力とを切り換えることを
特徴とする復号回路。