CN103035626A - 包括集成波导的半导体封装件 - Google Patents

包括集成波导的半导体封装件 Download PDF

Info

Publication number
CN103035626A
CN103035626A CN2012103657800A CN201210365780A CN103035626A CN 103035626 A CN103035626 A CN 103035626A CN 2012103657800 A CN2012103657800 A CN 2012103657800A CN 201210365780 A CN201210365780 A CN 201210365780A CN 103035626 A CN103035626 A CN 103035626A
Authority
CN
China
Prior art keywords
integrated circuit
flip chip
encapsulating piece
chip encapsulating
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103657800A
Other languages
English (en)
Other versions
CN103035626B (zh
Inventor
迈克尔·布尔斯
阿里亚·列扎·贝赫扎德
艾哈迈德礼萨·罗福加兰
赵子群
热苏斯·阿方索·卡斯坦德达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies General IP Singapore Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN103035626A publication Critical patent/CN103035626A/zh
Application granted granted Critical
Publication of CN103035626B publication Critical patent/CN103035626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H01P1/182—Waveguide phase-shifters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/023—Fin lines; Slot lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及包括集成波导的半导体封装件。公开了用于在集成电路和/或集成电路内的功能模块之间进行无线通信的方法和装置。半导体器件制造工序使用预定序列的感光和/或化学处理步骤来将一个或多个功能模块形成在半导体衬底上。功能模块耦接至形成在半导体衬底上和/或附接至半导体的集成波导以形成集成电路。功能模块通过集成波导利用多路接入传输方案彼此通信以及与其他集成电路通信。一个或多个集成电路可以耦接至集成电路载体以形成多芯片模块。所述多芯片模块可以耦接至半导体封装件以形成封装的集成电路。

Description

包括集成波导的半导体封装件
技术领域
本发明主要涉及集成电路的功能模块之间的无线通信，具体地，涉及将波导与功能模块结合以利用多路接入传输方案进行无线通信。
背景技术
半导体器件制造工序通常用于将集成电路制造在半导体衬底上以形成半导体晶圆。经常将各种半导体晶圆之间的集成电路封装在一起以形成电子设备，诸如移动设备或个人计算设备。这些集成电路经常利用导线和/或迹线彼此互连并利用这些导线和/或迹线相互通信。
通常，导线和/或迹线适用于在使用低数据速率和/或低频率以进行相对短的距离通信时集成电路之间的通信。然而，当数据速率、频率和/或距离增加时，导线和/或迹线的物理特性可以使集成电路之间的通信劣化。例如，在这些增加的数据速率、频率和/或距离处，导线和/或迹线的不期望的或寄生电容和/或电感会使集成电路之间的通信劣化。
电子设计师正在制造新的电子设备，所述新的电子设备包括以增加的数据速率和/或频率并在更长的距离内进行通信的更多集成电路，从而充分利用导线和/或迹线来解决通信问题。因此，需要在更长的距离增加的数据速率和/或频率时使集成电路互连，克服上述缺点。根据以下具体实施方式，本发明的其他方面和优点将变得显而易见。
发明内容
根据本发明的一个方面，提供了一种集成电路，包括：第一倒装芯片封装件，所述第一倒装芯片封装件包括形成在第一半导体衬底的可用制造层上的功能模块；第二倒装芯片封装件，所述第二倒装芯片封装件包括形成在第二半导体衬底的可用制造层上的集成波导；以及衬底，被构造为在第一倒装芯片封装件和第二倒装芯片封装件之间提供互连以使第一倒装芯片封装件和第二倒装芯片封装件通信耦接。
优选地，第一倒装芯片封装件包括：第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使多个焊接凸块熔化而耦接至形成在衬底上的第二多个芯片焊盘。第二倒装芯片封装件包括：第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使多个焊接凸块熔化而耦接至形成在衬底上的第二多个芯片焊盘。所述衬底选自由半导体衬底和印刷电路衬底组成的组。所述衬底包括：传输线，被构造为使第一倒装芯片封装件和第二倒装芯片封装件通信耦接。
优选地，衬底被构造为向第一倒装芯片封装件和第二倒装芯片封装件提供功率信号。第一倒装芯片封装件包括：传输线，被构造为从耦接至集成电路的另一个电路接收功率信号。第一倒装芯片封装件还包括：第一多个芯片焊盘，包括多个焊接凸块，被构造通过使多个焊接凸块熔化而耦接至形成在其他电路上的第二多个芯片焊盘。
优选地，第一倒装芯片封装件包括：传输线，被构造为使第二倒装芯片封装件与耦接至集成电路的另一个电路通信耦接。第一倒装芯片封装件还包括：第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使多个焊接凸块熔化而耦接至形成在另一个电路上的第二多个芯片焊盘。
优选地，集成波导包括：第一导电元件，形成在第二半导体衬底的多个制造层中的第一可用制造层上；以及第二导电元件，形成在所述多个制造层中的第二可用制造层上。其中，第一和第二导电元件被构造和配置为分别形成第一平行板和第二平行板，并且其中，第一平行板和第二平行板被构造和配置为形成平行板波导。其中，第一导电元件和第二导电元件被表征为由空腔区域分开。所述空腔区域为第一导电元件和第二导电元件之间的不含导电材料的区域。
优选地，第一导电元件包括多个相位开口部。所述多个相位开口部可构造为打开或关闭以对集成波导的运行特征进行动态配置。
优选地，衬底包括：波导控制器模块，被构造为控制是否打开或关闭多个相位开口部的每一个。
优选地，衬底包括：多个可用制造层，与多个绝缘层相互交叉，互连在多个可用制造层和多个绝缘层之间布线以使第一倒装芯片封装件和第二倒装芯片封装件通信耦接。
优选地，衬底被构造为从耦接至集成电路的另一个电路接收功率信号并将功率信号提供至第一倒装芯片封装件和第二倒装芯片封装件。所述衬底包括：第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使多个焊接凸块熔化而耦接至形成在另一个电路上的多个第二芯片焊盘。
附图说明
参照附图对本发明的实施方式进行描述。在附图中，类似的编号表示相同或功能相似的元件。另外，编号最左边的数字标识编码首次出现的附图。
图1示出了根据本发明示例性实施方式的半导体晶圆的示意性框图；
图2示出了根据本发明示例性实施方式的形成在半导体衬底上的集成电路的第一框图；
图3示出了根据本发明示例性实施方式的形成在半导体晶圆上的集成电路的第二框图；
图4示出了根据本发明示例性实施方式的可以实现为集成电路的一部分的功能模块的框图；
图5示出了根据本发明示例性实施方式的集成电路的第一示例性结构和配置；
图6示出了根据本发明示例性实施方式的实现为集成电路的第一示例性结构和配置的一部分的第一集成波导；
图7示出了根据本发明示例性实施方式的可以用于集成波导的第一导电元件；
图8示出了根据本发明示例性实施方式的可以用于第一集成波导的第二导电元件；
图9示出了根据本发明示例性实施方式的第一集成波导的发送（transmit）操作模式；
图10示出了根据本发明示例性实施方式的第一集成波导的接收操作模式；
图11示出了根据本发明示例性实施方式的集成电路的第二示例性结构和配置；
图12示出了根据本发明示例性实施方式的实现为集成电路的第二示例性结构和配置的一部分的第二集成波导；
图13A示出了根据本发明示例性实施方式的可以用于对第二集成波导的运行特征进行动态配置的第一机电设备的第一示例性结构；
图13B示出了根据本发明示例性实施方式的第一机电设备的第二示例性配置；
图14A示出了根据本发明示例性实施方式的可以用于对第二集成波导的运行特征进行动态配置的第二机电设备的第一示例性结构；
图14B示出了根据本发明示例性实施方式的第二机电设备的第二示例性结构；
图15示出了根据本发明示例性实施方式的集成电路的功能模块的倒装芯片结构；
图16示出了根据本发明示例性实施方式的实现为集成电路的一部分的集成波导的倒装芯片结构；
图17示出了根据本发明示例性实施方式的集成电路的第三示例性结构和配置；
图18示出了根据本发明示例性实施方式的集成电路的第四示例性结构和配置；
图19示出了根据本发明示例性实施方式的集成电路的第五示例性结构和配置；
图20示出了根据本发明示例性实施方式的集成电路的一个或多个功能模块的第一示例性结构和配置；
图21示出了根据本发明示例性实施方式的集成电路的第六示例性结构和配置；
图22示出了根据本发明示例性实施方式的集成电路的一个或多个功能模块的第二示例性结构和配置；
图23示出了根据本发明示例性实施方式的集成电路的第七示例性结构和配置；
图24示出了根据本发明示例性实施方式的示例性多芯片模块（MCM）；
图25示出了根据本发明示例性实施方式的无线集成电路测试环境的示意性框图；
图26示出了根据本发明示例性实施方式的在无线集成电路测试环境中实现的无线自动测试设备的示意性框图；
图27示出了根据本发明示例性实施方式的实现为无线自动测试设备的一部分的接收天线的框图。
现在将参照附图对本发明的实施方式进行描述。在附图中，类似的编号一般表示相同、功能相似和/或结构相似的元件。元件首次出现的附图用编号最左边的数字表示。
具体实施方式
以下具体实施方式参照附图示出了与本发明一致的示例性实施方式。在具体实施方式中参照“一个示例性实施方式”、“示例性实施方式”、“实例的示例性实施方式”等表示描述的示例性实施方式可以包括特定的特点、结构或特征，但每个示例性实施方式不必包括特定的特点、结构或特征。此外，这样的词组并不一定是指相同的示例性实施方式。此外，当结合示例性实施方式描述了特定的特点、结构或特征时，相关领域的技术人员能够结合其他示例性实施方式改变这样的特点、结构或特征，而无论是否清楚描述。
本文描述的示例性实施方式用于说明目的，而不是限制性的。其他示例性实施方式是可能的，且在本发明的精神和范围内可以对示例性实施方式进行修改。因此，具体实施方式并不意味着限制本发明。相反，本发明的范围仅根据以下权利要求及其等同替换来确定。
示例性实施方式的以下具体实施方式将如此全面地揭示本发明的一般特性，使得在不背离本发明的精神和范围的情况下，其他人可以通过应用相关领域的技术人员的知识，对各种应用比如示例性实施方式进行轻易的修改和/或改动，而无需进行过度的实验。因此，根据本文提出的教导和启示，这样的改动和修改意在在多个示例性实施方式的含义和等同替换内。应理解的是，本文的措辞或术语的目的在于描述，而不是限制，因此本说明书的术语或措辞必须由相关领域的技术人员根据本文的教导进行解释。
本发明的实施方式可以在硬件、固件、软件或其任意组合中实现。本发明的实施方式可以另外实现为存储在机器可读介质上的指令，所述指令可以由一个或多个处理器读取并执行。机器可读介质可以包括通过机器以可读形式存储或传输的任何机械装置（例如，计算设备）可读的形式的信息的任何机构。例如，机器可读介质可以包括只读存储器（ROM）、随机存取存储器（RAM）、磁盘存储介质、光学存储介质、闪存设备、电、光、声或其他形式的传播信号（例如，载波、红外线信号、数字信号等），等等。此外，固件、软件、例程、指令在本文中可以被描述成执行某些操作。然而，应理解的是，这样的描述仅仅是为了方便起见，这样的操作实际上是由计算设备、处理器、控制器或执行固件、软件、例程、指令等的其他设备引起的。
示例性半导体晶圆
图1示出了根据本发明示例性实施方式的半导体晶圆的示意性框图。半导体器件制造工序通常用于将集成电路制造在半导体衬底上以形成半导体晶圆。半导体器件制造工序使用预定的感光和/或化学处理步骤序列来将集成电路形成在半导体衬底上。
半导体晶圆100包括形成在半导体衬底104上的集成电路102.1-102.n。所述半导体衬底104通常为半导体材料的薄片，诸如硅晶体，但在不背离本发明的精神和范围的情况下，可以包括其他材料，或材料的组合，比如蓝宝石或对相关领域的技术人员来说显而易见的任何其他合适的材料。
通常，所述集成电路102.1-102.n利用第一系列的制造步骤（称为前段制程处理）以及第二系列的制造步骤（称为后段制程处理）形成在半导体衬底104上。前段制程处理表示将集成电路102.1-102.n的部件形成在半导体衬底104上的第一系列的感光和/或化学处理步骤。所述集成电路102.1-102.n的部件可以包括电气部件、机械部件、机电部件或对相关领域的技术人员来说显而易见的其他合适部件的任何合适的组合。集成电路102.1-102.n可以彼此相同和/或不同。后段制程处理表示在这些部件之间形成互连以将集成电路102.1-102.n形成在半导体衬底104上的第二系列的感光和/或化学处理步骤。
形成在半导体衬底上的第一示例性集成电路
图2示出了根据本发明示例性实施方式的形成在半导体衬底上的集成电路的第一框图。半导体器件制造工序通常用于将集成电路200制造在半导体衬底204上。集成电路200包括被构造且配置为形成一个或多个功能模块202.1-202.i的电气部件、机械部件、机电部件或对相关领域的技术人员来说显而易见的任何其他合适部件的任何合适的组合。功能模块202.1-202.i中的每一个可以通信耦接至集成电路200中的其他功能模块202.1-202.i。集成电路200可以表示一个或多个集成电路102.1-102.n的示例性实施方式。
功能模块202.1可以通过形成在半导体衬底204上的专用通信信道206通信耦接至功能模块202.2。专用通信信道206可以包括但不限于微波无线电链路、光纤链路、混合光纤链路、铜链路或这些链路的任何组合的串联，以提供一些实例。例如，专用通信信道206可以利用铜链路形成以便允许在功能模块202.1和功能模块202.2之间进行通信。在示例性实施方式中，铜链路可以被构造和配置为形成差分信令链路以便允许在功能模块202.1和功能模块202.2之间进行差分通信。作为另一个实例，专用通信信道206可以利用波导实现以便引导电磁波在所述功能模块202.1和所述功能模块202.2之间进行通信。
功能模块202.1向专用通信信道206提供传输通信信号250.1。传输通信信号250.1穿过专用通信信道206，传输通信信号在专用通信信道中通过功能模块202.2进行观察。类似地，功能模块202.1观察从专用通信信道206接收的通信信号250.2。具体地，功能模块202.2向专用通信信道206提供传输通信信号。该传输通信信号穿过专用通信信道206，该传输通信信号在专用通信信道中通过功能模块202.1观察为接收的通信信号250.2。
形成在半导体晶圆上的第二示例性集成电路
图3示出了根据本发明示例性实施方式的形成在半导体晶圆上的集成电路的第二框图。半导体器件制造工序通常用于将集成电路300制造在半导体衬底304上。集成电路300包括被构造且配置为形成一个或多个功能模块302.1-302.i的电气部件、机械部件、机电部件或对相关领域的技术人员来说显而易见的任何其他合适部件的任何合适的组合。功能模块302.1-302.i中的每一个可以通信耦接至集成电路中的其他功能模块302.1-302.i。集成电路300可以表示一个或多个集成电路102.1-102.n的示例性实施方式。
功能模块302.1可以通过形成在半导体衬底304上的通用通信信道306通信耦接至其他功能模块302.1-302.i。通常，通用通信信道306表示在一个以上的功能模块302.1-302.i之间共享的通信信道，比如微波无线电链路、光纤链路、混合光纤链路、铜链路或这些链路的任何组合的串联，以提供一些实例。例如，通用通信信道306可以利用常用铜链路形成以便允许在功能模块302.1-302.i之间进行通信。在示例性实施方式中，铜链路可以被构造且配置为形成差分信令链路以便允许在功能模块302.1-302.i之间进行差分通信。作为另一个实例，通用通信信道306可以利用波导实现以便引导电磁波在功能模块302.1-302.i之间进行通信。
功能模块302.1-302.i中的每一个可以利用通用通信信道306与其他功能模块302.1-302.i通信，称为片上通信。功能模块302.1-302.i总体利用多路接入传输方案进行通信。在不背离本发明的精神和范围的情况下，多路接入传输方案可以包括任何单载波多路接入传输方案比如码分多址（CDMA）、频分多址（FDMA）、时分多址（TDMA）和/或对相关领域的技术人员来说显而易见的任何其他合适的单载波多路接入传输方案。可选地，在不背离本发明的精神和范围的情况下，多路接入传输方案可以包括任何多载波多路接入传输方案比如离散多音（DMT）调制、正交频分复用（OFDM）、编码OFDM（COFDM）和/或对相关领域的技术人员来说显而易见的任何其他合适的多载波多路接入传输方案。在另一种替代中，多路接入传输方案可以包括单载波多路接入传输方案和多载波多路接入传输方案的任何组合。
通常，通信耦接至通用通信信道306的功能模块302.1-302.i可以用唯一标识符表征。例如，在不背离本发明的精神和范围的情况下，这些唯一标识符可以表示用于码分多址（CDMA）方案的唯一扩频码、时分多址（TDMA）方案的唯一时隙分配、存储在功能模块中的唯一地址或对相关领域的技术人员来说显而易见的任何其他合适的标识符。在一个示例性实施方式中，所述唯一标识符在功能模块302.1-302.i中是独一无二的，以提供单播传输。在另一个示例性实施方式中，所述唯一标识符可以共享标识符之间的一些共性，以提供多播传输。在该示例性实施方式中，所述唯一标识符被表征为在多个功能模块302.1-302.i中是独一无二的。
功能模块302.1-302.i中的每一个基于诸如数据和/或一个或多个命令的信息，根据其他功能模块302.1-302.i的唯一标识符进行操作以提供其传输通信信号350.1-350.i，从而选择性地与其他这些功能模块进行通信。例如，功能模块302.1可以利用对应于功能模块302.2的唯一标识符的扩频码将用于传输的信息传播至功能模块302.2以提供传输通信信号350.1。作为另一个实例，功能模块302.1可以提供选择性地将信息放置在对应于功能模块302.2的唯一标识符的时隙中，以提供传输通信信号350.1。作为再一个实例，功能模块302.1可以在信息上附加功能模块302.2的唯一标识符，以提供传输通信信号350。
功能模块302.1-302.i基于传输通信信号350.1-350.i利用其唯一标识符进行操作。功能模块302.1-302.i恢复和/或处理已经利用它们的唯一标识符提供的那些传输通信信号中的信息和/或忽视或忽略根据其他功能模块302.1-302.i的其他唯一标识符提供的那些传输通信信号。例如，功能模块302.1-302.i可以利用对应于其唯一标识符的扩频码对传输通信信号350.1-350.i进行解扩。作为另一个实例，功能模块302.1-302.i可以选择性地观察对应于其唯一标识符的时隙。作为再一个实例，功能模块302.1-302.i可以将嵌入传输通信信号350.1-350.i中的唯一标识符与其唯一标识符进行比较。
功能模块302.1-302.i中的每一个使它们各自的传输通信信号350.1-350.i与功能模块302.1-302.i中的其他功能模块的唯一标识符相关联以便与其他这些功能模块进行通信。例如，功能模块302.1可以基于信息根据功能模块302.2的唯一标识符进行操作以提供传输通信信号350.1。功能模块302.2基于传输通信信号350.1利用其唯一标识符进行操作。因为利用功能模块302.2的唯一标识符提供了传输通信信号350.1，所以功能模块302.2恢复和/或处理传输通信信号350.1中的信息。然而，其他功能模块302.3-302.i同样基于传输通信信号350.1利用它们唯一标识符进行操作。在这种情况下，由于其他这些功能模块302.3-302.i的唯一标识符不同于功能模块302.2的唯一标识符，因此传输通信信号350.1被其他这些功能模块忽视或忽略。
功能模块302.1-302.i可选地与通信耦接至集成电路300的其他电气、机械和/或机电电路进行通信，称为片外通信。其他电路可以形成在与集成电路300相同的半导体衬底上和/或形成在其他半导体衬底上。例如，功能模块302.1可以向其他这些电路提供传输通信信号352.1和/或观察从其他这些电路接收的通信信号352.2。然而，该实例并非限制性的，在不背离本发明的精神和范围的情况下，功能模块302.1-302.i中的每一个可以可选地以大致类似的方式与电路进行通信。功能模块302.1-302.i可以利用通用通信信道306通信耦接至其他电路。在这种情况下，其他这些电路可以用唯一标识符表征并利用如上所述的多路接入传输方案与功能模块302.1-302.i进行通信。可选地，功能模块302.1-302.i可以利用如图2所述的专用通信信道通信耦接至其他电路。
可以实现为第一示例性集成电路和/或第二示例性集成电路的一部分的示 例性功能模块
图4示出了根据本发明示例性实施方式的可以实现为集成电路的一部分的功能模块的框图。功能模块400包括电气部件、机械部件、机电部件或对相关领域的技术人员来说显而易见的任何其他合适部件的合适组合。功能模块400包括形成在半导体衬底402上的电子电路404、收发模块406以及接口。功能模块400还包括可以形成在半导体衬底402上或可以形成在通信耦接至半导体衬底402的模块的另一衬底上的天线414。功能模块400可以表示一个或多个功能模块202.1-202.i和/或一个或多个功能模块302.1-302.i的示例性实施方式。
电子电路404包括通过形成在半导体衬底402上的导线和/或迹线连接的部件的任何合适的组合。通常，这些部件可以包括被构造和配置为形成一个或多个模拟电路、一个或多个数字电路和/或模拟和数字电路（通常称为数模混合电路）的任何组合的电气部件。然而，在不背离本发明的精神和范围的情况下，这些部件可以另外包括机械部件、机电部件或对相关领域的技术人员来说显而易见的任何其他合适的部件。
电子电路404的这些部件的组合允许电子电路404执行各种操作。电子电路404可以接收来自收发模块406的输入通信信号450。输入通信信号450可以包括信息和/或一个或多个命令。电子电路400可以基于信息执行各种操作和/或执行一个或多个命令，以提供输出通信信号452。
收发模块406基于接收的通信信号454根据多路接入传输方案进行操作以提供输入通信信号450并基于输出通信信号452根据多路接入传输方案进行操作以提供传输通信信号456。更具体地，收发模块406包括接收模块408和发射模块410。接收模块408根据多路接入传输方案利用分配给功能模块400的唯一标识符对接收通信信号454进行下变频（downconvert）、解调和/或解码。当分配给功能模块400的唯一标识符与用于提供传输通信信号456的唯一标识符基本相似时，接收模块408提供输入通信信号450。否则，当分配给功能模块400的唯一标识符不同于用于提供传输通信信号456的唯一标识符时，接收模块408忽视或忽略传输通信信号456。
发射模块410根据多路接入传输方案利用分配给另一个功能模块的唯一标识符对输出通信信号452进行编码、调制和/或上变频，以提供传输通信信号456。发射模块410可以包括存储在包括功能模块的唯一标识符的功能模块400和/或通信耦接至通用通信信道通信的通用通信信道306的集成电路内的存储器中的查找表，以提供一个实例。在不背离本发明的精神和范围的情况下，功能模块400可以将查找表存储在一个或多个存储设备中，比如任何合适的非易失性存储器、任何合适的易失性存储器，或对相关领域的技术人员来说显而易见的非易失性存储器和易失性存储器的任何组合。所述查找表可以表示在制造或测试功能模块400的过程中被编程到一个或多个存储设备中的静态表和/或可以随或多或少的功能模块和/或集成电路通信耦接至通用通信信道而被更新的动态表。
天线接口412从天线模块414接收双向通信信号412和/或向天线模块414提供该双向通信信号412。天线接口可以在传输操作模式和/或接收操作模式下进行操作。在传输操作模式下，天线接口412向天线模块414提供双向通信信号412。天线接口412在接收操作模式下接收来自天线模块414的双向通信信号412。通常，天线接口412被配置为可以在传输操作模式下或在接收操作模式下进行操作；然而，天线接口412可以另外在这两种操作模式下同时进行操作。
天线模块414基于双向通信信号412提供传输通信信号460和/或观察接收通信信号462以提供双向通信信号412。在不背离本发明的精神和范围的情况下，天线模块414可以利用单极天线、偶极天线、相控阵列、贴片天线、波导和/或对相关领域的技术人员来说显而易见的将电流转换为电磁波的任何其他合适的设备来实现。
在一些情况下，功能模块400可以包括一个以上的收发模块406、一个以上的天线接口412和/或一个以上的天线模块414。通常，这些情况出现在当功能模块400利用如图2和/或图3所述的专用通信信道与其他功能模块和/或其他电路进行通信时。在其他情况下，功能模块400可以与其他功能模块共用一个天线接口412和/或一个天线模块414。
集成电路的第一示例性结构和配置
图5示出了根据本发明示例性实施方式的集成电路的第一示例性结构和配置。半导体器件制造工序使用预定序列的感光和/或化学处理步骤来将一个或多个功能模块形成在半导体衬底上并将集成波导形成在半导体衬底上以通信耦接至这些功能模块，以便将集成电路500形成在半导体衬底上。集成电路500可以表示集成电路200和/或集成电路300的示例性实施方式。
半导体器件制造工序将集成模块500形成在半导体衬底的可用制造层的配置上。如图5所示，半导体衬底包括第一组可用制造层502.1-502.n以及第二组可用制造层504.1-504.t。第一组可用制造层502.1-502.n以及第二组可用制造层504.1-504.t与绝缘层506.1-506.p交错，所述绝缘层例如为二氧化硅（SiO2），尽管在不背离本发明的精神和范围的情况下，对相关领域的技术人员来说显而易见的是任何其他合适的介电材料可以用于绝缘层。
通常，一个或多个功能模块508.1-508.d形成在第一组可用制造层502.1-502.n上，而集成天线，诸如集成波导512，形成在第二组可用制造层504.1-504.t上。然而，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，所述集成天线可以利用单极天线、偶极天线、相控阵列、贴片天线、波导和/或对相关领域的技术人员来说显而易见的将电流转换为电磁波的任何其他合适的设备来实现。如图5所示的集成电路500的结构和配置仅为示例性的。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，功能模块508.1-508.d可以被构造和配置且在第一组可用制造层502.1-502.n内和/或集成波导510可以不同地被构造和配置在第二组可用制造层504.1-504.t内。
所述第一组可用制造层502.1-502.n包括一个或多个n扩散和/或p扩散层和/或用于形成功能模块508.1-508.d的各个部件，例如电气部件、机械部件和/或机电部件的一个或多个多晶硅层。第一组可用制造层502.1-502.n还包括一个或多个导电层以在功能模块508.1-508.d的各个部件之间形成互连。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，功能模块508.1-508.d中的每一个可以利用第一组可用制造层502.1-502.n中的相同数量或不同数量的制造层来形成。
第一组可用制造层502.1-502.n可以通过绝缘层506.n与第二组可用制造层504.1-504.t分开。可选地，第一组可用制造层502.1-502.n可以通过与绝缘层506.1-506.p相互交叉的半导体衬底中的第三组可用制造层与第二组可用制造层504.1-504.t分开。
第二组可用制造层504.1-504.t包括用于形成集成波导510的各个部件的一个或多个导电层。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，功能模块508.1-508.d中的每一个可以利用第一组可用制造层502.1-502.n中的相同数量或不同数量的制造层来形成。集成波导510包括形成在第二组可用制造层504.1-504.t中的第一可用制造层上的第一导电元件512.1以及形成在第二组可用制造层504.1-504.t中的第二可用制造层上的第二导电元件512.2。第一可用制造层可以通过绝缘层506.p、与绝缘层506.1-506.p相互交叉的半导体衬底中的一个或多个可用制造层（图5中未示出）和/或不含可用制造层和绝缘层的自由空间区域（图5中未示出）与所述第二可用制造层分开。
在一个示例性实施方式中，第一导电元件512.1包括形成在可用制造层504.t上的第一平行板，第二导电元件512.2包括形成在可用制造层504.1上的第二平行板，这两个平行板被构造和配置为形成平行板波导，通常称为法布里-珀罗腔（Fabry-Perot Cavity，FPC）。在另一个示例性实施方式中，第一平行板和/或第二平行板可以包括用于形成泄漏波导的一个或多个静态相位开口部。然而，这些实例是非限制性的，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，集成波导510的其他结构和配置是可能的。例如，第一导电元件512.1和第二导电元件512.2可以被构造和配置为形成任何其他合适的多导体波导。作为其他实例，第一导电元件512.1可以耦接至第二导电元件512.2以形成单导体波导，诸如矩形波导、圆形波导或椭圆波导。
另外，如图5所示的集成波导510的结构和配置仅是示例性的。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，集成波导510可以横贯穿过可用制造层504.1-504.t的任何合适的路径以通信耦接至功能模块508.1-508.d。例如，集成波导510可以沿着任何合适的线性和/或非线性路径进行横贯以通信耦接功能模块508.1-508.d。作为另一个实例，集成波导510可以形成在第一组可用制造层502.1-502.n上以通信耦接功能模块508.1-508.d。
图6示出了根据本发明示例性实施方式的实现为集成电路的第一示例性结构和配置的一部分的第一集成波导。集成波导600使集成电路的功能模块（例如功能模块508.1-508.d）彼此通信耦接以及与通信耦接至集成电路的其他电气、机械和/或机电电路进行通信耦接。集成波导600可以表示集成波导510的示例性实施方式。
集成波导600包括构造和配置为形成平行板波导的第一导电元件602和第二导电元件604。在不背离本发明的精神和范围的情况下，第一导电元件602和/或第二导电元件604可以利用导电材料，诸如铜或铜基材料，或对相关领域的技术人员来说显而易见的可以对在集成波导600中传播的空腔波进行反射的任何其他合适材料来实现。
第一导电元件602和第二导电元件604可以用大于、小于或等于第二长度L2的第一长度L1来表征。类似地，第一导电元件602和第二导电元件604可以用大于、小于或等于第二宽度W2的第一宽度W1来表征。在示例性实施方式中，第一长度L1、第二长度L2、第一宽度W1以及第二宽度W2近似地与在集成波导600中传播的空腔波的波长（λ）成正比；然而，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，也可以是其他长度和/或宽度。
第一导电元件602和第二导电元件604可以另外被表征为由空腔区域612分开。空腔区域612可以用大于、小于或等于第二高度H2的第一高度H1来表征。在示例性实施方式中，第一高度H1以及第二高度H2近似地与在集成波导600中传播的空腔波的波长（λ）成正比；然而，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，也可以是其他高度。
空腔区域612可以表示第一导电元件602和第二导电元件604之间的中空区域。该中空区域表示第一导电元件602和第二导电元件604之间的接近自由空间（free space）的区域。可选地，空腔区域612可以表示第一导电元件602和第二导电元件604之间的介电区域，该介电区域具有用一个或多个介电常数进行表征的一种或多种介电材料。例如，该介电区域可以包括具有第一介电常数的第一介电材料。作为另一个实例，介电区域的第一部分可以包括具有第一介电材料的第一部分，介电区域的第二部分可以包括具有第二介电常数的第二介电材料。
第一导电元件602和/或第二导电元件604可以包括静态相位开口部606.1-606.s。静态相位开口部606.1-606.s表示第一导电元件602和/或第二导电元件604内不含导电材料的区域。静态相位开口部606.1-606.s可以被表征为包括被构造和配置为形成矩形的一个或多个线性部分。然而，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，使用线性和/或非线性部分形成的其他封闭几何形状是可能的。在不背离本发明的精神和范围的情况下，其他这些封闭几何形状可以包括由线性部分构成的规则或不规则多边形、由非线性部分构成的封闭曲线或对相关领域的技术人员来说显而易见的可以使用线性部分和非线性部分的任何合适的组合构成的任何其他几何形状。另外，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，静态相位开口部606.1-606.s中的每个静态相位开口部可以与静态相位开口部606.1-606.s中的其他静态相位开口部相同和/或不同。
静态相位开口部606.1-606.s被构造和配置一系列的行608和一系列的列610以形成矩形。然而，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，一系列的行608和一系列的列610可以被构造和配置为形成其他几何形状。其他这些几何形状可以包括例如规则或不规则多边形和/或封闭曲线。通常，静态相位开口部606.1-606.s的位置取决于在集成波导600中传播的空腔波的波长（λ）。例如，在一系列的行608中的每行以及在一系列的列610中的每列中，较大的波长（λ）导致静态相位开口部606.1-606.s之间较大的距离。作为另一个实例，静态相位开口部606.1-606.s中的每一个位于第一导电元件602内的各个位置，在这些位置上，在集成波导600中传播的空腔波的电流可以被表征为达到最大和/或在集成波导600中传播的空腔波的电压可以被表征为达到最小。
图7示出了根据本发明示例性实施方式的可以用于集成波导的第一导电元件。在不背离本发明的精神和范围的情况下，集成波导，例如集成波导600，包括可以利用导电材料，例如铜或铜基材料，或对相关领域的技术人员来说显而易见的可以对在集成波导中传播的空腔波进行反射的任何其他合适材料来实现的至少一种导电元件700。导电元件700包括静态相位开口部702.1-702.4，所述静态相位开口部表示导电元件700内的不含导电材料的区域。
静态相位开口部702.1-702.4可以包括被构造和配置为形成用长度l和宽度w进行表征的矩形的一个或多个线性部分。在示例性实施方式中，长度l和宽度w近似地与在集成波导中传播的空腔波的波长（λ）成正比。这些矩形被构造和配置为一系列的行和一系列的列以形成网格图形。如图7所示，静态相位开口部702.1-702.2表示一系列行中的第一行，而静态相位开口部702.3-702.4表示一系列行中的第二行。第一行和第二行分开距离a。类似地，静态相位开口部702.1和702.3表示一系列列中的第一列，而静态相位开口部702.2和702.4表示一系列列中的第二列。第一列和第二列分开距离b。在示例性实施方式中，距离a和距离b近似地与在集成波导中传播的空腔波的波长（λ）成正比；然而，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，也是可以是其他距离。
图8示出了根据本发明示例性实施方式的可以用于第一集成波导的第二导电元件。在不背离本发明的精神和范围的情况下，集成波导，例如集成波导600，包括可以利用导电材料，例如铜或铜基材料，或对相关领域的技术人员来说显而易见的可以对在集成波导中传播的空腔波进行反射的任何其他合适材料来实现的至少一种导电元件800。导电元件800包括形成在导电元件800内以向集成波导提供空腔波和/或从集成波导接收空腔波的辐射元件802.1-802.d。
辐射元件802.1-802.d形成在导电元件800内。辐射元件802.1-802.d彼此间隔距离d。在示例性实施方式中，距离d近似地与在集成波导中传播的空腔波的波长（λ）成正比。辐射元件802.1-802.d可以通过将与导电元件800的导电材料相同或不同的三维几何形状的导电材料放置在非导电区域806.1-806.d中来形成。非导电区域806.1-806.d表示导电元件800内部不含导电材料的区域，以防止辐射元件802.1-802.d与导电元件800大量接触。例如，辐射元件802.1-802.d可以通过将圆柱形状的导电材料放置在非导电区域806.1-806.d中来形成。然而，该实例不是限制性的，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，其他三维几何形状可以用于形成辐射元件802.1-802.d。这些其他三维几何形状可以包括多面体、圆锥体、棱锥、棱柱或对相关领域的技术人员来说显而易见的任何其他合适的三维几何形状。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，辐射元件802.1-802.d可以彼此相同和/或不同。
辐射元件802.1-802.d通信耦接至功能模块804.1-804.d。一般情况下，辐射元件802.1-802.d被构造和配置为匹配功能模块804.1-804.d的输入和/或输出阻抗。例如，可以选择辐射元件802.1-802.d的高度h使得辐射元件802.1-802.d的阻抗基本上与功能模块804.1-804.d的输入和/或输出阻抗匹配。辐射元件802.1-802.d可以被表征为在导电元件800上方延伸，从而使得辐射元件802.1-802.d的阻抗基本上与功能模块804.1-804.d的输入和/或输出阻抗匹配。可选地，辐射元件802.1-802.d与导电元件800基本上在同一个平面上和/或导电元件800可以在辐射元件802.1-802.d上方延伸。
图9示出了根据本发明示例性实施方式的第一集成波导的传输操作模式。一个或多个功能模块，例如一个或多个功能模块202.1-202.i、一个或多个功能模块302.1-302.i和/或一个或多个功能模块508.1-508.d向集成波导900提供传输空腔波。集成波导900可以表示集成波导600的示例性实施方式。
一个或多个功能模块的每一个包括辐射元件908.1-908.d中的对应的辐射元件，以向集成波导900提供传输空腔波。如图9所示，功能模块908.1向集成波导900提供传输空腔波950。传输空腔波950可以通过辐射元件908.1-908.d中的其他辐射元件进行观察以便允许在一个或多个功能模块之间进行通信。传输空腔波950可以根据多路接入传输方案进行编码、调制和/或上变频以便允许在功能模块之间同时和/或几乎同时进行通信。
集成波导900被构造和配置为对第一导电元件902和第二导电元件904之间的传输空腔波950进行引导。当传输空腔波950传播穿过集成波导900时，部分传输空腔波950通过静态相位开口部906.1-906.z从第一导电元件902和第二导电元件904的界面泄露。结果，当传输空腔波950传播穿过集成波导900时，传输空腔波的幅值减小。例如，传输空腔波950在集成波导900内的距离x处的幅值可以近似表示为：
y(x)=e-αx，      （1）
其中，y(x)表示传输空腔波950在从辐射元件908至集成波导900的第一端910或第二端912的距离x处的幅值，α表示泄漏常数。在示例性实施方式中，泄漏常数α为使得传输空腔波950的幅值在第一端910或第二端912处是可以忽略的足够的值。
泄露穿过每一个静态相位开口部906.1-906.z的传输空腔波950的每一部分可以被表征为基本上与泄露穿过其他静态相位开口部906.1-906.z的传输空腔波950的其他部分同相。结果，泄露穿过静态相位开口部906.1-906.z的传输空腔波950的这些部分可以很好地结合起来以形成传输通信信号952以将功能模块通信耦接至其他电气、机械和/或机电电路。
耦接至辐射元件908.1-908.d一个或多个功能模块中的每个其他功能模块可以提供与传输空腔波950基本上相似的其他传输空腔波。这些其他传输空腔波可以根据多路接入传输方案进行编码、调制和/或上变频以便允许在功能模块和/或与集成波导900通信耦接的其他电气、机械和/或机电电路之间同时和/或几乎同时进行通信。
图10示出了根据本发明示例性实施方式的第一集成波导的接收操作模式。其他电气、机械和/或机电电路可以向集成波导1000提供接收通信信号。集成波导1000可以表示集成波导600的示例性实施方式。集成波导1000与集成波导900有着许多基本上相似的特点；因此，下面仅对集成波导900和集成波导1000之间的不同之处进行更详细的讨论。
其他这些电气、机械和/或机电电路可以提供接收通信信号以便与一个或多个功能模块中的一个或多个进行通信。如图10所示，电气、机械和/或机电电路向集成波导900提供接收通信信号1050。接收通信信号1050泄露穿过静态相位开口部906.1-906.z以提供接收空腔波1052。接收空腔波1052传播穿过集成波导1000，从而被辐射元件908.1-908.d观察到。
通信耦接至集成波导1000的其他电气、机械和/或机电电路中的每一个可以提供基本上类似于接收通信信号1050的其他接收通信信号。这些其他接收通信信号和接收通信信号1050可以根据多路接入传输方案进行编码、调制和/或上变频以便允许在一个或多个功能模块和通信耦接至集成波导1000的电气、机械和/或机电电路之间同时和/或几乎同时进行通信。
集成电路的第二示例性结构和配置
图11示出了根据本发明示例性实施方式的集成电路的第二示例性结构和配置。半导体器件制造工序使用预定序列的感光和/或化学处理步骤来将一个或多个功能模块形成在半导体衬底上并将集成波导形成在半导体衬底上以对这些功能模块进行通信耦接，以便将集成电路1100形成在半导体衬底上。集成电路1100可以表示集成电路200和/或集成电路300的示例性实施方式。集成电路1100与集成电路500有着许多基本上相似的特点；因此，下面仅对集成电路500和集成电路1100之间的不同之处进行更详细的讨论。
半导体器件制造工序将集成电路1100形成在半导体衬底中的可用制造层的配置上。如图11所示，半导体衬底包括第一组可用制造层502.1-502.n以及第二组可用制造层504.1-504.t。
第一组可用制造层502.1-502.n用于形成功能模块508.1-508.d的各个部件，例如电气部件、机械部件和/或机电部件。功能模块508.1-508.中的至少一个功能模块，例如功能模块508.1，被构造和配置为形成波导控制器模块以对集成波导1106进行构造和/或操作。例如集成波导1106可以包括一个或多个可以响应于来自波导控制器模块的命令打开和/或关闭以其运行特征进行动态配置的动态相位开口部。在不背离本发明的精神和范围的情况下，波导控制器模块可以利用形成在第二组可用制造层504.1-504.t中的导电迹线或对相关领域的技术人员来说显而易见的任何其他合适的装置耦接至集成波导1106。
第二组可用制造层504.1-504.t用于形成集成波导1106的各个部件。集成波导1110包括形成在第二组可用制造层504.1-504.t中的第一可用制造层上的第一导电元件1110.1以及形成在第二组可用制造层504.1-504.t中的第二可用制造层上的第二导电元件512.2。第一可用制造层可以通过绝缘层506.p、与绝缘层506.1-506.p相互交叉的半导体衬底中的一个或多个可用制造层（图11中未示出）和/或不含可用制造层和绝缘层的自由空间区域（图11中未示出）与第二可用制造层分开。
图12示出了根据本发明示例性实施方式的实现为集成电路的第二示例性结构和配置的一部分的第二集成波导。集成波导1200将集成电路的功能模块，例如功能模块508.1-508.d彼此通信耦接以及通信耦接至与集成电路通信耦接的其他电气、机械和/或机电电路。集成波导1200可以表示集成波导1006的示例性实施方式。集成波导1200与集成波导600有着许多基本上相似的特点；因此，下面仅对集成波导600和集成波导1200之间的不同之处进行更详细的讨论。
集成波导1200包括被构造和配置为形成平行板波导的第一导电元件1202和第二导电元件604。第一导电元件1202与第一导电元件602基本上相似；然而，集成波导1200包括动态相位开口部1204.1-1204.t。与总是打开的静态相位开口部606.1-606.s不同，动态相位开口部1204.1-1204.t可以被构造为打开或关闭以对集成波导1200的运行特征进行动态配置。被表征为打开的那些动态相位开口部1204.1-1204.t允许传播穿过集成波导1200的空腔波基本上泄漏；然而，被表征为关闭的动态相位开口部1204.1-1204.t基本上防止了空腔波大量泄漏。
如上所述，每一个静态相位开口部606.1-606.s位于沿集成波导600的各个位置，在这些位置上，在集成波导600中传播的空腔波的电流达到最大和/或空腔波的电压达到最小。然而，电流的最大值和/或电压的最小值取决于空腔波的波长（λ），且对具有不同波长的不同空腔波来说，它们在集成波导1200中的位置可以不同。动态相位开口部1204.1-1204.t可以被打开和/或关闭以提供这些用于不同空腔波的电流的最大值和/或电压的最小值的不同位置。
例如，动态相位开口部1204.1-1204.t的第一列1208可以被构造为打开且动态相位开口部1204.1-1204.t的第二列1210可以被构造为关闭以允许由第一波长表征的空腔波最佳地泄露穿过第一列1208。作为另一个实例，第一列1208可以被构造为关闭而第二列1210可以被构造为打开以允许由第二波长表征的第二空腔波最佳地泄露穿过第二列1210。然而，这些实例不是限制性的，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，动态相位开口部1204.1-1204.t的可以独立地打开和/或关闭。
另外，动态相位开口部1204.1-1204.t可以被打开和/或关闭以动态实现在集成波导1200中传播的空腔波的不同辐射特性，例如方向。
图13A和图13B示出了根据本发明示例性实施方式的可以用于对第二集成波导的运行特征进行动态配置的第一机电设备的第一和第二示例性配置。在不背离本发明的精神和范围的情况下，集成波导，例如集成波导1100，包括可以利用导电材料，例如铜或铜基材料，或对相关领域的技术人员来说显而易见的可以对在集成波导中传播的空腔波进行反射的任何其他合适材料来实现的至少一种导电元件1302。导电元件1302包括至少一个动态相位开口部1312，所述动态相位开口部表示不含导电材料的导电元件1302内的区域。动态相位开口部1312可以表示一个或多个动态相位开口部1204.1-1204.t的示例性实施方式。
微机电系统（MEMS）致动器，诸如压电致动器1304或任何其他合适的线性致动器，将从通信耦接至集成波导的波导控制器模块接收的电信号转换为机械致动（mechanical actuation）。机械致动可以将导电贴片从第一位置1314移至动态相位开口部1312上方的第二位置1316以关闭动态相位开口部1312。可选地，机械致动可以将导电贴片从第二位置1316移至第一位置1314以打开动态相位开口部1312。在另一种替代中，机械致动可以将导电贴片从第一位置1314或第二位置1316移至第一位置1314和第二位置1316之间的第三位置以部分打开或部分关闭动态相位开口部1312。
压电致动器1304可以被构造为打开和/或关闭动态相位开口部1312以对集成波导的运行特征进行动态配置。压电致动器1304包括致动器控制模块1306、压电元件1308以及导电贴片1310。压电致动器1304从波导控制器模块接收命令以打开和/或关闭动态相位开口部1312。压电致动器1304可以从波导控制器模块接收指示动态相位开口部1312打开、关闭或部分打开或部分关闭的命令。所述命令可以表示指示是否要打开和/或关闭动态相位开口部1312的简单的电信号，比如电压。可选地，所述命令可以表示指示导电贴片1310从第一位置1314和/或第二位置1316位移的距离的编码的电信号。压电致动器1304向压电元件1308提供位移电压以根据命令使导电贴片1310发生位移。
压电元件1308响应于位移电压扩展和/或收缩以提供机械致动使导电贴片1310发生位移。例如，压电元件1308将位移电压转换为机械致动以使导电贴片1310从第二位置1316移至第一位置1314，如图13A所示。再如，压电元件1308将位移电压转换为机械致动以使导电贴片1310从第一位置1314移至第二位置1316，如图13B所示。作为再一个实例，在不背离本发明的精神和范围的情况下，压电元件1308将位移电压转换为机械致动以使导电贴片1310从第一位置1314或第二位置1316移至对相关领域的技术人员来说显而易见的第一位置1314和第二位置1316之间的任何其他合适位置。在不背离本发明的精神和范围的情况下，压电元件1308可以利用氮化铝、磷灰石、钛酸钡、铁酸铋、磷酸镓、硅酸镓镧、钽钪酸铅、锆钛酸铅、钽酸锂、聚偏二氟乙烯、酒石酸钠钾、石英或对相关领域的技术人员来说显而易见的响应于电压扩展和/或收缩的任何合适材料来实现。
导电贴片1310耦接至压电元件1308使得压电元件1308的扩展和/或收缩使导电贴片1310发生位移。通常，导电贴片1310利用与用于实现导电元件1302的导电材料基本上相同或不同的导电材料来实现。这允许当导电贴片1310位于和/或靠近第二位置1316时，导电贴片1310与导电元件1302大量接触。
图14A和图14B示出了根据本发明示例性实施方式的可以用于对第二集成波导的运行特征进行动态配置的第二机电设备的第一和第二示例性结构。集成波导包括至少一个导电元件1402，所述导电元件包括动态相位开口部1404。动态相位开口部1404可以表示一个或多个动态相位开口部1204.1-1204.t的示例性实施方式。
如图14A和图14B所示，微机电系统（MEMS）开关，例如悬臂开关1406或任何其他合适的MEMS开关，将从波导控制器模块接收的电信号转换为机械致动。机械致动可以将致动器从第一位置1414移至动态相位开口部1404上方的第二位置1416以关闭动态相位开口部1404。可选地，机械致动可以将致动器从第二位置1416移至第一位置1414以打开动态相位开口部1404。在另一种替代中，机械致动可以将致动器从第一位置1414或第二位置1416移至第一位置1414和第二位置1416之间的第三位置以部分打开或部分关闭动态相位开口部1404。
悬臂开关1406可以被构造为打开和/或关闭动态相位开口部1404以对集成波导的运行特征进行动态配置。悬臂开关1406包括电极1408和悬臂1410。波导控制器模块向电极1408提供通常为偏置电压形式的命令。所述命令指示动态相位开口部1404打开、关闭或部分打开或部分关闭。
偏置电压在电极1408和悬臂1410之间产生静电力。当偏置电压的电压达到足够的阈值时，静电力足以导致机械致动。机械致动使悬臂1410从第一位置1414移至第二位置1416以关闭动态相位开口部1404。可选地，当命令的电压减少到足够阈值以下时，静电力不再足以导致机械致动。结果，使悬臂1410从第二位置1416移至第一位置1414以打开动态相位开口部1404。
集成电路的第三示例性结构和配置
图15示出了根据本发明示例性实施方式的集成电路的功能模块的倒装芯片结构。半导体器件制造工序使用预定序列的感光和/或化学处理步骤在半导体衬底上形成一个或多个功能模块以形成倒装芯片封装件1500。倒装芯片封装件1500可以表示一个或多个功能模块202.1-202.i、一个或多个功能模块302.1-302.i和/或功能模块400的示例性结构和配置。
通常，一个或多个功能模块508.1-508.d形成在与绝缘层1504.1-1504.n相互交叉的可用制造层1502.1-1502.n上。可用制造层1502.1-1502.n和绝缘层1504.1-1504.n分别与第一组可用制造层502.1-502.n和绝缘层506.1-506.p大致相似，因此，将不再进行更详细的描述。
半导体器件制造工序将集成电路接口1508形成在可用制造层1506上以将一个或多个功能模块508.1-508.d通信耦接至其他电气、机械和/或机电电路。集成电路接口1508包括形成在可用制造层1506上的芯片焊盘1508.1-1508.k。如图15所示的芯片焊盘1508.1-1508.k的结构和配置仅为示例性的。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，芯片焊盘1508.1-1508.k可以进行不同的构造和配置。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，集成电路接口1508可以包括比图15中所示的芯片焊盘更多或更少的芯片焊盘。
芯片焊盘1508.1-1508.k耦接至一个或多个功能模块508.1-508.d以在这些功能模块和其他电气、机械和/或机电电路之间形成互连。例如，在不背离本发明的精神和范围的情况下，这些互连可以用于发送信息，例如数据和/或一个或多个命令、功率、接地或对相关领域的技术人员来说显而易见的任何其他合适的电信号。作为另一个实例，一个或多个芯片焊盘1508.1-1508.k可以用于在功能模块508.1-508.d和通信信道，例如集成波导600和/或集成波导1200，之间形成互连。
芯片焊盘1508.1-1508.k通过导电材料，例如铜或铜基材料，或对相关领域的技术人员来说显而易见的任何其他合适材料，进行金属化，以将这些芯片焊盘耦接至焊接凸块1510.1-1510.k。熔炼时，焊接凸块1510.1-1510.k允许芯片焊盘1508.1-1508.k在倒装芯片封装件1500和其他电气、机械和/或机电电路之间形成互连。
图16示出了根据本发明示例性实施方式的实现为集成电路的一部分的集成波导的倒装芯片结构。半导体器件制造工序使用预定序列的感光和/或化学处理步骤来将集成波导1602形成在半导体衬底上以形成倒装芯片封装件1600。倒装芯片封装件1600可以表示专用通信信道206和/或通用通信信道306的示例性实施方式。
通常，集成波导1602形成在与绝缘层1606.1-1606.n相互交叉的可用制造层1604.1-1604.n上。可用制造层1604.1-1604.n和绝缘层1606.1-1606.n分别与第二组可用制造层504.1-504.t和绝缘层506.1-506.p大致相似，从而将不再进行更详细的描述。
半导体器件制造工序将集成电路接口1608形成在可用制造层1610上以使集成波导1602通信耦接至其他电气、机械和/或机电电路。集成电路接口1608与集成电路接口1504大致相似，从而将不再进行更详细的描述。
图17示出了根据本发明示例性实施方式的集成电路的第三示例性结构和配置。将集成电路的一个或多个功能模块构造和配置在第一倒装芯片封装件上并将集成天线构造和配置在第二倒装芯片封装件上。第一倒装芯片封装件和第二倒装芯片封装件耦接至衬底以形成集成电路1700。衬底在第一倒装芯片封装件和第二倒装芯片封装件之间提供了功率信号和/或信息，例如数据和/或一个或多个命令。集成电路1700可以表示集成电路200和/或集成电路300的示例性实施方式。
集成电路1700包括衬底1702、第一倒装芯片封装件1704以及第二倒装芯片封装件1706。衬底形成第一倒装芯片封装件1704和第二倒装芯片封装件1706之间的互连以将这些倒装芯片封装件通信耦接。例如，衬底1702向第一倒装芯片封装件1704和/或第二倒装芯片封装件1706提供功率信号。作为另一个实例，衬底1702在第一倒装芯片封装件1704和第二倒装芯片封装件1706之间发送信息，例如数据和/或一个或多个命令。
衬底1702表示包括与绝缘层1710.1-1710.(s-l)相互交叉的可用制造层1708.1-1708.s的半导体衬底。可选地，可用制造层1708.1-1708.s和绝缘层1710.1-1710.q可以表示印刷电路板（PCB）（也称为印刷电路衬底）的层。通常，可以将电气部件、机械部件、机电部件或对相关领域的技术人员来说显而易见的任何其他合适的部件形成在一个或多个可用制造层1708.1-1708.s上。例如，可用制造层1708.1-1708.s可以包括电源，例如内置电池，以向第一倒装芯片封装件1704和/或第二倒装芯片封装件1706提供功率信号。作为另一个实例，可用制造层1708.1-1708.s可以包括对该电源或任何其他合适的电源进行调节的一个或多个电压调节器，以向第一倒装芯片封装件1704和/或第二倒装芯片封装件1706提供功率信号。作为再一个实例，可用制造层1708.1-1708.s可以包括控制器模块，例如波导控制器模块，以控制第一倒装芯片封装件1704和/或第二倒装芯片封装件1706的总体操作。
衬底1702包括互连1712.1-1712.k以及互连1714，用于分别在第一倒装芯片封装件1704和衬底1702之间形成第一组互连以及在第二倒装芯片封装件1706和衬底1702之间形成第二组互连。然而，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，第一组互连和/或第二组互连可以包括任何适当数量的互连。通常，第一组互连包括形成在第一倒装芯片封装件1704上、用熔化焊接凸块耦接至形成在衬底1702上的第二组芯片焊盘的第一组芯片焊盘。类似地，第二组互连包括形成在第二倒装芯片封装件1706上、用熔化焊接凸块耦接至形成在衬底1702上的第二组芯片焊盘的第一组芯片焊盘。
衬底1702另外包括互连1716.1-1716.b，以形成其他电气、机械和/或机电电路之间的互连。互连1716.1-1716.b包括可以通过熔化它们对应的焊接凸块而耦接至形成在这些其他电路上的对应的芯片焊盘的芯片焊盘。在示例性实施方式中，互连1716.1-1716.b在集成电路1700和其他这些电路之间发送信息，例如数据和一个或多个命令，和/或功率信号。
衬底1702进一步包括形成在衬底1702内以形成第一倒装芯片封装件1704和第二倒装芯片封装件1706之间的互连的传输线1718。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，衬底1702可以包括一条以上的传输线1718以在第一倒装芯片封装件1704和第二倒装芯片封装件1706之间形成其他互连。具体地，传输线1718形成第一互连（即，第一组互连中的互连1712.1-1712.k之一）和第二互连（即，第二组互连之间的互连1714）之间的互连。如图17所示的传输线1718的结构和配置仅为示例性的。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，传输线1718可以横贯穿过衬底1702的任何合适的路径。例如，传输线1718可以横贯任何合适的线性和/或非线性路径以将第一倒装芯片封装件1704和第二倒装芯片封装件1706通信耦接。
第一倒装芯片封装件1704包括通信耦接至衬底1702和/或第二倒装芯片封装件1706的一个或多个功能模块。第一倒装芯片封装件1704可以表示倒装芯片封装件1500的示例性实施方式。
第二倒装芯片封装件1706包括用于将通信信号传输至与集成电路1700通信耦接的其他电气、机械和/或机电电路和/或用于从其他这些电路接收其他通信信号的一个或多个天线。在不背离本发明的精神和范围的情况下，一个或多个天线可以利用一个或多个单极天线、一个或多个偶极天线、一个或多个相控阵列、一个或多个贴片天线、一个或多个波导和/或对相关领域的技术人员来说显而易见的将电流转换为电磁波的任何其他合适的设备来实现。可选地，第二倒装芯片封装件1706可以表示倒装芯片封装件1600的示例性实施方式。
集成电路的第四示例性结构和配置
图18示出了根据本发明示例性实施方式的集成电路的第四示例性结构和配置。将集成电路的一个或多个功能模块构造和配置在第一倒装芯片封装件上并将集成天线构造和配置在第二倒装芯片封装件上。第一倒装芯片封装件和第二倒装芯片封装件耦接至衬底以形成集成电路1800。与集成电路1800通信耦接的其他电气、机械和/或机电电路可以向第一倒装芯片封装件提供功率信号和/或信息，例如数据和/或一个或多个命令。第一倒装芯片封装件可以将功率信号和/或信息发送至衬底，其中，然后所述功率信号和/或信息被发送至第二装芯片封装件。集成电路1800可以表示集成电路200和/或集成电路300的示例性实施方式。集成电路1800与集成电路1700有着许多基本上相似的特点；因此，下面仅对集成电路1700和集成电路1800之间的不同之处进行更详细的讨论。
集成电路1800包括衬底1702、第二倒装芯片封装件1706以及第一倒装芯片封装件1804。第一倒装芯片封装件1804与第一倒装芯片封装件1704大致相似；然而，第一倒装芯片封装件1804可以另外包括传输线1808.1-1808.p，用于将信息和/或功率从通信耦接至集成电路1800的其他电气、机械和/或机电电路发送至衬底1702。传输线1808.1-1808.p还可以用于将信息和/或功率从这些电气、机械和/或机电电路发送至第一倒装芯片封装件1804。如图18所示的传输线1808.1-1808.p的结构和配置仅是示例性的。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，传输线1808.1-1808.p可以横贯穿过第一倒装芯片封装件1804的任何合适的路径。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，第一倒装芯片封装件1804可以包括与图18所示的数量不同的传输线1808.1-1808.p，用于将其他功率信号和/或其他信息发送至衬底1702。
衬底1702可以将功率信号和/或信息发送至第二倒装芯片封装件1706。第一倒装芯片封装件1804进一步包括形成互连1806.1-1806.b，用于形成其他电气、机械和/或机电电路之间的互连。互连1806.1-1806.b与互连1716.1-1716.b大致相似，从而不再进行更详细的描述。
集成电路的第五示例性结构和配置
图19示出了根据本发明示例性实施方式的集成电路的第五示例性结构和配置。将集成电路的一个或多个功能模块构造和配置在第一倒装芯片封装件上并将集成天线构造和配置在第二倒装芯片封装件上。第一倒装芯片封装件和第二倒装芯片封装件耦接至衬底以形成集成电路1900。通信耦接至集成电路1900的其他电气、机械和/或机电电路可以向第二倒装芯片封装件提供功率信号和/或信息，例如数据和/或一个或多个命令。第二倒装芯片封装件可以将功率信号和/或信息发送至衬底，其中，所述功率信号和/或信息然后被发送至第一倒装芯片封装件。集成电路1900可以表示集成电路200和/或集成电路300的示例性实施方式。集成电路1900与集成电路1700有着许多基本上相似的特点；因此，下面仅对集成电路1700和集成电路1900之间的不同之处进行更详细的讨论。
集成电路1900包括衬底1702、第二倒装芯片封装件1706以及第一倒装芯片封装件1904。第一倒装芯片封装件1904与第一倒装芯片封装件1704大致相似；然而，第一倒装芯片封装件1904可以另外包括传输线1908，用于将信息和/或功率从通信耦接至集成电路1900的其他电气、机械和/或机电电路发送至第二倒装芯片封装件1706。传输线1908还可以用于将信息和/或功率从这些电气、机械和/或机电电路发送至第一倒装芯片封装件1904。如图19所示的传输线1908的结构和配置仅是示例性的。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，传输线1908可以横贯穿过第一倒装芯片封装件1904任何合适的路径。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，第一倒装芯片封装件1904可以包括一条以上的传输线1908，用于将其他功率信号和/或其他信息发送至第二倒装芯片封装件1706。
第二倒装芯片封装件1706可以将功率信号和/或信息发送至衬底1702。第一倒装芯片封装件1904进一步包括互连1906，用于形成其他电气、机械和/或机电电路之间的互连。互连1906与互连1716.1-1716.b大致相似，从而不再进行更详细的描述。
相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，使用集成电路1700、集成电路1800和/或集成电路1900的特点的集成电路的结构和配置是可能的。集成电路的其他这些示例性结构和配置的每一个可以包括被构造和配置在第一倒装芯片封装件上的一个或多个功能模块，所述第一倒装芯片封装件耦接至被构造和配置在第二倒装芯片封装件上的集成天线。集成电路的其他这些示例性结构和配置可以包括电气部件、机械部件、机电部件或对相关领域的技术人员来说显而易见的形成在各自衬底上的任何其他合适的部件，用于提供功率信号和/或信息，比如数据和/或一个或多个命令。集成电路的其他这些示例性配置和布置可以包括一个或多个传输线，用于将功率信号和/或信息从其他电气、机械、机电电路发送至第一倒装芯片封装件和/或第二倒装芯片封装件。
集成电路的第六示例性结构和配置
图20示出了根据本发明示例性实施方式的集成电路的一个或多个功能模块的第一示例性配置和布置。半导体器件制造工序使用预定序列的感光和/或化学处理步骤来将一个或多个功能模块形成在半导体衬底上。所述半导体衬底耦接至具有其他功能模块的其他半导体衬底以形成垂直配置2000。垂直配置2000包括功能模块2002.1-2002.h。功能模块2002.1-2002.h可以表示一个或多个功能模块202.1-202.i、一个或多个功能模块302.1-302.i和/或功能模块400中的一个或多个的示例性实施方式。
半导体器件制造工序将第一组功能模块508.1-508.d形成在第一半导体衬底的第一组可用制造层502.1-502.n的第一配置上以形成功能模块2002.1。类似地，半导体器件制造工序将第h组功能模块508.1-508.d形成在第h个半导体衬底的可用制造层502.1-502.n的第h布置上以形成功能模块2002.h。图20中示出的功能模块508.1-508.d的结构和配置仅是示例性的。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，功能模块508.1-508.d可以进行不同的构造和配置。例如，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，功能模块2002.1-2002.h可以包括功能模块508.1-508.d中的相同和/或不同数量的功能模块。作为另一个实例，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，可用制造层502.1-502.n的第一至第h配置可以包括相同和/或不同数量的可用制造层。
功能模块2002.1-2002.h彼此耦接以形成垂直配置2000。例如，第一半导体衬底耦接至第h半导体衬底以耦接功能模块2002.1-2002.h。在不背离本发明的精神和范围的情况下，功能模块2002.1-2002.h利用物理连接，例如接合线焊接凸块，或对相关领域的技术人员来说显而易见的任何其他合适的物理连接进行耦接。具体地，功能模块2002.1-2002.h中的第一功能模块的可用制造层502.1-502.n中的最后一个可用制造层耦接至功能模块2002.1-2002.h中的第二功能模块的绝缘层506.1-506.p中的第一绝缘层以形成垂直配置2000。例如，功能模块2002.1的可用制造层502.n耦接至功能模块2002.1的绝缘层506.1。
图21示出了根据本发明示例性实施方式的集成电路的第六示例性结构和配置。半导体器件制造工序使用预定序列的感光和/或化学处理步骤来将集成波导形成在半导体衬底上。所述集成波导耦接至一个或多个功能模块的垂直配置以对这些功能模块进行通信耦接，从而形成集成电路2100。集成电路500可以表示集成电路200和/或集成电路300的示例性实施方式。
集成波导耦接至垂直配置2000以形成集成电路2100。然而，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，垂直配置2000可以耦接至其他天线，比如单极天线、偶极天线、相控阵列、贴片天线，或对相关领域的技术人员来说显而易见的将电流转换为电磁波的任何其他合适的设备，以形成集成电路2100。
集成波导2102包括空腔区域2108之间的被构造和配置为形成平行板波导的第一导电元件2104和第二导电元件2106。然而，该实例不是限制性的，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，集成波导2102的其他配置和布置是可能的。例如，第一导电元件2104和第二导电元件2106可以被构造和配置为形成任何其他合适的多导体波导。作为另一个实例，第一导电元件2104可以耦接至第二导电元件2106以形成单导体波导，例如矩形波导、圆形波导或椭圆波导。集成波导2102与集成波导600和/或集成波导1100有着许多基本上相似的特点；因此，下面仅对集成波导600和/或集成波导1100与集成波导2100之间的不同之处，以及集成波导900和集成波导1000之间的不同之处进行更详细的讨论。
所述第一导电元件2104和/或第二导电元件2106可以包括相位开口部2108.1-2108.s。相位开口部2108.1-2108.s可以通过与静态相位开口部606.1-606.s和/或动态相位开口部1204.1-1204.t基本上相似的方式来实现，从而不再进行更详细的描述。在一些情况下，功能模块508.1-508.d中的至少一个功能模块被构造和配置为形成波导控制器模块以构造和/或操作集成波导2102，如上述图11和图12中所讨论的。在这些情况下，集成波导2102可以包括如上文在图13A、图13B、图14A和/或图14B中所讨论的一个或多个机电设备，以打开、关闭和/或部分打开或部分关闭相位开口部2108.1-2108.s来对集成波导2102的运行特征进行动态配置。
垂直配置2000的功能模块2002.1-2002.h可以与基本上类似于辐射元件802.1-802.d的辐射元件耦接，以便根据多路接入传输方案彼此进行通信以及与通信耦接至集成电路2100的其他电气、机械和/或机电电路进行通信。在一个示例性实施方式中，功能模块2002.1-2002.h中的每一个可以耦接至辐射元件中的对应的辐射元件。在另一个示例性实施方式中，功能模块508.1-508.d中的每一个可以耦接至辐射元件中的对应的辐射元件。在又一示例性实施方式中，一部分功能模块2002.1-2002.h可以耦接至辐射元件中的对应的辐射元件，且一部分功能模块508.1-508.d可以耦接至辐射元件中的对应的辐射元件。尽管图21中未示出，但辐射元件可以通过与图8所述的方式基本上相似的方式形成在第二导电元件2106中。
集成电路的第七示例性结构和配置
图22示出了根据本发明示例性实施方式的集成电路的一个或多个功能模块的第二示例性结构和配置。半导体器件制造工序使用预定序列的感光和/或化学处理步骤来将一个或多个功能模块形成在半导体衬底上。所述半导体衬底耦接至具有其他功能模块的其他半导体衬底以形成功能模块的垂直配置。半导体器件制造工序将集成波导的第一导电元件形成在功能模块的垂直配置中，从而形成垂直配置2200。垂直配置2200与垂直配置2000有着许多基本上相似的特点；因此，下面仅对垂直配置2000和垂直配置2200之间的不同之处进行更详细的讨论。
半导体器件制造工序将多组功能模块508.1-508.d形成在可用制造层502.1-502.n的多个配置上，从而形成如上文在图20中所讨论的功能模块2002.1-2002.h。
半导体器件制造工序将第一导电元件2202.1形成在功能模块2002.1的可用制造层502.1-502.n和/或绝缘层506.1-506.n中。类似地，半导体器件制造工序将第h个导电元件2202.h形成在功能模块2002.h的可用制造层502.1-502.n和/或绝缘层506.1-506.n中。如图22所示的可用制造层502.1-502.n和/或绝缘层506.1-506.n中的导电元件2202.1-2202.h的结构和配置仅是示例性的。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，导电元件2202.1-2202.h可以在功能模块2002.1-2002.h的可用制造层502.1-502.n和/或绝缘层506.1-506.n中进行不同构造和配置。在不背离本发明的精神和范围的情况下，导电元件2202.1-2202.h可以利用导电材料，例如铜或铜基材料，或对相关领域的技术人员来说显而易见的可以对在集成波导600中传播的空腔波进行反射的任何其他合适材料来实现。另外，尽管图22中未示出，但导电元件2202.1-2202.h可以包括一个或多个相位开口部，例如静态相位开口部606.1-606.s和/或动态相位开口部1204.1-1204.t。
导电元件2202.1-2202.h彼此耦接以形成集成波导的导电元件2204。然而，该实例不是限制性的，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，导电元件2202.1-2202.h可以被构造和配置为形成单极天线、偶极天线、相控阵列、贴片天线，波导和/或对相关领域的技术人员来说显而易见的将电流转换为电磁波的任何其他合适的设备的部件。在不背离本发明的精神和范围的情况下，导电元件2202.1-2202.h利用物理连接，例如接合线焊接凸块，或对相关领域的技术人员来说显而易见的任何其他合适的物理连接进行耦接。
垂直配置2000的功能模块2002.1-2002.h可以与基本上类似于辐射元件802.1-802.d的辐射元件耦接，以根据多路接入传输方案彼此进行通信以及与通信耦接至集成电路2100的其他电气、机械和/或机电电路进行通信。尽管图22中未示出，但辐射元件可以通过与图8所示的基本上相似的方式形成在导电元件2204中。
图23示出了根据本发明示例性实施方式的集成电路的第七示例性结构和配置。具有第一导电元件的第一垂直配置偏离具有第二导电元件的第二垂直配置。第一垂直配置偏离第二垂直配置使得所述第一导电元件和所述第二导电元件被构造和配置为形成集成波导以对第一垂直配置的功能模块和第二垂直配置的功能模块进行通信耦接，从而形成集成电路2300。集成电路2300可以表示集成电路200和/或集成电路300的示例性实施方式。
第一垂直配置2302和/或第二垂直配置2302的一个或多个通信模块根据多路接入传输方案利用集成波导2310彼此进行通信以及与通信耦接至集成电路2300的其他电气、机械和/或机电电路进行通信。集成电路2300包括具有第一导电元件2304的第一垂直配置2302以及具有第二导电元件2306的第二垂直配置2306。第一垂直配置2302和/或第二垂直配置2302可以表示垂直配置2200的示例性实施方式。第一垂直配置2302与第二垂直配置2306偏离距离d，从而形成集成波导2310。在示例性实施方式中，第一垂直配置2302和第二垂直配置2306以距离d耦接至半导体衬底或印刷电路，从而形成集成波导2310。
然而，该实例不是限制性的，相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，其他天线的其他部件可以形成在第一垂直配置2302和/或第二垂直配置2302中。在不背离本发明的精神和范围的情况下，当彼此偏离距离d时，其他这些部件可以被构造和配置为形成单极天线、偶极天线、相控阵列、贴片天线，波导和/或对相关领域的技术人员来说显而易见的将电流转换为电磁波的任何其他合适的设备。
示例性多芯片模块（MCM）
图24示出了根据本发明示例性实施方式的示例性多芯片模块（MCM）。一个或多个集成电路可以耦接至集成电路载体，例如半导体衬底或印刷电路板（PCB），从而形成多芯片模块（MCM）2400。MCM 2400包括集成电路2402.1-2402.r以及集成电路载体2404。集成电路2402.1-2402.r可以表示例如集成电路500、集成电路1100、集成电路1700、集成电路1800、集成电路1900、集成电路2100和/或集成电路2300中的一个或多个的示例性实施方式。
集成电路2402.1-2402.r耦接在集成电路载体2404上。图24中所示的集成电路2402.1-2402.r的结构和配置仅是示例性的。相关领域的技术人员将会明白，在不背离本发明的精神和范围的情况下，集成电路2402.1-2402.r可以进行不同的构造配置。相关领域的技术人员同样将会明白，在不背离本发明的精神和范围的情况下，集成电路2402.1-2402.r可以包括任何适当数量的集成电路。
集成电路载体2404表示载体衬底，例如半导体衬底或印刷电路板（PCB），以便将集成电路2402.1-2402.r耦接在其上。例如，在不背离本发明的精神和范围的情况下，集成电路2402.1-2402.r可以包括具有一个或多个焊接凸块的球栅阵列（BGA）、具有一个或多个引线的引线框、一个或多个焊盘和/或对相关领域的技术人员来说显而易见的用于将集成电路2402.1-2402.r耦接到集成电路载体2404上的任何其他合适的装置。在该实例中，在不背离本发明的精神和范围的情况下，集成电路载体2404可以包括被构造和配置为耦接至集成电路2402.1-2402.r的一个或多个焊盘，和/或对相关领域的技术人员来说显而易见的用于将集成电路2402.1-2402.r耦接至集成电路载体2404的任何其他合适装置。集成电路载体2404的一个或多个焊盘可以通过使BGA的一个或多个焊接凸块熔化、通过耦接引线框的一个或多个引线和/或通过引线接合到集成电路2402.1-2402.r的一个或多个焊盘而与集成电路2402.1-2402.r耦接。
集成电路载体2404可以在集成电路2402.1-2402.r之间形成互连。例如，所述集成电路载体2404可以包括电源，例如内置电池，以向集成电路2402.1-2402.r提供功率信号。作为另一个实例，集成电路载体2404可以包括对该电源或任何其他合适的电源进行调节的一个或多个电压调节器，以向集成电路2402.1-2402.r提供功率信号。作为再一个实例，集成电路载体2404可以包括用于对集成电路2402.1-2402.r的总体操作进行控制的控制器模块。
总起来说，集成电路2402.1-2402.r被配置为根据多路接入传输方案彼此进行无线通信以及与通信耦接至MCM 2400的其他电气、机械和/或机电电路进行无线通信。集成电路载体2404可以包括与集成电路2402.1-2402.r之一大致相似的收发器和天线，以与集成电路2402.1-2402.r进行无线通信以及与通信耦接至MCM 2400的其他电气、机械和/或机电电路进行无线通信。集成电路载体2404还可以利用有线通信与一个或多个集成电路2402.1-2402.r进行通信。有线通信可以利用耦接至一个或多个集成电路2402.1-2402.r的一个或多个传输线来实现。通常，有线通信用于低频率通信和/或低数据速率通信；而无线通信用于高频率通信和/或高数据速率通信。例如，有线通信可以用于在集成电路载体2404和一个或多个集成电路2402.1-2402.r之间传输命令，无线通信可以用于在集成电路载体2404和一个或多个集成电路2402.1-2402.r之间传输数据。
尽管图24中未示出，但MCM 2400可以耦接至半导体封装件以形成封装的集成电路。通常，在不背离本发明的精神和范围的情况下，尽管可以使用对相关领域的技术人员来说显而易见的任何其他合适的非导电材料，但所述半导体封装件被构造和配置为将MCM 2400装在诸如塑料的非导电材料中。半导体封装件还可以包括耦接至MCM2400的一个或多个联接器，例如一个或多个引脚和/或焊接凸块，用于将封装的集成电路耦接至其他电气、机械和/或机电电路。
第一示例性无线部件测试环境
图25示出了根据本发明示例性实施方式的无线集成电路测试环境的示意性框图。如上所述，集成电路102.1-102.n中的每一个可以包括一个或多个功能模块，例如功能模块202.1-202.i和/或功能模块302.1-302.i，与电气、机械和/或机电电路通信耦接，例如无线自动测试设备。无线自动测试设备验证一个或多个集成电路102.1-102.n是否如预期进行操作。
无线测试设备100允许通过无线自动测试设备2502对集成电路102.1-102.n同时进行测试。无线自动测试设备2502同时对一个或多个集成电路102.1-102.n进行无线测试以验证这些集成电路102.1-102.n是否如预期进行操作。无线自动测试设备2502向集成电路102.1-102.n提供启动测试操作信号2550。启动测试操作信号2550表示无线传输至集成电路102.1-102.n的无线电通信信号。
启动测试操作信号2550同时被一个或多个集成电路102.1-102.n观察到。接收到启动测试操作信号2550的集成电路102.1-102.n进入测试操作模式，集成电路102.1-102.n由此执行自主测试操作。自主测试操作可以利用由启动测试操作信号2550提供的供存储在集成电路102.1-102.n中的第一组指令使用的第一组参数。可选地，自主测试操作可以执行由启动测试操作信号2550提供的第二组指令和/或由启动测试操作信号2550提供的供第二组指令使用的第二组参数。在另一种替代中，自主测试操作可以包括第一组指令、第二组指令、第一组参数和/或第二组参数的任意组合。无线自动测试设备2502在自主测试操作过程中可以提供启动测试操作信号2550以向集成电路102.1-102.n提供另外的参数和/或指令。
在完成自主测试操作之后，集成电路102.1-102.n通过通用通信信道2554向无线自动测试设备2502无线传输测试操作结果2552.1-2552.n。通用通信信道2554表示同时被集成电路102.1-102.n利用或共有的通信信道。总起来说，集成电路102.1-102.n利用多路接入传输方案在通用通信信道2554上对测试操作结果2552.1-2552.n进行通信。
无线自动测试设备2502在测试操作结果2552.1-2552.n穿过通用通信信道2554时利用一个或多个位于三维空间中的接收天线来观察所述测试操作结果。无线自动测试设备2502确定通过一个或多个接收天线观察到的测试操作结果2552.1-2552.n的一个或多个信号度量，例如均值、总能量、平均功率、均方、瞬时功率、均方根、方差、范数、电压电平和/或对相关领域的技术人员来说显而易见的任何其他合适的信号度量。
无线自动测试设备2502使用一个或多个信号度量来将测试操作结果2552.1-2552.n映射到集成电路102.1-102.n。无线自动测试设备2502基于由一个或多个接收天线观察到的测试操作结果2552.1-2552.n，确定如预期进行操作的集成电路102.1-102.n中的第一组集成电路，以及可选地它们在半导体晶圆104中的位置。可选地，无线自动测试设备2502可以基于由一个或多个接收天线观察到的测试操作结果2552.1-2552.n，确定集成电路102.1-102.n中的意外进行操作的第二组集成电路。可选地，无线自动测试设备2502可以提供第二组集成电路在半导体晶圆104中的位置。在另一种替代中，无线自动测试设备2502可以确定第一组集成电路和第二组集成电路的任意组合，且可选地，可以提供它们在半导体晶圆104中的相应位置。2011年2月11日提交的申请号为13/025,657的美国专利申请对无线自动测试设备2502进行了进一步的描述，其全部内容结合于此作为参考。
无线自动测试设备2502还可以用于通过基本上类似的方式对其他集成电路，例如集成电路200、集成电路300、集成电路500、集成电路1100、集成电路1700、集成电路1800、集成电路1900、集成电路2100和/或集成电路2300，进行同步测试。无线自动测试设备2502可以进一步用于通过基本上类似的方式对其他这些集成电路的功能模块，例如功能模块202.1-202.i、功能模块302.1-302.i、功能模块400和/或功能模块508.1-508.d进行同步测试。
示例性无线自动测试设备
图26示出了根据本发明示例性实施方式的在无线集成电路测试环境中实现的无线自动测试设备的示意性框图。集成电路102.1-102.n通过通用通信信道2554向无线自动测试设备2600传输测试操作结果152。无线自动测试设备2600包括用于从三维空间中的一个或多个方向观察测试操作结果2552.1-2552.n的一个或多个接收天线。无线自动测试设备2600可以确定一个或多个集成电路102.1-102.n是否如预期进行操作，可选地，可以利用三维空间的性质，例如多个接收天线和/或集成电路102.1-102.n中每一个之间的距离，来确定一个或多个集成电路102.1-102.n在半导体晶圆100中的位置。无线自动测试设备2600表示无线自动测试设备2502的示例性实施方式。
所述无线自动测试设备2600包括接收天线2602.1-2602.i、接收模块2604、度量测量模块2606、测试处理器2608、操作界面模块2610、发射模块2612以及发射天线2614。接收天线2602.1-2602.i位于三维空间中的相应位置。接收天线2602观察测试操作结果2652.1-2652.i以提供一个或多个观察的测试操作结果2654.1-2654.i。测试操作结果2652.1-2652.i表示，当测试操作结果2552.1-2552.n传播穿过通用通信信道2554时被在三维空间中的相应位置上的接收天线2602所观察到的测试操作结果2552.1-2552.n。例如，测试操作结果2654.1表示，当测试操作结果2652.1-2652.i传播穿过通用通信信道2554时被在三维空间中的第一位置上的接收天线2602.1所观察到的测试操作结果2652.1-2652.i。同样地，测试操作结果2654.2表示，当测试操作结果2652.1-2652.i传播穿过通用通信信道2554时被在三维空间中的第二相应位置上的接收天线2602.2所观察到的测试操作结果2652.1-2652.i。
收模块2604根据多路接入传输方案对所观察到的测试操作结果2654.1-2654.i进行下变频、解调和/或解码以提供恢复的测试结果2656.1-2656.k。更具体地，无线自动测试设备2600包括i个接收天线2602.1-2602.i，用于观察传播穿过通用通信信道2554的测试操作结果2552.1-2552.n以提供观察的测试操作结果2654.1-2654.i。观察的测试操作结果2654.1-2654.i中的每一个包括被相应的接收天线2602.1-2602.i所观察到的测试操作结果2552.1-2552.n。例如，观察的测试操作结果2654.1包括被接收天线2602.1所观察到的测试操作结果2552.1-2552.n，而观察的测试操作结果2654.i包括被接收天线2602.i所观察到的测试操作结果2552.1-2552.n。
接收模块2604对观察的测试操作结果2654进行下变频、解调和/或解码，以便为总共n*i=k个恢复的测试结果2656.1-2656.k的i个测试操作结果2656.1-2656.k中的每一个的n个测试操作结果2552.1-2552.n中的每一个提供相应的恢复的测试结果2656.1-2656.k。在示例性实施方式中，测试操作结果2656.1表示被接收天线2602.1所观察的测试操作结果2552.1，测试操作结果2656.2表示被接收天线2602.1所观察的测试操作结果2552.2。在该示例性实施方式中，测试操作结果2656.k表示被接收天线2602.i所观察的测试操作结果2552.n。
度量测量模块2606确定恢复的测试结果2656.1-2656.k的一个或多个信号度量，以提供测量的信号度量2658.1-2658.k。在不背离本发明的精神和范围的情况下，一个或多个信号度量可以包括均值、总能量、平均功率、均方、瞬时功率、均方根、方差、范数、电压电平和/或对相关领域的技术人员来说显而易见的恢复测量结果2656的任何其他合适的信号度量。
测试处理器2608可以基于恢复的测试结果2656.1-2656.k，确定如预期进行操作的集成电路102.1-102.n中的第一组集成电路。测试处理器2608对每一个唯一识别号的恢复的测试结果2656.1-2656.k进行评估以确定其相应的集成电路102.1-102.n是否是第一组集成电路的一部分。可选地，在不背离本发明的精神和范围的情况下，测试处理器2608可以基于对应于第一接收天线2602.1的恢复的测试结果2656.1-2656.i，基于对应于第i个接收天线2602.i，或对相关领域的技术人员来说显而易见的天线的任何合适组合的恢复的测试结果2656.(k-i)-2656.k，来确定第一组集成电路。可选地，在不背离本发明的精神和范围的情况下，测试处理器2608可以基于恢复的测试结果2656.1-2656.k，确定集成电路102.1-102.n中的意外进行操作的第二组集成电路。在另一种替代中，测试处理器2608可以确定第一组集成电路和第二组集成电路的任意组合。
测试处理器2608可选地可以基于所测量的信号度量2658.1-2658.k确定集成电路102.1-102.n在半导体晶圆100中的位置。测试处理器2608将恢复的测试结果2658.1-2658.k分配给三维空间中的i组坐标中的相应坐标，以确定集成电路102.1-102.n在半导体晶圆100中的位置。例如，在具有第一接收天线2602.1和第二接收天线2602.2的无线自动测试设备2600的实施方式中，第一接收天线2602.1和第二接收天线2602.2相应地观察测试操作结果2652.1和测试操作结果2652.2。在该实例中，测试处理器2608将对应于第一接收天线2602.1的测量的信号度量2658.1和2658.i指定为三维空间中i组坐标中的每一个的第一坐标。类似地，测试处理器2608将对应于第二接收天线2602.2的测量的信号度量2658.(i+l)和2658.k指定为三维空间中i组坐标中的每一个的第二坐标。
测试处理器2608向i组坐标分配被嵌入在测试操作结果2652.1-2652.i中的每一个集成电路102.1-102.n的唯一识别号。测试处理器2608从恢复的测试结果2656中提取每一个102.1-102.n的唯一识别号，或从恢复的测试结果2656.1-2656.k子集，例如恢复的测试结果2656.1-2656.i中提取唯一识别号。
测试处理器2608将唯一识别号映射到相应的集成电路102.1-102.n以确定集成电路102.1-102.n在半导体晶圆100中的位置。测试处理器2608可以通过将对应于每一个唯一识别号的测量的信号度量2658.1-2658.k与每一个集成电路102.1-102.n的预定信号度量进行比较来确定集成电路102.1-102.n在半导体晶圆100中的位置。预定信号度量表示测量的信号度量2658.1-2658.k的期望值。例如，在测试操作之前确定每一个集成电路102.1-102.n的一个或多个预定信号度量或信号度量的范围。测试处理器2608可以将唯一识别号的i组坐标与每一个集成电路102.1-102.n的一个或多个预定信号度量进行比较以将唯一识别号有效地映射到集成电路102.1-102.n。
可选地，测试处理器2608可以基于其相应的测量信号度量2658.1-2658.k之间的关系将唯一识别号的位置迭代地插入半导体晶圆100中的集成电路102.1-102.n中。例如，如果分配给第一唯一识别号的第一组坐标中的第一坐标大于分配给第二唯一识别号的第二组坐标中的第一坐标，那么与提供有第二唯一识别号的集成电路102.1-102.n相比，提供有第一唯一识别号的集成电路102.1-102.n更靠近第一接收天线2602.1。作为另一个实例，如果第一组坐标中的第一坐标小于分配给第三唯一识别号的第三组坐标中的第一坐标，则与提供有第三唯一识别号的集成电路102.1-102.n相比，提供有第一唯一识别号的集成电路102.1-102.n更远离第一接收天线2602.1。
测试处理器2608可以向操作界面模块261提供测试结果列表2660。测试结果列表2660可以指出集成电路102.1-102.n中的至少一个是否如预期进行操作，以及可选地，它们在半导体晶圆104中的位置，可以指出集成电路102.1-102.n中的至少一个是否意外进行操作，以及可选地，它们在半导体晶圆104中的位置，或其任意组合。可选地，测试处理器2608可以将测试结果列表2660存储在内置存储器中。在另一种替代中，测试结果列表2660可以包括所有集成电路102.1-102.n预期进行操作的第一指示和/或集成电路102.1-102.n中的至少一个意外进行操作的第二指示。
操作界面模块2610可以进一步对测试结果列表2660进行处理，以便在图形用户界面上显示。例如，操作界面模块2610可以在视频监控器上显示测试结果列表2660，以供终端用户解读。可选地，操作界面模块2610可以向终端用户提供测试结果列表2660。例如，操作界面模块2610可以将测试结果列表2660记录在数字记录介质上。在另一种替代中，操作界面模块2610可以对测试结果列表2660进行存储，以供终端用户在将来恢复。
操作界面模块2610另外观察来自终端用户的启动自主测试操作的指示，从而操作界面模块向测试处理器2608发送启动自主测试操作2662以启动自主测试操作。在启动自主测试操作之前，终端用户还可以指定要执行的第二组指令和/或供第二组指令使用的第二组参数。可选地，测试处理器2608可以从内置存储器加载第二组指令和/或第二组参数。操作界面模块2610向测试处理器2608提供第二组指令和/或第二组参数，作为启动自主测试操作2662的一部分。
发射模块2612通过启动自主测试操作2664从所述测试处理器2608接收启动自主测试操作2662。发射模块2612对启动自主测试操作2664进行编码、调制和/或上变频以通过发射天线2614向半导体晶圆100提供启动测试操作信号2666。在示例性实施方式中，发射模块2612向半导体晶圆100中的所有集成电路102.1-102.n无线发送启动测试操作信号2666。然而，该实例不是限制性的，相关领域的技术人员同样将会明白，在不背离本发明的精神和范围的情况下，可以将启动测试操作信号2666发送给半导体晶圆100中的少数集成电路102.1-102.n。启动测试操作信号2666表示启动测试操作信号2550的示例性实施方式。
2011年2月11日提交的申请号为13/025,657的美国专利申请对无线自动测试设备2600进行了进一步的描述，其全部内容结合于此作为参考。
图27示出了根据本发明示例性实施方式的实现为无线自动测试设备的一部分的接收天线的框图。无线集成电路测试环境2700包括可以被配置为执行自主测试操作以验证其操作的半导体晶圆中的集成电路。所述集成电路包括在各个位置用于在自主测试操作之前、期间和/或之后传递各种信号的耦接元件。无线自动测试设备包括被构造和配置为被动观察这些信号而在自主测试操作中没有任何实质性中断的至少一个耦接天线，在自主测试操作中没有任何实质性的中断。无线集成电路测试环境2700包括半导体晶圆2702以及无线自动测试设备2710。无线集成电路测试环境2700可以表示无线集成电路测试环境2500的示例性实施方式。
如分解图2710中所示，半导体晶圆2702包括形成在半导体衬底2706上的集成电路2704.1-2704.n。集成电路2704.1-2704.n包括用于在自主测试操作之前、期间和/或之后传递各信号的耦接元件2708.1-2708.n。例如，在不背离本发明的精神和范围的情况下，在全部集成电路2704.1-2704.n中，耦接元件2708.1-2708.n可以用于传递各种模拟信号、数字信号、功率信号和/或对相关领域的技术人员来说显而易见的任何其他合适的电信号。在不背离本发明的精神和范围的情况下，耦接元件2708.1-2708.n可以利用集成电路2704.1-2704.n中的一个或多个导线和/或迹线，诸如模拟信号线、数字信号线、功率信号线和/或对相关领域的技术人员来说显而易见的可以传递电信号的任何其他合适的导电元件来实现。相关领域的技术人员同样将会明白，在不背离本发明的精神和范围的情况下，耦接元件2708.1-2708.n的每一个可以包括耦接至相应集成电路2704.1-2704.n中的各位置的一个以上的耦接元件。半导体晶圆2702可以表示半导体晶圆100的示例性实施方式。
无线自动测试设备2710与无线自动测试设备2502有着许多基本上相似的特点；因此，下面仅对无线自动测试设备2502和无线自动测试设备2710之间的不同之处进行更详细的讨论。
无线自动测试设备2710耦接至至少一个耦接元件2174。耦接元件2174在自主测试操作之前、期间和/或之后被动观察或探查在集成电路2704.1-2704.n中的位置，而在自主测试操作中没有任何实质性的中断。耦接元件2174被构造和配置为距离耦接元件2708.1-2708.n约为距离d以近端耦接至耦接元件2708.1-2708.n。例如，在不背离本发明的精神和范围的情况下，耦接元件2174可以被动观察通过电感和/或电容耦接穿过耦接元件2708.1-2708.n的各模拟信号、数字信号、功率信号和/或对相关领域的技术人员来说显而易见的任何其他合适的电信号。
无线自动测试设备2710可以选择性地激活和/或停用集成电路2704.1-2704.n中的每一个以被动观察在激活的集成电路2704.1-2704.n中的位置。例如，耦接元件2174可以激活意外操作的第一组的一个或多个集成电路2704.1-2704.n以及预期操作的第二组的停用的一个或多个集成电路2704.1-2704.n。耦接元件2174可以被动观察在第一组的一个或多个集成电路2704.1-2704.n中的位置以确定在意外进行操作的集成电路中的位置。
如分解图2716中所示，耦接元件2714包括被构造和配置为形成矩阵的子耦接元件2718.1-2718.m。在不背离本发明的精神和范围的情况下，子耦接元件2718.1-2718.m可以利用一个或多个导线和/或迹线和/或其他合适的设备，或对相关领域的技术人员来说显而易见的可以用于近端耦接电磁波的设备。子耦接元件2718.1-2718.m可以彼此相同和/或不同。如图27所示的子耦接元件2718.1-2718.m的结构和配置仅是示例性的。相关领域的技术人员同样将会明白，在不背离本发明的精神和范围的情况下，子耦接元件2718.1-2718.m可以不同地被构造和配置在耦接元件2714中。
子耦接元件2718.1-2718.m通过为耦接元件2714提供分集大大提高了耦接元件2714近端耦接至耦接元件2708.1-2708.n的可能性。例如，至少两个耦接元件2718.1-2718.m彼此物理分开以便为耦接元件2714提供空间分集。作为另一个实例，至少两个耦接元件2718.1-2718.m可以被表征为具有不同的辐射方向图以为耦接元件2714提供分集。作为另一个实例，至少两个耦接元件2718.1-2718.m可以被表征为具有不同的极化，例如垂直极化，以为耦接元件2714提供极化分集。作为再一个实施方式，至少两个耦接元件2718.1-2718.m可以包括前述特点的任意组合，以为耦接元件2714提供空间分集、方向图分集和/或极化分集。
在不背离本发明的精神和范围的情况下，如用于处理的无线自动测试设备2710所观察，耦接元件2174提供各种模拟信号、数字信号、功率信号和/或对相关领域的技术人员来说显而易见的任何其他合适的电信号。例如，在不背离本发明的精神和范围的情况下，无线自动测试设备2710可以确定耦接元件2174所观察到的各信号的各信号度量，例如中值电压和/或电流电平、平均电压和/或电流电平、瞬时电压和/或电流电平、均方根电压和/或电流电平、中值功率、平均功率、瞬时功率、均方根功率、频率、相位和/或对相关领域的技术人员来说显而易见的任何其他信号度量。
结论
应理解，具体实施方式部分（而不是摘要部分）旨在解释权利要求。摘要部分可以对本发明的一个或多个（但并不是全部实施方式）示例性实施方式进行阐述，因此，并非旨在以任何方式对本发明和所附权利要求进行限制。
上文在示出了实现指定功能及其关系的功能构件的帮助下对本发明进行了描述。为了便于描述，本文任意限定了功能构件的范围。只要指定功能及其关系能够适当被执行就可以限定替代范围。
对相关领域的技术人员来说显而易见的是，在不背离本发明的精神和范围的情况下，在本发明中，可以对形式和细节进行各种改变。因此，本发明不应限于上述示例性实施方式中的任何一个，而仅根据以下权利要求及其等同替换进行限定。

Claims (10)

1.一种集成电路，包括：
第一倒装芯片封装件，所述第一倒装芯片封装件包括形成在第一半导体衬底的可用制造层上的功能模块；
第二倒装芯片封装件，所述第二倒装芯片封装件包括形成在第二半导体衬底的可用制造层上的集成波导；以及
衬底，被构造为在所述第一倒装芯片封装件和所述第二倒装芯片封装件之间提供互连以使所述第一倒装芯片封装件和所述第二倒装芯片封装件通信耦接。
2.根据权利要求1所述的集成电路，其中，所述第一倒装芯片封装件包括：
第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使所述多个焊接凸块熔化而耦接至形成在所述衬底上的第二多个芯片焊盘。
3.根据权利要求1所述的集成电路，其中，所述第二倒装芯片封装件包括：
第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使所述多个焊接凸块熔化而耦接至形成在所述衬底上的第二多个芯片焊盘。
4.根据权利要求1所述的集成电路，其中，所述衬底选自由半导体衬底和印刷电路衬底组成的组。
5.根据权利要求1所述的集成电路，其中，所述衬底包括：
传输线，被构造为使所述第一倒装芯片封装件和所述第二倒装芯片封装件通信耦接。
6.根据权利要求1所述的集成电路，其中，所述衬底被构造为向所述第一倒装芯片封装件和所述第二倒装芯片封装件提供功率信号。
7.根据权利要求1所述的集成电路，其中，所述第一倒装芯片封装件包括：
传输线，被构造为从耦接至所述集成电路的另一个电路接收功率信号；以及
第一多个芯片焊盘，包括多个焊接凸块，被构造通过使所述多个焊接凸块熔化而耦接至形成在其他电路上的第二多个芯片焊盘。
8.根据权利要求1所述的集成电路，其中，所述第一倒装芯片封装件包括：
传输线，被构造为使所述第二倒装芯片封装件与耦接至所述集成电路的另一个电路通信耦接；以及
第一多个芯片焊盘，包括多个焊接凸块，被构造为通过使所述多个焊接凸块熔化而耦接至形成在另一个电路上的第二多个芯片焊盘。
9.根据权利要求1所述的集成电路，其中，所述集成波导包括：
第一导电元件，形成在所述第二半导体衬底的多个制造层中的第一可用制造层上；以及
第二导电元件，形成在所述多个制造层中的第二可用制造层上。
10.根据权利要求1所述的集成电路，其中，所述衬底包括：
多个可用制造层，与多个绝缘层相互交叉，互连在所述多个可用制造层和所述多个绝缘层之间布线以使所述第一倒装芯片封装件和所述第二倒装芯片封装件通信耦接。
CN201210365780.0A 2011-09-29 2012-09-27 包括集成波导的半导体封装件 Active CN103035626B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/248,673 2011-09-29
US13/248,673 US8508029B2 (en) 2011-09-29 2011-09-29 Semiconductor package including an integrated waveguide

Publications (2)

Publication Number Publication Date
CN103035626A true CN103035626A (zh) 2013-04-10
CN103035626B CN103035626B (zh) 2015-11-11

Family

ID=46798950

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2012204996501U Expired - Lifetime CN202996830U (zh) 2011-09-29 2012-09-27 集成电路
CN201210365780.0A Active CN103035626B (zh) 2011-09-29 2012-09-27 包括集成波导的半导体封装件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2012204996501U Expired - Lifetime CN202996830U (zh) 2011-09-29 2012-09-27 集成电路

Country Status (6)

Country Link
US (2) US8508029B2 (zh)
EP (1) EP2575170B1 (zh)
KR (1) KR101355060B1 (zh)
CN (2) CN202996830U (zh)
HK (1) HK1180110A1 (zh)
TW (1) TWI478315B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697301A (zh) * 2020-07-16 2020-09-22 盛纬伦(深圳)通信技术有限公司 一种基于脊波导的无介质板宽带毫米波芯片封装结构

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570420B2 (en) 2011-09-29 2017-02-14 Broadcom Corporation Wireless communicating among vertically arranged integrated circuits (ICs) in a semiconductor package
US9318785B2 (en) 2011-09-29 2016-04-19 Broadcom Corporation Apparatus for reconfiguring an integrated waveguide
US8670638B2 (en) 2011-09-29 2014-03-11 Broadcom Corporation Signal distribution and radiation in a wireless enabled integrated circuit (IC) using a leaky waveguide
US9075105B2 (en) 2011-09-29 2015-07-07 Broadcom Corporation Passive probing of various locations in a wireless enabled integrated circuit (IC)
US8508029B2 (en) * 2011-09-29 2013-08-13 Broadcom Corporation Semiconductor package including an integrated waveguide
US20160249084A1 (en) * 2015-02-25 2016-08-25 Yahoo! Inc. Managing ad campaigns via mobile devices
US10393772B2 (en) * 2016-02-04 2019-08-27 Advantest Corporation Wave interface assembly for automatic test equipment for semiconductor testing
US11921325B2 (en) * 2020-02-27 2024-03-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
CN113193347B (zh) * 2021-04-14 2022-05-03 电子科技大学 基于人工电磁结构和腔体奇模激励的双波束背腔式天线
US11862557B2 (en) 2021-09-23 2024-01-02 Apple Inc. Selectable monolithic or external scalable die-to-die interconnection system methodology

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568107A (en) * 1995-05-01 1996-10-22 Apple Computer, Inc. Transmission line having impedance set by reference plane fenestration
CN1585123A (zh) * 2003-08-19 2005-02-23 恩益禧电子股份有限公司 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺
US20050245063A1 (en) * 2004-04-29 2005-11-03 Chinthakindi Anil K Method for forming suspended transmission line structures in back end of line processing
US20090218407A1 (en) * 2008-02-29 2009-09-03 Broadcom Corporation Integrated circuit with millimeter wave and inductive coupling and methods for use therewith
CN202996830U (zh) * 2011-09-29 2013-06-12 美国博通公司 集成电路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760478A (en) * 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits
US6049639A (en) * 1997-12-19 2000-04-11 Intel Corporation Method and apparatus providing optical input/output through the back side of an integrated circuit die
US6090636A (en) * 1998-02-26 2000-07-18 Micron Technology, Inc. Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same
JP3473516B2 (ja) * 1999-09-20 2003-12-08 日本電気株式会社 半導体集積回路
US6624508B2 (en) * 2000-01-03 2003-09-23 Sophia Wireless, Inc. High frequency, low cost package for semiconductor devices
US6353264B1 (en) * 2000-07-18 2002-03-05 Trw Inc. Pseudomonolithic wafer scale module
DE60140722D1 (de) * 2000-09-05 2010-01-21 Nxp Bv Integrierte elektromagnetische Abschirmvorrichtung
US6624444B1 (en) * 2002-03-28 2003-09-23 Intel Corporation Electrical-optical package with capacitor DC shunts and associated methods
JP3848210B2 (ja) * 2002-05-29 2006-11-22 キヤノン株式会社 電子回路基板
US7653272B2 (en) * 2002-09-19 2010-01-26 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Highly parallel optical communication system with intracard and intercard communications
GB0224724D0 (en) * 2002-10-23 2002-12-04 Plasma Antennas Ltd An electromagnetic switch
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP2006053662A (ja) * 2004-08-10 2006-02-23 Matsushita Electric Ind Co Ltd 多重プロセッサ
JP4197668B2 (ja) * 2004-08-17 2008-12-17 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
JP4626490B2 (ja) * 2005-11-07 2011-02-09 ソニー株式会社 回路装置
CN100458484C (zh) * 2005-12-23 2009-02-04 国际商业机器公司 光电板及其制造方法
WO2007091470A1 (ja) * 2006-02-06 2007-08-16 Mitsubishi Electric Corporation 高周波モジュール
US7974587B2 (en) * 2006-12-30 2011-07-05 Broadcom Corporation Local wireless communications within a device
US8222079B2 (en) * 2007-09-28 2012-07-17 International Business Machines Corporation Semiconductor device and method of making semiconductor device
US8679861B2 (en) * 2007-11-29 2014-03-25 International Business Machines Corporation Semiconductor chip repair by stacking of a base semiconductor chip and a repair semiconductor chip
US7750435B2 (en) * 2008-02-27 2010-07-06 Broadcom Corporation Inductively coupled integrated circuit and methods for use therewith
US7733265B2 (en) * 2008-04-04 2010-06-08 Toyota Motor Engineering & Manufacturing North America, Inc. Three dimensional integrated automotive radars and methods of manufacturing the same
US8450846B2 (en) * 2008-06-19 2013-05-28 Broadcom Corporation Method and system for communicating via flip-chip die and package waveguides
US8660500B2 (en) * 2009-06-09 2014-02-25 Broadcom Corporation Method and system for a voltage-controlled oscillator with a leaky wave antenna
US8508422B2 (en) * 2009-06-09 2013-08-13 Broadcom Corporation Method and system for converting RF power to DC power utilizing a leaky wave antenna
JP2011100989A (ja) * 2009-10-09 2011-05-19 Renesas Electronics Corp 半導体装置
US8267583B2 (en) 2009-10-19 2012-09-18 Oracle America, Inc. Three-dimensional macro-chip including optical interconnects

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568107A (en) * 1995-05-01 1996-10-22 Apple Computer, Inc. Transmission line having impedance set by reference plane fenestration
CN1585123A (zh) * 2003-08-19 2005-02-23 恩益禧电子股份有限公司 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺
US20050245063A1 (en) * 2004-04-29 2005-11-03 Chinthakindi Anil K Method for forming suspended transmission line structures in back end of line processing
US20090218407A1 (en) * 2008-02-29 2009-09-03 Broadcom Corporation Integrated circuit with millimeter wave and inductive coupling and methods for use therewith
CN202996830U (zh) * 2011-09-29 2013-06-12 美国博通公司 集成电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697301A (zh) * 2020-07-16 2020-09-22 盛纬伦(深圳)通信技术有限公司 一种基于脊波导的无介质板宽带毫米波芯片封装结构

Also Published As

Publication number Publication date
EP2575170A3 (en) 2013-10-16
TW201314862A (zh) 2013-04-01
CN103035626B (zh) 2015-11-11
EP2575170A2 (en) 2013-04-03
HK1180110A1 (zh) 2013-10-11
KR101355060B1 (ko) 2014-01-24
US20130082379A1 (en) 2013-04-04
US8508029B2 (en) 2013-08-13
US20140027903A1 (en) 2014-01-30
EP2575170B1 (en) 2018-02-21
KR20130035218A (ko) 2013-04-08
TWI478315B (zh) 2015-03-21
CN202996830U (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
CN202996830U (zh) 集成电路
CN202996826U (zh) 集成电路以及多芯片模块
US9318785B2 (en) Apparatus for reconfiguring an integrated waveguide
CN103036636A (zh) 无线使能集成电路（ic）中的信号分配和发射
US8670638B2 (en) Signal distribution and radiation in a wireless enabled integrated circuit (IC) using a leaky waveguide
CN103247581B (zh) 芯片封装和装置
US20190244948A1 (en) Electronic system having increased coupling by using horizontal and vertical communication channels
CN108054163B (zh) 半导体封装设备
CN101519183A (zh) 具有集成电路管芯的微机电系统封装
US20150276856A1 (en) Passive probing of various locations in a wireless enabled integrated circuit (ic)
CN205232575U (zh) 电子装置、电子系统和电子设施
CN112670273A (zh) 隔离结构、数字隔离器及隔离结构的制造方法
JP2008251850A (ja) 半導体装置および半導体装置の製造方法
CN105097713A (zh) 用于无线电通信的半导体封装件及其制造方法
CN205755064U (zh) 元件载体
US9888516B1 (en) Redundant contactless communication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1180110

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1180110

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170316

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: American California

Patentee before: Zyray Wireless Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181024

Address after: Singapore Singapore

Patentee after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd.