TWI478315B - 整合波導的半導體封裝件積體電路 - Google Patents

整合波導的半導體封裝件積體電路 Download PDF

Info

Publication number
TWI478315B
TWI478315B TW101131861A TW101131861A TWI478315B TW I478315 B TWI478315 B TW I478315B TW 101131861 A TW101131861 A TW 101131861A TW 101131861 A TW101131861 A TW 101131861A TW I478315 B TWI478315 B TW I478315B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
chip package
flip chip
integrated
waveguide
Prior art date
Application number
TW101131861A
Other languages
English (en)
Other versions
TW201314862A (zh
Inventor
Michael Boers
Arya Reza Behzad
Ahmadreza Rofougaran
Sam Ziqun Zhao
Jesus Alfonso Castaneda
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW201314862A publication Critical patent/TW201314862A/zh
Application granted granted Critical
Publication of TWI478315B publication Critical patent/TWI478315B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H01P1/182—Waveguide phase-shifters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/023—Fin lines; Slot lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

整合波導的半導體封裝件積體電路
本發明主要涉及積體電路的功能模組之間的無線通信，具體地，涉及將波導與功能模組結合以利用多路接入(multiple access)傳輸方案進行無線通信。
半導體器件製造過程通常用於將積體電路製造在半導體基底上以形成半導體晶圓。經常將各種半導體晶圓之間的積體電路封裝在一起以形成電子設備，諸如移動設備或個人計算設備。這些積體電路經常利用導線和/或跡線(traces)彼此互連並利用這些導線和/或跡線相互通信。
通常，導線和/或跡線適用於在使用低資料速率和/或低頻率以進行相對短的距離通信時積體電路之間的通信。然而，當資料速率、頻率和/或距離增加時，導線和/或跡線的物理特性可以使積體電路之間的通信劣化。例如，在這些增加的資料速率、頻率和/或距離處，導線和/或跡線的不期望的或寄生電容和/或電感會使積體電路之間的通信劣化。
電子設計師正在製造新的電子設備，所述新的電子設備包括以增加的資料速率和/或頻率並在更長的距離內進行通信的更多積體電路，從而充分利用導線和/或跡線來解決通信問題。因此，需要在更長的距離增加的資料速率和/或頻率時使積體電路互連，克服上述缺點。根據以下具體實施方式，本發明的其他方面和優點將變得顯而易見。
根據本發明的一個方面，提供了一種積體電路，包括：第一倒裝晶片(flip chip)封裝件，所述第一倒裝晶片封裝件包括形成在第一半導體基底的可用製造層上的功能模 組；第二倒裝晶片封裝件，所述第二倒裝晶片封裝件包括形成在第二半導體基底的可用製造層上的整合波導；以及基底，被構造為在第一倒裝晶片封裝件和第二倒裝晶片封裝件之間提供互連以使第一倒裝晶片封裝件和第二倒裝晶片封裝件通信耦接。
優選地，第一倒裝晶片封裝件包括：第一多個晶片襯墊(pads)，包括多個焊接凸塊(bumps)，被構造為通過使多個焊接凸塊熔化而耦接至形成在基底上的第二多個晶片襯墊。第二倒裝晶片封裝件包括：第一多個晶片襯墊，包括多個焊接凸塊，被構造為通過使多個焊接凸塊熔化而耦接至形成在基底上的第二多個晶片襯墊。所述基底選自由半導體基底和印刷電路基底組成的組。所述基底包括：傳輸線，被構造為使第一倒裝晶片封裝件和第二倒裝晶片封裝件通信耦接。
優選地，基底被構造為向第一倒裝晶片封裝件和第二倒裝晶片封裝件提供功率訊號。第一倒裝晶片封裝件包括：傳輸線，被構造為從耦接至積體電路的另一個電路接收功率訊號。第一倒裝晶片封裝件還包括：第一多個晶片襯墊，包括多個焊接凸塊，被構造通過使多個焊接凸塊熔化而耦接至形成在其他電路上的第二多個晶片襯墊。
優選地，第一倒裝晶片封裝件包括：傳輸線，被構造為使第二倒裝晶片封裝件與耦接至積體電路的另一個電路通信耦接。第一倒裝晶片封裝件還包括：第一多個晶片襯墊，包括多個焊接凸塊，被構造為通過使多個焊接凸塊熔化而耦接至形成在另一個電路上的第二多個晶片襯墊。
優選地，該整合波導包括：第一導電元件，形成在第二半導體基底的多個製造層中的第一可用製造層上；以及第二導電元件，形成在所述多個製造層中的第二可用製造 層上。其中，第一和第二導電元件被構造和配置為分別形成第一平行板和第二平行板，並且其中，第一平行板和第二平行板被構造和配置為形成平行板波導。其中，第一導電元件和第二導電元件被表徵為由空腔區域分開。所述空腔區域為第一導電元件和第二導電元件之間的不含導電材料的區域。
優選地，第一導電元件包括多個相位開口部。所述多個相位開口部可構造為打開或關閉以對該整合波導的運行特徵進行動態配置。
優選地，基底包括：波導控制器模組，被構造為控制是否打開或關閉多個相位開口部的每一個。
優選地，基底包括：多個可用製造層，與多個絕緣層相互交叉，互連在多個可用製造層和多個絕緣層之間佈線以使第一倒裝晶片封裝件和第二倒裝晶片封裝件通信耦接。
優選地，基底被構造為從耦接至積體電路的另一個電路接收功率訊號並將功率訊號提供至第一倒裝晶片封裝件和第二倒裝晶片封裝件。所述基底包括：第一多個晶片襯墊，包括多個焊接凸塊，被構造為通過使多個焊接凸塊熔化而耦接至形成在另一個電路上的多個第二晶片襯墊。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而，所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
以下具體實施方式參照附圖顯示與本發明一致的實施方式。在具體實施方式中參照“一個實施方式”、“實施方式”、“實例的實施方式”等表示描述的實施方式可以包括特定的特點、結構或特徵，但每個實施方式不必包 括特定的特點、結構或特徵。此外，這樣的片語並不一定是指相同的實施方式。此外，當結合實施方式描述了特定的特點、結構或特徵時，相關領域的技術人員能夠結合其他實施方式改變這樣的特點、結構或特徵，而無論是否清楚描述。
本文描述的實施方式用於說明目的，而不是限制性的。其他實施方式是可能的，且在本發明的精神和範圍內可以對實施方式進行修改。因此，具體實施方式並不意味著限制本發明。相反，本發明的範圍僅根據以下申請專利範圍及其等同替換來確定。
實施方式的以下具體實施方式將如此全面地揭示本發明的一般特性，使得在不背離本發明的精神和範圍的情況下，其他人可以通過應用相關領域的技術人員的知識，對各種應用例如實施方式進行輕易的修改和/或改動，而無需進行過度的實驗。因此，根據本文提出的教導和啟示，這樣的改動和修改意在多個實施方式的含義和等同替換內。應理解的是，本文的措辭或術語的目的在於描述，而不是限制，因此本說明書的術語或措辭必須由相關領域的技術人員根據本文的教導進行解釋。
本發明的實施方式可以在硬體、韌體、軟體或其任意組合中實現。本發明的實施方式可以另外實現為存儲在機器可讀媒體上的指令，所述指令可以由一個或多個處理器讀取並執行。機器可讀媒體可以包括通過機器以可讀形式存儲或傳輸的任何機械裝置(例如，計算設備)可讀的形式的資訊的任何機構。例如，機器可-讀媒體可以包括唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁片存儲媒體、光學存儲媒體、快閃記憶體設備、電、光、聲或其他形式的傳播訊號(例如，載波、紅外線訊號、數位訊號等) ，等等。此外，韌體、軟體、常式、指令在本文中可以被描述成執行某些操作。然而，應理解的是，這樣的描述僅僅是為了方便起見，這樣的操作實際上是由計算設備、處理器、控制器或執行韌體、軟體、常式、指令等的其他設備引起的。
實施例半導體晶圓
圖1是本發明實施方式的半導體晶圓的示意圖。半導體器件製造過程通常用於將積體電路製造在半導體基底上以形成半導體晶圓。半導體器件製造過程使用預定的感光和/或化學處理步驟序列來將積體電路形成在半導體基底上。
半導體晶圓100包括形成在半導體基底104上的積體電路102.1-102.n 。所述半導體基底104通常為半導體材料的薄片，諸如矽晶體，但在不背離本發明的精神和範圍的情況下，可以包括其他材料，或材料的組合，比如藍寶石或對相關領域的技術人員來說顯而易見的任何其他合適的材料。
通常，所述積體電路102.1-102.n 利用第一系列的製造步驟(稱為前段製程處理)以及第二系列的製造步驟(稱為後段製程處理)形成在半導體基底104上。前段製程處理表示將積體電路102.1-102.n 的部件形成在半導體基底104上的第一系列的感光和/或化學處理步驟。所述積體電路102.1-102.n 的部件可以包括電氣部件、機械部件、機電部件或對相關領域的技術人員來說顯而易見的其他合適部件的任何合適的組合。積體電路102.1-102.n 可以彼此相同和/或不同。後段製程處理表示在這些部件之間形成互連以將積體電路102.1-102.n 形成在半導體基底104上的第二系列的感光和/或化學處理步驟。
形成在半導體基底上的第一實施例積體電路
圖2顯示本發明實施方式的形成在半導體基底上的積體電路的第一框圖。半導體器件製造過程通常用於將積體電路200製造在半導體基底204上。積體電路200包括被構造且配置為形成一個或多個功能模組202.1-202.i 的電氣部件、機械部件、機電部件或對相關領域的技術人員來說顯而易見的任何其他合適部件的任何合適的組合。功能模組202.1-202.i 中的每一個可以通信耦接至積體電路200中的其他功能模組202.1-202.i 。積體電路200可以表示一個或多個積體電路102.1-102.n 的實施方式。
功能模組202.1可以通過形成在半導體基底204上的專用通信通道206通信耦接至功能模組202.2。專用通信通道206可以包括但不限於微波無線電電路、光纖電路、混合光纖電路、銅電路或這些電路的任何組合的串聯，以提供一些實例。例如，專用通信通道206可以利用銅電路形成以便允許在功能模組202.1和功能模組202.2之間進行通信。在實施方式中，銅電路可以被構造和配置為形成差分信令(differential signaling)電路以便允許在功能模組202.1和功能模組202.2之間進行差分通信。作為另一個實例，專用通信通道206可以利用波導實現以便引導電磁波在所述功能模組202.1和所述功能模組202.2之間進行通信。
功能模組202.1向專用通信通道206提供傳輸通信訊號250.1。傳輸通信訊號250.1穿過專用通信通道206，傳輸通信訊號在專用通信通道中通過功能模組202.2進行觀察。類似地，功能模組202.1觀察從專用通信通道206接收的通信訊號250.2。具體地，功能模組202.2向專用通信通道206提供傳輸通信訊號。該傳輸通信訊號穿過專用通 信通道206，該傳輸通信訊號在專用通信通道中通過功能模組202.1觀察為接收的通信訊號250.2。
形成在半導體晶圓上的第二實施例積體電路
圖3顯示本發明實施方式的形成在半導體晶圓上的積體電路的第二框圖。半導體器件製造過程通常用於將積體電路300製造在半導體基底304上。積體電路300包括被構造且配置為形成一個或多個功能模組302.1-302.i 的電氣部件、機械部件、機電部件或對相關領域的技術人員來說顯而易見的任何其他合適部件的任何合適的組合。功能模組302.1-302.i 中的每一個可以通信耦接至積體電路中的其他功能模組302.1-302.i 。積體電路300可以表示一個或多個積體電路102.1-102.n 的實施方式。
功能模組302.1可以通過形成在半導體基底304上的通用通信通道306而通信耦接至其他功能模組302.1-302.i 。通常，通用通信通道306表示在一個以上的功能模組302.1-302.i 之間共用的通信通道，比如微波無線電電路、光纖電路、混合光纖電路、銅電路或這些電路的任何組合的串聯，以提供一些實例。例如，通用通信通道306可以利用常用銅電路形成以便允許在功能模組302.1-302.i 之間進行通信。在實施方式中，銅電路可以被構造且配置為形成差分信令電路以便允許在功能模組302.1-302.i 之間進行差分通信。作為另一個實例，通用通信通道306可以利用波導實現以便引導電磁波在功能模組302.1-302.i 之間進行通信。
功能模組302.1-302.i 中的每一個可以利用通用通信通道306與其他功能模組302.1-302.i 通信，稱為晶片上通信。功能模組302.1-302.i 總體利用多路接入傳輸方案進行通信。在不背離本發明的精神和範圍的情況下，多路接入傳 輸方案可以包括任何單載波多路接入傳輸方案比如分碼多址接取(CDMA)、分頻多址接取(FDMA)、分時多址接取(TDMA)和/或對相關領域的技術人員來說顯而易見的任何其他合適的單載波多路接入傳輸方案。可選地，在不背離本發明的精神和範圍的情況下，多路接入傳輸方案可以包括任何多載波多路接入傳輸方案比如離散多音(DMT)調制、正交分頻多工(OFDM)、編碼的OFDM(COFDM)和/或對相關領域的技術人員來說顯而易見的任何其他合適的多載波多路接入傳輸方案。在另一種替代中，多路接入傳輸方案可以包括單載波多路接入傳輸方案和多載波多路接入傳輸方案的任何組合。
通常，通信耦接至通用通信通道306的功能模組302.1-302.i 可以用唯一識別字表徵。例如，在不背離本發明的精神和範圍的情況下，這些唯一識別字可以表示用於分碼多址接取(CDMA)方案的唯一擴頻碼(spreading code)、分時多址接取(TDMA)方案的唯一時槽(slot)分配、存儲在功能模組中的唯一位址或對相關領域的技術人員來說顯而易見的任何其他合適的識別字。在一個實施方式中，所述唯一識別字在功能模組302.1-302.i 中是獨一無二的，以提供單播(unicast)傳輸。在另一個實施方式中，所述唯一識別字可以共用識別字之間的一些共通性(commonality)，以提供多播(multicast)傳輸。在該實施方式中，所述唯一識別字被表徵為在多個功能模組302.1-302.i 中是獨一無二的。
功能模組302.1-302.i 中的每一個基於諸如資料和/或一個或多個命令的資訊，根據其他功能模組302.1-302.i 的唯一識別字進行操作以提供其傳輸通信訊號350.1-350.i ，從而選擇性地與其他這些功能模組進行通信。例如，功能 模組302.1可以利用對應於功能模組302.2的唯一識別字的擴頻碼將用於傳輸的資訊傳播至功能模組302.2以提供傳輸通信訊號350.1。作為另一個實例，功能模組302.1可以提供選擇性地將資訊放置在對應於功能模組302.2的唯一識別字的時槽中，以提供傳輸通信訊號350.1。作為再一個實例，功能模組302.1可以在資訊上附加功能模組302.2的唯一識別字，以提供傳輸通信訊號350。
功能模組302.1-302.i 基於傳輸通信訊號350.1-350.i 利用其唯一識別字進行操作。功能模組302.1-302.i 恢復和/或處理已經利用它們的唯一識別字提供的那些傳輸通信訊號中的資訊和/或忽視或忽略根據其他功能模組302.1-302.i 的其他唯一識別字提供的那些傳輸通信訊號。例如，功能模組302.1-302.i 可以利用對應於其唯一識別字的擴頻碼對傳輸通信訊號350.1-350.i 進行解擴(de-spread)。作為另一個實例，功能模組302.1-302.i 可以選擇性地觀察對應於其唯一識別字的時槽。作為再一個實例，功能模組302.1-302.i 可以將嵌入傳輸通信訊號350.1-350.i 中的唯一識別字與其唯一識別字進行比較。
功能模組302.1-302.i 中的每一個使它們各自的傳輸通信訊號350.1-350.i 與功能模組302.1-302.i 中的其他功能模組的唯一識別字相關聯以便與其他這些功能模組進行通信。例如，功能模組302.1可以基於資訊根據功能模組302.2的唯一識別字進行操作以提供傳輸通信訊號350.1。功能模組302.2基於傳輸通信訊號350.1利用其唯一識別字進行操作。因為利用功能模組302.2的唯一識別字提供了傳輸通信訊號350.1，所以功能模組302.2恢復和/或處理傳輸通信訊號350.1中的資訊。然而，其他功能模組302.3-302.i 同樣基於傳輸通信訊號350.1利用它們唯一識 別字進行操作。在這種情況下，由於其他這些功能模組302.3-302.i 的唯一識別字不同於功能模組302.2的唯一識別字，因此傳輸通信訊號350.1被其他這些功能模組忽視或忽略。
功能模組302.1-302.i 可選地與通信耦接至積體電路300的其他電氣、機械和/或機電電路進行通信，稱為晶片外通信。其他電路可以形成在與積體電路300相同的半導體基底上和/或形成在其他半導體基底上。例如，功能模組302.1可以向其他這些電路提供傳輸的通信訊號352.1和/或觀察從其他這些電路接收的通信訊號352.2。然而，該實例並非限制性的，在不背離本發明的精神和範圍的情況下，功能模組302.1-302.i 中的每一個可以可選地以大致類似的方式與電路進行通信。功能模組302.1-302.i 可以利用通用通信通道306而通信耦接至其他電路。在這種情況下，其他這些電路可以用唯一識別字表徵並利用如上所述的多路接入傳輸方案與功能模組302.1-302.i 進行通信。可選地，功能模組302.1-302.i 可以利用如圖2所述的專用通信通道而通信耦接至其他電路。
可以實現為第一實施例積體電路和/或第二實施例積體電路的一部分的實施例功能模組
圖4顯示本發明實施方式的可以實現為積體電路的一部分的功能模組的框圖。功能模組400包括電氣部件、機械部件、機電部件或對相關領域的技術人員來說顯而易見的任何其他合適部件的合適組合。功能模組400包括形成在半導體基底402上的電子電路404、收發模組406以及介面。功能模組400還包括可以形成在半導體基底402上或可以形成在通信耦接至半導體基底402的模組的另一基底上的天線414。功能模組400可以表示一個或多個功能 模組202.1-202.i 和/或一個或多個功能模組302.1-302.i 的實施方式。
電子電路404包括通過形成在半導體基底402上的導線和/或跡線而連接的部件的任何合適的組合。通常，這些部件可以包括被構造和配置為形成一個或多個類比電路、一個或多個數位電路和/或類比和數位電路(通常稱為混合-信號電路)的任何組合的電氣部件。然而，在不背離本發明的精神和範圍的情況下，這些部件可以另外包括機械部件、機電部件或對相關領域的技術人員來說顯而易見的任何其他合適的部件。
電子電路404的這些部件的組合允許電子電路404執行各種操作。電子電路404可以接收來自收發模組406的輸入通信訊號450。輸入通信訊號450可以包括資訊和/或一個或多個命令。電子電路400可以基於資訊執行各種操作和/或執行一個或多個命令，以提供輸出通信訊號452。
收發模組406基於接收的通信訊號454根據多路接入傳輸方案進行操作以提供輸入通信訊號450並基於輸出通信訊號452根據多路接入傳輸方案進行操作以提供傳輸的通信訊號456。更具體地，收發模組406包括接收模組408和發射模組410。接收模組408根據多路接入傳輸方案利用分配給功能模組400的唯一識別字對接收的通信訊號454進行下變頻(downconvert)、解調和/或解碼。當分配給功能模組400的唯一識別字與用於提供傳輸的通信訊號456的唯一識別字基本相似時，接收模組408提供該輸入通信訊號450。否則，當分配給功能模組400的唯一識別字不同於用於提供傳輸的通信訊號456的唯一識別字時，接收模組408忽視或忽略傳輸的通信訊號456。
發射模組410根據多路接入傳輸方案利用分配給另一 個功能模組的唯一識別字對輸出通信訊號452進行編碼、調制和/或上變頻，以提供傳輸的通信訊號456。發射模組410可以包括存儲在包括功能模組的唯一識別字的功能模組400和/或通信耦接至像通用通信通道306之類的通用通信通道的積體電路內的記憶體中的查找表，以提供一個實例。在不背離本發明的精神和範圍的情況下，功能模組400可以將查找表存儲在一個或多個存儲設備中，比如任何合適的非易失性記憶體、任何合適的易失性記憶體，或對相關領域的技術人員來說顯而易見的非易失性記憶體和易失性記憶體的任何組合。所述查找表可以表示在製造或測試功能模組400的過程中被編程到一個或多個存儲設備中的靜態表和/或可以隨或多或少的功能模組和/或積體電路通信耦接至通用通信通道而被更新的動態表。
天線介面412從天線模組414接收雙向通信訊號412和/或向天線模組414提供該雙向通信訊號412。天線介面可以在傳輸操作模式和/或接收操作模式下進行操作。在傳輸操作模式下，天線介面412向天線模組414提供雙向通信訊號412。天線介面412在接收操作模式下接收來自天線模組414的雙向通信訊號412。通常，天線介面412被配置為可以在傳輸操作模式下或在接收操作模式下進行操作；然而，天線介面412可以另外在這兩種操作模式下同時進行操作。
天線模組414基於雙向通信訊號412提供傳輸的通信訊號460和/或觀察接收的通信訊號462以提供雙向通信訊號412。在不背離本發明的精神和範圍的情況下，天線模組414可以利用單極天線、偶極天線、相控陣列、貼片(patch)天線、波導和/或對相關領域的技術人員來說顯而易見的將電流轉換為電磁波的任何其他合適的設備來實現。
在一些情況下，功能模組400可以包括一個以上的收發模組406、一個以上的天線介面412和/或一個以上的天線模組414。通常，這些情況出現在當功能模組400利用如圖2和/或圖3所述的專用通信通道與其他功能模組和/或其他電路進行通信時。在其他情況下，功能模組400可以與其他功能模組共用一個天線介面412和/或一個天線模組414。
積體電路的第一實施例結構和配置
圖5顯示本發明實施方式的積體電路的第一實施例結構和配置。半導體器件製造過程使用預定序列的感光和/或化學處理步驟來將一個或多個功能模組形成在半導體基底上並將整合波導形成在半導體基底上以通信耦接至這些功能模組，以便將積體電路500形成在半導體基底上。積體電路500可以表示積體電路200和/或積體電路300的實施方式。
半導體器件製造過程將積體電路500形成在半導體基底的可用製造層的配置上。如圖5所示，半導體基底包括第一組可用製造層502.1-502.n 以及第二組可用製造層504.1-504.t 。第一組可用製造層502.1-502.n 以及第二組可用製造層504.1-504.t 與絕緣層506.1-506.p 交錯，所述絕緣層例如為二氧化矽(SiO2 )，儘管在不背離本發明的精神和範圍的情況下，對相關領域的技術人員來說顯而易見的是任何其他合適的介電材料可以用於絕緣層。
通常，一個或多個功能模組508.1-508.d 形成在第一組可用製造層502.1-502.n 上，而積體式天線，諸如整合波導512，形成在第二組可用製造層504.1-504.t 上。然而，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，所述積體式天線可以利用單極天線、偶極天 線、相控陣列、貼片天線、波導和/或對相關領域的技術人員來說顯而易見的將電流轉換為電磁波的任何其他合適的設備來實現。如圖5所示的積體電路500的結構和配置僅為實施例。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，功能模組508.1-508.d 可以被構造和配置且在第一組可用製造層502.1-502.n 內和/或整合波導510內可以不同地被構造和配置在第二組可用製造層504.1-504.t 內。
所述第一組可用製造層502.1-502.n 包括一個或多個n擴散和/或p擴散層和/或用於形成功能模組508.1-508.d 的各個部件，例如電氣部件、機械部件和/或機電部件的一個或多個多晶矽層。第一組可用製造層502.1-502.n 還包括一個或多個導電層以在功能模組508.1-508.d 的各個部件之間形成互連。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，功能模組508.1-508.d 中的每一個可以利用第一組可用製造層502.1-502.n 中的相同數量或不同數量的製造層來形成。
第一組可用製造層502.1-502.n 可以通過絕緣層506.n 而與第二組可用製造層504.1-504.t 分開。可選地，第一組可用製造層502.1-502.n 可以通過與絕緣層506.1-506.p 相互交叉的半導體基底中的第三組可用製造層(圖5中未顯示)而與第二組可用製造層504.1-504.t 分開。
第二組可用製造層504.1-504.t 包括用於形成整合波導510的各個部件的一個或多個導電層。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，功能模組508.1-508.d 中的每一個可以利用第一組可用製造層502.1-502.n 中的相同數量或不同數量的製造層來形成。整合波導510包括形成在第二組可用製造層504.1-504.t 中的第一可用製造層上的第一導電元件512.1以及形成在第二組可用製造層504.1-504.t 中的第二可用製造層上的第二導電元件512.2。第一可用製造層可以通過絕緣層506.p 、與絕緣層506.1-506.p 相互交叉的半導體基底中的一個或多個可用製造層(圖5中未顯示)和/或不含可用製造層和絕緣層的自由空間區域(圖5中未顯示)而與所述第二可用製造層分開。
在一個實施方式中，第一導電元件512.1包括形成在可用製造層504.t 上的第一平行板，第二導電元件512.2包括形成在可用製造層504.1上的第二平行板，這兩個平行板被構造和配置為形成平行板波導，通常稱為法布裏-珀羅腔(Fabry-Perot Cavity，FPC)。在另一個實施方式中，第一平行板和/或第二平行板可以包括用於形成陣列損耗性波導的一個或多個靜態相位開口部。然而，這些實例是非限制性的，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，該整合波導510的其他結構和配置是可能的。例如，第一導電元件512.1和第二導電元件512.2可以被構造和配置為形成任何其他合適的多導體波導。作為其他實例，第一導電元件512.1可以耦接至第二導電元件512.2以形成單導體波導，諸如矩形波導、圓形波導或橢圓波導。
另外，如圖5所示的整合波導510的結構和配置僅是實施例。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，整合波導510可以橫貫穿過可用製造層504.1-504.t 的任何合適的路徑以通信耦接至功能模組508.1-508.d 。例如，整合波導510可以沿著任何合適的線性和/或非線性路徑進行橫貫以通信耦接功能模組508.1-508.d 。作為另一個實例，整合波導510可以形成在 第一組可用製造層502.1-502.n 上以通信耦接功能模組508.1-508.d 。
圖6顯示本發明實施方式的實現為積體電路的第一實施例結構和配置的一部分的第一整合波導。整合波導600使積體電路的功能模組(例如功能模組508.1-508.d )彼此通信耦接以及與通信耦接至積體電路的其他電氣、機械和/或機電電路進行通信耦接。整合波導600可以表示整合波導510的實施方式。
整合波導600包括構造和配置為形成平行板波導的第一導電元件602和第二導電元件604。在不背離本發明的精神和範圍的情況下，第一導電元件602和/或第二導電元件604可以利用導電材料，諸如銅或銅基(copper-based)材料，或對相關領域的技術人員來說顯而易見的可以對在整合波導600中傳播的空腔波進行反射的任何其他合適材料來實現。
第一導電元件602和第二導電元件604可以用大於、小於或等於第二長度L 2 的第一長度L 1 來表徵。類似地，第一導電元件602和第二導電元件604可以用大於、小於或等於第二寬度W 2 的第一寬度W 1 來表徵。在實施方式中，第一長度L 1 、第二長度L 2 、第一寬度W 1 以及第二寬度W 2 近似地與在整合波導600中傳播的空腔波的波長(λ)成正比；然而，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，也可以是其他長度和/或寬度。
第一導電元件602和第二導電元件604可以另外被表徵為由空腔區域612分開。空腔區域612可以用大於、小於或等於第二高度H 2 的第一高度H 1 來表徵。在實施方式中，第一高度H 1 以及第二高度H 2 近似地與在整合波導600 中傳播的空腔波的波長(λ)成正比；然而，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，也可以是其他高度。
空腔區域612可以表示第一導電元件602和第二導電元件604之間的中空區域。該中空區域表示第一導電元件602和第二導電元件604之間的接近自由空間(free space)的區域。可選地，空腔區域612可以表示第一導電元件602和第二導電元件604之間的介電區域，該介電區域具有用一個或多個介電常數進行表徵的一種或多種介電材料。例如，該介電區域可以包括具有第一介電常數的第一介電材料。作為另一個實例，介電區域的第一部分可以包括具有第一介電材料的第一部分，介電區域的第二部分可以包括具有第二介電常數的第二介電材料。
第一導電元件602和/或第二導電元件604可以包括靜態相位開口部606.1-606.s 。靜態相位開口部606.1-606.s 表示第一導電元件602和/或第二導電元件604內不含導電材料的區域。靜態相位開口部606.1-606.s 可以被表徵為包括被構造和配置為形成矩形的一個或多個線性部分。然而，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，使用線性和/或非線性部分形成的其他封閉幾何形狀是可能的。在不背離本發明的精神和範圍的情況下，其他這些封閉幾何形狀可以包括由線性部分構成的規則或不規則多邊形、由非線性部分構成的封閉曲線或對相關領域的技術人員來說顯而易見的可以使用線性部分和非線性部分的任何合適的組合構成的任何其他幾何形狀。另外，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，靜態相位開口部606.1-606.s 中的每個靜態相位開口部可以與靜態相位開口部606.1-606.s 中的其他靜態相位開口部相同和/或不同。
靜態相位開口部606.1-606.s 被構造和配置一系列的行608和一系列的列610以形成矩形。然而，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，一系列的行608和一系列的列610可以被構造和配置為形成其他幾何形狀。其他這些幾何形狀可以包括例如規則或不規則多邊形和/或封閉曲線。通常，靜態相位開口部606.1-606.s 的位置取決於在整合波導600中傳播的空腔波的波長(λ)。例如，在一系列的行608中的每行以及在一系列的列610中的每列中，較大的波長(λ)導致靜態相位開口部606.1-606.s 之間較大的距離。作為另一個實例，靜態相位開口部606.1-606.s 中的每一個位於第一導電元件602內的各個位置，在這些位置上，在整合波導600中傳播的空腔波的電流可以被表徵為達到最大和/或在整合波導600中傳播的空腔波的電壓可以被表徵為達到最小。
圖7顯示本發明實施方式的可以用於整合波導的第一導電元件。在不背離本發明的精神和範圍的情況下，整合波導，例如整合波導600，包括可以利用導電材料，例如銅或銅基材料，或對相關領域的技術人員來說顯而易見的可以對在整合波導中傳播的空腔波進行反射的任何其他合適材料來實現的至少一種導電元件700。導電元件700包括靜態相位開口部702.1-702.4，所述靜態相位開口部表示導電元件700內的不含導電材料的區域。
靜態相位開口部702.1-702.4可以包括被構造和配置為形成用長度l 和寬度w 進行表徵的矩形的一個或多個線性部分。在實施方式中，長度l 和寬度w 近似地與在整合波導中傳播的空腔波的波長(λ)成正比。這些矩形被構造和配置為一系列的行和一系列的列以形成網格圖形(grid pattern)。如圖7所示，靜態相位開口部702.1-702.2表示一系列行中的第一行，而靜態相位開口部702.3-702.4表示一系列行中的第二行。第一行和第二行分開距離a 。類似地，靜態相位開口部702.1和702.3表示一系列之列中的第一列，而靜態相位開口部702.2和702.4表示一系列之列中的第二列。第一列和第二列分開距離b 。在實施方式中，距離a 和距離b 近似地與在整合波導中傳播的空腔波的波長(λ)成正比；然而，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，也可以是其他距離。
圖8顯示本發明實施方式的可以用於第一整合波導的第二導電元件。在不背離本發明的精神和範圍的情況下，整合波導，例如整合波導600，包括可以利用導電材料，例如銅或銅基材料，或對相關領域的技術人員來說顯而易見的可以對在整合波導中傳播的空腔波進行反射的任何其他合適材料來實現的至少一種導電元件800。導電元件800包括形成在導電元件800內以向整合波導提供空腔波和/或從整合波導接收空腔波的輻射元件802.1-802.d 。
輻射元件802.1-802.d 形成在導電元件800內。輻射元件802.1-802.d 彼此間隔距離d 。在實施方式中，距離d 近似地與在整合波導中傳播的空腔波的波長(λ)成正比。輻射元件802.1-802.d 可以通過將與導電元件800的導電材料相同或不同的三維幾何形狀的導電材料放置在非導電區域806.1-806.d 中來形成。非導電區域806.1-806.d 表示導電元件800內部不含導電材料的區域，以防止輻射元件802.1-802.d 與導電元件800大量接觸。例如，輻射元件802.1-802.d 可以通過將圓柱形狀的導電材料放置在非導電區域806.1-806.d 中來形成。然而，該實例不是限制性的， 相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，其他三維幾何形狀可以用於形成輻射元件802.1-802.d 。這些其他三維幾何形狀可以包括多面體、圓錐體、棱錐、棱柱或對相關領域的技術人員來說顯而易見的任何其他合適的三維幾何形狀。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，輻射元件802.1-802.d 可以彼此相同和/或不同。
輻射元件802.1-802.d 通信耦接至功能模組804.1-804.d 。一般情況下，輻射元件802.1-802.d 被構造和配置為匹配功能模組804.1-804.d 的輸入和/或輸出阻抗。例如，可以選擇輻射元件802.1-802.d 的高度h 使得輻射元件802.1-802.d 的阻抗基本上與功能模組804.1-804.d 的輸入和/或輸出阻抗匹配。輻射元件802.1-802.d 可以被表徵為在導電元件800上方延伸，從而使得輻射元件802.1-802.d 的阻抗基本上與功能模組804.1-804.d 的輸入和/或輸出阻抗匹配。可選地，輻射元件802.1-802.d 與導電元件800基本上在同一個平面上和/或導電元件800可以在輻射元件802.1-802.d 上方延伸。
圖9顯示本發明實施方式的第一整合波導的傳輸操作模式。一個或多個功能模組，例如一個或多個功能模組202.1-202.i 、一個或多個功能模組302.1-302.i 和/或一個或多個功能模組508.1-508.d 向整合波導900提供傳輸空腔波。整合波導900可以表示整合波導600的實施方式。
一個或多個功能模組的每一個包括輻射元件908.1-908.d 中的對應的輻射元件，以向整合波導900提供傳輸的空腔波。如圖9所示，功能模組908.1向整合波導900提供傳輸的空腔波950。傳輸的空腔波950可以通過輻射元件908.1-908.d 中的其他輻射元件進行觀察以便允 許在一個或多個功能模組之間進行通信。傳輸的空腔波950可以根據多路接入傳輸方案進行編碼、調制和/或上變頻以便允許在功能模組之間同時和/或幾乎同時進行通信。
整合波導900被構造和配置為對第一導電元件902和第二導電元件904之間的傳輸的空腔波950進行引導。當傳輸的空腔波950傳播穿過整合波導900時，部分傳輸的空腔波950通過靜態相位開口部906.1-906.z 從第一導電元件902和第二導電元件904的介面洩露。結果，當傳輸的空腔波傳播穿過整合波導900時，傳輸的空腔波的振幅減小。例如，傳輸的空腔波950在整合波導900內的距離x 處的振幅可以近似表示為：y (x )=e -ax , (1)
其中，y(x) 表示傳輸的空腔波950在從輻射元件908至整合波導900的第一端910或第二端912的距離x 處的振幅，α表示洩漏常數。在實施方式中，洩漏常數α為使得傳輸的空腔波950的振幅在第一端910或第二端912處是可以忽略的足夠的值。
洩露穿過每一個靜態相位開口部906.1-906.z 的傳輸的空腔波950的每一部分可以被表徵為基本上與洩露穿過其他靜態相位開口部906.1-906.z 的傳輸的空腔波950的其他部分同相。結果，洩露穿過靜態相位開口部906.1-906.z 的傳輸的空腔波950的這些部分可以很好地結合起來以形成傳輸的通信訊號952以將功能模組通信耦接至其他電氣、機械和/或機電電路。
耦接至輻射元件908.1-908.d 的一個或多個功能模組中的每個其他功能模組可以提供與傳輸的空腔波950基本上相似的其他傳輸的空腔波。這些其他傳輸的空腔波可以根據多路接入傳輸方案進行編碼、調制和/或上變頻以便允 許在功能模組和/或與整合波導900通信耦接的其他電氣、機械和/或機電電路之間同時和/或幾乎同時進行通信。
圖10顯示本發明實施方式的第一整合波導的接收操作模式。其他電氣、機械和/或機電電路可以向整合波導1000提供接收的通信訊號。整合波導1000可以表示整合波導600的實施方式。整合波導1000與整合波導900有著許多基本上相似的特點；因此，下面僅對整合波導900和整合波導1000之間的不同之處進行更詳細的討論。
其他這些電氣、機械和/或機電電路可以提供接收通信訊號以便與一個或多個功能模組中的一個或多個進行通信。如圖10所示，電氣、機械和/或機電電路向整合波導900提供接收的通信訊號1050。接收的通信訊號1050洩露穿過靜態相位開口部906.1-906.z 以提供接收的空腔波1052。接收的空腔波1052傳播穿過整合波導1000，從而被輻射元件908.1-908.d 觀察到。
通信耦接至整合波導1000的其他電氣、機械和/或機電電路中的每一個可以提供基本上類似於接收的通信訊號1050的其他接收通信訊號。這些其他接收的通信訊號和接收的通信訊號1050可以根據多路接入傳輸方案進行編碼、調制和/或上變頻以便允許在一個或多個功能模組和通信耦接至整合波導1000的電氣、機械和/或機電電路之間同時和/或幾乎同時進行通信。
積體電路的第二實施例結構和配置
圖11顯示本發明實施方式的積體電路的第二結構和配置。半導體器件製造過程使用預定序列的感光和/或化學處理步驟來將一個或多個功能模組形成在半導體基底上並將整合波導形成在半導體基底上以對這些功能模組進行通信耦接，以便將積體電路1100形成在半導體基底上。 積體電路1100可以表示積體電路200和/或積體電路300的實施方式。積體電路1100與積體電路500有著許多基本上相似的特點；因此，下面僅對積體電路500和積體電路1100之間的不同之處進行更詳細的討論。
半導體器件製造過程將積體電路1100形成在半導體基底中的可用製造層的配置上。如圖11所示，半導體基底包括第一組可用製造層502.1-502.n 以及第二組可用製造層504.1-504.t 。
第一組可用製造層502.1-502.n 用於形成功能模組508.1-508.d 的各個部件，例如電氣部件、機械部件和/或機電部件。功能模組508.1-508.d 中的至少一個功能模組，例如功能模組508.1，被構造和配置為形成波導控制器模組以對整合波導1106進行構造和/或操作。例如，整合波導1106可以包括一個或多個可以回應於來自波導控制器模組的命令打開和/或關閉以其運行特徵進行動態配置的動態相位開口部。在不背離本發明的精神和範圍的情況下，波導控制器模組可以利用形成在第二組可用製造層504.1-504.t 中的導電跡線或對相關領域的技術人員來說顯而易見的任何其他合適的裝置而耦接至整合波導1106。
第二組可用製造層504.1-504.t 用於形成整合波導1106的各個部件。整合波導1110包括形成在第二組可用製造層504.1-504.t 中的第一可用製造層上的第一導電元件1110.1以及形成在第二組可用製造層504.1-504.t 中的第二可用製造層上的第二導電元件512.2。第一可用製造層可以通過絕緣層506.p 、與絕緣層506.1-506.p 相互交叉的半導體基底中的一個或多個可用製造層(圖11中未顯示)和/或不含可用製造層和絕緣層的自由空間區域(圖11中未顯示)而與第二可用製造層分開。
圖12顯示本發明實施方式的實現為積體電路的第二實施例結構和配置的一部分的第二整合波導。整合波導1200將積體電路的功能模組，例如功能模組508.1-508.d 彼此通信耦接以及通信耦接至與積體電路通信耦接的其他電氣、機械和/或機電電路。整合波導1200可以表示整合波導1006的實施方式。整合波導1200與整合波導600有著許多基本上相似的特點；因此，下面僅對整合波導600和整合波導1200之間的不同之處進行更詳細的討論。
整合波導1200包括被構造和配置為形成平行板波導的第一導電元件1202和第二導電元件604。第一導電元件1202與第一導電元件602基本上相似；然而，整合波導1200包括動態相位開口部1204.1-1204.t 。與總是打開的靜態相位開口部606.1-606.s 不同，動態相位開口部1204.1-1204.t 可以被構造為打開或關閉以對整合波導1200的運行特徵進行動態配置。被表徵為打開的那些動態相位開口部1204.1-1204.t 允許傳播穿過整合波導1200的空腔波基本上可發生洩漏；然而，被表徵為關閉的動態相位開口部1204.1-1204.t 基本上防止了空腔波大量洩漏。
如上所述，每一個靜態相位開口部606.1-606.s 位於沿整合波導600的各個位置，在這些位置上，在整合波導600中傳播的空腔波的電流達到最大和/或空腔波的電壓達到最小。然而，電流的最大值和/或電壓的最小值取決於空腔波的波長(λ)，且對具有不同波長的不同空腔波來說，它們在整合波導1200中的位置可以不同。動態相位開口部1204.1-1204.t 可以被打開和/或關閉以提供這些用於不同空腔波的電流的最大值和/或電壓的最小值的不同位置。
例如，動態相位開口部1204.1-1204.t 的第一列1208可以被構造為打開且動態相位開口部1204.1-1204.t 的第二 列1210可以被構造為關閉以允許由第一波長表徵的空腔波最佳地洩露而穿過第一列1208。作為另一個實例，第一列1208可以被構造為關閉而第二列1210可以被構造為打開以允許由第二波長表徵的第二空腔波最佳地洩露而穿過第二列1210。然而，這些實例不是限制性的，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，動態相位開口部1204.1-1204.t 可以獨立地打開和/或關閉。
另外，動態相位開口部1204.1-1204.t 可以被打開和/或關閉以動態實現在整合波導1200中傳播的空腔波的不同輻射特性，例如方向。
圖13A和圖13B顯示本發明實施方式的可以用於對第二整合波導的運行特徵進行動態配置的第一機電設備的第一和第二實施例配置。在不背離本發明的精神和範圍的情況下，整合波導，例如整合波導1100，包括可以利用導電材料，例如銅或銅基材料，或對相關領域的技術人員來說顯而易見的可以對在整合波導中傳播的空腔波進行反射的任何其他合適材料來實現的至少一種導電元件1302。導電元件1302包括至少一個動態相位開口部1312，所述動態相位開口部表示不含導電材料的導電元件1302內的區域。動態相位開口部1312可以表示一個或多個動態相位開口部1204.1-1204.t 的實施方式。
微機電系統(MEMS)致動器，諸如壓電致動器1304或任何其他合適的線性致動器，將從通信耦接至整合波導的波導控制器模組接收的電訊號轉換為機械致動(mechanical actuation)。此機械致動可以將導電貼片從第一位置1314移至動態相位開口部1312上方的第二位置1316以關閉動態相位開口部1312。可選地，機械致動可以將導 電貼片從第二位置1316移至第一位置1314以打開動態相位開口部1312。在另一種替代中，機械致動可以將導電貼片從第一位置1314或第二位置1316移至第一位置1314和第二位置1316之間的第三位置以部分打開或部分關閉動態相位開口部1312。
壓電致動器1304可以被構造為打開和/或關閉動態相位開口部1312以對整合波導的運行特徵進行動態配置。壓電致動器1304包括致動器控制模組1306、壓電元件1308以及導電貼片1310。壓電致動器1304從波導控制器模組接收命令以打開和/或關閉動態相位開口部1312。壓電致動器1304可以從波導控制器模組接收指示動態相位開口部1312打開、關閉或部分打開或部分關閉的命令。所述命令可以表示指示是否要打開和/或關閉動態相位開口部1312的簡單的電訊號，比如電壓。可選地，所述命令可以表示指示導電貼片1310從第一位置1314和/或第二位置1316位移的距離的編碼的電訊號。壓電致動器1304向壓電元件1308提供位移電壓以根據命令使導電貼片1310發生位移。
壓電元件1308回應於位移電壓而發生擴展和/或收縮以提供機械致動使導電貼片1310發生位移。例如，壓電元件1308將位移電壓轉換為機械致動以使導電貼片1310從第二位置1316移至第一位置1314，如圖13A所示。再如，壓電元件1308將位移電壓轉換為機械致動以使導電貼片1310從第一位置1314移至第二位置1316，如圖13B所示。作為再一個實例，在不背離本發明的精神和範圍的情況下，壓電元件1308將位移電壓轉換為機械致動以使導電貼片1310從第一位置1314或第二位置1316移至對相關領域的技術人員來說顯而易見的第一位置1314和第 二位置1316之間的任何其他合適位置。在不背離本發明的精神和範圍的情況下，壓電元件1308可以利用氮化鋁、磷灰石、鈦酸鋇、鐵酸鉍、磷酸鎵、矽酸鎵鑭、鉭鈧酸鉛、鋯鈦酸鉛、鉭酸鋰、聚偏二氟乙烯、酒石酸鈉鉀、石英或對相關領域的技術人員來說顯而易見的回應於電壓擴展和/或收縮的任何合適材料來實現。
導電貼片1310耦接至壓電元件1308使得壓電元件1308的擴展和/或收縮可使導電貼片1310發生位移。通常，導電貼片1310利用與用於實現導電元件1302的導電材料基本上相同或不同的導電材料來實現。這允許當導電貼片1310位於和/或靠近第二位置1316時，導電貼片1310與導電元件1302大量接觸。
圖14A和圖14B本發明實施方式的可以用於對第二整合波導的運行特徵進行動態配置的第二機電設備的第一和第二實施例結構。整合波導包括至少一個導電元件1402，所述導電元件包括動態相位開口部1404。動態相位開口部1404可以表示一個或多個動態相位開口部1204.1-1204.t 的實施方式。
如圖14A和圖14B所示，微機電系統(MEMS)開關，例如懸臂開關1406或任何其他合適的MEMS開關，將從波導控制器模組接收的電訊號轉換為機械致動。機械致動可以將致動器從第一位置1414移至動態相位開口部1404上方的第二位置1416以關閉動態相位開口部1404。可選地，機械致動可以將致動器從第二位置1416移至第一位置1414以打開動態相位開口部1404。在另一種替代中，機械致動可以將致動器從第一位置1414或第二位置1416移至第一位置1414和第二位置1416之間的第三位置以部分打開或部分關閉動態相位開口部1404。
懸臂開關1406可以被構造為打開和/或關閉動態相位開口部1404以對整合波導的運行特徵進行動態配置。懸臂開關1406包括電極1408和懸臂1410。波導控制器模組向電極1408提供通常為偏置電壓形式的命令。所述命令指示動態相位開口部1404打開、關閉或部分打開或部分關閉。
偏置電壓在電極1408和懸臂1410之間產生靜電力。當偏置電壓的電壓達到足夠的閾值時，靜電力足以導致機械致動。機械致動使懸臂1410從第一位置1414移至第二位置1416以關閉動態相位開口部1404。可選地，當命令的電壓減少到足夠閾值以下時，靜電力不再足以導致機械致動。結果，使懸臂1410從第二位置1416移至第一位置1414以打開動態相位開口部1404。
積體電路的第三實施例結構和配置
圖15顯示本發明實施方式的積體電路的功能模組的倒裝晶片結構。半導體器件製造過程使用預定序列的感光和/或化學處理步驟在半導體基底上形成一個或多個功能模組以形成倒裝晶片封裝件1500。倒裝晶片封裝件1500可以表示一個或多個功能模組202.1-202.i 、一個或多個功能模組302.1-302.i 和/或功能模組400的結構和配置。
通常，一個或多個功能模組508.1-508.d 形成在與絕緣層1504.1-1504.n 相互交叉的可用製造層1502.1-1502.n 上。可用製造層1502.1-1502.n 和絕緣層1504.1-1504.n 分別與第一組可用製造層502.1-502.n 和絕緣層506.1-506.p 大致相似，因此，將不再進行更詳細的描述。
半導體器件製造過程將積體電路介面1508形成在可用製造層1506上以將一個或多個功能模組508.1-508.d 通信耦接至其他電氣、機械和/或機電電路。積體電路介面 1508包括形成在可用製造層1506上的晶片襯墊1508.1-1508.k 。如圖15所示的晶片襯墊1508.1-1508.k 的結構和配置僅為實施例。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，晶片襯墊1508.1-1508.k 可以進行不同的構造和配置。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，積體電路介面1508可以包括比圖15中所示的晶片襯墊更多或更少的晶片襯墊。
晶片襯墊1508.1-1508.k 耦接至一個或多個功能模組508.1-508.d 以在這些功能模組和其他電氣、機械和/或機電電路之間形成互連。例如，在不背離本發明的精神和範圍的情況下，這些互連可以用於發送資訊，例如資料和/或一個或多個命令、功率、接地或對相關領域的技術人員來說顯而易見的任何其他合適的電訊號。作為另一個實例，一個或多個晶片襯墊1508.1-1508.k 可以用於在功能模組508.1-508.d 和通信通道，例如整合波導600和/或整合波導1200，之間形成互連。
晶片襯墊1508.1-1508.k 通過導電材料，例如銅或銅基材料，或對相關領域的技術人員來說顯而易見的任何其他合適材料，進行金屬化，以將這些晶片襯墊耦接至焊接凸塊1510.1-1510.k 。熔煉(melted)時，焊接凸塊1510.1-1510.k 允許晶片襯墊1508.1-1508.k 在倒裝晶片封裝件1500和其他電氣、機械和/或機電電路之間形成互連。
圖16顯示本發明實施方式的實現為積體電路的一部分的整合波導的倒裝晶片結構。半導體器件製造過程使用預定序列的感光和/或化學處理步驟來將整合波導1602形成在半導體基底上以形成倒裝晶片封裝件1600。倒裝晶片封裝件1600可以表示專用通信通道206和/或通用通信通 道306的實施方式。
通常，整合波導1602形成在與絕緣層1606.1-1606.n 相互交叉的可用製造層1604.1-1604.n 上。可用製造層1604.1-1604.n 和絕緣層1606.1-1606.n 分別與第二組可用製造層504.1-504.t 和絕緣層506.1-506.p 大致相似，從而將不再進行更詳細的描述。
半導體器件製造過程將積體電路介面1608形成在可用製造層1610上以使整合波導1602通信耦接至其他電氣、機械和/或機電電路。積體電路介面1608與積體電路介面1504大致相似，從而將不再進行更詳細的描述。
圖17顯示本發明實施方式的積體電路的第三實施例結構和配置。將積體電路的一個或多個功能模組予以構成和配置在第一倒裝晶片封裝件上並將積體式天線予以構成和配置在第二倒裝晶片封裝件上。第一倒裝晶片封裝件和第二倒裝晶片封裝件耦接至基底以形成積體電路1700。基底在第一倒裝晶片封裝件和第二倒裝晶片封裝件之間提供了功率訊號和/或資訊，例如資料和/或一個或多個命令。積體電路1700可以表示積體電路200和/或積體電路300的實施方式。
積體電路1700包括基底1702、第一倒裝晶片封裝件1704以及第二倒裝晶片封裝件1706。基底形成第一倒裝晶片封裝件1704和第二倒裝晶片封裝件1706之間的互連以將這些倒裝晶片封裝件通信耦接。例如，基底1702向第一倒裝晶片封裝件1704和/或第二倒裝晶片封裝件1706提供功率訊號。作為另一個實例，基底1702在第一倒裝晶片封裝件1704和第二倒裝晶片封裝件1706之間發送資訊，例如資料和/或一個或多個命令。
基底1702表示包括與絕緣層1710.1-1710.(s -1) 相互交 叉的可用製造層1708.1-1708.s 的半導體基底。可選地，可用製造層1708.1-1708.s 和絕緣層1710.1-1710.q 可以表示印刷電路板(PCB)(也稱為印刷電路基底)的層。通常，可以將電氣部件、機械部件、機電部件或對相關領域的技術人員來說顯而易見的任何其他合適的部件形成在一個或多個可用製造層1708.1-1708.s 上。例如，可用製造層1708.1-1708.s 可以包括電源，例如內置電池，以向第一倒裝晶片封裝件1704和/或第二倒裝晶片封裝件1706提供功率訊號。作為另一個實例，可用製造層1708.1-1708.s 可以包括對該電源或任何其他合適的電源進行調節的一個或多個電壓調節器，以向第一倒裝晶片封裝件1704和/或第二倒裝晶片封裝件1706提供功率訊號。作為再一個實例，可用製造層1708.1-1708.s 可以包括控制器模組，例如波導控制器模組，以控制第一倒裝晶片封裝件1704和/或第二倒裝晶片封裝件1706的總體操作。
基底1702包括互連1712.1-1712.k 以及互連1714，用於分別在第一倒裝晶片封裝件1704和基底1702之間形成第一組互連以及在第二倒裝晶片封裝件1706和基底1702之間形成第二組互連。然而，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，第一組互連和/或第二組互連可以包括任何適當數量的互連。通常，第一組互連包括形成在第一倒裝晶片封裝件1704上、用熔化焊接凸塊耦接至形成在基底1702上的第二組晶片襯墊的第一組晶片襯墊。類似地，第二組互連包括形成在第二倒裝晶片封裝件1706上、用熔化焊接凸塊耦接至形成在基底1702上的第二組晶片襯墊的第一組晶片襯墊。
基底1702另外包括互連1716.1-1716.b ，以形成其他電氣、機械和/或機電電路之間的互連。互連1716.1-1716.b 包括可以通過熔化它們對應的焊接凸塊而耦接至形成在這些其他電路上的對應的晶片襯墊的晶片襯墊。在實施方式中，互連1716.1-1716.b 在積體電路1700和其他這些電路之間發送資訊，例如資料和一個或多個命令，和/或功率訊號。
基底1702進一步包括形成在基底1702內以形成第一倒裝晶片封裝件1704和第二倒裝晶片封裝件1706之間的互連的傳輸線1718。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，基底1702可以包括一條以上的傳輸線1718以在第一倒裝晶片封裝件1704和第二倒裝晶片封裝件1706之間形成其他互連。具體地，傳輸線1718形成第一互連(即，第一組互連中的互連1712.1-1712.k 之一)和第二互連(即，第二組互連之間的互連1714)之間的互連。如圖17所示的傳輸線1718的結構和配置僅為實施例。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，傳輸線1718可以橫貫穿過基底1702的任何合適的路徑。例如，傳輸線1718可以橫貫任何合適的線性和/或非線性路徑以將第一倒裝晶片封裝件1704和第二倒裝晶片封裝件1706通信耦接。
第一倒裝晶片封裝件1704包括通信耦接至基底1702和/或第二倒裝晶片封裝件1706的一個或多個功能模組。第一倒裝晶片封裝件1704可以表示倒裝晶片封裝件1500的實施方式。
第二倒裝晶片封裝件1706包括用於將通信訊號傳輸至與積體電路1700通信耦接的其他電氣、機械和/或機電電路和/或用於從其他這些電路接收其他通信訊號的一個或多個天線。在不背離本發明的精神和範圍的情況下，一個或多個天線可以利用一個或多個單極天線、一個或多個 偶極天線、一個或多個相控陣列、一個或多個貼片天線、一個或多個波導和/或對相關領域的技術人員來說顯而易見的將電流轉換為電磁波的任何其他合適的設備來實現。可選地，第二倒裝晶片封裝件1706可以表示倒裝晶片封裝件1600的實施方式。
積體電路的第四實施例結構和配置
圖18顯示本發明實施方式的積體電路的第四實施例結構和配置。將積體電路的一個或多個功能模組予以構成和配置在第一倒裝晶片封裝件上並將積體式天線予以構成和配置在第二倒裝晶片封裝件上。第一倒裝晶片封裝件和第二倒裝晶片封裝件耦接至基底以形成積體電路1800。與積體電路1800通信耦接的其他電氣、機械和/或機電電路可以向第一倒裝晶片封裝件提供功率訊號和/或資訊，例如資料和/或一個或多個命令。第一倒裝晶片封裝件可以將功率訊號和/或資訊發送至基底，其中，然後所述功率訊號和/或資訊被發送至第二倒裝晶片封裝件。積體電路1800可以表示積體電路200和/或積體電路300的實施方式。積體電路1800與積體電路1700有著許多基本上相似的特點；因此，下面僅對積體電路1700和積體電路1800之間的不同之處進行更詳細的討論。
積體電路1800包括基底1702、第二倒裝晶片封裝件1706以及第一倒裝晶片封裝件1804。第一倒裝晶片封裝件1804與第一倒裝晶片封裝件1704大致相似；然而，第一倒裝晶片封裝件1804可以另外包括傳輸線1808.1-1808.p ，用於將資訊和/或功率從通信耦接至積體電路1800的其他電氣、機械和/或機電電路發送至基底1702。傳輸線1808.1-1808.p 還可以用於將資訊和/或功率從這些電氣、機械和/或機電電路發送至第一倒裝晶片封裝件 1804。如圖18所示的傳輸線1808.1-1808.p 的結構和配置僅是實施例。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，傳輸線1808.1-1808.p 可以橫貫穿過第一倒裝晶片封裝件1804的任何合適的路徑。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，第一倒裝晶片封裝件1804可以包括與圖18所示的數量不同的傳輸線1808.1-1808.p ，用於將其他功率訊號和/或其他資訊發送至基底1702。
基底1702可以將功率訊號和/或資訊發送至第二倒裝晶片封裝件1706。第一倒裝晶片封裝件1804進一步包括用於形成互連的1806.1-1806.b ，其用於形成其他電氣、機械和/或機電電路之間的互連。互連1806.1-1806.b 與互連1716.1-1716.b 大致相似，從而不再進行更詳細的描述。
積體電路的第五實施例結構和配置
圖19顯示本發明實施方式的積體電路的第五實施例結構和配置。將積體電路的一個或多個功能模組予以構成和配置在第一倒裝晶片封裝件上並將積體式天線予以構成和配置在第二倒裝晶片封裝件上。第一倒裝晶片封裝件和第二倒裝晶片封裝件耦接至基底以形成積體電路1900。通信耦接至積體電路1900的其他電氣、機械和/或機電電路可以向第二倒裝晶片封裝件提供功率訊號和/或資訊，例如資料和/或一個或多個命令。第二倒裝晶片封裝件可以將功率訊號和/或資訊發送至基底，其中，所述功率訊號和/或資訊然後被發送至第一倒裝晶片封裝件。積體電路1900可以表示積體電路200和/或積體電路300的實施方式。積體電路1900與積體電路1700有著許多基本上相似的特點；因此，下面僅對積體電路1700和積體電路1900之間的不同之處進行更詳細的討論。
積體電路1900包括基底1702、第二倒裝晶片封裝件1706以及第一倒裝晶片封裝件1904。第一倒裝晶片封裝件1904與第一倒裝晶片封裝件1704大致相似；然而，第一倒裝晶片封裝件1904可以另外包括傳輸線1908，用於將資訊和/或功率從通信耦接至積體電路1900的其他電氣、機械和/或機電電路發送至第二倒裝晶片封裝件1706。傳輸線1908還可以用於將資訊和/或功率從這些電氣、機械和/或機電電路發送至第一倒裝晶片封裝件1904。如圖19所示的傳輸線1908的結構和配置僅是實施例。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，傳輸線1908可以橫貫穿過第一倒裝晶片封裝件1904的任何合適的路徑。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，第一倒裝晶片封裝件1904可以包括一條以上的傳輸線1908，用於將其他功率訊號和/或其他資訊發送至第二倒裝晶片封裝件1706。
第二倒裝晶片封裝件1706可以將功率訊號和/或資訊發送至基底1702。第一倒裝晶片封裝件1904進一步包括互連1906，用於形成其他電氣、機械和/或機電電路之間的互連。互連1906與互連1716.1-1716.b 大致相似，從而不再進行更詳細的描述。
相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，使用積體電路1700、積體電路1800和/或積體電路1900的特點的積體電路的結構和配置是可能的。積體電路的其他這些實施例結構和配置的每一個可以包括被構造和配置在第一倒裝晶片封裝件上的一個或多個功能模組，所述第一倒裝晶片封裝件耦接至被構造和配置在第二倒裝晶片封裝件上的積體式天線。積體電路的 其他這些實施例結構和配置可以包括電氣部件、機械部件、機電部件或對相關領域的技術人員來說顯而易見的形成在各自基底上的任何其他合適的部件，用於提供功率訊號和/或資訊，比如資料和/或一個或多個命令。積體電路的其他這些實施例配置和佈置可以包括一個或多個傳輸線，用於將功率訊號和/或資訊從其他電氣、機械、機電電路發送至第一倒裝晶片封裝件和/或第二倒裝晶片封裝件。
積體電路的第六實施例結構和配置
圖20顯示本發明實施方式的積體電路的一個或多個功能模組的第一實施例配置和佈置。半導體器件製造過程使用預定序列的感光和/或化學處理步驟來將一個或多個功能模組形成在半導體基底上。所述半導體基底耦接至具有其他功能模組的其池半導體基底以形成垂直配置2000。垂直配置2000包括功能模組2002.1-2002.h 。功能模組2002.1-2002.h 可以表示一個或多個功能模組202.1-202.i 、一個或多個功能模組302.1-302.i 和/或功能模組400中的一個或多個的實施方式。
半導體器件製造過程將第一組功能模組508.1-508.d 形成在第一半導體基底的第一組可用製造層502.1-502.n 的第一配置上以形成功能模組2002.1。類似地，半導體器件製造過程將第h 組功能模組508.1-508.d 形成在第h 個半導體基底的可用製造層502.1-502.n 的第h 佈置上以形成功能模組2002.h 。圖20中顯示的功能模組508.1-508.d 的結構和配置僅是實施例。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，功能模組508.1-508.d 可以進行不同的構造和配置。例如，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，功能模組2002.1-2002.h 可以包括功能模組 508.1-508.d 中的相同和/或不同數量的功能模組。作為另一個實例，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，可用製造層502.1-502.n 的第一至第h 配置可以包括相同和/或不同數量的可用製造層。
功能模組2002.1-2002.h 彼此耦接以形成垂直配置2000。例如，第一半導體基底耦接至第h 半導體基底以耦接功能模組2002.1-2002.h 。在不背離本發明的精神和範圍的情況下，功能模組2002.1-2002.h 利用物理連接，例如接合線焊接凸塊，或對相關領域的技術人員來說顯而易見的任何其他合適的物理連接進行耦接。具體地，功能模組2002.1-2002.h 中的第一功能模組的可用製造層502.1-502.n 中的最後一個可用製造層耦接至功能模組2002.1-2002.h 中的第二功能模組的絕緣層506.1-506.p 中的第一絕緣層以形成垂直配置2000。例如，功能模組2002.1的可用製造層502.n 耦接至功能模組2002.1的絕緣層506.1。
圖21顯示本發明實施方式的積體電路的第六實施例結構和配置。半導體器件製造過程使用預定序列的感光和/或化學處理步驟來將整合波導形成在半導體基底上。所述整合波導耦接至一個或多個功能模組的垂直配置以對這些功能模組進行通信耦接，從而形成積體電路2100。積體電路500可以表示積體電路200和/或積體電路300的實施方式。
整合波導耦接至垂直配置2000以形成積體電路2100。然而，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，垂直配置2000可以耦接至其他天線，比如單極天線、偶極天線、相控陣列、貼片天線，或對相關領域的技術人員來說顯而易見的將電流轉換為電磁波的任何其他合適的設備，以形成積體電路2100。
整合波導2102包括空腔區域2108之間的被構造和配置為形成平行板波導的第一導電元件2104和第二導電元件2106。然而，該實例不是限制性的，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，整合波導2102的其他配置和佈置是可能的。例如，第一導電元件2104和第二導電元件2106可以被構造和配置為形成任何其他合適的多導體波導。作為另一個實例，第一導電元件2104可以耦接至第二導電元件2106以形成單導體波導，例如矩形波導、圓形波導或橢圓波導。整合波導2102與整合波導600和/或整合波導1100有著許多基本上相似的特點；因此，下面僅對整合波導600和/或整合波導1100與整合波導2100之間的不同之處，以及整合波導900和整合波導1000之間的不同之處進行更詳細的討論。
所述第一導電元件2104和/或第二導電元件2106可以包括相位開口部2108.1-2108.s 。相位開口部2108.1-2108.s 可以通過與靜態相位開口部606.1-606.s 和/或動態相位開口部1204.1-1204.t 基本上相似的方式來實現，從而不再進行更詳細的描述。在一些情況下，功能模組508.1-508.d 中的至少一個功能模組被構造和配置為形成波導控制器模組以構造和/或操作整合波導2102，如上述圖11和圖12中所討論的。在這些情況下，整合波導2102可以包括如上文在圖13A、圖13B、圖14A和/或圖14B中所討論的一個或多個機電設備，以打開、關閉和/或部分打開或部分關閉相位開口部2108.1-2108.s 來對整合波導2102的運行特徵進行動態配置。
垂直配置2000的功能模組2002.1-2002.h 可以與基本上類似於輻射元件802.1-802.d 的輻射元件耦接，以便根據多路接入傳輸方案彼此進行通信以及與通信耦接至積體 電路2100的其他電氣、機械和/或機電電路進行通信。在一個實施方式中，功能模組2002.1-2002.h 中的每一個可以耦接至輻射元件中的對應的輻射元件。在另一個實施方式中，功能模組508.1-508.d 中的每一個可以耦接至輻射元件中的對應的輻射元件。在又一實施方式中，一部分功能模組2002.1-2002.h 可以耦接至輻射元件中的對應的輻射元件，且一部分功能模組508.1-508.d 可以耦接至輻射元件中的對應的輻射元件。儘管圖21中未顯示，但輻射元件可以通過與圖8所述的方式基本上相似的方式形成在第二導電元件2106中。
積體電路的第七實施例結構和配置
圖22顯示本發明實施方式的積體電路的一個或多個功能模組的第二實施例結構和配置。半導體器件製造過程使用預定序列的感光和/或化學處理步驟來將一個或多個功能模組形成在半導體基底上。所述半導體基底耦接至具有其他功能模組的其他半導體基底以形成功能模組的垂直配置。半導體器件製造過程將整合波導的第一導電元件形成在功能模組的垂直配置中，從而形成垂直配置2200。垂直配置2200與垂直配置2000有著許多基本上相似的特點；因此，下面僅對垂直配置2000和垂直配置2200之間的不同之處進行更詳細的討論。
半導體器件製造過程將多組功能模組508.1-508.d 形成在可用製造層502.1-502.n 的多個配置上，從而形成如上文在圖20中所討論的功能模組2002.1-2002.h 。
半導體器件製造過程將第一導電元件2202.1形成在功能模組2002.1的可用製造層502.1-502.n 和/或絕緣層506.1-506.n 中。類似地，半導體器件製造過程將第h 個導電元件2202.h 形成在功能模組2002.h 的可用製造層 502.1-502.n 和/或絕緣層506.1-506.n 中。如圖22所示的可用製造層502.1-502.n 和/或絕緣層506.1-506.n 中的導電元件2202.1-2202.h 的結構和配置僅是實施例。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，導電元件2202.1-2202.h 可以在功能模組2002.1-2002.h 的可用製造層502.1-502.n 和/或絕緣層506.1-506.n 中進行不同構造和配置。在不背離本發明的精神和範圍的情況下，導電元件2202.1-2202.h 可以利用導電材料，例如銅或銅基材料，或對相關領域的技術人員來說顯而易見的可以對在整合波導600中傳播的空腔波進行反射的任何其他合適材料來實現。另外，儘管圖22中未顯示，但導電元件2202.1-2202.h 可以包括一個或多個相位開口部，例如靜態相位開口部606.1-606.s 和/或動態相位開口部1204.1-1204.t 。
導電元件2202.1-2202.h 彼此耦接以形成整合波導的導電元件2204。然而，該實例不是限制性的，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，導電元件2202.1-2202.h 可以被構造和配置為形成單極天線、偶極天線、相控陣列、貼片天線，波導和/或對相關領域的技術人員來說顯而易見的將電流轉換為電磁波的任何其他合適的設備的部件。在不背離本發明的精神和範圍的情況下，導電元件2202.1-2202.h 利用物理連接，例如接合線焊接凸塊，或對相關領域的技術人員來說顯而易見的任何其他合適的物理連接進行耦接。
垂直配置2000的功能模組2002.1-2002.h 可以與基本上類似於輻射元件802.1-802.d 的輻射元件耦接，以根據多路接入傳輸方案彼此進行通信以及與通信耦接至積體電路2100的其他電氣、機械和/或機電電路進行通信。儘管 圖22中未顯示，但輻射元件可以通過與圖8所示的基本上相似的方式形成在導電元件2204中。
圖23顯示本發明實施方式的積體電路的第七實施例結構和配置。具有第一導電元件的第一垂直配置偏離具有第二導電元件的第二垂直配置。第一垂直配置偏離第二垂直配置使得所述第一導電元件和所述第二導電元件被構造和配置為形成整合波導以對第一垂直配置的功能模組和第二垂直配置的功能模組進行通信耦接，從而形成積體電路2300。積體電路2300可以表示積體電路200和/或積體電路300的實施方式。
第一垂直配置2302和/或第二垂直配置2302的一個或多個通信模組根據多路接入傳輸方案利用整合波導2310彼此進行通信以及與通信耦接至積體電路2300的其他電氣、機械和/或機電電路進行通信。積體電路2300包括具有第一導電元件2304的第一垂直配置2302以及具有第二導電元件2306的第二垂直配置2306。第一垂直配置2302和/或第二垂直配置2302可以表示垂直配置2200的實施方式。第一垂直配置2302與第二垂直配置2306偏離距離d ，從而形成整合波導2310。在實施方式中，第一垂直配置2302和第二垂直配置2306以距離d 耦接至半導體基底或印刷電路，從而形成整合波導2310。
然而，該實例不是限制性的，相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，其他天線的其他部件可以形成在第一垂直配置2302和/或第二垂直配置2302中。在不背離本發明的精神和範圍的情況下，當彼此偏離距離d 時，其他這些部件可以被構造和配置為形成單極天線、偶極天線、相控陣列、貼片天線，波導和/或對相關領域的技術人員來說顯而易見的將電流轉換 為電磁波的任何其他合適的設備。
實施例多晶片模組(MCM )
圖24顯示本發明實施方式的多晶片模組(MCM)。一個或多個積體電路可以耦接至積體電路載體，例如半導體基底或印刷電路板(PCB)，從而形成多晶片模組(MCM)2400。MCM 2400包括積體電路2402.1-2402.r 以及積體電路載體2404。積體電路2402.1-2402.r 可以表示例如積體電路500、積體電路1100、積體電路1700、積體電路1800、積體電路1900、積體電路2100和/或積體電路2300中的一個或多個的實施方式。
積體電路2402.1-2402.r 耦接在積體電路載體2404上。圖24中所示的積體電路2402.1-2402.r 的結構和配置僅是實施例。相關領域的技術人員將會明白，在不背離本發明的精神和範圍的情況下，積體電路2402.1-2402.r 可以進行不同的構造配置。相關領域的技術人員同樣將會明白，在不背離本發明的精神和範圍的情況下，積體電路2402.1-2402.r 可以包括任何適當數量的積體電路。
積體電路載體2404表示載體基底，例如半導體基底或印刷電路板(PCB)，以便將積體電路2402.1-2402.r 耦接在其上。例如，在不背離本發明的精神和範圍的情況下，積體電路2402.1-2402.r 可以包括具有一個或多個焊接凸塊的球柵陣列(BGA)、具有一個或多個引線的引線框、一個或多個襯墊和/或對相關領域的技術人員來說顯而易見的用於將積體電路2402.1-2402.r 耦接到積體電路載體2404上的任何其他合適的裝置。在該實例中，在不背離本發明的精神和範圍的情況下，積體電路載體2404可以包括被構造和配置為耦接至積體電路2402.1-2402.r 的一個或多個襯墊，和/或對相關領域的技術人員來說顯而易見的 用於將積體電路2402.1-2402.r 耦接至積體電路載體2404的任何其他合適裝置。積體電路載體2404的一個或多個襯墊可以通過使BGA的一個或多個焊接凸塊熔化、通過耦接引線框的一個或多個引線和/或通過引線接合到積體電路2402.1-2402.r 的一個或多個襯墊而與積體電路2402.1-2402.r 耦接。
積體電路載體2404可以在積體電路2402.1-2402.r 之間形成互連。例如，所述積體電路載體2404可以包括電源，例如內置電池，以向積體電路2402.1-2402.r 提供功率訊號。作為另一個實例，積體電路載體2404可以包括對該電源或任何其他合適的電源進行調節的一個或多個電壓調節器，以向積體電路2402.1-2402.r 提供功率訊號。作為再一個實例，積體電路載體2404可以包括用於對積體電路2402.1-2402.r 的總體操作進行控制的控制器模組。
總體來說，積體電路2402.1-2402.r 被配置為根據多路接入傳輸方案彼此進行無線通信以及與通信耦接至MCM 2400的其他電氣、機械和/或機電電路進行無線通信。積體電路載體2404可以包括與積體電路2402.1-2402.r 之一大致相似的收發器和天線，以與積體電路2402.1-2402.r 進行無線通信以及與通信耦接至MCM 2400的其他電氣、機械和/或機電電路進行無線通信。積體電路載體2404還可以利用有線通信而與一個或多個積體電路2402.1-2402.r 進行通信。有線通信可以利用耦接至一個或多個積體電路2402.1-2402.r 的一個或多個傳輸線來實現。通常，有線通信用於低頻率通信和/或低資料速率通信；而無線通信用於高頻率通信和/或高資料速率通信。例如，有線通信可以用於在積體電路載體2404和一個或多個積體電路2402.1-2402.r 之間傳輸命令，無線通信可以用於在積體電 路載體2404和一個或多個積體電路2402.1-2402.r 之間傳輸資料。
儘管圖24中未顯示，但MCM 2400可以耦接至半導體封裝件以形成封裝的積體電路。通常，在不背離本發明的精神和範圍的情況下，儘管可以使用對相關領域的技術人員來說顯而易見的任何其他合適的非導電材料，但所述半導體封裝件被構造和配置為將MCM 2400裝在諸如塑膠的非導電材料中。半導體封裝件還可以包括耦接至MCM2400的一個或多個聯接器，例如一個或多個引腳和/或焊接凸塊，用於將封裝的積體電路耦接至其他電氣、機械和/或機電電路。
第一實施例無線部件測試環境
圖25顯示本發明實施方式的無線積體電路測試環境的示意圖。如上所述，積體電路102.1-102.n 中的每一個可以包括一個或多個功能模組，例如功能模組202.1-202.i 和/或功能模組302.1-302.i ，與電氣、機械和/或機電電路通信耦接，例如無線自動測試設備。無線自動測試設備驗證一個或多個積體電路102.1-102.n 是否如預期進行操作。
無線測試設備100允許通過無線自動測試設備2502對積體電路102.1-102.n 同時進行測試。無線自動測試設備2502同時對一個或多個積體電路102.1-102.n 進行無線測試以驗證這些積體電路102.1-102.n 是否如預期進行操作。無線自動測試設備2502向積體電路102.1-102.n 提供啟動測試操作訊號2550。啟動測試操作訊號2550表示無線傳輸至積體電路102.1-102.n 的無線電通信訊號。
啟動測試操作訊號2550同時被一個或多個積體電路102.1-102.n 觀察到。接收到啟動測試操作訊號2550的積體電路102.1-102.n 進入測試操作模式，積體電路 102.1-102.n 由此執行自主測試操作。自主測試操作可以利用由啟動測試操作訊號2550提供的供存儲在積體電路102.1-102.n 中的第一組指令使用的第一組參數。可選地，自主測試操作可以執行由啟動測試操作訊號2550提供的第二組指令和/或由啟動測試操作訊號2550提供的供第二組指令使用的第二組參數。在另一種替代中，自主測試操作可以包括第一組指令、第二組指令、第一組參數和/或第二組參數的任意組合。無線自動測試設備2502在自主測試操作過程中可以提供啟動測試操作訊號2550以向積體電路102.1-102.n 提供另外的參數和/或指令。
在完成自主測試操作之後，積體電路102.1-102.n 通過通用通信通道2554向無線自動測試設備2502無線傳輸測試操作結果2552.1-2552.n 。通用通信通道2554表示同時被積體電路102.1-102.n 利用或共有的通信通道。總體來說，積體電路102.1-102.n 利用多路接入傳輸方案在通用通信通道2554上對測試操作結果2552.1-2552.n 進行通信。
無線自動測試設備2502在測試操作結果2552.1-2552.n 穿過通用通信通道2554時利用一個或多個位於三維空間中的接收天線來觀察所述測試操作結果。無線自動測試設備2502確定通過一個或多個接收天線觀察到的測試操作結果2552.1-2552.n 的一個或多個訊號度量，例如均值、總能量、平均功率、均方、暫態功率、均方根、方差(variance)、範數(norm)、電壓位準和/或對相關領域的技術人員來說顯而易見的任何其他合適的訊號度量。
無線自動測試設備2502使用一個或多個訊號度量來將測試操作結果2552.1-2552.n 映射到積體電路102.1-102.n 。無線自動測試設備2502基於由一個或多個接收天線觀察到的測試操作結果2552.1-2552.n ，確定如預期 進行操作的積體電路102.1-102.n 中的第一組積體電路，以及可選地它們在半導體晶圓104中的位置。可選地，無線自動測試設備2502可以基於由一個或多個接收天線觀察到的測試操作結果2552.1-2552.n ，確定積體電路102.1-102.n 中的意外進行操作的第二組積體電路。可選地，無線自動測試設備2502可以提供第二組積體電路在半導體晶圓104中的位置。在另一種替代中，無線自動測試設備2502可以確定第一組積體電路和第二組積體電路的任意組合，且可選地，可以提供它們在半導體晶圓104中的相應位置。2011年2月11日提交的申請號為13/025,657的美國專利申請對無線自動測試設備2502進行了進一步的描述，其全部內容結合于此作為參考。
無線自動測試設備2502還可以用於通過基本上類似的方式對其他積體電路，例如積體電路200、積體電路300、積體電路500、積體電路1100、積體電路1700、積體電路1800、積體電路1900、積體電路2100和/或積體電路2300，進行同步測試。無線自動測試設備2502可以進一步用於通過基本上類似的方式對其他這些積體電路的功能模組，例如功能模組202.1-202.i 、功能模組302.1-302.i 、功能模組400和/或功能模組508.1-508.d 進行同步測試。
實施例無線自動測試設備
圖26顯示本發明實施方式的在無線積體電路測試環境中實現的無線自動測試設備的示意圖。積體電路102.1-102.n 通過通用通信通道2554向無線自動測試設備2600傳輸測試操作結果152。無線自動測試設備2600包括用於從三維空間中的一個或多個方向觀察測試操作結果2552.1-2552.n 的一個或多個接收天線。無線自動測試設 備2600可以確定一個或多個積體電路102.1-102.n 是否如預期進行操作，可選地，可以利用三維空間的性質，例如多個接收天線和/或積體電路102.1-102.n 中每一個之間的距離，來確定一個或多個積體電路102.1-102.n 在半導體晶圓100中的位置。無線自動測試設備2600表示無線自動測試設備2502的實施方式。
所述無線自動測試設備2600包括接收天線2602.1-2602.i 、接收模組2604、測量模組2606、測試處理器2608、操作介面模組2610、發射模組2612以及發射天線2614。接收天線2602.1-2602.i 位於三維空間中的相應位置。接收天線2602觀察測試操作結果2652.1-2652.i 以提供一個或多個觀察的測試操作結果2654.1-2654.i 。測試操作結果2652.1-2652.i 表示，當測試操作結果2552.1-2552.n 傳播穿過通用通信通道2554時被在三維空間中的相應位置上的接收天線2602所觀察到的測試操作結果2552.1-2552.n 。例如，測試操作結果2654.1表示，當測試操作結果2652.1-2652.i 傳播穿過通用通信通道2554時被在三維空間中的第一位置上的接收天線2602.1所觀察到的測試操作結果2652.1-2652.i 。同樣地，測試操作結果2654.2表示，當測試操作結果2652.1-2652.i 傳播穿過通用通信通道2554時被在三維空間中的第二相應位置上的接收天線2602.2所觀察到的測試操作結果2652.1-2652.i 。
接收模組2604根據多路接入傳輸方案對所觀察到的測試操作結果2654.1-2654.i 進行下變頻、解調和/或解碼以提供恢復的測試結果2656.1-2656.k 。更具體地，無線自動測試設備2600包括i 個接收天線2602.1-2602.i ，用於觀察傳播穿過通用通信通道2554的測試操作結果2552.1-2552.n 以提供觀察的測試操作結果2654.1-2654.i 。 觀察的測試操作結果2654.1-2654.i 中的每一個包括被相應的接收天線2602.1-2602.i 所觀察到的測試操作結果2552.1-2552.n 。例如，觀察的測試操作結果2654.1包括被接收天線2602.1所觀察到的測試操作結果2552.1-2552.n ，而觀察的測試操作結果2654.i 包括被接收天線2602.i 所觀察到的測試操作結果2552.1-2552.n 。
接收模組2604對觀察的測試操作結果2654進行下變頻、解調和/或解碼，以便為總共n ＊ i =k 個恢復的測試結果2656.1-2656.k 的i 個測試操作結果2656.1-2656.k 中的每一個的n 個測試操作結果2552.1-2552.n 中的每一個提供相應的恢復的測試結果2656.1-2656.k 。在實施方式中，測試操作結果2656.1表示被接收天線2602.1所觀察的測試操作結果2552.1，測試操作結果2656.2表示被接收天線2602.1所觀察的測試操作結果2552.2。在該實施方式中，測試操作結果2656.k 表示被接收天線2602.i 所觀察的測試操作結果2552.n 。
一種度量測量模組2606確定恢復的測試結果2656.1-2656.k 的一個或多個訊號度量，以提供測量的訊號度量2658.1-2658.k 。在不背離本發明的精神和範圍的情況下，一個或多個訊號度量可以包括均值、總能量、平均功率、均方、暫態功率、均方根、方差、範數、電壓位準和/或對相關領域的技術人員來說顯而易見的恢復測量結果2656的任何其他合適的訊號度量。
測試處理器2608可以基於恢復的測試結果2656.1-2656.k ，確定如預期進行操作的積體電路102.1-102.n 中的第一組積體電路。測試處理器2608對每一個唯一識別號的恢復的測試結果2656.1-2656.k 進行評估以確定其相應的積體電路102.1-102.n 是否是第一組積 體電路的一部分。可選地，在不背離本發明的精神和範圍的情況下，測試處理器2608可以基於對應於第一接收天線2602.1的恢復的測試結果2656.1-2656.i ，基於對應於第i 個接收天線2602.i ，或對相關領域的技術人員來說顯而易見的天線的任何合適組合的恢復的測試結果2656.(k -i) -2656.k ，來確定第一組積體電路。可選地，在不背離本發明的精神和範圍的情況下，測試處理器2608可以基於恢復的測試結果2656.1 -2656.k ，確定積體電路102.1-102.n 中的意外進行操作的第二組積體電路。在另一種替代中，測試處理器2608可以確定第一組積體電路和第二組積體電路的任意組合。
測試處理器2608可選地可以基於所測量的訊號度量2658.1-2658.k 確定積體電路102.1-102.n 在半導體晶圓100中的位置。測試處理器2608將恢復的測試結果2658.1-2658.k 分配給三維空間中的i 組座標中的相應座標，以確定積體電路102.1-102.n 在半導體晶圓100中的位置。例如，在具有第一接收天線2602.1和第二接收天線2602.2的無線自動測試設備2600的實施方式中，第一接收天線2602.1和第二接收天線2602.2相應地觀察測試操作結果2652.1和測試操作結果2652.2。在該實例中，測試處理器2608將對應於第一接收天線2602.1的測量的訊號度量2658.1和2658.i 指定為三維空間中i 組座標中的每一個的第一座標。類似地，測試處理器2608將對應於第二接收天線2602.2的測量的訊號度量2658.(i +1) 和2658.k 指定為三維空間中i 組座標中的每一個的第二座標。
測試處理器2608向i 組座標分配被嵌入在測試操作結果2652.1-2652.i中的每一個積體電路102.1-102.n 的唯一識別號。測試處理器2608從恢復的測試結果2656中提取 每一個102.1-102.n 的唯一識別號，或從恢復的測試結果2656.1-2656.k 子集，例如恢復的測試結果2656.1-2656.i 中提取唯一識別號。
測試處理器2608將唯一識別號映射到相應的積體電路102.1-102.n 以確定積體電路102.1-102.n 在半導體晶圓100中的位置。測試處理器2608可以通過將對應於每一個唯一識別號的測量的訊號度量2658.1-2658.k 與每一個積體電路102.1-102.n 的預定訊號度量進行比較來確定積體電路102.1-102.n 在半導體晶圓100中的位置。預定的訊號度量表示測量的訊號度量2658.1-2658.k 的期望值。例如，在測試操作之前確定每一個積體電路102.1-102.n 的一個或多個預定的訊號度量或訊號度量的範圍。測試處理器2608可以將唯一識別號的i 組座標與每一個積體電路102.1-102.n 的一個或多個預定的訊號度量進行比較以將唯一識別號有效地映射到積體電路102.1-102.n 。
可選地，測試處理器2608可以基於其相應的測量訊號度量2658.1-2658.k 之間的關係將唯一識別號的位置重複地(iteratively)插入半導體晶圓100中的積體電路102.1-102.n 中。例如，如果分配給第一唯一識別號的第一組座標中的第一座標大於分配給第二唯一識別號的第二組座標中的第一座標，那麼與提供有第二唯一識別號的積體電路102.1-102.n 相比，提供有第一唯一識別號的積體電路102.1-102.n 更靠近第一接收天線2602.1。作為另一個實例，如果第一組座標中的第一座標小於分配給第三唯一識別號的第三組座標中的第一座標，則與提供有第三唯一識別號的積體電路102.1-102.n 相比，提供有第一唯一識別號的積體電路102.1-102.n 更遠離第一接收天線2602.1。
測試處理器2608可以向操作介面模組261提供測試 結果列表2660。測試結果列表2660可以指出積體電路102.1-102.n 中的至少一個是否如預期進行操作，以及可選地，它們在半導體晶圓104中的位置，可以指出積體電路102.1-102.n 中的至少一個是否意外進行操作，以及可選地，它們在半導體晶圓104中的位置，或其任意組合。可選地，測試處理器2608可以將測試結果列表2660存儲在內部記憶體中。在另一種替代中，測試結果列表2660可以包括所有積體電路102.1-102.n 預期進行操作的第一指示和/或積體電路102.1-102.n 中的至少一個意外進行操作的第二指示。
操作介面模組2610可以進一步對測試結果列表2660進行處理，以便在圖形用戶介面上顯示。例如，操作介面模組2610可以在視頻監控器上顯示測試結果列表2660，以供終端用戶解讀。可選地，操作介面模組2610可以向終端用戶提供測試結果列表2660。例如，操作介面模組2610可以將測試結果列表2660記錄在數位記錄媒體上。在另一種替代中，操作介面模組2610可以對測試結果列表2660進行存儲，以供終端用戶在將來恢復。
操作介面模組2610另外觀察來自終端用戶的啟動自主測試操作的指示，從而操作介面模組向測試處理器2608發送啟動自主測試操作2662以啟動自主測試操作。在啟動自主測試操作之前，終端用戶還可以指定要執行的第二組指令和/或供第二組指令使用的第二組參數。可選地，測試處理器2608可以從內部記憶體載入第二組指令和/或第二組參數。操作介面模組2610向測試處理器2608提供第二組指令和/或第二組參數，作為啟動自主測試操作2662的一部分。
發射模組2612通過啟動自主測試操作2664從所述測 試處理器2608接收啟動自主測試操作2662。發射模組2612對啟動自主測試操作2664進行編碼、調制和/或上變頻以通過發射天線2614向半導體晶圓100提供啟動測試操作訊號2666。在實施方式中，發射模組2612向半導體晶圓100中的所有積體電路102.1-102.n 無線發送啟動測試操作訊號2666。然而，該實例不是限制性的，相關領域的技術人員同樣將會明白，在不背離本發明的精神和範圍的情況下，可以將啟動測試操作訊號2666發送給半導體晶圓100中的少數積體電路102.1-102.n 。啟動測試操作訊號2666表示啟動測試操作訊號2550的實施方式。
2011年2月11日提交的申請號為13/025,657的美國專利申請對無線自動測試設備2600進行了進一步的描述，其全部內容結合于此作為參考。
圖27顯示本發明實施方式的實現為無線自動測試設備的一部分的接收天線的框圖。無線積體電路測試環境2700包括可以被配置為執行自主測試操作以驗證其操作的半導體晶圓中的積體電路。所述積體電路包括在各個位置用於在自主測試操作之前、期間和/或之後傳遞各種訊號的耦接元件。無線自動測試設備包括被構造和配置為被動觀察這些訊號而在自主測試操作中沒有任何實質性中斷的至少一個耦接天線，在自主測試操作中沒有任何實質性的中斷。無線積體電路測試環境2700包括半導體晶圓2702以及無線自動測試設備2710。無線積體電路測試環境2700可以表示無線積體電路測試環境2500的實施方式。
如分解圖22710中所示，半導體晶圓2702包括形成在半導體基底2706上的積體電路2704.1-2704.n 。積體電路2704.1-2704.n 包括用於在自主測試操作之前、期間和/或之後傳遞各訊號的耦接元件2708.1-2708.n 。例如，在不背離 本發明的精神和範圍的情況下，在全部積體電路2704.1-2704.n 中，耦接元件2708.1-2708.n 可以用於傳遞各種類比訊號、數位訊號、功率訊號和/或對相關領域的技術人員來說顯而易見的任何其他合適的電訊號。在不背離本發明的精神和範圍的情況下，耦接元件2708.1-2708.n 可以利用積體電路2704.1-2704.n 中的一個或多個導線和/或跡線，諸如類比訊號線、數位訊號線、功率訊號線和/或對相關領域的技術人員來說顯而易見的可以傳遞電訊號的任何其他合適的導電元件來實現。相關領域的技術人員同樣將會明白，在不背離本發明的精神和範圍的情況下，耦接元件2708.1-2708.n 的每一個可以包括耦接至相應積體電路2704.1-2704.n 中的各位置的一個以上的耦接元件。半導體晶圓2702可以表示半導體晶圓100的實施方式。
無線自動測試設備2710與無線自動測試設備2502有著許多基本上相似的特點；因此，下面僅對無線自動測試設備2502和無線自動測試設備2710之間的不同之處進行更詳細的討論。
無線自動測試設備2712耦接於至少一個耦接元件2714。耦接元件2714在自主測試操作之前、期間和/或之後被動觀察或探查在積體電路2704.1-2704.n 中的位置，而在自主測試操作中沒有任何實質性的中斷。耦接元件2714被構造和配置為距離耦接元件2708.1-2708.n 約為距離d 以近端耦接至耦接元件2708.1-2708.n 。例如，在不背離本發明的精神和範圍的情況下，耦接元件2714可以被動觀察通過電感和/或電容耦接穿過耦接元件2708.1-2708.n 的各類比訊號、數位訊號、功率訊號和/或對相關領域的技術人員來說顯而易見的任何其他合適的電訊號。
無線自動測試設備2710可以選擇性地啟動和/或停用 積體電路2704.1-2704.n 中的每一個以被動觀察在啟動的積體電路2704.1-2704.n 中的位置。例如，耦接元件2714可以啟動意外操作的第一組的一個或多個積體電路2704.1-2704.n 以及預期操作的第二組的停用的一個或多個積體電路2704.1-2704.n 。耦接元件2714可以被動觀察在第一組的一個或多個積體電路2704.1-2704.n 中的位置以確定在意外進行操作的積體電路中的位置。
如分解圖2716中所示，耦接元件2714包括被構造和配置為形成矩陣的子耦接元件2718.1-2718.m 。在不背離本發明的精神和範圍的情況下，子耦接元件2718.1-2718.m 可以利用一個或多個導線和/或跡線和/或其他合適的設備，或對相關領域的技術人員來說顯而易見的可以用於近端耦接電磁波的設備。子耦接元件2718.1-2718.m 可以彼此相同和/或不同。如圖27所示的子耦接元件2718.1-2718.m 的結構和配置僅是實施例。相關領域的技術人員同樣將會明白，在不背離本發明的精神和範圍的情況下，子耦接元件2718.1-2718.m 可以不同地被構造和配置在耦接元件2714中。
子耦接元件2718.1-2718.m 通過為耦接元件2714提供分集(diversity)而使該耦接元件2714近端耦接至耦接元件2708.1-2708.n 的可能性大大地提高。例如，至少兩個耦接元件2718.1-2718.m 彼此物理地(physically)分開以便為耦接元件2714提供空間分集。作為另一個實例，至少兩個耦接元件2718.1-2718.m 可以被表徵為具有不同的輻射方向圖以為耦接元件2714提供分集。作為另一個實例，至少兩個耦接元件2718.1-2718.m 可以被表徵為具有不同的極化，例如垂直極化，以為耦接元件2714提供極化分集。作為再一個實施方式，至少兩個耦接元件2718.1-2718.m 可以包括前述特點的任意組合，以為耦接元件2714提供空間分集、方向圖分集和/或極化分集。
在不背離本發明的精神和範圍的情況下，就像用於處理的無線自動測試設備2710所觀察到的那樣，耦接元件2714提供各種類比訊號、數位訊號、功率訊號和/或對相關領域的技術人員來說顯而易見的任何其他合適的電訊號。例如，在不背離本發明的精神和範圍的情況下，無線自動測試設備2710可以確定耦接元件2714所觀察到的各訊號的各訊號度量，例如，中值電壓和/或電流位準、平均電壓和/或電流位準、暫態電壓和/或電流位準、均方根電壓和/或電流位準、中值功率、平均功率、暫態功率、均方根功率、頻率、相位和/或對相關領域的技術人員來說顯而易見的任何其他訊號度量。
結論
應理解，具體實施方式部分(而不是摘要部分)旨在解釋申請專利範圍。摘要部分可以對本發明的一個或多個(但並不是全部實施方式)實施方式進行闡述，因此，並非旨在以任何方式對本發明和所附申請專利範圍進行限制。
上文在顯示實現指定功能及其關係的功能構件的幫助下對本發明進行了描述。為了便於描述，本文任意限定了功能構件的範圍。只要指定功能及其關係能夠適當被執行就可以限定替代範圍。
對相關領域的技術人員來說顯而易見的是，在不背離本發明的精神和範圍的情況下，在本發明中，可以對形式和細節進行各種改變。因此，本發明不應限於上述實施方式中的任何一個，而僅根據以下申請專利範圍及其等同替換進行限定。
100‧‧‧半導體晶圓
102.1‧‧‧積體電路
102.2‧‧‧積體電路
102.n ‧‧‧積體電路
104‧‧‧半導體基底
200‧‧‧積體電路
202.1‧‧‧功能模組
202.2‧‧‧功能模組
202.i‧‧‧功能模組
204‧‧‧半導體基底
206‧‧‧通信通道
250.1‧‧‧通信訊號
250.2‧‧‧通信訊號
300‧‧‧積體電路
302.1‧‧‧功能模組
302.2‧‧‧功能模組
302.i‧‧‧功能模組
304‧‧‧半導體基底
306‧‧‧通信通道
350.1‧‧‧通信訊號
350.2‧‧‧通信訊號
350.i‧‧‧通信訊號
352.1‧‧‧通信訊號
352.2‧‧‧通信訊號
400‧‧‧功能模組
402‧‧‧半導體基底
404‧‧‧電子電路
406‧‧‧收發模組
408‧‧‧接收模組
410‧‧‧發射模組
412‧‧‧天線介面
414‧‧‧天線
450‧‧‧通信訊號
452‧‧‧通信訊號
454‧‧‧通信訊號
456 458‧‧‧通信訊號
460‧‧‧通信訊號
462‧‧‧通信訊號
500‧‧‧積體電路
502.1‧‧‧可用製造層
502.n‧‧‧第一組可用製造層
504.1‧‧‧可用製造層
504.t‧‧‧第二組可用製造層
506.1‧‧‧絕緣層
506.n‧‧‧絕緣層
506.p‧‧‧絕緣層
508.1‧‧‧功能模組
508.d‧‧‧功能模組
510‧‧‧整合波導
512.1‧‧‧第一導電元件
512.2‧‧‧第二導電元件
600‧‧‧整合波導
602‧‧‧第一導電元件
604‧‧‧第二導電元件
606.1‧‧‧靜態相位開口部
606.s‧‧‧靜態相位開口部
608‧‧‧行
610‧‧‧列
612‧‧‧空腔區域
L1‧‧‧第一長度
L2‧‧‧第二長度
H2‧‧‧第二高度
H1‧‧‧第一高度
W1‧‧‧第一寬度
W2‧‧‧第二寬度
700‧‧‧導電元件
702.1‧‧‧靜態相位開口部
702.2‧‧‧靜態相位開口部
702.3‧‧‧靜態相位開口部
702.4‧‧‧靜態相位開口部
l‧‧‧長度
w‧‧‧寬度
a‧‧‧距離
b‧‧‧距離
800‧‧‧導電元件
802.1‧‧‧輻射元件
802.d‧‧‧輻射元件
804.1‧‧‧功能模組
804.d‧‧‧功能模組
806.1‧‧‧非導電區域
806.d‧‧‧非導電區域
h‧‧‧高度
d‧‧‧間隔距離
900‧‧‧整合波導
902‧‧‧第一導電元件
904‧‧‧第二導電元件
906.1‧‧‧靜態相位開口部
906.2‧‧‧靜態相位開口部
906.z‧‧‧靜態相位開口部
908.1‧‧‧輻射元件
908.d‧‧‧輻射元件
910‧‧‧第一端
912‧‧‧第二端
950‧‧‧空腔波
952‧‧‧通信訊號
1000‧‧‧整合波導
1050‧‧‧通信訊號
1052‧‧‧空腔波
1100‧‧‧積體電路
508.2‧‧‧功能模組
1106‧‧‧整合波導
1110.1‧‧‧第一導電元件
1200‧‧‧整合波導
1202‧‧‧第一導電元件
1204.1‧‧‧動態相位開口部
1204.t‧‧‧動態相位開口部
1208‧‧‧第一列
1210‧‧‧第二列
1302‧‧‧導電元件
1304‧‧‧壓電致動器
1306‧‧‧致動器控制模組
1308‧‧‧壓電元件
1310‧‧‧導電貼片
1312‧‧‧動態相位開口部
1314‧‧‧第一位置
1316‧‧‧第二位置
1402‧‧‧導電元件
1404‧‧‧動態相位開口部
1406‧‧‧懸臂開關
1408‧‧‧電極
1410‧‧‧懸臂
1414‧‧‧第一位置
1416‧‧‧第二位置
1500‧‧‧倒裝晶片封裝件
1502.1‧‧‧製造層
1502.n‧‧‧製造層
1504.1‧‧‧絕緣層
1504.n‧‧‧絕緣層
1506‧‧‧製造層
1508‧‧‧積體電路介面
1600‧‧‧倒裝晶片封裝件
1604.1‧‧‧製造層
1604.n‧‧‧製造層
1606‧‧‧絕緣層
1606.1‧‧‧絕緣層
1606.n‧‧‧絕緣層
1608‧‧‧積體電路介面
1610‧‧‧製造層
1700‧‧‧積體電路
1702‧‧‧基底
1704‧‧‧第一倒裝晶片封裝件
1706‧‧‧第二倒裝晶片封裝件
1708.1‧‧‧製造層
1708.s‧‧‧製造層
1710.1‧‧‧絕緣層
1710.(s-1)‧‧‧絕緣層
1712.1‧‧‧互連
1712.k‧‧‧互連
1714‧‧‧互連
1716.1‧‧‧互連
1716.b‧‧‧互連
1718‧‧‧傳輸線
1800‧‧‧積體電路
1804‧‧‧第一倒裝晶片封裝件
1806.1‧‧‧互連
1806.b‧‧‧互連
1808.1‧‧‧傳輸線
1808.p‧‧‧傳輸線
1900‧‧‧積體電路
1904‧‧‧第一倒裝晶片封裝件
1906‧‧‧互連
1908‧‧‧傳輸線
2000‧‧‧垂直配置
2002.1‧‧‧功能模組
2002.h‧‧‧功能模組
2100‧‧‧積體電路
2102‧‧‧整合波導
2104‧‧‧第一導電元件
2106‧‧‧第二導電元件
2108 2110.1 2110.s‧‧‧空腔區域
2200‧‧‧垂直配置
2204‧‧‧導電元件
2202.1‧‧‧導電元件
2202.h‧‧‧導電元件
2300‧‧‧積體電路
2302‧‧‧垂直配置
2304‧‧‧第一導電元件
2306 2308‧‧‧第二導電元件
2310‧‧‧整合波導
d‧‧‧距離
2400‧‧‧多晶片模組
2404‧‧‧積體電路載體
2004.1.r‧‧‧積體電路
2402.1-2402.r‧‧‧積體電路
2500‧‧‧無線積體電路測試環境
2502‧‧‧無線自動測試設備
2550‧‧‧啟動測試操作訊號
2552.1‧‧‧無線傳輸測試操作結果
2552.2‧‧‧無線傳輸測試操作結果
2552.n‧‧‧無線傳輸測試操作結果
2554‧‧‧通信通道
2600‧‧‧無線自動測試設備
2602.1‧‧‧接收天線
2602.2‧‧‧接收天線
2602.i‧‧‧接收天線
2604‧‧‧接收模組
2606‧‧‧測量模組
2608‧‧‧測試處理器
2610‧‧‧操作介面模組
2612‧‧‧發射模組
2614‧‧‧發射天線
2652.1‧‧‧測試操作結果
2652.2‧‧‧測試操作結果
2652.i‧‧‧測試操作結果
2654.1‧‧‧測試操作結果
2654.2‧‧‧測試操作結果
2654.i‧‧‧測試操作結果
2656.1‧‧‧測試結果
2656.2‧‧‧測試結果
2656.k‧‧‧測試結果
2658.1‧‧‧訊號度量
2658.2‧‧‧訊號度量
2658.k‧‧‧訊號度量
2660‧‧‧測試結果列表
2662‧‧‧自主測試操作
2664‧‧‧自主測試操作
2666‧‧‧試操作訊號
2700‧‧‧無線積體電路測試環境
2702‧‧‧半導體晶圓
2704.1‧‧‧積體電路
2704.2‧‧‧積體電路
2704.n‧‧‧積體電路
2706‧‧‧半導體基底
2708.1‧‧‧耦接元件
2708.2‧‧‧耦接元件
2708.n‧‧‧耦接元件
2710‧‧‧無線自動測試設備
2712‧‧‧無線自動測試設備
2714‧‧‧耦接元件
2716‧‧‧分解圖
2718.1‧‧‧子耦接元件
2718.2‧‧‧子耦接元件
2718.m‧‧‧子耦接元件
圖1本發明實施方式的半導體晶圓的示意圖。
圖2本發明實施方式的形成在半導體基底上的積體電路的第一框圖。
圖3本發明實施方式的形成在半導體晶圓上的積體電路的第二框圖。
圖4本發明實施方式的可以實現為積體電路的一部分的功能模組的框圖。
圖5本發明實施方式的積體電路的第一實施例結構和配置。
圖6本發明實施方式的實現為積體電路的第一結構和配置的一部分的第一整合波導。
圖7本發明實施方式的可以用於整合波導的第一導電元件。
圖8本發明實施方式的可以用於第一整合波導的第二導電元件。
圖9本發明實施方式的第一整合波導的發送(transmit)操作模式。
圖10本發明實施方式的第一整合波導的接收操作模式。
圖11本發明實施方式的積體電路的第二實施例結構和配置。
圖12本發明實施方式的實現為積體電路的第二實施例結構和配置的一部分的第二整合波導。
圖13A本發明實施方式的可以用於對第二整合波導的運行特徵進行動態配置的第一機電設備的第一實施例結構。
圖13B本發明實施方式的第一機電設備的第二實施例配置。
圖14A本發明實施方式的可以用於對第二整合波導的運行特徵進行動態配置的第二機電設備的第一實施例結構。
圖14B本發明實施方式的第二機電設備的第二實施例結構。
圖15本發明實施方式的積體電路的功能模組的倒裝晶片結構。
圖16本發明實施方式的實現為積體電路的一部分的整合波導的倒裝晶片結構。
圖17本發明實施方式的積體電路的第三實施例結構和配置。
圖18本發明實施方式的積體電路的第四實施例結構和配置。
圖19本發明實施方式的積體電路的第五實施例結構和配置。
圖20本發明實施方式的積體電路的一個或多個功能模組的第一實施例結構和配置。
圖21本發明實施方式的積體電路的第六實施例結構和配置。
圖22本發明實施方式的積體電路的一個或多個功能模組的第二實施例結構和配置。
圖23本發明實施方式的積體電路的第七實施例結構和配置。
圖24本發明實施方式的多晶片模組(MCM)。
圖25本發明實施方式的無線積體電路測試環境的示意圖。
圖26本發明實施方式的在無線積體電路測試環境中實現的無線自動測試設備的示意圖。
圖27本發明實施方式的實現為無線自動測試設備的一部 分的接收天線的框圖。
200‧‧‧積體電路
202.1‧‧‧功能模組
202.2‧‧‧功能模組
202.i‧‧‧功能模組
204‧‧‧半導體基底
206‧‧‧通信通道
250.1‧‧‧通信訊號
250.2‧‧‧通信訊號

Claims (10)

  1. 一種積體電路，包括：第一倒裝晶片封裝件，所述第一倒裝晶片封裝件包括形成在第一半導體基底的可用製造層上的功能模組；第二倒裝晶片封裝件，所述第二倒裝晶片封裝件包括形成在第二半導體基底的可用製造層上的整合波導；以及基底，被構造為在所述第一倒裝晶片封裝件和所述第二倒裝晶片封裝件之間提供互連以使所述第一倒裝晶片封裝件和所述第二倒裝晶片封裝件通信耦接。
  2. 如申請專利範圍第1項所述的積體電路，其中，所述第一倒裝晶片封裝件包括：第一多個晶片襯墊，包括多個焊接凸塊，被構造為通過使所述多個焊接凸塊熔化而耦接至形成在所述基底上的第二多個晶片襯墊。
  3. 如申請專利範圍第1項所述的積體電路，其中，所述第二倒裝晶片封裝件包括：第一多個晶片襯墊，包括多個焊接凸塊，被構造為通過使所述多個焊接凸塊熔化而耦接至形成在所述基底上的第二多個晶片襯墊。
  4. 如申請專利範圍第1項所述的積體電路，其中，所述基底選自由半導體基底和印刷電路基底組成的組。
  5. 如申請專利範圍第1項所述的積體電路，其中，所述基底包括：傳輸線，被構造為使所述第一倒裝晶片封裝件和所述第二倒裝晶片封裝件通信耦接。
  6. 如申請專利範圍第1項所述的積體電路，其中，所述基底被構造為向所述第一倒裝晶片封裝件和所述第二倒裝晶片封裝件提供功率訊號。
  7. 如申請專利範圍第1項所述的積體電路，其中，所述第一倒裝晶片封裝件包括：傳輸線，被構造為從耦接至所述積體電路的另一個電路接收功率訊號；以及第一多個晶片襯墊，包括多個焊接凸塊，被構造為通過使所述多個焊接凸塊熔化而耦接至形成在其他電路上的第二多個晶片襯墊。
  8. 如申請專利範圍第1項所述的積體電路，其中，所述第一倒裝晶片封裝件包括：傳輸線，被構造為使所述第二倒裝晶片封裝件與耦接至所述積體電路的另一個電路通信耦接；以及第一多個晶片襯墊，包括多個焊接凸塊，被構造為通過使所述多個焊接凸塊熔化而耦接至形成在另一個電路上的第二多個晶片襯墊。
  9. 如申請專利範圍第1項所述的積體電路，其中，所述整合波導包括：第一導電元件，形成在所述第二半導體基底的多個製造層中的第一可用製造層上；以及第二導電元件，形成在所述多個製造層中的第二可用製造層上。
  10. 如申請專利範圍第1項所述的積體電路，其中，所述基底包括：多個可用製造層，與多個絕緣層相互交叉，互連在所述多個可用製造層和所述多個絕緣層之間佈線以使所述第一倒裝晶片封裝件和所述第二倒裝晶片封裝件通信耦接。
TW101131861A 2011-09-29 2012-08-31 整合波導的半導體封裝件積體電路 TWI478315B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/248,673 US8508029B2 (en) 2011-09-29 2011-09-29 Semiconductor package including an integrated waveguide

Publications (2)

Publication Number Publication Date
TW201314862A TW201314862A (zh) 2013-04-01
TWI478315B true TWI478315B (zh) 2015-03-21

Family

ID=46798950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131861A TWI478315B (zh) 2011-09-29 2012-08-31 整合波導的半導體封裝件積體電路

Country Status (6)

Country Link
US (2) US8508029B2 (zh)
EP (1) EP2575170B1 (zh)
KR (1) KR101355060B1 (zh)
CN (2) CN202996830U (zh)
HK (1) HK1180110A1 (zh)
TW (1) TWI478315B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753552B (zh) * 2020-02-27 2022-01-21 台灣積體電路製造股份有限公司 半導體器件及其製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570420B2 (en) 2011-09-29 2017-02-14 Broadcom Corporation Wireless communicating among vertically arranged integrated circuits (ICs) in a semiconductor package
US9075105B2 (en) 2011-09-29 2015-07-07 Broadcom Corporation Passive probing of various locations in a wireless enabled integrated circuit (IC)
US8670638B2 (en) 2011-09-29 2014-03-11 Broadcom Corporation Signal distribution and radiation in a wireless enabled integrated circuit (IC) using a leaky waveguide
US9318785B2 (en) 2011-09-29 2016-04-19 Broadcom Corporation Apparatus for reconfiguring an integrated waveguide
US8508029B2 (en) * 2011-09-29 2013-08-13 Broadcom Corporation Semiconductor package including an integrated waveguide
US20160249084A1 (en) * 2015-02-25 2016-08-25 Yahoo! Inc. Managing ad campaigns via mobile devices
US10393772B2 (en) * 2016-02-04 2019-08-27 Advantest Corporation Wave interface assembly for automatic test equipment for semiconductor testing
CN111697301A (zh) * 2020-07-16 2020-09-22 盛纬伦(深圳)通信技术有限公司 一种基于脊波导的无介质板宽带毫米波芯片封装结构
CN113193347B (zh) * 2021-04-14 2022-05-03 电子科技大学 基于人工电磁结构和腔体奇模激励的双波束背腔式天线
US11862557B2 (en) 2021-09-23 2024-01-02 Apple Inc. Selectable monolithic or external scalable die-to-die interconnection system methodology

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1991428A (zh) * 2005-12-23 2007-07-04 国际商业机器公司 光电板及其制造方法
US7733265B2 (en) * 2008-04-04 2010-06-08 Toyota Motor Engineering & Manufacturing North America, Inc. Three dimensional integrated automotive radars and methods of manufacturing the same
US7791167B1 (en) * 2008-02-27 2010-09-07 Broadcom Corporation Inductively coupled integrated circuit and methods for use therewith

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568107A (en) * 1995-05-01 1996-10-22 Apple Computer, Inc. Transmission line having impedance set by reference plane fenestration
US5760478A (en) * 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits
US6049639A (en) * 1997-12-19 2000-04-11 Intel Corporation Method and apparatus providing optical input/output through the back side of an integrated circuit die
US6090636A (en) * 1998-02-26 2000-07-18 Micron Technology, Inc. Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same
JP3473516B2 (ja) * 1999-09-20 2003-12-08 日本電気株式会社 半導体集積回路
US6624508B2 (en) * 2000-01-03 2003-09-23 Sophia Wireless, Inc. High frequency, low cost package for semiconductor devices
US6353264B1 (en) * 2000-07-18 2002-03-05 Trw Inc. Pseudomonolithic wafer scale module
EP1187206B1 (fr) * 2000-09-05 2009-12-09 Nxp B.V. Dispositif intégré de protection électromagnétique
US6624444B1 (en) * 2002-03-28 2003-09-23 Intel Corporation Electrical-optical package with capacitor DC shunts and associated methods
JP3848210B2 (ja) * 2002-05-29 2006-11-22 キヤノン株式会社 電子回路基板
US7653272B2 (en) * 2002-09-19 2010-01-26 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Highly parallel optical communication system with intracard and intercard communications
GB0224724D0 (en) * 2002-10-23 2002-12-04 Plasma Antennas Ltd An electromagnetic switch
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP2005064362A (ja) * 2003-08-19 2005-03-10 Nec Electronics Corp 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
US7005371B2 (en) * 2004-04-29 2006-02-28 International Business Machines Corporation Method of forming suspended transmission line structures in back end of line processing
JP2006053662A (ja) * 2004-08-10 2006-02-23 Matsushita Electric Ind Co Ltd 多重プロセッサ
JP4197668B2 (ja) * 2004-08-17 2008-12-17 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
JP4626490B2 (ja) * 2005-11-07 2011-02-09 ソニー株式会社 回路装置
JP4394147B2 (ja) * 2006-02-06 2010-01-06 三菱電機株式会社 高周波モジュール
US7974587B2 (en) * 2006-12-30 2011-07-05 Broadcom Corporation Local wireless communications within a device
US8222079B2 (en) * 2007-09-28 2012-07-17 International Business Machines Corporation Semiconductor device and method of making semiconductor device
US8679861B2 (en) * 2007-11-29 2014-03-25 International Business Machines Corporation Semiconductor chip repair by stacking of a base semiconductor chip and a repair semiconductor chip
US8415777B2 (en) * 2008-02-29 2013-04-09 Broadcom Corporation Integrated circuit with millimeter wave and inductive coupling and methods for use therewith
US8450846B2 (en) * 2008-06-19 2013-05-28 Broadcom Corporation Method and system for communicating via flip-chip die and package waveguides
US8508422B2 (en) * 2009-06-09 2013-08-13 Broadcom Corporation Method and system for converting RF power to DC power utilizing a leaky wave antenna
US8422967B2 (en) * 2009-06-09 2013-04-16 Broadcom Corporation Method and system for amplitude modulation utilizing a leaky wave antenna
JP2011100989A (ja) * 2009-10-09 2011-05-19 Renesas Electronics Corp 半導体装置
US8267583B2 (en) 2009-10-19 2012-09-18 Oracle America, Inc. Three-dimensional macro-chip including optical interconnects
US8508029B2 (en) * 2011-09-29 2013-08-13 Broadcom Corporation Semiconductor package including an integrated waveguide

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1991428A (zh) * 2005-12-23 2007-07-04 国际商业机器公司 光电板及其制造方法
US7791167B1 (en) * 2008-02-27 2010-09-07 Broadcom Corporation Inductively coupled integrated circuit and methods for use therewith
US7733265B2 (en) * 2008-04-04 2010-06-08 Toyota Motor Engineering & Manufacturing North America, Inc. Three dimensional integrated automotive radars and methods of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753552B (zh) * 2020-02-27 2022-01-21 台灣積體電路製造股份有限公司 半導體器件及其製造方法

Also Published As

Publication number Publication date
US20140027903A1 (en) 2014-01-30
CN103035626A (zh) 2013-04-10
CN103035626B (zh) 2015-11-11
US20130082379A1 (en) 2013-04-04
KR101355060B1 (ko) 2014-01-24
KR20130035218A (ko) 2013-04-08
HK1180110A1 (zh) 2013-10-11
TW201314862A (zh) 2013-04-01
CN202996830U (zh) 2013-06-12
US8508029B2 (en) 2013-08-13
EP2575170A2 (en) 2013-04-03
EP2575170B1 (en) 2018-02-21
EP2575170A3 (en) 2013-10-16

Similar Documents

Publication Publication Date Title
TWI478315B (zh) 整合波導的半導體封裝件積體電路
US9318785B2 (en) Apparatus for reconfiguring an integrated waveguide
US8670638B2 (en) Signal distribution and radiation in a wireless enabled integrated circuit (IC) using a leaky waveguide
TWI468048B (zh) 半導體封裝件中垂直配置的積體電路及其所形成的多晶片模組
US10366969B2 (en) Integrated electronic device with transceiving antenna and magnetic interconnection
US10861842B2 (en) Electronic system having increased coupling by using horizontal and vertical communication channels
TW201316478A (zh) 具有多個功能模組的積體電路
KR101774518B1 (ko) 광학적으로 연결되는 디바이스들 및 장치들, 그리고 이와 관련된 방법 및 머신-판독가능 저장 매체
US20150276856A1 (en) Passive probing of various locations in a wireless enabled integrated circuit (ic)