CN103035622B - 包括功率噪声降低的电压生成电路的半导体芯片封装件 - Google Patents

包括功率噪声降低的电压生成电路的半导体芯片封装件 Download PDF

Info

Publication number
CN103035622B
CN103035622B CN201210380798.8A CN201210380798A CN103035622B CN 103035622 B CN103035622 B CN 103035622B CN 201210380798 A CN201210380798 A CN 201210380798A CN 103035622 B CN103035622 B CN 103035622B
Authority
CN
China
Prior art keywords
voltage
chip package
semiconductor chip
connection terminal
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210380798.8A
Other languages
English (en)
Other versions
CN103035622A (zh
Inventor
姜善远
金致旭
禹贤贞
黄祥俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103035622A publication Critical patent/CN103035622A/zh
Application granted granted Critical
Publication of CN103035622B publication Critical patent/CN103035622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

提供一种包括功率噪声降低的电压生成电路的半导体芯片封装件。所述半导体芯片封装件消除和最小化从半导体芯片封装件中的电压生成电路产生的功率噪声，所述半导体芯片封装件包括：集成电路芯片，具有电压生成电路和连接端子，其中，所述电压生成电路接收外部电压以生成用于内部电路的电源电压，所述连接端子连接到所述电压生成电路的输出节点；安装基底，包括电连接到所述连接端子以降低电源电压的功率噪声的噪声消除器，所述安装基底用于安装所述集成电路芯片以将所述集成电路芯片封装为半导体芯片封装件。

Description

包括功率噪声降低的电压生成电路的半导体芯片封装件
本申请要求于2011年10月10日提交的第10-2011-0103018号韩国专利申请的优先权，该申请的全部内容通过引用包含于此。
技术领域
本发明总体构思在这里涉及一种去除集成电路芯片中的功率噪声的设备，更具体地讲，涉及一种降低电路中的功率噪声的半导体芯片封装件，所述电路接收外部电源电压以提供用于内部电路的电源电压。
背景技术
包括诸如动态随机存取存储器(以下称为DRAM)的半导体存储器的集成电路芯片在被封装之后通过从外部电源接收电源来进行操作。通过外部电压源端子施加的外部电压的电平可根据外部环境或集成电路芯片操作时产生的功率噪声而改变。然而，难以在需要时自由地改变外部电压的电平。
集成电路芯片可包括诸如内部电压转换器(IVC)的电压生成电路，以将外部电压转换为用于集成电路芯片内部的电源电压。
IVC可使电压适合于半导体器件。即使当外部电压改变时，IVC也可以通过负反馈来保持内部电压。如果使用IVC，则半导体器件的操作参数可以被控制。
诸如IVC的电压生成电路可应对具有各种电源电压的产品，并且可降低功耗。然而，IVC难以应对由于连接到电压生成电路的内部电路的高速化而引起的功率噪声。
发明内容
本发明总体构思提供一种半导体芯片封装件，当一电路从外部源接收电源电压以提供用于内部电路的电压时，所述半导体芯片封装件降低所述电路中的功率噪声。本发明总体构思的实施例提供一种半导体芯片封装件，所述半导体芯片封装件包括：集成电路芯片，包括电压生成电路和连接端子，其中，所述电压生成电路接收外部电压以生成用于内部电路的电源电压，所述连接端子连接到所述电压生成电路的输出节点；安装基底，包括电连接到所述连接端子以降低电源电压的功率噪声的噪声消除器，并且用于安装所述集成电路芯片以将所述集成电路芯片封装为半导体芯片封装件。
本发明总体构思的另外的特点和效用将在以下描述中被部分地阐明，并且部分地通过描述将是明显的，或者可通过实施本发明总体构思而被了解。
可通过提供一种半导体芯片封装件来基本上实现本发明构思的上述和/或其他特点和效用，所述半导体芯片封装件包括：集成电路芯片，包括接收外部电压以分配外部电压的外部电压源电路；电压生成电路，接收由所述外部电压源电路分配的外部电压以生成用于内部电路的电源电压；第一连接端子和第二连接端子，其中，所述第一连接端子连接到所述外部电压源电路的输入节点，所述第二连接端子连接到所述电压生成电路的输出端子；安装基底，包括连接到所述第一连接端子以降低外部电压的功率噪声的第一噪声消除器和连接到所述第二连接端子以降低电源电压的功率噪声的第二噪声消除器，并且用于安装所述集成电路芯片以将所述集成电路芯片封装为半导体芯片封装件。
可通过提供一种电子设备来基本上实现本发明构思的上述和/或其他特点和效用，所述电子设备包括：接口单元，从外部电源接收外部电压；半导体芯片封装件；控制单元，控制所述半导体芯片封装件处理所述电子设备的与半导体芯片封装件的数据关联的功能，其中，所述半导体芯片封装件可包括：集成电路芯片，包括电压生成电路和连接端子，其中，所述电压生成电路从外部电源接收外部电压以生成用于内部电路的电源电压，所述连接端子连接到所述电压生成电路的输出节点；安装基底，包括电连接到所述连接端子以降低电源电压的功率噪声的噪声消除器，并且用于安装所述集成电路芯片以将所述集成电路芯片封装为半导体芯片封装件。
所述噪声消除器可形成在所述集成电路芯片的外部，并且可降低从外部电源提供的外部电压的功率噪声。
所述控制单元可控制输入单元发送用户命令，并且控制所述接口单元从外部装置接收音频和视频图像数据。
所述噪声消除器可以使所述输入单元在外部电压和电源电压的功率噪声降低的情况下输入用户命令，并且使所述接口单元在外部电压和电源电压的功率噪声降低的情况下从外部装置接收音频和视频图像数据。
所述电子设备还可包括：功能单元，处理用户命令以及音频和视频图像数据，并且控制单元可控制显示单元在外部电压和电源电压的功率噪声降低的情况下显示音频和视频图像数据。
附图说明
通过以下结合附图对实施例的描述，本发明总体构思的这些和/或其他特点和效用将变得清楚和更容易理解，其中：
图1是本发明总体构思的实施例的半导体芯片封装件的电路连接图；
图2是图1的电路连接图；
图3是示出图1的半导体芯片封装件的剖面结构的示图；
图4是示出图3的半导体芯片封装件的功能电路图；
图5是在图3的半导体芯片封装件中的解耦电容器和集成电路芯片的电路之间的电连接的电路图示；
图6是图5的等效电路连接图；
图7是图5中示出的IVC的详细电路；
图8是示出图7的电压波形的曲线图；
图9是示出根据本发明总体构思的实施例的易失性存储器件的封装结构的剖面图；
图10是示出根据本发明总体构思的实施例的非易失性存储器件的封装结构的剖面图；
图11是示出根据本发明总体构思的实施例的电子设备的电路图。
具体实施方式
以下将参照附图更全面地描述本发明总体构思的实施例，在附图中示出本发明的实施例。然而，本发明总体构思可以以许多不同形式来实施，并且不应该被解释为限于这里阐述的实施例。相反，提供这些实施例以使本公开是彻底的和完整的，并且向本领域的技术人员全面地传达本发明总体构思的范围。在附图中，为了清晰，可夸大层和区域的大小和相对大小。相同的标号始终表示相同的元件。
将理解的是，当元件被称为“连接”或“结合”到另一元件时，元件可直接连接或结合到另一元件，或者可存在中间元件。
图1是根据本发明总体构思的实施例的半导体芯片封装件的电路连接图。参照图1，半导体芯片封装件包括集成电路芯片200和安装基底100。
集成电路芯片200包括电压生成电路230和连接端子232，电压生成电路230接收外部电压以生成用于内部电路250的电源电压，连接端子232连接到电压生成电路230的电源电压的输出节点ND1。
安装基底100包括电连接到连接端子232以降低电源电压的功率噪声的噪声消除器120，并且还安装集成电路芯片200以将集成电路芯片200封装为半导体芯片封装件。
在集成电路芯片200是诸如DRAM的半导体存储器件的情况下，集成电路芯片200可包括存储单元阵列、核心电路和外围电路。
电压生成电路230是用于生成外围电路或存储单元阵列的内部电压的内部电压转换器(IVC)。电压生成电路230可以是生成高于外部电压的高电压VPP的高电压生成电路，或者可以是用于生成反馈偏置电压的反馈偏置电压生成电路。
噪声消除器120可以是用于消除功率噪声的作为解耦器件的解耦电容器。
解耦器件可以形成在安装基底100的上部、内部、下部或侧部。解耦器件可具有暴露到安装基底100的外部的部分。解耦器件不会从安装基底100的外部被看到。
解耦电容器可以通过引线键合或倒装芯片键合连接到连接端子232。
解耦电容器可以通过使用表面安装技术(SMT)安装方法或嵌入式安装方法安装到安装基底100上。解耦器件可以是薄膜型电容器或硅电容器。
如图1所示，如果电压生成电路230通过线L1接收外部电压(EVCC)，然后通过输出线L10输出用于内部电路250的电源电压(例如，IVCC)，则内部电路250通过连接到输出节点ND1的线L11接收内部电压(IVCC)。如果负载通过电压生成电路230的操作或内部电路250的高速操作而改变，则功率噪声被产生，并且输出节点ND1受到产生的功率噪声的影响。
功率噪声通过经由线L12连接到输出节点ND1的焊盘在连接端子232被产生。在本发明构思的实施例中，通过经由互连线I2将连接端子232电连接到噪声消除器120，来消除或最小化电压生成电路230的功率噪声。通过线L13连接到电压生成电路230的连接端子234可用作接地焊盘，并且可通过接地互连线I4连接到噪声消除器120。
噪声消除器120形成在位于集成电路芯片200外部的安装基底100上。因此，由于噪声消除器120可形成为具有比位于集成电路芯片200内部的噪声消除器相对高的容量，因此其结果是可以更好地去除功率噪声。作为噪声消除器的解耦电容器可安装在系统基底上、半导体封装件的安装基底上或集成电路芯片的内部。如果解耦电容器位于集成电路芯片的内部，则效率相对较好，但是电容器的容量由于集成电路芯片的有限面积而相当低。因此，使用在芯片封装件的安装基底100上形成解耦电容器的方法。
在该方法中，在集成电路芯片中的电压生成电路230中产生的功率噪声通过噪声消除器120被有效地消除或最小化。在图1的方案被应用于诸如DRAM的半导体存储器件的内部电压转换器(IVC)的情况下，电压生成电路230的电源和地的波动被抑制，从而内部电路250可接收消除了功率噪声的更可靠的内部电压。因此，诸如DRAM的半导体存储器件对于功率噪声的免疫力被提高，从而数据存取操作的可靠性也被提高。
图2是图1的修改的实施例的电路连接图。
参照图2，与图1的噪声消除器120对应的解耦器件121形成在绝缘区域300中。绝缘区域可以是形成在集成电路芯片200上部的区域。绝缘区域300还可以是形成在图1的安装基底100上的区域。
如果IVC231通过线L1接收外部电压EVCC，以通过输出线L10输出用于内部电路250的电源电压IVCC，则内部电路250通过连接到输出节点ND1的线L11接收内部电压。如果功率噪声由IVC231或内部电路250产生，则输出节点ND1受到产生的功率噪声的影响。
与图1中示出的实施例相似，在诸如通过线L12连接到输出节点ND1的焊盘的连接端子232中产生功率噪声。在本发明构思的一些实施例中，通过经由互连线I2将连接端子232电连接到解耦器件121，来消除或最小化IVC231的功率噪声。连接到IVC231的连接端子234可用作接地焊盘，并且可通过接地互连线I4连接到解耦器件121。
在图2的半导体芯片封装件的结构中，在集成电路芯片的IVC231或高电压生成器中产生的功率噪声可通过形成在绝缘区域300中的解耦器件121被有效地消除或最小化。
图3是示出图1的半导体芯片封装件的剖面结构的示图。
参照图3，集成电路芯片200形成在安装基底100的上部上。可用于消除功率噪声的解耦器件C1和C2形成在安装基底100的上部上，并且可连接到集成电路芯片200中的电压生成电路230。
可用于消除功率噪声的解耦器件C3和C4形成在安装基底100的下部上，并且可连接到成电路芯片200中的电压生成电路230。
可用于消除功率噪声的解耦器件C5和C6形成在安装基底100的内部，并且可连接到成电路芯片200中的电压生成电路230。
可用于消除功率噪声的解耦器件C7和C8形成在安装基底100的侧部上，并且可连接到成电路芯片200中的电压生成电路230。
半导体芯片封装件可具有形成在安装基底100上的接触凸块B1至B6，以电接触诸如控制器或微处理器的外部器件。
在图3中，从集成电路芯片200的内部产生的功率噪声可通过解耦器件C1至C8中的至少一个被有效地消除或最小化。
图4是图3的半导体芯片封装件的功能电路图。
参照图4，第一解耦电容器123和第二解耦电容器121是形成在安装基底100上的噪声消除器。外部电压源电路(EVSC)210、内部电压转换器(IVC)231、数据输出缓冲器241、外围电路252和单元阵列电路254形成在集成电路芯片200中。
外部电压源电路(EVSC)210接收并分配外部电压EVCC。
IVC231通过外部电压源电路(EVSC)210接收外部电压EVCC，以生成用于内部电路250的电源电压。
外围电路252和单元阵列电路254包括在内部电路250中。外围电路252从IVC231接收外围内部电压VINTP。单元阵列电路254从IVC231接收阵列内部电压VINTA。
数据输出缓冲器241输出存储在存储单元中的数据，并且可通过外部电压源电路(EVSC)210接收外部电压EVCC。
从外部电压源电路210产生的功率噪声通过第一解耦电容器123被消除或最小化。此外，来自IVC231的功率噪声通过第二解耦电容器121被消除或最小化。
图5是在图3的半导体芯片封装件中的解耦电容器和集成电路芯片的电路之间的电连接的电路图示。
参照图5，外部电压源电路210从外部电源接收外部电压EVCC。因此，外部电压EVCC被施加在连接到外部电压源电路210的输入端子的焊盘236和238之间。
内部电压转换器(IVC)231通过线L1从外部电压源电路210接收外部电压EVCC，以生成用于内部电路250的电源电压。内部电压IVCC被施加在连接到内部电压转换器231的输出端子的焊盘232和234之间。内部电压IVCC可以是外围内部电压VINTP或阵列内部电压VINTA。
从外部电压源电路210产生的功率噪声可通过形成在安装基底100上并且电连接到焊盘236和238的第一解耦电容器123被消除或最小化。
从内部电压转换器231产生的功率噪声可通过形成在安装基底100上并且电连接到焊盘232和234的第二解耦电容器121被消除或最小化。
由于第一解耦电容器123和第二解耦电容器121不是形成在集成电路芯片200中，而是直接形成在安装基底100上，因此其结果是噪声去除性能优良。
图6是图5的等效电路连接图。
在图6中，连接在负载端子P1和P2之间的解耦电容器DC对应于图5中的第二解耦电容器121。连接在外部电源和负载端子P1之间的电阻器R1和R2可以是寄生电阻器，或者是可在必要时插入的电阻器。以如图6的结构形成的RC滤波器消除功率噪声。
图7是图5中示出的IVC的详细电路。
参照图7，示出IVC231可以以电流镜类型被形成。IVC231还可通过p-型MOS晶体管MP1、MP2和MP3、n-型MOS晶体管MN1和MN2以及电阻器R1来实现。
在图7中，如果参考电压Vref被施加到n-型MOS晶体管MN1的栅极，并且外部电压EVCC被施加到p型MOS晶体管MP1、MP2和MP3的源极，则在p-型MOS晶体管MP3的漏极生成内部电压IVCC。通过图8中示出的曲线图显示内部电压IVCC的波形。内部电压IVCC的电平可以等于或小于外部电压EVCC。图7的IVC仅是可用于本发明构思的实施例的各种不同类型的内部电压转换器的示例。
图8是示出图7中示出的外部电压EVCC和IVC电路的内部电压VINT的波形的曲线图。
在曲线图中，横轴表示时间，纵轴表示电压。从IVC231生成的内部电压VINT的功率噪声通过形成在安装基底100上的解耦电容器121被消除或最小化。因此，从IVC231生成的内部电压VINT以稳定状态被提供给内部电路250。
图9是示出应用本发明构思的易失性存储器件的封装结构的剖面图。图10是示出应用本发明构思的非易失性存储器件的封装结构的剖面图。
参照图9，易失性存储芯片封装件500包括安装基底100、诸如DRAM的易失性存储芯片200和保护层300。
形成在安装基底100上的解耦电容器121有效地消除或降低位于易失性存储芯片200内部的电压生成电路的功率噪声。其结果是，可提高易失性存储芯片200的操作可靠性。
易失性存储芯片封装件500可以是这样的封装件，诸如PoP(层叠封装件)、球栅阵列(BGA)、芯片级封装件(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装件(PDIP)、裸片格栅封装(die in waffle pack)、裸片级晶片形式(die in wafer form)、板上芯片(COB)、陶瓷双列直插式封装件(CERDIP)、塑料方形扁平封装(公制)(MQFP)、薄型方形扁平封装(TQEP)、小外形封装(SOIC)、窄间距小外形封装件(SSOP)、薄型小外形封装(TSOP)、薄型方形扁平封装(TQEP)、系统级封装件(SIP)、多芯片封装件(MCP)、晶片级制造封装件(WFP)和晶片级加工的堆叠式封装件(WSP)。
参照图10，非易失性存储芯片封装件510包括安装基底100、非易失性存储芯片220和保护层300。
形成在安装基底100上的解耦电容器121和123有效地消除或降低位于非易失性存储芯片220内部的电压生成电路的功率噪声。其结果是，可提高非易失性存储芯片220的操作可靠性。
非易失性存储器可以是EEPROM、闪存、MRAM、自旋转移矩MRAM、导电桥接RAM、FeRAM、称作OUM的PRAM、电阻性RAM、纳米管PRAM、聚合物RAM、纳米浮栅存储器、全息存储器、分子电子存储器件或绝缘体电阻改变存储器。
以这种方式，当解耦电容器连接到集成电路芯片的外部时，集成电路芯片可有效地应对功率噪声和电压下降。
图11是示出根据本发明构思的实施例的电子设备1100的电路图。
电子设备1100可包括(但不限于)计算系统、蜂窝电话、膝上型/台式计算机或能够从存储和显示音频和/或视频图像数据的外部装置接收音频和/或视频图像数据的任何其他装置等。
参照图11，电子设备1100包括电源单元1110、半导体芯片封装件1120、功能单元1125、控制单元1130、显示单元1135、输入单元1140、接口单元1150，其中，接口单元1150通过有线或无线通信从位于电子设备1100外部的外部装置1160接收音频和视频数据。
半导体芯片封装件1120通过电源单元1110接收外部电压，以生成用于半导体芯片封装件1120的电源电压。半导体芯片封装件1120可以是图1至图10中示出的半导体芯片封装件。半导体芯片封装件1120可具有用于存储数据的存储单元，电子设备可将数据存储在半导体芯片封装件1120中或者从半导体芯片封装件1120读取数据，从而数据可被处理以执行电子设备1100的功能。
噪声消除器1124连接到电源单元1110以降低外部电压的功率噪声，并且还连接到半导体芯片封装件1120以降低内部电压的功率噪声。噪声消除器1124形成在半导体芯片封装件1120的外部，从而以比形成在半导体芯片封装件1120内部的噪声消除器高的效率消除或最小化来自外部电压和电源电压的功率噪声。噪声消除器1124可以使电子设备1100的输入单元1140在外部电压和电源电压的功率噪声降低的情况下输入用户命令，并且可以使接口单元1150在外部电压和电源电压的功率噪声降低的情况下从外部装置1160接收音频和视频图像数据。
接口单元1150接收通过半导体芯片封装件1120生成的功率噪声水平降低的电源电压，并且还从诸如移动电话、台式计算机或电视机等的外部装置1160接收音频和/或视频图像数据。此外，接口单元1150将接收的音频和/或视频图像数据发送到控制单元1130。控制单元1130还可接收电子设备1100的用户通过输入单元1140输入的用户命令，并且/或者从半导体芯片封装件1120的存储器接收数据，以执行电子设备1100的功能。输入单元1140可以由(但不限于)计算机或移动电话上的键盘或者电视显示器或电视遥控器上的多个频道号等来表现。输入单元1140和显示单元1135可形成为单个单元(例如，触摸板)，以显示图像并输入用户命令或用户输入数据。
功能单元1125可用作在控制单元1130中处理与半导体芯片封装件1120相关的数据和/或处理音频和/或视频图像数据的处理单元，以允许控制单元1130将音频和/或视频图像数据发送到显示单元1135。功能单元可安装在半导体芯片封装件1120中以执行其功能。
控制单元1130可将通过功能单元1125处理的音频和/或视频图像数据发送到显示单元1135，以允许显示单元1135在外部电压和电源电压的功率噪声降低的情况下显示电子设备1100的音频和视频图像数据。
在图11中描述的示例性实施例中，从外部电压和电源电压产生的功率噪声通过位于半导体芯片封装件1120外部的噪声消除器1124被有效地消除或最小化。因此，显示单元1135可以在外部电压和电源电压的功率噪声降低的情况下显示从外部装置1160接收的音频和视频图像数据。
根据本发明构思的实施例，从集成电路芯片中的电压生成电路产生的功率噪声通过形成在安装基底上的噪声消除器被有效地消除或最小化。在本发明构思被应用于诸如DRAM的半导体存储器件的内部电压转换器的情况下，内部电路可接收更可靠的内部电压。因此，可以提高对于半导体存储器件的数据存取操作的可靠性。
以上公开的主题将被考虑为说明性的，而非限制性的，权利要求旨在覆盖落入本发明构思的真实精神和范围内的所有这样的修改、增强和其他实施例。虽然已经显示和描述了本发明总体构思的一些特征和效用，但是本领域技术人员将理解的是，在不脱离本发明总体构思的原理和精神的情况下，可以对这些实施例进行改变，本发明总体构思的范围由权利要求及其等同物限定。

Claims (18)

1.一种半导体芯片封装件，包括：
集成电路芯片，包括电压生成电路和连接端子，其中，所述电压生成电路接收外部电压以生成用于内部电路的高于外部电压的电源电压，所述连接端子连接到所述电压生成电路的输出节点；
安装基底，包括电连接到所述连接端子以降低集成电路芯片中生成的电源电压的功率噪声的噪声消除器，并且用于安装所述集成电路芯片以将所述集成电路芯片封装为半导体芯片封装件。
2.如权利要求1所述的半导体芯片封装件，其中，所述电压生成电路是生成用于外围电路或单元阵列的电源电压的内部电压转换器。
3.如权利要求1所述的半导体芯片封装件，其中，所述噪声消除器是用于消除功率噪声的解耦器件。
4.如权利要求3所述的半导体芯片封装件，其中，所述解耦器件是形成在所述安装基底的上部上的解耦电容器。
5.如权利要求3所述的半导体芯片封装件，其中，所述解耦器件是形成在所述安装基底的内部的解耦电容器。
6.如权利要求3所述的半导体芯片封装件，其中，所述解耦器件是形成在所述安装基底的下部上的解耦电容器。
7.如权利要求4所述的半导体芯片封装件，其中，所述解耦电容器通过使用引线键合连接到所述连接端子。
8.如权利要求4所述的半导体芯片封装件，其中，所述解耦电容器通过使用倒装芯片键合连接到所述连接端子。
9.如权利要求3所述的半导体芯片封装件，其中，所述解耦器件通过使用SMT安装方法或嵌入式安装方法被安装。
10.如权利要求3所述的半导体芯片封装件，其中，所述解耦器件是薄膜型电容器或硅电容器。
11.一种半导体芯片封装件，包括：
集成电路芯片，包括接收外部电压以分配外部电压的外部电压源电路；
反馈偏置电压生成电路，接收由所述外部电压源电路分配的外部电压，以生成用于内部电路的反馈偏置电源电压；
第一连接端子和第二连接端子，其中，所述第一连接端子连接到所述外部电压源电路的输入节点，所述第二连接端子连接到所述反馈偏置电压生成电路的输出端子；
安装基底，包括连接到所述第一连接端子以降低外部电压的功率噪声的第一噪声消除器和连接到所述第二连接端子以降低反馈偏置电源电压的功率噪声的第二噪声消除器，并且用于安装所述集成电路芯片以将所述集成电路芯片封装为半导体芯片封装件。
12.如权利要求11所述的半导体芯片封装件，其中，所述反馈偏置电压生成电路是生成半导体存储器的外围电路或存储单元阵列所需的内部电压的内部电压转换器。
13.如权利要求11所述的半导体芯片封装件，其中，所述第一噪声消除器是形成在安装基底内部或外部的第一解耦电容器，所述第二噪声消除器是形成在安装基底内部或外部的第二解耦电容器。
14.一种电子设备，包括：
接口单元，从外部源接收外部电压；
半导体芯片封装件；
控制单元，控制所述半导体芯片封装件处理所述电子设备的与半导体芯片封装件的数据关联的功能，
其中，所述半导体芯片封装件包括：
集成电路芯片，包括电压生成电路和连接端子，其中，所述电压生成电路从外部源接收外部电压以生成用于内部电路的高于外部电压的电源电压，所述连接端子连接到所述电压生成电路的输出节点；
安装基底，包括电连接到所述连接端子以降低集成电路芯片中生成的电源电压的功率噪声的噪声消除器，并且用于安装所述集成电路芯片以将所述集成电路芯片封装为半导体芯片封装件。
15.如权利要求14所述的电子设备，其中，所述噪声消除器形成在所述集成电路芯片的外部，并且降低从外部源提供的外部电压的功率噪声。
16.如权利要求15所述的电子设备，其中，所述控制单元控制输入单元发送用户命令，并且控制所述接口单元从外部装置接收音频和视频图像数据。
17.如权利要求16所述的电子设备，其中，所述噪声消除器使所述输入单元在外部电压和电源电压的功率噪声降低的情况下输入用户命令，并且使所述接口单元在外部电压和电源电压的功率噪声降低的情况下从外部装置接收音频和视频图像数据。
18.如权利要求17所述的电子设备，还包括：
功能单元，处理用户命令以及音频和视频图像数据，并且控制单元控制显示单元在外部电压和电源电压的功率噪声降低的情况下显示音频和视频图像数据。
CN201210380798.8A 2011-10-10 2012-10-10 包括功率噪声降低的电压生成电路的半导体芯片封装件 Active CN103035622B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110103018A KR20130038582A (ko) 2011-10-10 2011-10-10 파워 노이즈가 줄어든 전압 발생회로를 구비한 반도체 칩 패키지
KR10-2011-0103018 2011-10-10

Publications (2)

Publication Number Publication Date
CN103035622A CN103035622A (zh) 2013-04-10
CN103035622B true CN103035622B (zh) 2017-05-31

Family

ID=48022368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210380798.8A Active CN103035622B (zh) 2011-10-10 2012-10-10 包括功率噪声降低的电压生成电路的半导体芯片封装件

Country Status (4)

Country Link
US (1) US8933747B2 (zh)
JP (1) JP2013084339A (zh)
KR (1) KR20130038582A (zh)
CN (1) CN103035622B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014204855A (ja) * 2013-04-12 2014-10-30 株式会社ユニバーサルエンターテインメント 遊技機
JP2014204856A (ja) * 2013-04-12 2014-10-30 株式会社ユニバーサルエンターテインメント 遊技機
JP2014204858A (ja) * 2013-04-12 2014-10-30 株式会社ユニバーサルエンターテインメント 遊技機
JP2014204852A (ja) * 2013-04-12 2014-10-30 株式会社ユニバーサルエンターテインメント 遊技機
JP2014204859A (ja) * 2013-04-12 2014-10-30 株式会社ユニバーサルエンターテインメント 遊技機
SG11201704301RA (en) * 2014-12-24 2017-07-28 Intel Corp Integrated passive components in a stacked integrated circuit package
KR102280433B1 (ko) * 2015-09-23 2021-07-22 삼성전자주식회사 전력 공급 회로 및 이를 포함하는 저장 장치
KR102528314B1 (ko) * 2016-10-17 2023-05-03 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2021085675A (ja) * 2019-11-25 2021-06-03 株式会社リコー 磁場計測装置
US11309014B2 (en) * 2020-01-21 2022-04-19 Samsung Electronics Co., Ltd. Memory device transmitting small swing data signal and operation method thereof
JP7377181B2 (ja) 2020-09-11 2023-11-09 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1710665A (zh) * 2004-06-18 2005-12-21 三星电子株式会社 共用的去耦电容
EP2498161A1 (en) * 2011-03-07 2012-09-12 Dialog Semiconductor GmbH Power efficient generation of bland gap referenced supply rail, voltage and current references, and method for dynamic control.

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4027438B2 (ja) * 1995-05-25 2007-12-26 三菱電機株式会社 半導体装置
JP2000164808A (ja) * 1998-11-26 2000-06-16 Nec Corp 半導体装置
KR20010005095A (ko) 1999-06-30 2001-01-15 김영환 독립적인 전원을 갖는 반도체메모리장치의 지연고정루프
JP3902909B2 (ja) * 2000-07-19 2007-04-11 沖電気工業株式会社 低消費電力型ダイナミックランダムアクセスメモリ
KR100349682B1 (ko) * 2000-07-31 2002-08-24 주식회사 하이닉스반도체 기준전압드라이버를 구비한 동기식 메모리 장치
US7221206B2 (en) * 2004-03-18 2007-05-22 Denso Corporation Integrated circuit device having clock signal output circuit
JP4576862B2 (ja) * 2004-03-22 2010-11-10 株式会社デンソー 集積回路装置
JP4795670B2 (ja) * 2004-06-18 2011-10-19 三星電子株式会社 共有ディカップリングキャパシタンス
JP2006019596A (ja) * 2004-07-02 2006-01-19 Sony Corp 半導体装置およびその製造方法
JP4666342B2 (ja) * 2004-07-26 2011-04-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100592787B1 (ko) 2004-11-09 2006-06-26 삼성전자주식회사 링 형태의 실리콘 디커플링 커패시터를 가지는 집적회로칩 패키지
US7212043B2 (en) * 2005-03-11 2007-05-01 Broadcom Corporation Line regulator with high bandwidth (BW) and high power supply rejection ration (PSRR) and wide range of output current
JP4908091B2 (ja) * 2006-07-25 2012-04-04 ローム株式会社 半導体装置
JP4885635B2 (ja) 2006-07-25 2012-02-29 ローム株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1710665A (zh) * 2004-06-18 2005-12-21 三星电子株式会社 共用的去耦电容
EP2498161A1 (en) * 2011-03-07 2012-09-12 Dialog Semiconductor GmbH Power efficient generation of bland gap referenced supply rail, voltage and current references, and method for dynamic control.

Also Published As

Publication number Publication date
US8933747B2 (en) 2015-01-13
US20130088289A1 (en) 2013-04-11
JP2013084339A (ja) 2013-05-09
CN103035622A (zh) 2013-04-10
KR20130038582A (ko) 2013-04-18

Similar Documents

Publication Publication Date Title
CN103035622B (zh) 包括功率噪声降低的电压生成电路的半导体芯片封装件
KR101024241B1 (ko) 반도체 장치 및 그를 포함하는 반도체 패키지
US20220116717A1 (en) Hearable device comprising integrated device and wireless functionality
TWI390702B (zh) 具有內部佈線匯流排之半導體封裝
US20170243855A1 (en) Semiconductor package
US11848323B2 (en) Semiconductor devices with package-level configurability
US10128191B2 (en) Package-on-package type package including integrated circuit devices and associated passive components on different levels
CN103681573A (zh) 包括过孔结构的集成电路器件及其制造方法
US10957627B2 (en) Semiconductor packages including a bridge die
CN106971991A (zh) 堆叠的半导体器件及其制造方法
US9006902B2 (en) Semiconductor devices having through silicon vias and methods of fabricating the same
KR20150104803A (ko) 반도체 패키지
JP2005210106A (ja) 半導体装置
US20090079074A1 (en) Semiconductor device having decoupling capacitor formed on substrate where semiconductor chip is mounted
KR101978975B1 (ko) 임베디드 캐패시터를 갖는 반도체 장치
CN107787514B (zh) 半导体器件中的电感器结构
TW202147556A (zh) 半導體封裝裝置
TW200631B (zh)
US8970003B2 (en) Embedded passive integration
CN113168963A (zh) 具有分立的能量存储部件的半导体组件
KR20040071261A (ko) 비휘발성 메모리 패키지
TW200306656A (en) Providing in package power supplies for integrated circuits
US20230048277A1 (en) Semiconductor package and electronic device including the same
CN116034466A (zh) 具有集成部件和重新分布层堆叠的电子部件封装
TWI447890B (zh) 晶片封裝結構及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant