CN103022084A - 场效应晶体管及其制备方法 - Google Patents

场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN103022084A
CN103022084A CN201110285830XA CN201110285830A CN103022084A CN 103022084 A CN103022084 A CN 103022084A CN 201110285830X A CN201110285830X A CN 201110285830XA CN 201110285830 A CN201110285830 A CN 201110285830A CN 103022084 A CN103022084 A CN 103022084A
Authority
CN
China
Prior art keywords
substrate
effect transistor
field
projection
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110285830XA
Other languages
English (en)
Inventor
毕津顺
海潮和
韩郑生
罗家俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110285830XA priority Critical patent/CN103022084A/zh
Priority to US14/346,223 priority patent/US20140239385A1/en
Priority to PCT/CN2012/081749 priority patent/WO2013041044A1/zh
Publication of CN103022084A publication Critical patent/CN103022084A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种场效应晶体管及其制备方法。该场效应晶体管包括：衬底；源极和漏极，其中之一形成于衬底上表面的凸起之上，另一个形成于凸起的侧下部的衬底中且其上表面与衬底的上表面齐平；栅极，形成于凸起与衬底上表面交接的位置处；栅极氧化层，形成于栅极与凸起之间、以及栅极与衬底的上表面之间。本发明提供的场效应晶体管为垂直结构，源极位于凸起的顶部，而漏极位于衬底中，源极和漏极不在同一平面内，因此，场效应晶体管的面积能够得到明显减小，从而提高集成电路的集成度，降低了成本。

Description

场效应晶体管及其制备方法
技术领域
本发明涉及微电子行业元器件制备技术领域，尤其涉及一种场效应晶体管及其制备方法。
背景技术
场效应晶体管是组成集成电路的基础工作器件，在微电子领域具有十分广泛的应用。
图1为现有技术中场效应晶体管的一种结构示意图。如图1所示，场效应晶体管包括衬底101，在衬底101内形成有阱区102，在阱区102对应的有源区分别设置有栅极G、漏极D、源极S和轻掺杂漏极注入LDD(Light Doped Drain)区104，栅极G与衬底101之间设置有栅极氧化层103，多晶硅栅极G的两侧设置有侧壁氧化层105。当栅极G具有一定电压时，栅极G下的衬底就会积聚一定用于导电的载流子，使源极S和漏极D形成导电通路，形成导电通路后，在漏极D和源极S之间的电压作用下，将产生漏极电流。由图1可知，现有技术中，场效应晶体管为平面结构，即源极S和漏极D处于相同的平面。
随着微电子科学与技术的发展，对器件的集成度要求也越来越高，如何有效提高集成电路的集成度，以保证集成电路的性能是个需要解决的问题。
发明内容
(一)要解决的技术问题
为解决上述的一个或多个问题，本发明提供了一种场效应晶体管及其制备方法，以在保证集成电路的性能的前提下，提高集成电路的集成度。
(二)技术方案
根据本发明的一个方面，提供了一种场效应晶体管。该场效应晶体管包括：衬底；源极和漏极，其中之一形成于衬底上表面的凸起之上，另一个形成于凸起的侧下部的衬底中且其上表面与衬底的上表面齐平；栅极，形成于凸起与衬底上表面交接的位置处；栅极氧化层，形成于栅极与凸起之间、以及栅极与衬底的上表面之间。
优选地，本发明场效应晶体管中，衬底中进一步形成有阱区，漏极或源极形成于阱区中。
优选地，本发明场效应晶体管中，在衬底中、栅极与衬底的上表面之间的栅极氧化层之下，还形成有与源极或漏极相连接的轻掺杂漏极注入区。
优选地，本发明场效应晶体管中，源极形成于衬底上表面的凸起之上；漏极形成于凸起的侧下部的衬底中且其上表面与衬底的上表面齐平；在凸起的两侧对称形成有漏极，或在凸起的一侧形成有漏极。
优选地，本发明场效应晶体管中，衬底为硅基衬底或锗基衬底，栅极为多晶硅栅极。
优选地，本发明场效应晶体管中，衬底为n型掺杂或p型掺杂。
根据本发明的另一个方面，还提供了一种场效应晶体管的制备方法。该方法包括：步骤A，通过构图工艺在衬底上形成凸起；步骤B，在预设栅极与凸起之间、以及预设栅极与衬底的上表面之间形成栅极氧化层；步骤C，在凸起与形成有凸起的衬底的上表面交接的位置处的栅极氧化层上形成栅极；步骤D，在凸起之上形成场效应晶体管的源极或漏极中的其中之一；步骤E，在衬底中、凸起的侧下部的衬底中形成场效应晶体管的漏极或源极中的另外一个，其上表面与衬底的上表面齐平。
(三)有益效果
本发明场效应晶体管及其制备方法具有以下有益效果：
(1)本发明提供的场效应晶体管为垂直结构，源极位于凸起的顶部，而漏极位于衬底中，源极和漏极不在同一平面内，因此，场效应晶体管的面积能够得到明显减小，集成电路的集成度可提高一倍左右，实现相同功能的电路芯片面积可以减小一倍左右，从而显著降低了成本；
(2)本发明提供的场效应晶体管中，栅极和源极沿垂直方向，漏极沿水平方向，能够有效减小漏端峰值电场，抑制漏致势垒降低效应，抗穿通能力更强，减小热载流子效应，有效的提高场效应晶体管的可靠性。
附图说明
图1为现有技术场效应晶体管的结构示意图；
图2为本发明实施例场效应晶体管的结构示意图；
图3为本发明另一实施例场效应晶体管的结构示意图；
图4为本发明实施例场效应晶体管制备方法的流程图；
图5为本发明另一实施例场效应晶体管制备方法的流程图；
图6为与图5所述的流程图各步骤对应的工艺效果图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于所述值。
在本发明的一个示例性实施例中，提供了一种场效应晶体管。图2为本发明实施例场效应晶体管的结构示意图。如图2所示，本实施例包括：衬底101，衬底101的上表面具有凸起100；凸起100之上形成有源极S；在衬底101中、凸起100的侧下部的衬底中形成有漏极D，且漏极D的上表面与衬底上表面平齐；凸起100与衬底101的上表面交接的位置处，形成有栅极G；栅极G与凸起100之间、以及栅极G与衬底101的上表面之间形成有栅极氧化层103。
本实施例中，当栅极G具有一定电压时，凸起100中源极S下方的区域，以及衬底101中凸起100下方的区域就会积聚一定用于导电的载流子，使得源极S和漏极D形成导电通路。形成导电通路后，在漏极D和源极S之间的电压作用下，将产生漏极电流，从而实现场效应晶体管的导通。
本实施例的场效应晶体管为垂直结构，即：源极S位于凸起100的顶部，而漏极D位于衬底中，源极S和漏极D不在同一平面内，因此，本实施例的场效应晶体管的面积能够得到明显减小，将本实施例应用于集成电路时，集成度可提高一倍左右，即实现相同功能的电路芯片面积可以减小一倍左右，因此，还显著降低了成本。
另外，由于在本实施例的场效应晶体管结构中，栅极G和源极S沿垂直方向，漏极D沿水平方向，能够有效减小漏端峰值电场，抑制漏致势垒降低效应，抗穿通能力更强，减小热载流子效应，有效的提高场效应晶体管的可靠性。
可选的，本实施例的场效应晶体管，衬底101中形成有阱区102，漏极D形成在阱区102中。当然，本发明不限于此，在本发明的其他实施例中，漏极D可直接形成于衬底101中。
可选的，本实施例的场效应晶体管，还包括轻掺杂漏极注入(LightlyDoped Drain，简称LDD)区104，位于衬底101中、栅极G与衬底101的上表面之间的栅极氧化层103之下的位置处，与漏极D相连接。LDD区通常存在于亚微米的场效应晶体管器件中，主要用于减小场效应晶体管器件的热载流子效应和提高器件的耐压性能。在本发明的另一个实施例中，可不包括LDD区。
其中，如图2所示，本实施例中，漏极D相对于凸起100对称设置，即：漏极S对称形成在衬底101中凸起100的两侧的位置处。可以理解的是，本发明不限于此，如图3所示，在本发明的另一实施例中，漏极D形成在衬底101中凸起100的一侧的位置处。
具体的，本实施例中，衬底101为硅基衬底，当然，也可为其他材料，例如锗；且，衬底101可以为n型掺杂，也可为p型掺杂，栅极G为多晶硅栅极。
具体的，当本实施例为n沟道场效应晶体管时，阱区102为p型掺杂区，源极S和漏极D为n型重掺杂区，LDD区104为n型轻掺杂区。当本实施例为p沟道场效应晶体管时，阱区102为n型掺杂区，源极S和漏极D为p型重掺杂区，LDD区104为p型轻掺杂区。
另外，需要说明的是，本发明实施例提供的场效应晶体管，源极S和漏极D是对称的，可以互换使用，并不影响场效应晶体管的正常工作。
相应的，本发明的实施例还提供了一种场效应晶体管的制备方法，用于制备本发明实施例提供的场效应晶体管，如图4所示，包括下列步骤：
步骤S402，通过构图工艺在衬底上形成凸起。
其中，构图工艺包括光刻、刻蚀、剥离等工艺中的至少一种。
步骤S404，在所述凸起与形成有所述凸起的衬底的上表面交接的位置处形成栅极，在所述栅极与所述凸起之间、以及所述栅极与所述衬底的上表面之间形成栅极氧化层。
步骤S406，进行源漏注入，在所述凸起之上形成所述场效应晶体管的源极，在所述衬底中、所述凸起的侧部处形成所述场效应晶体管的漏极。
本领域的技术人员可以理解的是，上述步骤只是本发明实施例提供的场效应晶体管的制备方法中的一部分工艺流程，本发明实施例中的制作方法还包括形成接触孔、形成金属电极和钝化等其他工艺步骤。
为了本领域的技术人员更好的理解本发明的技术方案，下面以在集成电路中制备图2所示的场效应晶体管的制备方法为例，对本发明的技术方案进行进一步的详细描述。当然，本实施例只为了描述本发明，但不限于本发明。
结合图5和图6所示，其中，图6示出了与图5所示的流程图相对应的工艺效果流程图，本实施例的场效应晶体管的制备方法包括以下步骤：
步骤S502，提供一硅衬底。
具体的，硅衬底可以n型掺杂或者p型掺杂，电阻率为1-20欧姆·厘米，晶向为(100)。
步骤S504，通过掺杂在所述衬底上形成阱区。
步骤S506，制备用于电路器件隔离的隔离氧化物，通过隔离氧化物定义出有源区。
其中，所述衬底上除隔离氧化物之外的区域均为有源区，场效应晶体管将形成于有源区的区域范围内。
本步骤中，具体的，可利用有源区版光刻保护住有源区，之后通过局部氧化隔离工艺(Local Oxidation of Silicon，简称LOCOS)或浅槽隔离工艺(Shallow Trench Isolation，简称STI)制备隔离氧化物。
步骤S508，进行构图工艺，通过所述构图工艺在衬底上形成凸起。
具体的，使用源极版光刻，保护住场效应晶体管的源极位置，采用氯基气体对衬底进行干法刻蚀硅，刻蚀深度为100nm-500nm，从而在衬底上形成凸起。
步骤S510，在形成有凸起的衬底上生长牺牲氧化物层。
具体的，本步骤可以采用湿氧氧化技术或干氧氧化技术，所生长的牺牲氧化物层的厚度约为5nm-20nm。
步骤S512，进行阈值电压调节注入。
本步骤中，具体的，如果所制备的场效应晶体管伟n沟道场效应晶体管时，注入杂质为硼，能量范围在10keV(千电子伏特)-200keV之间，注入剂量在1E11em-2-1E13cm-2之间；
如果所制备的场效应晶体管伟p沟道场效应晶体管时，注入杂质为磷，能量范围在10keV-200keV之间，注入剂量在1E11cm-2-1E13cm-2之间。
步骤S514，去除牺牲氧化物层。
步骤S516，沉积用于形成栅极氧化层的栅极氧化物。
具体的，栅极氧化物的厚度可在1nm-10nm之间。
步骤S518，进行轻掺杂注入，在衬底中栅极与衬底的上表面之间的栅极氧化层之下，形成LDD区。
本步骤中，具体的，如果所制备的场效应晶体管伟n沟道场效应晶体管时，注入杂质为砷，能量范围在10keV-200keV之间，注入剂量在1E13cm-2-1E15cm-2之间；
如果所制备的场效应晶体管伟p沟道场效应晶体管时，注入杂质为氟化硼，能量范围在10keV-200keV之间，注入剂量在1E13cm-2-1E15cm-2之间。
步骤S520，沉积未掺杂多晶硅层。
其中，多晶硅层厚度在50nm-200nm范围之内。
步骤S522，各向异性干法刻蚀多晶硅和栅极氧化物，在凸起与形成有凸起的衬底的上表面交接的位置处形成栅极，在栅极与凸起之间、以及栅极与形成有凸起的衬底的上表面之间形成栅极氧化层。
其中，刻蚀多晶硅时，刻蚀深度为所沉积多晶硅层厚度的1.2倍-1.5倍，刻蚀栅极氧化物时，刻蚀深度为栅氧的厚度，并且过刻蚀10％。
步骤S524，重掺杂源漏注入，在凸起的顶部形成源极，在衬底中、凸起的两侧对称形成漏极。
本步骤中，具体的，如果所制备的场效应晶体管伟n沟道场效应晶体管时，注入杂质为砷，能量范围在10keV-200keV之间，注入剂量在1E15cm-2-5E15cm-2之间；
如果所制备的场效应晶体管伟p沟道场效应晶体管时，注入杂质为氟化硼，能量范围在10keV-200keV之间，注入剂量在1E15cm-2-5E15cm-2之间。
步骤S524后，在1000℃-1050℃的温度下，对所形成的器件快速热退火，时间为5秒-10秒，以修复注入损伤，激活注入杂质。
当然可以理解的是，在快速退火之后，本实施例的制备方法还包括制作接触孔、互联和钝化等工艺，此处不再赘述。本实施例为相应场效应晶体管对应的制备方法，具有上述场效应晶体管实施例的全部有益效果，此处不再重述。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种场效应晶体管，其特征在于，包括：
衬底；
源极和漏极，其中之一形成于所述衬底上表面的凸起之上，另一个形成于所述凸起的侧下部的衬底中且其上表面与所述衬底的上表面齐平；
栅极，形成于所述凸起与所述衬底上表面交接的位置处；
栅极氧化层，形成于所述栅极与所述凸起之间、以及所述栅极与所述衬底的上表面之间。
2.根据权利要求1所述的场效应晶体管，其特征在于，所述衬底中进一步形成有阱区，所述漏极或源极形成于所述阱区中。
3.根据权利要求1所述的场效应晶体管，其特征在于，
在所述衬底中、所述栅极与所述衬底的上表面之间的栅极氧化层之下，还形成有与所述源极或漏极相连接的轻掺杂漏极注入区。
4.根据权利要求1所述的场效应晶体管，其特征在于，
所述源极形成于所述衬底上表面的凸起之上；所述漏极形成于所述凸起的侧下部的衬底中且其上表面与所述衬底的上表面齐平；
在所述凸起的两侧对称形成有所述漏极，或在所述凸起的一侧形成有所述漏极。
5.根据权利要求1至4中任一项所述的场效应晶体管，其特征在于，所述衬底为硅基衬底或锗基衬底，所述栅极为多晶硅栅极。
6.根据权利要求1至4中任一项所述的场效应晶体管，其特征在于，所述衬底为n型掺杂或p型掺杂。
7.一种场效应晶体管的制备方法，其特征在于，包括：
步骤A，通过构图工艺在衬底上形成凸起；
步骤B，在预设栅极与所述凸起之间、以及预设栅极与所述衬底的上表面之间形成栅极氧化层；
步骤C，在所述凸起与形成有所述凸起的衬底的上表面交接的位置处的栅极氧化层上形成栅极；
步骤D，在所述凸起之上形成所述场效应晶体管的源极或漏极中的其中之一；
步骤E，在所述衬底中、所述凸起的侧下部的衬底中形成所述场效应晶体管的漏极或源极中的另外一个，其上表面与所述衬底的上表面齐平。
8.根据权利要求7所述的制备方法，其特征在于，
在所述步骤A之前，该方法还包括：通过掺杂在所述衬底上形成阱区；
所述步骤E包括，在所述阱区、所述凸起的侧下部处形成所述场效应晶体管的漏极或源极。
9.根据权利要求7或8所述的制备方法，其特征在于，所述步骤B之前，所述方法还包括：
在所述衬底中、所述场效应晶体管的栅极与所述衬底的上表面之间的栅极氧化层之下，形成与所述源极或漏极相连接的轻掺杂漏极注入区。
10.根据权利要求7或8所述的制备方法，其特征在于，所述步骤E包括：
在所述衬底中、所述凸起的两侧对称形成所述场效应晶体管的漏极或源极；或
在所述衬底中、所述凸起的一侧形成所述场效应晶体管的漏极或源极。
CN201110285830XA 2011-09-23 2011-09-23 场效应晶体管及其制备方法 Pending CN103022084A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110285830XA CN103022084A (zh) 2011-09-23 2011-09-23 场效应晶体管及其制备方法
US14/346,223 US20140239385A1 (en) 2011-09-23 2012-09-21 Field effect transistor and method of manufacturing the same
PCT/CN2012/081749 WO2013041044A1 (zh) 2011-09-23 2012-09-21 场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110285830XA CN103022084A (zh) 2011-09-23 2011-09-23 场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN103022084A true CN103022084A (zh) 2013-04-03

Family

ID=47913896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110285830XA Pending CN103022084A (zh) 2011-09-23 2011-09-23 场效应晶体管及其制备方法

Country Status (3)

Country Link
US (1) US20140239385A1 (zh)
CN (1) CN103022084A (zh)
WO (1) WO2013041044A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046459A1 (en) * 2004-09-01 2006-03-02 Nirmal Ramaswamy Method of forming a layer comprising epitaxial silicon and a field effect transistor
JP2011187531A (ja) * 2010-03-05 2011-09-22 Renesas Electronics Corp 半導体記憶装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047812A (en) * 1989-02-27 1991-09-10 Motorola, Inc. Insulated gate field effect device
US5087581A (en) * 1990-10-31 1992-02-11 Texas Instruments Incorporated Method of forming vertical FET device with low gate to source overlap capacitance
KR100307531B1 (ko) * 1999-08-09 2001-11-01 김영환 모스페트 소자와 이를 이용한 메모리셀 및 그 제조 방법
TW200735222A (en) * 2006-03-15 2007-09-16 Promos Technologies Inc Multi-steps gate structure and method for preparing the same
US7759729B2 (en) * 2008-02-07 2010-07-20 International Business Machines Corporation Metal-oxide-semiconductor device including an energy filter
US8076717B2 (en) * 2009-05-20 2011-12-13 Micron Technology, Inc. Vertically-oriented semiconductor selection device for cross-point array memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046459A1 (en) * 2004-09-01 2006-03-02 Nirmal Ramaswamy Method of forming a layer comprising epitaxial silicon and a field effect transistor
JP2011187531A (ja) * 2010-03-05 2011-09-22 Renesas Electronics Corp 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
WO2013041044A1 (zh) 2013-03-28
US20140239385A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
TWI497571B (zh) 不對稱磊晶及其應用方法
CN102664165B (zh) 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法
US8294210B2 (en) High voltage channel diode
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
KR101245935B1 (ko) 반도체 소자 및 그 제조방법
CN101299438B (zh) 一种半导体结构
CN103151268B (zh) 一种垂直双扩散场效应管及其制造工艺
KR101699585B1 (ko) 고전압 반도체 소자 및 그 제조 방법
CN104701318A (zh) 半导体集成电路装置
CN102034710B (zh) 半导体器件的栅极预掺杂方法
CN106169503A (zh) 具有垂直浮动环的半导体装置及其制造方法
CN104752500B (zh) 射频ldmos器件及工艺方法
KR20140011902A (ko) 고전압 반대 주입을 갖춘 전력 트랜지스터
CN103208521B (zh) Hvmos器件及其形成方法
CN102856209A (zh) 一种横向扩散金属氧化物半导体器件的制作方法
CN102487084B (zh) Mosfet及其制造方法
US10825896B2 (en) Silicon carbide-based transistor and method for manufacturing the same
US20130026569A1 (en) Methods and apparatus related to hot carrier injection reliability improvement
CN103022084A (zh) 场效应晶体管及其制备方法
CN111834221A (zh) Ldmos和其制作方法
CN103426828A (zh) 一种基于绝缘体上硅材料的双极型高压cmos单多晶硅填充深沟道器件隔离工艺
CN103137694A (zh) 一种表面沟道场效应晶体管及其制造方法
CN102054698B (zh) 提高半导体器件阈值电压的方法
CN104752499A (zh) 射频ldmos器件及工艺方法
CN102569084B (zh) P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130403