CN103021963A - 基板以及半导体装置 - Google Patents

基板以及半导体装置 Download PDF

Info

Publication number
CN103021963A
CN103021963A CN2012103151678A CN201210315167A CN103021963A CN 103021963 A CN103021963 A CN 103021963A CN 2012103151678 A CN2012103151678 A CN 2012103151678A CN 201210315167 A CN201210315167 A CN 201210315167A CN 103021963 A CN103021963 A CN 103021963A
Authority
CN
China
Prior art keywords
substrate
zone
regional
semiconductor device
screw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103151678A
Other languages
English (en)
Inventor
三宅英太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103021963A publication Critical patent/CN103021963A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种能够缓和通过螺接而产生的形变的基板以及半导体装置。基板（11）具有：第1区域，具有相对置的第1以及第2面（11a、11b）、第2面（11b）侧是凸状，该第1区域设置在中央部；以及第2区域，位于除了中央部的周边部、且具有贯通孔。第2区域（11d）的厚度（H2）比第1区域（11c）的厚度（H1）薄。

Description

基板以及半导体装置
关联申请
本申请享受以日本专利申请2011-205707号（申请日：2011年9月21日）为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种基板以及半导体装置。
背景技术
有如下地构成的功率半导体装置：通过将装载了功率半导体芯片的内部部件接合在基板、并将基板螺接在散热器，扩散通电导致的功率半导体芯片的发热。
在这种半导体装置中，为了提高基板与散热器的密接性，基板具有向散热器侧凸状地翘曲的形状。在基板的外周部设置有用于插通螺丝的贯通孔。
基板的外周部通过散热器而浮起，因此当用螺丝紧固基板的外周部时，向下压基板的外周部而产生形变。
当通过螺接而产生的形变传递到装载了功率半导体芯片的内部部件与基板的接合部时，力向将功率半导体芯片从基板剥离的方向起作用。其结果，接合部被破坏、或者内部应力变高，产生功率半导体装置的长期可靠性下降等的问题。
发明内容
本发明提供一种能够缓和通过螺接而产生的形变的基板以及半导体装置。
根据一个实施方式，基板具备：第1区域，具有相对置的第1面以及第2面，所述第2面侧为凸状，该第1区域设置在中央部；以及第2区域，位于除了所述中央部的周边部、且具有贯通孔。所述第2区域的厚度比所述第1区域的厚度薄。
根据其它实施方式，在半导体装置中，基板具有第1区域和第2区域，该第1区域具有相对置的第1面以及第2面，所述第2面侧为凸状，该第1区域设置在中央部，该第2区域位于除了所述中央部的周边部、且具有贯通孔。所述第2区域的厚度比所述第1区域的厚度薄。包含半导体芯片的内部部件通过粘接剂载置在所述基板的所述第1区域的所述第1面。
附图说明
图1是表示与实施例1有关的基板的图。
图2是表示与实施例1有关的半导体装置的截面图。
图3是表示与实施例1有关的比较例的基板的图。
图4是表示与实施例1有关的比较例的半导体装置的截面图。
图5是对比表示与实施例1有关的基板和比较例的基板的主要部分的立体图。
图6是对比表示对与实施例1有关的基板和比较例的基板的主要部分的变形状态进行仿真的结果的立体图。
图7是表示与实施例1有关的其它的基板的立体图。
图8是表示与实施例1有关的其它的基板的截面图。
图9是表示与实施例2有关的半导体装置的截面图。
附图标记说明
11、31、51、61、71：基板；11a、11b、31a、31b、51c、51d、61a、61b、71a、71b：第1面、第2面；11c、11d、31c、31d、61c、61d、71c、71d：第1区域、第2区域；12、32、82：贯通孔；13、53：边界线；20、40、80：半导体装置；21：接合剂；22：内部部件；23、81：外壳；24：填充剂；25：螺丝；26：散热器；27、41：螺丝连结部；28a、28b、42a、42b：螺丝连结部周边；29、43：接合部；81a：底座部；81b：收纳部；81d：切口部；83：法兰盘。
具体实施方式
下面，参照附图说明本发明的实施例。
[实施例1]
参照图1以及图2说明本实施例的基板以及半导体装置。图1是表示本实施例的基板的图，图1（a）是基板的俯视图，图1（b）是沿着图1（a）的A-A线切断而向箭头方向看的截面图。
图2是本实施例的半导体装置图，图2（a）是半导体装置的截面图，图2（b）是表示半导体装置螺接在底座的状态的截面图，图2（c）是放大表示螺接在底座的半导体装置的主要部分的截面图。
首先，说明本实施例的基板。如图1所示，本实施例的基板11是具有相对置的第1面11a和第2面11b的矩形形状。
基板11具有第2面11b侧凸状地翘曲的形状。
基板11的第2面11b侧凸状地翘曲是为了利用板簧的弹性将基板11可靠地压在后述的散热器。
在基板11的第1面11a的中央部设置有第1区域11c、在除了第1面11a的中央部的周边部设置有具有贯通孔12的第2区域11d。
第1区域11c是除了半导体芯片之外还载置电极部件、陶瓷基板等的区域。向第2区域11d的贯通孔12插通用于将基板11螺接在散热器（底座）的螺丝。
基板11是矩形形状，因此第2区域11d设置在矩形的四角。当将基板11置于散热器之上时，基板11的四角通过散热器而浮起。
在本实施例中，中央部是不包含矩形的四角的区域。周边部是包含矩形的四角、且不包含中央部的区域。
第1区域11c是切开矩形的四角使得具有与矩形的一个对角线平行的短边、和与矩形的边平行的长边的八角形状的区域。
第2区域11d是切开矩形的四角使得具有与矩形的一个对角线平行的斜边的直角三角形状的区域。
基板11是导热性高的金属（铜、铝）制。第1区域11c的厚度H1例如是约3mm。第2区域11d的厚度H2设定为比第1区域11c的厚度H1小（H2<H1）。厚度H2为厚度H1的1/3~2/3左右是恰当的。
厚度H2比厚度H1薄，因此在第1区域11c与第2区域11d的边界中产生离第1面11a侧的高低差。第1区域11c与第2区域11d的边界线13是直线状，大致与矩形形状的基板11的对角线正交。
例如，通过使用具有进行配合的凸部以及凹部的一对金属模具冲压加工金属板来制作基板11。
接着，说明本实施例的半导体装置。如图2（a）所示，在本实施例的半导体装置20中，在基板11的第1面11a的第1区域11c通过接合剂21接合了内部部件22。
接合剂21例如是导电膏、树脂粘接薄片、焊锡等。内部部件22如上述那样除了半导体芯片之外还包含有电极部件、陶瓷基板等。
收纳内部部件22而向基板11的第1区域11c盖上箱型的外壳23。外壳23例如是树脂制，通过粘接剂（未图示）固定在基板11的第1区域11c。
在内部部件22与外壳23的间隙填充有填充剂24、例如环氧树脂。外壳23以及填充剂24是为了从外部环境保护内部部件22而设置的。
例如，通过设置于外壳23的小孔而向内部部件22与外壳23的间隙注入液状的环氧树脂并使其固化而获得填充剂24。
如图2（b）以及图2（c）所示，半导体装置20通过插通在贯通孔12的螺丝25压紧在散热器26。
通过用螺丝25将基板11紧固在散热器26，并校正基板11的翘曲，使基板11密接在散热器26。此时，可以在基板11与散热器26之间夹住润滑脂。
基板11的第2区域11d的厚度H2比基板11的第1区域11c的厚度H1薄（H2<H1），因此第2区域11d的刚性比第1区域11c的刚性小。
其结果，基板11除了螺丝连结部（贯通孔12以及螺丝25的头部相接触的部分）27的螺丝连结部周边（从螺丝25的头部相接触的部分至第1区域11c为止之间）28a、28b中的螺丝连结部周边28a发生变形。
如下地产生变形：例如螺丝连结部周边28a的第1面11a侧隆起，螺丝连结部周边28a的第2面11b侧从散热器26浮起。
通过螺丝连结部周边28a发生变形，充分缓和通过螺丝连结而产生的形变。螺丝连结部周边28a是第2区域11d的贯通孔12与第1区域11c之间的变形部。其结果，能够抑制形变向内部部件22与基板11的接合部29的传递。
通过螺丝连结而产生的形变不传递到接合部29，因此将内部部件22从基板11进行剥离的方向的力不起作用。因而，能够防止接合部29的破坏而维持、提高半导体装置20的长期可靠性。
接着，使用图3以及图4说明比较例的基板以及半导体装置。这里，比较例的基板是上述的厚度H1和厚度H2相等的基板。
图3是比较例的基板图，图3（a）是基板的俯视图，图3（b）是沿着图3（a）的B-B线切断而向箭头方向看的截面图。图4是示出比较例的半导体装置图，图4（a）是半导体装置的截面图，图4（b）是表示半导体装置螺接在散热器的状态的截面图，图4（c）是放大表示螺接在散热器的半导体装置的主要部分的截面图。
首先，说明比较例的基板。如图3所示，比较例的基板31是具有相对置的第1面31a和第2面31b的矩形形状。基板31具有向第2面31b侧凸状地翘曲的形状。
基板31在第1面31a的中央部设置有第1区域31c、在第1面31a的周边部设置有具有贯通孔32的第2区域31d。
第1区域31c是除了半导体芯片之外还载置电极部件、陶瓷基板等的区域。向第2区域31d的贯通孔32插通用于将基板31螺接在散热器（底座）的螺丝。
基板31是矩形形状，因此第2区域31d设置在矩形的四角。当基板31置于散热器之上时，基板31的四角从散热器浮起。
基板31的第1区域31c的厚度H1和基板31的第2区域31d的厚度H2相等（H1=H2），因此在第1区域31c与第2区域31d的边界不会产生高低差。
接着，说明比较例的半导体装置。如图4（a）所示，在比较例的半导体装置40中，在基板31的第1面31a的第1区域31c通过接合剂21接合有内部部件22。
收纳内部部件22的箱型的外壳23通过粘接剂（未图示）固定在基板31的第1区域31c。
如图3（b）以及图3（c）所示，半导体装置40通过插通在贯通孔32的螺丝25压紧在散热器26。
通过用螺丝25将基板31紧固在散热器26，并矫正基板31的翘曲，使基板31密接在散热器26。
此时，基板31的第2区域31d的厚度H2与基板31的第1区域31c的厚度H1相等，因此第2区域31d的刚性与第1区域31c的刚性相同。
其结果，基板31除了螺丝连结部41的螺丝连结部周边42a、42b中螺丝连结部周边42a几乎不变形。即使变形，其变形量也极少，比图2（c）所示的螺丝连结部周边28a的变形量少。
在变形的情况下是如下程度：例如螺丝连结部周边42a的第1面311a侧略微隆起，螺丝连结部周边42a的第2面31b侧从散热器26略微浮起。
螺丝连结部周边42a几乎不变形，因此没有充分缓和通过螺丝连结而产生的形变。螺丝连结部周边42a是第2区域31d的贯通孔32与第1区域31c之间的形变部。其结果，变得难以抑制形变向内部部件22与基板31的接合部43的传递。
当通过螺丝连结而产生的形变传递到接合部43时，力向将内部部件22从基板31进行剥离的方向起作用。因而，接合部43被破坏，产生半导体装置40的长期可靠性下降等的问题。
另一方面，在本实施例的半导体装置20中，如上述那样螺丝连结部周边28a发生变形，因此充分缓和通过螺丝连结而产生的形变，抑制形变向内部部件22与基板11的接合部29的传递。
为了明确该情况，使用图5以及图6说明对基板11以及基板31的变形状态进行仿真的结果。
仿真是根据有限元法来进行。仿真条件如下地设定。
在基板11中设为H2=H1/2，在基板31中设为H2=H1。施加负载之前的基板11、31是平坦的。将基板11、31作为悬臂梁而向第2区域11d、31d的螺丝连结部27、41施加相同的负载。
图5是对比表示负载施加前的本实施例的基板11的主要部分和负载施加前的比较例的基板31的主要部分的立体图，图5（a）是表示本实施例的基板11的主要部分的立体图，图5（b）是表示比较例的基板31的主要部分的立体图。
图6是对比表示负载施加后的本实施例的基板11的主要部分和负载施加后的比较例的基板31的主要部分的立体图，图6（a）是表示本实施例的基板11的主要部分的立体图，图6（b）是表示比较例的基板31的主要部分的立体图。
在图5以及图6中，虚线表示矩形形状的基板的对角线，被一点划线包围的区域表示螺丝连结部。在图6中，圆弧状的实线是表示变形量的等高线。从等高线引出的数值表示变形量（mm）。
首先，说明比较例的基板31。如图5（b）所示，在负载施加前基板31是平坦的。
如图6（b）所示，当施加负载时，基板31的角的前端部向下方略微翘曲。其变形量约为0.1mm左右。将从基板31的角的前端部起至变形量为0.02mm的部分为止的距离（变形长度）设为L2。
接着，说明本实施例的基板11。如图5（a）所示，在负载施加前基板11是平坦的。
如图6（b）所示，当施加负载时，基板11的角的前端部向下方大幅翘曲。其变形量约为0.18mm左右。将从基板11的角的前端部起至变形量为0.02mm的部分为止的距离（变形长度）设为L1。基板11的变形越过边界线13而波及到第1区域11c。
基板11的变形量（0.18mm）大到基板31的变形量（0.1mm）的约2倍。基板11的变形长度L1比基板31的变形长度L2大。
可知本实施例的基板11与比较例的基板31相比容易对按压力发生变形、且变形的区域宽。
由此可以确认通过使螺丝连结部周边变形而缓和通过螺丝连结而产生的形变，不向内部部件与基板的接合部进行传递。
如以上说明那样，在本实施例中，基板11的第2区域11d的厚度H2设定得比基板11的第1区域11c的厚度H1薄（H2<H1）。
其结果，当将半导体装置20螺接在散热器26时，基板11的螺丝连结部周边28a发生变形。由此，充分缓和通过螺丝连结而产生的形变，能够抑制形变向内部部件22与基板11的接合部29进行传递。因而，获得能够缓和通过螺接而产生的形变的基板以及半导体装置。
这里，说明基板11的第1区域11c与第2区域11d的边界线13是直线状的情况，但是不限于此，还能够设为曲线状。
图7是表示第1区域与第2区域的边界线是曲线状的基板的图。如图7所示，在基板51中第1区域51c与第2区域51d的边界线53是圆弧状。
根据图6（a）所示的仿真结果，边界线53例如设为依照变化量为0.02mm的等高线的圆弧状是恰当的。
说明了从载置内部部件22的第1面11a侧使第2区域11d变薄的情况，但是没有特别限定。还能够从第2面侧减薄第2区域。
图8是表示从第2面侧使第2区域变薄的基板的主要部分的图。如图8（a）所示，在基板61中第2区域61d从第1面61a以及第2面61b的两侧变薄。
如图8（b）所示，在基板71中第2区域71d从第2面71b侧变薄。
在基板的第2区域从第2面侧变薄的情况下，能够通过螺丝连结来进一步加大基板的螺丝连结部周边的变形。但是，希望不使变形变得过度。
[实施例2]
使用图9说明本实施例。图9是表示本实施例的半导体装置的图，图9（a）是表示半导体装置的截面图，图9（b）是放大表示其主要部分的立体图。
在本实施例中，对于与上述实施例1相同的结构部分附加相同标记并省略该部分的说明，而说明不同的部分。本实施例与实施例1的不同点在于，使用了覆盖螺丝连结部以及螺丝连结部周边的外壳。
即如图9所示，在本实施例的半导体装置80中，对于外壳81，覆盖螺丝连结部27以及螺丝连结部周边28a、28b而载置在基板11的第2区域11d的平板状的底座部81a、以及收纳内部部件22而载置在基板11的第1区域11c的箱型的收纳部81b一体构成。
在底座部81a的四角设置有从上面81c到途中为止的切口部81d。在切口部81d设置有贯通孔82。在贯通孔82中嵌入有金属制的法兰盘83。法兰盘83是铝、黄铜等。
在收纳部81b中，与图2所示的半导体装置20相同地向收纳部81b与内部部件22的间隙填充有填充剂24。
半导体装置80通过嵌入在切口部81d的贯通孔82的法兰盘83和插通在基板11的贯通孔12的螺丝25来压紧在散热器26。
金属制的法兰盘82与树脂制的切口部81d相比，对于螺丝连结力的变形、破损、或者老化的耐性高，因此用于长时间维持螺丝连结力。
通过螺丝25，基板11固定在散热器26、并且外壳81的底座部81a固定在基板11。因而，限于法兰盘82的周边部，为了将外壳81固定在基板11，也可以不涂布粘接剂。
当使用粘接剂将外壳固定在基板时，有时在图2所示的外壳23中从外壳23与基板11之间溢出的粘接剂流出并到达贯通孔12而妨碍螺丝连结。
在本实施例的外壳81中，底座部81a覆盖了螺丝连结部27以及螺丝连结部周边28a、28b，因此从外壳81的底座部81a与基板11的第1区域11c的外周部之间溢出的粘接剂的大部分滞留在外壳81的底座部81a与构成基板11的边界线13的侧面之间的间隙内。其结果，粘接剂不会达到法兰盘82而妨碍螺丝连结。
如以上说明那样，在本实施例中，外壳81由底座部81a和收纳部81b一体构成。底座部81a覆盖了螺丝连结部27以及螺丝连结部周边28a、28b。
由此，当用粘接剂固定外壳81和基板11时，获得能够防止粘接剂流出而妨碍螺丝连结的优点。
说明了本发明的几个实施方式，但是这些实施方式是作为例子而提示的，没有意图限定发明的范围。这些新的实施方式能够以其它的各种方式来实施，能够在不超出发明的精神的范围内进行各种的省略、替换、变更。这些实施方式、其变形包含在发明的范围、精神中、并且包含在权利要求范围所记载的发明和与其均等的范围内。

Claims (9)

1.一种基板，其特征在于，具备：
第1区域，具有相对置的第1面以及第2面，所述第2面侧为凸状，该第1区域设置在中央部；以及
第2区域，位于除了所述中央部的周边部、且具有贯通孔，
所述第2区域的厚度比所述第1区域的厚度薄。
2.根据权利要求1所述的基板，其特征在于，
所述基板是矩形形状，所述第2区域设置于所述矩形的角，在所述第1面的俯视中所述第1区域与所述第2区域的边界是直线状。
3.根据权利要求1所述的基板，其特征在于，
在所述第1区域载置包含半导体芯片的内部部件，向所述第2区域的所述贯通孔插通螺丝。
4.根据权利要求2所述的基板，其特征在于，
所述边界与所述矩形的对角线大致正交。
5.根据权利要求1所述的基板，其特征在于，
所述第1区域与所述第2区域的边界是圆弧状。
6.根据权利要求1所述的基板，其特征在于，
在所述第1区域以及第2区域的边界中离所述第1面侧、所述第2面侧、或者所述第1以及第2面侧产生高低差。
7.一种半导体装置，其特征在于，具备：
基板，具有第1区域和第2区域，该第1区域具有相对置的第1面以及第2面，所述第2面侧为凸状，该第1区域设置在中央部，该第2区域位于除了所述中央部的周边部、且具有贯通孔，所述第2区域的厚度比所述第1区域的厚度薄；以及
包含半导体芯片的内部部件，通过粘接剂载置在所述基板的所述第1区域的所述第1面。
8.根据权利要求7所述的半导体装置，其特征在于，还具备：
外壳，收纳所述内部部件，并且盖住所述基板；以及
树脂，填充在所述外壳与所述内部部件的间隙之间。
9.根据权利要求7或者8所述的半导体装置，其特征在于，
螺接在底座，在所述第2区域的所述贯通孔与所述第1区域之间具有变形部。
CN2012103151678A 2011-09-21 2012-08-30 基板以及半导体装置 Pending CN103021963A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011205707A JP2013069748A (ja) 2011-09-21 2011-09-21 ベースプレートおよび半導体装置
JP2011-205707 2011-09-21

Publications (1)

Publication Number Publication Date
CN103021963A true CN103021963A (zh) 2013-04-03

Family

ID=47879893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103151678A Pending CN103021963A (zh) 2011-09-21 2012-08-30 基板以及半导体装置

Country Status (3)

Country Link
US (1) US8896113B2 (zh)
JP (1) JP2013069748A (zh)
CN (1) CN103021963A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104122686A (zh) * 2013-04-26 2014-10-29 索尼公司 液晶显示单元和投影显示装置
CN104795370A (zh) * 2014-01-21 2015-07-22 株式会社东芝 半导体装置
CN106158807A (zh) * 2015-05-14 2016-11-23 三菱电机株式会社 高频高输出设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014104496B4 (de) * 2014-03-31 2019-07-18 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur schweißtechnischen Verbindung von Anschlusselementen mit dem Substrat eines Leistungshalbleitermoduls und zugehöriges Verfahren
EP2940718B1 (en) * 2014-04-30 2018-04-18 Vincotech GmbH Assembly for cooling a power module
US9607914B2 (en) * 2014-05-15 2017-03-28 Intel Corporation Molded composite enclosure for integrated circuit assembly
JP2019054069A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
US10764996B1 (en) * 2018-06-19 2020-09-01 Xilinx, Inc. Chip package assembly with composite stiffener
JP7193730B2 (ja) * 2019-03-26 2022-12-21 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204071A (ja) * 1995-01-27 1996-08-09 Toshiba Corp 半導体装置
US20040144561A1 (en) * 2002-12-27 2004-07-29 Hideyo Osanai Metal/ceramic bonding substrate and method for producing same
CN1755919A (zh) * 2004-09-30 2006-04-05 三洋电机株式会社 电路装置及其制造方法
CN201667332U (zh) * 2010-03-29 2010-12-08 比亚迪股份有限公司 一种半导体功率模块

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1283404B (de) * 1967-02-16 1968-11-21 Philips Patentverwertung Gmbh Kuehlkoerperanordnung zur Kontaktkuehlung fuer elektrische Entladungsroehren
US3780795A (en) * 1972-06-19 1973-12-25 Rca Corp Multilayer heat sink
JPH06268121A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置
US5557503A (en) * 1995-05-12 1996-09-17 International Business Machines Corporation Circuit card having a large module strain relief and heat sink support
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JP2000091481A (ja) * 1998-09-08 2000-03-31 Tokin Corp 電力用トランジスタケースおよび電力用トランジスタ
JP3519299B2 (ja) 1999-01-06 2004-04-12 芝府エンジニアリング株式会社 半導体装置
JP2003243584A (ja) * 2002-02-15 2003-08-29 Mitsubishi Electric Corp 半導体装置
JP2004022964A (ja) * 2002-06-19 2004-01-22 Hitachi Metals Ltd Ａｌ−ＳｉＣ系複合体およびそれを用いた放熱部品、半導体モジュール装置
JP4354377B2 (ja) * 2004-09-28 2009-10-28 三菱電機株式会社 半導体装置
JP2006179648A (ja) 2004-12-22 2006-07-06 Mitsubishi Electric Corp 電力用半導体装置
JP2012212788A (ja) * 2011-03-31 2012-11-01 Dowa Holdings Co Ltd 金属ベース基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204071A (ja) * 1995-01-27 1996-08-09 Toshiba Corp 半導体装置
US20040144561A1 (en) * 2002-12-27 2004-07-29 Hideyo Osanai Metal/ceramic bonding substrate and method for producing same
CN1755919A (zh) * 2004-09-30 2006-04-05 三洋电机株式会社 电路装置及其制造方法
CN201667332U (zh) * 2010-03-29 2010-12-08 比亚迪股份有限公司 一种半导体功率模块

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104122686A (zh) * 2013-04-26 2014-10-29 索尼公司 液晶显示单元和投影显示装置
CN104795370A (zh) * 2014-01-21 2015-07-22 株式会社东芝 半导体装置
CN106158807A (zh) * 2015-05-14 2016-11-23 三菱电机株式会社 高频高输出设备
CN106158807B (zh) * 2015-05-14 2019-02-12 三菱电机株式会社 高频高输出设备

Also Published As

Publication number Publication date
JP2013069748A (ja) 2013-04-18
US8896113B2 (en) 2014-11-25
US20130069216A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
CN103021963A (zh) 基板以及半导体装置
US6906413B2 (en) Integrated heat spreader lid
US8415809B2 (en) Flip chip overmold package
EP2884530B1 (en) Heat sink and heat dissipation system
US9425114B2 (en) Flip chip packages
JP4841431B2 (ja) 電気部品の実装装置
EP2814056B1 (en) Semiconductor device, method for attaching heat dissipating member to semiconductor device, and method for manufacturing semiconductor device
US9773753B1 (en) Semiconductor devices and methods of manufacturing the same
US20100084762A1 (en) Memory card
US20040217465A1 (en) Power semiconductor module
JPH1056103A (ja) フリップ・チップ・パッケージおよびその製法
EP2136394A1 (en) Semiconductor device
CN102969283A (zh) 半导体模块及其制造方法
EP1686844A2 (en) Overmolded electronic assembly with insert molded heat sinks
US9922900B2 (en) Near-chip compliant layer for reducing perimeter stress during assembly process
EP2814055B1 (en) Semiconductor device and semiconductor device fabrication method
US20130037932A1 (en) Flange for Semiconductor Die
US20090102048A1 (en) Electronic device and manufacturing method thereof
CN201590413U (zh) 倒装芯片的散热结构
JP5042627B2 (ja) 基板への電子部品の実装方法
RU2189635C2 (ru) Модуль карточки с интегральными схемами
EP2940718B1 (en) Assembly for cooling a power module
CN109792848B (zh) 用于变速箱控制模块的电子组件和其制造方法
CN110634821A (zh) 用于电子装置的热界面
CN213028718U (zh) 一种用于pcb板的夹具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130403