CN104795370A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104795370A
CN104795370A CN201410305307.2A CN201410305307A CN104795370A CN 104795370 A CN104795370 A CN 104795370A CN 201410305307 A CN201410305307 A CN 201410305307A CN 104795370 A CN104795370 A CN 104795370A
Authority
CN
China
Prior art keywords
mentioned
semiconductor chip
insulation
semiconductor device
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410305307.2A
Other languages
English (en)
Inventor
三宅英太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104795370A publication Critical patent/CN104795370A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种半导体装置，能够抑制半导体芯片以及半导体芯片的周边部件的碎片朝向外部喷出。本实施方式的半导体装置具备半导体芯片，该半导体芯片包括第一端子面以及位于该第一端子面的相反侧的第二端子面。绝缘部包围半导体芯片的侧面的外周。金属部配置于半导体芯片的侧面与绝缘部的内侧面之间。

Description

半导体装置
本申请享受以日本专利申请2014-8769号(申请日：2014年1月21日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
压力接触型半导体装置为了对较大的电流进行开关而在内部具有半导体芯片。半导体芯片对大电流进行开关，因此在破损时有时会伴随着高温而进行喷出。在这种情况下，不仅是半导体芯片，构成压力接触型半导体装置的半导体芯片的周边部件也同样会破裂或者爆炸，有时其碎片会朝向外部喷出。
发明内容
本发明提供一种半导体装置，能够抑制半导体芯片以及半导体芯片的周边部件的碎片朝向外部喷出。
本发明实施方式的半导体装置具备半导体芯片，该半导体芯片包括第一端子面以及位于该第一端子面的相反侧的第二端子面。绝缘部包围半导体芯片的侧面的外周。金属部配置于半导体芯片的侧面与绝缘部的内侧面之间。
附图说明
图1是表示本发明实施方式的半导体装置100的构成的一例的截面图以及立体图。
图2是表示金属防爆部70的构成的一例的立体图。
图3是表示金属防爆部70以及绝缘缓冲部80的构成的一例的立体图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。本实施方式并不限定本发明。
图1(A)以及图1(B)是表示本实施方式的半导体装置100的构成的一例的截面图以及立体图。半导体装置100并无特别限定，但例如是变电设备或者电车等所使用的压力接触型半导体装置，用于对大电流(例如2000A以上)进行开关。
半导体装置100具备半导体芯片10、缓冲部21、22、电极部31、32、连接部41、42、密封部50、绝缘部60、金属防爆部70、绝缘缓冲部80以及绝缘保护部90。
半导体芯片10是对电流进行开关的元件，例如具备形成于硅基板的晶体管(未图示)。半导体芯片10的上表面以及背面成为端子对，从上表面侧向背面侧流动电流或者从背面侧向上表面侧流动电流。例如，半导体芯片10的上表面作为第一端子面而被施加高电压。另一方面，半导体芯片10的背面作为第二端子面而被维持为接地电位。另外，省略半导体芯片10的栅极。此外，接地电位并不是指电路整体的基准(0V)，而是表示元件的基准电位(栅极电位的基准)。
在半导体芯片10的上表面设置有缓冲部21。在半导体芯片10的背面设置有缓冲部22。设置缓冲部21、22是为了在对半导体装置100的电极部31、32进行压力接触时、缓和半导体芯片10承受的来自电极部31、32的热应力。缓冲部21、22为了将半导体芯片10与电极部31、32之间进行电连接而例如使用钼等导电性金属来形成。
在缓冲部21上设置有电极部31。在缓冲部22之下设置有电极部32。电极部31经由缓冲部21与半导体芯片10的上表面(第一端子面)电连接。电极部32经由缓冲部32与半导体芯片10的背面(第二端子面)电连接。电极部31、32例如使用铜等导电性金属来形成。
在电极部31的周缘设置有连接部41。在电极部32的周缘设置有连接部42。连接部41设置于电极部31与密封部50或者绝缘部60之间。连接部42设置于电极部32与绝缘部60之间。设置连接部41、42是为了在使电极部31、32的表面或者背面向外部露出的同时、对由绝缘部60包围的半导体芯片10等内部构成进行密闭。连接部41、42优选为机械强度较高且熔点较高的导电性金属。例如，连接部41使用铜来形成。连接部42使用铁以及镍的合金来形成。由于连接部42为导电性材料，因此能够将金属防爆部70与电极部32电连接。
在连接部41与连接部42之间设置有绝缘部60。绝缘部60被设置成包围半导体芯片10的侧面的外周。如图1(B)所示，绝缘部60具有圆筒形状，例如使用陶瓷等绝缘材料来形成。绝缘部60与连接部41、42一起对半导体芯片10进行密闭。此外，设置绝缘部60是为了对连接部41与连接部42之间以及电极部31与电极部32之间进行绝缘。
金属防爆部70配置于半导体芯片10的侧面与绝缘部60的内侧面之间。金属防爆部70包围半导体芯片10的周围。在半导体芯片10破损或者破裂时，金属防爆部70抑制半导体芯片10的碎片或者绝缘部60的碎片等向半导体装置100的外部喷出(飞散)。
金属防爆部70为，在截面中具有L字形，经由连接部42与电极部32电连接。金属防爆部70具有L字形，因此机械强度以及耐热性优异，且能够容易地与连接部42连接。金属防爆部70例如使用铜等导电性金属来形成。金属防爆部70的机械强度优异，因此在半导体芯片10破损或者破裂时能够有效地抑制碎片的喷出。金属防爆部70与电极部32电连接，因此金属防爆部70被维持为接地电位。由此，金属防爆部70不会成为浮动电位，而能够抑制金属防爆部70成为半导体芯片10的噪音的原因。
绝缘缓冲部80被设置成覆盖金属防爆部70，并设置于金属防爆部70与绝缘部60之间以及金属防爆部70与半导体芯片10之间。绝缘缓冲部80与金属防爆部70同样地形成为包围半导体芯片10的周围。绝缘缓冲部80例如使用硅酮橡胶等那样的具有弹性的绝缘材料来形成。
假设在不具有绝缘缓冲部80的情况下，金属防爆部70可能由于半导体芯片10的破裂而变形，并与绝缘部60碰撞。在该情况下，绝缘部60可能破损，绝缘体60的碎片可能飞散。对此，在本实施方式中，在金属防爆部70与绝缘部60之间以及金属防爆部70与半导体芯片10之间设置有绝缘缓冲部80。绝缘缓冲部80起到缓冲件的作用，因此金属防爆部70即便由于半导体芯片10的破裂而变形也不会与绝缘部60直接碰撞。由此，绝缘缓冲部80能够抑制金属防爆部70与绝缘部60直接碰撞，并能够抑制绝缘部60破损。
此外，绝缘缓冲部80由绝缘材料形成。因而，绝缘缓冲部80能够抑制电极部31或者缓冲部21与金属防爆部70之间的短路(放电)。
绝缘保护部90设置于半导体芯片10的侧面(外缘)以及缓冲部21、22的侧面(外缘)。绝缘保护部90例如使用树脂等绝缘材料来形成。绝缘保护部90对半导体芯片10的侧面以及缓冲部21、22的侧面进行保护。进而，绝缘保护部90防止半导体芯片10的表面的端子面与背面的端子面之间的短路，并且防止缓冲部21与缓冲部22之间的短路。
金属防爆部70以及/或者绝缘缓冲部80不仅包围半导体芯片10，而且包围绝缘保护部90的周边。由此，即便绝缘保护部90由于半导体芯片10的热而熔解，金属防爆部70或者绝缘缓冲部80也能够抑制熔解了的绝缘保护部90向外部喷出(飞散)。
图2是表示金属防爆部70的构成的一例的立体图。如图2所示，金属防爆部70具有圆筒形状。金属防爆部70的上表面US整体地开口(开放)，金属防爆部70的底面BS在中心部局部地开口。金属防爆部70的底面BS的外周被残留。由此，如图1(A)所示，金属防爆部70在截面中具有大致L字形。金属防爆部70例如使用银焊料或者银糊料等导电性的接合剂而接合于连接部42即可。
图3是表示金属防爆部70以及绝缘缓冲部80的构成的一例的立体图。如图3所示，绝缘缓冲部80被设置成覆盖金属防爆部70的圆筒的上部。绝缘缓冲部80沿着金属防爆部70的圆筒的上表面、内侧面以及外侧面形成或者插入。因而，绝缘缓冲部80与金属防爆部70同样地具有圆筒形状。这种绝缘缓冲部80以及金属防爆部70配置于绝缘部60内，并接合在连接部42上。由此，金属防爆部70以及绝缘缓冲部80被设置成在半导体芯片10的外侧面与绝缘部60的内侧面之间包围半导体芯片10的周围。
根据本实施方式，金属防爆部70形成为在半导体芯片10的外侧面与绝缘部60的内侧面之间包围半导体芯片10的周围。由此，在半导体芯片10破损或者破裂时，金属防爆部70能够抑制半导体芯片10的碎片或者绝缘部60的碎片等向半导体装置100的外部喷出(飞散)。
假设在不设置金属防爆部70、而将由树脂(例如硅酮树脂或者特氟隆(注册商标)等)形成的防爆部件配置于半导体装置的内部的情况下，与金属相比树脂的机械强度以及耐热性较差，因此无法充分地抑制碎片的喷出。此外，例如，硅酮树脂或者特氟隆(注册商标)等树脂的熔点仅为大约300度左右，与半导体芯片(例如硅芯片)的熔点(大约1400度)相比为相当低。因而，树脂制的防爆部件的机械强度不充分，且对高温的耐受性也不充分。
与此相对，本实施方式的金属防爆部70由金属材料形成。因而，本实施方式的半导体装置100能够充分地获得针对半导体芯片10的破裂或者爆炸的机械强度，并且还能够充分地获得对于高温的耐受性。
此外，根据本实施方式，金属防爆部70被维持为接地电位。由此，金属防爆部70不会成为浮动电位，能够抑制金属防爆部70成为半导体芯片10的噪音的原因。
进而，在本实施方式中，半导体芯片10的外侧面与绝缘部60的内侧面之间的金属防爆部70的部分(圆筒部)由绝缘缓冲部80覆盖。绝缘缓冲部80能够抑制金属防爆部70与半导体芯片10的周边部件电短路。此外，能够抑制金属防爆部70与半导体芯片10的周边部件接触。
如此，本实施方式的半导体装置100的防爆强度以及耐热性能优异，能够抑制半导体芯片10以及半导体芯片10的周边部件的碎片朝向外部喷出。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图对发明的范围进行限定。这些实施方式能够以其他各种方式加以实施，在不脱离发明的主旨的范围内能够进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围及主旨中，并且包含于专利请求的范围所记载的发明和与其等同的范围中。

Claims (8)

1.一种半导体装置，具备：
半导体芯片，包括第一端子面以及位于该第一端子面的相反侧的第二端子面；
绝缘部，包围上述半导体芯片的侧面的外周；以及
金属部，配置于上述半导体芯片的侧面与上述绝缘部的内侧面之间。
2.如权利要求1所述的半导体装置，其特征在于，
还具备绝缘缓冲部，该绝缘缓冲部设置于上述金属部与上述绝缘部之间以及上述金属部与上述半导体芯片之间，并覆盖上述金属部。
3.如权利要求1或2所述的半导体装置，其特征在于，
还具备：
第一电极部，与上述半导体芯片的上述第一端子面连接；以及
第二电极部，与上述半导体芯片的上述第二端子面连接，
上述金属部与上述第二电极部电连接。
4.如权利要求1或2所述的半导体装置，其特征在于，
上述第二电极部被设定为接地电位。
5.如权利要求1或2所述的半导体装置，其特征在于，
上述金属部包围上述半导体芯片的周围。
6.如权利要求2所述的半导体装置，其特征在于，
上述金属部以及上述绝缘缓冲部包围上述半导体芯片的周围。
7.如权利要求1或2所述的半导体装置，其特征在于，
还具备绝缘保护部，该绝缘保护部设置于上述半导体芯片的外缘，将上述半导体芯片的上述第一端子面与上述第二端子面之间进行绝缘，
上述金属部包围上述半导体芯片以及上述绝缘保护部。
8.如权利要求2所述的半导体装置，其特征在于，
还具备绝缘保护部，该绝缘保护部设置于上述半导体芯片的外缘，将上述半导体芯片的上述第一端子面与上述第二端子面之间进行绝缘，
上述金属部以及上述绝缘缓冲部包围上述半导体芯片以及上述绝缘保护部。
CN201410305307.2A 2014-01-21 2014-06-30 半导体装置 Pending CN104795370A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014008769A JP2015138835A (ja) 2014-01-21 2014-01-21 半導体装置
JP2014-008769 2014-01-21

Publications (1)

Publication Number Publication Date
CN104795370A true CN104795370A (zh) 2015-07-22

Family

ID=53545457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410305307.2A Pending CN104795370A (zh) 2014-01-21 2014-06-30 半导体装置

Country Status (3)

Country Link
US (1) US20150206811A1 (zh)
JP (1) JP2015138835A (zh)
CN (1) CN104795370A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016062983A (ja) 2014-09-16 2016-04-25 株式会社東芝 半導体装置
WO2023025402A1 (en) * 2021-08-27 2023-03-02 Dynex Semiconductor Limited Semiconductor device with failure-protection structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278434A (en) * 1991-05-30 1994-01-11 Mitsubishi Denki Kabushiki Kaisha Pressure engagement structure for a full press-pack type semiconductor device
CN102693953A (zh) * 2011-03-22 2012-09-26 株式会社东芝 半导体装置及其制造方法
CN103021963A (zh) * 2011-09-21 2013-04-03 株式会社东芝 基板以及半导体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0138048B1 (en) * 1983-09-29 1993-12-15 Kabushiki Kaisha Toshiba Press-packed semiconductor device
EP1065730B1 (en) * 1999-01-18 2006-11-29 Mitsubishi Denki Kabushiki Kaisha Compression contacted semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278434A (en) * 1991-05-30 1994-01-11 Mitsubishi Denki Kabushiki Kaisha Pressure engagement structure for a full press-pack type semiconductor device
CN102693953A (zh) * 2011-03-22 2012-09-26 株式会社东芝 半导体装置及其制造方法
CN103021963A (zh) * 2011-09-21 2013-04-03 株式会社东芝 基板以及半导体装置

Also Published As

Publication number Publication date
US20150206811A1 (en) 2015-07-23
JP2015138835A (ja) 2015-07-30

Similar Documents

Publication Publication Date Title
CN101552264B (zh) 功率模块及其制作方法
JP4884830B2 (ja) 半導体装置
CN105914152B (zh) 半导体装置及半导体模块
US9214292B2 (en) Compact vacuum interrupter with selective encapsulation
US9818705B1 (en) Semiconductor device
US20160322342A1 (en) Semiconductor device
CN107924882B (zh) 半导体装置
US10074496B2 (en) Circuit interrupting device
CN104795370A (zh) 半导体装置
US9343384B2 (en) Semiconductor device
CN108604580A (zh) 半导体装置
JP2008228467A (ja) 電気機器の接続装置
JP7002993B2 (ja) パワー半導体モジュール
JP2015032424A (ja) ヒューズ
US6423902B1 (en) Electric cable
US10134661B2 (en) Semiconductor device
JP4150508B2 (ja) 電力用半導体装置
CN109698305B (zh) 电桥接元件、电能量存储器和设备
SU851542A1 (ru) Держатель предохранител
TWM396474U (en) Anti- vulcanization chip type resistor
JP4824318B2 (ja) 半導体装置
CN115665957A (zh) 电极组件及等离子体设备
TWM505697U (zh) 半導體封裝結構
JP5058683B2 (ja) 導電性塗料
JP2002281652A (ja) 電力ケ−ブル用終端接続部

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150722