CN102956458B

CN102956458B - 半导体器件结构及其制作方法

Info

Publication number: CN102956458B
Application number: CN201110242226.9A
Authority: CN
Inventors: 刘金华
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-08-23
Filing date: 2011-08-23
Publication date: 2015-05-20
Anticipated expiration: 2031-08-23
Also published as: CN102956458A

Abstract

本发明公开了一种半导体器件结构及其制作方法。该方法包括：提供半导体衬底；在半导体衬底上形成位于沟道中心区域上的覆盖层；在半导体衬底的未被覆盖层覆盖的区域掺杂氟；在覆盖层的两侧形成侧墙，侧墙位于第一区域和第二区域上；去除覆盖层和侧墙以在牺牲层中形成暴露半导体衬底的开口；在开口内的半导体衬底上形成栅氧化物层。本发明通过控制第一区域和第二区域中掺杂氟的特性并结合随后的栅氧化物层的形成工艺，分别控制第一区域A和第二区域B上的栅氧化物层的厚度以及沟道中心区域C上的栅氧化物层的厚度，进而可以减小、甚至避免在栅极与源极/漏极之间的重叠区域产生GIDL电流的同时，保证沟道中心区域的性能。

Description

半导体器件结构及其制作方法

技术领域

本发明涉及半导体制造工艺，特别涉及一种半导体器件结构及其制作方法。

背景技术

由于金属氧化物半导体场效应管（Metal Oxide Semiconductor Field Effect Transistor，MOSFET）的栅极与漏极之间有很大的重叠区域。如图1所示，区域A所表示的区域为栅极101与漏极103之间的重叠区域。以NMOSFET为例，当栅极101施加电压之后，NMOSFET中的漏极103电势比栅极101电势更正向，则在区域A内由于栅极101电压的作用会产生空穴，形成的空穴将穿过耗尽区向衬底100中移动，并形成衬底电流，这个电流通常被称为栅极感应漏极泄漏（Gate-induced drain leakage，GIDL）电流。反之，当栅极施加电压之后，PMOSFET中的栅极电势比漏极电势更正向，则在栅极101与漏极103之间的重叠内由于栅极101电压的作用会产生电子，电子将穿过耗尽区向衬底中移动并形成GIDL电流。

当半导体工艺进入超深亚微米时代后，由于器件尺寸日益缩小， GIDL电流引发的众多可靠性问题变得愈加严重。例如，GIDL电流可能影响小尺寸的MOSFET的可靠性和功耗，同时GIDL电流对电可擦除只读存储器（Electrically Erasable Programmable Read-Only Memory，EEPROM）等存储器件的擦写操作也有重要影响。

为了避免在栅极与源极/漏极之间的重叠区域产生GIDL电流，可以增大栅极101的栅氧化物层的厚度，以减小栅极101与源极102和漏极103之间的电场，进而降低GIDL电流。然而，增大栅氧化物层的厚度虽然对避免产生GIDL电流有利，但是却损害了MOS器件的性能。

因此，需要一种半导体器件结构及其制作方法，既能避免MOSFET中由GIDL电流带来的不利影响，又能保持MOS器件原有的性能。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供一种半导体器件结构的制作方法，包括：a）提供半导体衬底；b）在所述半导体衬底上形成覆盖层，所述覆盖层位于所述半导体衬底的沟道中心区域上，所述沟道中心区域为待形成的栅极正下方的沟道区域；c）在所述半导体衬底的未被所述覆盖层覆盖的区域掺杂氟；d）在所述覆盖层的两侧形成侧墙，所述侧墙位于第一区域和第二区域上，所述第一区域为待形成的栅极与待形成的源极的重叠区，所述第二区域为所述待形成的栅极与待形成的漏极的重叠区；e）在所述侧墙的外侧形成牺牲层；f）去除所述覆盖层和所述侧墙，以在所述牺牲层中形成暴露所述半导体衬底的开口，所述开口位于所述第一区域、所述沟道中心区域和所述第二区域；以及g）在所述开口内的所述半导体衬底上形成栅氧化物层。

优选地，所述b）步骤中所述覆盖层的形成方法，包括：在所述半导体衬底上依次形成有第一氧化物层和第一氮化物层；以及对所述第一氧化物层和所述第一氮化物层进行刻蚀，以在所述半导体衬底的所述沟道中心区域上形成所述覆盖层。

优选地，所述d）中所述侧墙的形成方法，包括：在所述半导体衬底和所述第一氮化物层上形成第二氧化物层；对所述第二氧化物层进行刻蚀，以在所述覆盖层两侧的所述第一区域和所述第二区域上形成所述侧墙。

优选地，所述e）步骤中所述牺牲层的形成方法，包括：在所述半导体衬底、所述第一氮化物层和所述侧墙上形成第二氮化物层；采用化学机械研磨去除所述第一氧化物层以上的所述第一氮化物层、所述侧墙和所述第二氮化物层，以在所述侧墙的外侧形成所述牺牲层。

优选地，所述c）步骤中采用注入工艺在所述半导体衬底的未被所述覆盖层覆盖的区域掺杂氟。

优选地，所述注入工艺所使用的气体为氟气。

优选地，所述注入工艺中注入的所述氟的剂量为1×10¹³-5×10¹⁵/平方厘米。

优选地，所述注入工艺的注入能量为1-100KeV。

优选地，所述栅氧化物层的形成方法为热氧化法。

优选地，所述方法在所述g）步骤之后还包括：h）在所述栅氧化物层上形成栅极的步骤。

优选地，所述h）步骤包括：在所述g）步骤所获得的器件上形成栅极材料层，所述栅极材料层至少填满所述开口；去除所述开口外部的所述栅极材料层；去除所述牺牲层，以在所述第一区域、所述沟道中心区域和所述第二区域上形成所述栅极。

优选地，所述方法在所述h）步骤之后还包括：i）在所述栅极两侧的所述半导体衬底中形成第一浅掺杂区和源极以及第二浅掺杂区和漏极。

优选地，所述i）步骤包括：在所述栅极的两侧形成第一间隙壁；执行浅掺杂注入工艺，以在所述栅极两侧的所述半导体衬底中形成所述第一浅掺杂区和所述第二浅掺杂区；在所述栅极两侧的所述第一间隙壁的外侧形成第二间隙壁；执行源/漏极注入工艺，以在所述栅极两侧的所述半导体衬底中形成所述源极和所述漏极。

优选地，所述第一间隙壁的材料为氧化物，所述第二间隙壁的材料为氮化物。

优选地，所述栅氧化物层在所述第一区域和所述第二区域的厚度大于所述沟道中心区域的厚度。

本发明还提供一种半导体器件结构，包括：半导体衬底；在所述半导体衬底上形成的栅极，以及位于所述栅极两侧的所述半导体衬底中的源极和漏极，所述栅极包括栅氧化物层，且所述栅极与所述源极和所述漏极的重叠区域的所述栅氧化物层的厚度大于所述沟道区域的所述栅氧化物层的厚度。

优选地，所述栅极与所述源极和所述漏极的重叠区域的所述半导体衬底中掺杂有氟。

本发明通过控制第一区域和第二区域中掺杂氟的特性并结合随后的栅氧化物层的形成工艺，分别控制第一区域A和第二区域B上的栅氧化物层的厚度以及沟道中心区域C上的栅氧化物层的厚度，进而可以减小、甚至避免在栅极与源极/漏极之间的重叠区域产生GIDL电流的同时，保证沟道中心区域的性能，进而达到对MOS器件的性能不产生影响的目的。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1是形成GIDL电流的原理的示意图；

图2是根据本发明一个实施方式制作半导体器件结构的工艺流程图；

图3A-3G为根据本发明一个实施方式制作半导体器件的工艺流程中各步骤所获得的器件的剖视图；

图4A-4G为根据本发明另一个实施方式制作半导体器件的工艺流程中各步骤所获得的器件的剖视图；和

图5A-5H为根据本发明一个具体实施例来制作半导体器件结构过程中各步骤所获得的器件的剖视图。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

图2是根据本发明一个实施方式制作半导体器件结构的工艺流程图，图3A-3G为根据本发明一个实施方式制作半导体器件的工艺流程中各步骤所获得的器件的剖视图。下面将结合图2和图3A-3G来详细说明本发明的方法。

首先，执行步骤201，提供半导体衬底。

如图3A所示，提供半导体衬底300。半导体衬底300可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。半导体衬底300上可以被定义有源区。此外，在半导体衬底300中可以形成有隔离结构（未示出），所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构等。为了简化，此处仅以一空白来表示半导体衬底300。

接着，执行步骤202，在半导体衬底上形成覆盖层，覆盖层位于半导体衬底的沟道中心区域上，沟道中心区域为待形成的栅极正下方的沟道区域。

如图3B所示，在半导体衬底300上形成有覆盖层310，覆盖层310位于半导体衬底300的沟道中心区域C上，沟道中心区域C为待形成的栅极正下方的沟道区域。覆盖层310可以是由本领域常用的任意材料制成的，且覆盖层310可以是单层结构，也可以为多层结构，只要其可以覆盖在半导体衬底300的沟道中心区域C上，且在后续工艺中可以独立地其去除即可。在后文中，将结合图4A-4G对覆盖层310的结构和形成方法进行详细描述。

然后，执行步骤203，在半导体衬底的未被覆盖层覆盖的区域掺杂氟。

根据本发明一个实施方式，如图3C所示，采用注入工艺在半导体衬底300的未被覆盖层310覆盖的区域（即沟道中心区域C以外的区域）中掺杂氟。在半导体衬底300上未被覆盖层310覆盖的区域中掺杂氟，可以提高随后在其上生长的栅氧化物层的生长速率，进而使得在同等条件下生长的栅氧化物层在不同区域具有不同的厚度。由于栅氧化物层在未被覆盖层310覆盖的区域上的生长速率大于在沟道中心区域C的生长速率，因此，可以使得位于栅极与源极和漏极之间的重叠区域（如图3D所示的第一区域A和第二区域B）上的栅氧化物层的厚度大于位于沟道中心区域C上的栅氧化物层的厚度。这样通过控制所述重叠区域中掺杂氟的特性并结合随后的栅氧化物层的形成工艺，可以分别控制所述重叠区域上的栅氧化物层的厚度以及沟道中心区域C上的栅氧化物层的厚度，进而可以减小、甚至避免在栅极与源极/漏极之间的重叠区域产生GIDL电流的同时，保证沟道中心区域的性能，进而达到对MOS器件的性能不产生影响的目的。

优选地，注入工艺所使用的气体为氟气。优选地。注入工艺中注入的氟的剂量为1×10¹³-5×10¹⁵/平方厘米。优选地，注入工艺的注入能量为1-100KeV。

接着，执行步骤204，在覆盖层的两侧形成侧墙，侧墙位于第一区域和第二区域上，如前面提到的，第一区域为待形成的栅极与待形成的源极的重叠区，第二区域为待形成的栅极与待形成的漏极的重叠区。

如图3D所示，覆盖层310的两侧形成有侧墙330，侧墙330位于第一区域A和第二区域B上。第一区域A为待形成的栅极（未示出）与待形成的源极（未示出）的重叠区，第二区域B为待形成的栅极与待形成的漏极（未示出）的重叠区。第一区域A和第二区域B之间的区域即为沟道中心区域C。由于侧墙330与覆盖层310需要在后续步骤中一同去除，因此，本领域的技术人员可以选择合适的材料和结构来形成侧墙330和覆盖层310。

然后，执行步骤205，在侧墙的外侧形成牺牲层。

如图3E所示，在侧墙330外侧的半导体衬底300上形成牺牲层340。由于后续工艺需要去除侧墙330和覆盖层310，而不能损坏牺牲层340，以在牺牲层340中形成开口，因此，牺牲层340的材料和结构与侧墙330和覆盖层310的材料和结构有关。本领域的技术人员可以根据其选择的侧墙330和覆盖层310的材料和结构来合理设置牺牲层340。后文将结合本发明的一个实施方式对牺牲层340形成方法进行详细描述。

接着，执行步骤206，去除覆盖层和侧墙，以在牺牲层中形成暴露半导体衬底的开口，开口位于第一区域、沟道中心区域和第二区域。

如图3F所示，将覆盖在半导体衬底300的沟道中心区域C的覆盖层310和侧墙330去除，以形成暴露半导体衬底300的开口350。开口350位于半导体衬底300上的第一区域A和第二区域B、以及两者之间的沟道中心区域C。

最后，执行步骤207，在开口内的半导体衬底上形成栅氧化物层。

如图3G所示，在开口350内的半导体衬底300上形成栅氧化物层360。作为示例，栅氧化物层360的形成方法为热氧化法。由于在半导体衬底300的第一区域A和第二区域B中掺杂氟，导致栅氧化物层360在第一区域A和第二区域B上的生长速率大于在沟道中心区域C的生长速率，因此，位于第一区域A和第二区域B上的栅氧化物层360的厚度大于位于沟道中心区域C上的栅氧化物层360的厚度。

图4A-4G为根据本发明另一个实施方式制作半导体器件的工艺流程中各步骤所获得的器件的剖视图。根据本发明另一个实施方式，本发明的制作方法在步骤207之后还包括在栅氧化物层上形成栅极的步骤。根据本发明再一个实施方式，本发明的制作方法还包括在栅极两侧的半导体衬底中形成第一浅掺杂区和源极以及第二浅掺杂区和漏极的步骤。

作为示例，在栅氧化物层上形成栅极的步骤包括以下步骤。

如图4A所示，在步骤207所获得的器件上形成栅极材料层370，栅极材料层370至少填满开口350。作为示例，栅极材料层370的材料为多晶硅。

如图4B所示，去除开口350外部的栅极材料层370。作为示例，开口350外部的栅极材料层370的去除方法可以为化学机械研磨（CMP）。具体地，采用化学机械研磨去除牺牲层340以上的栅极材料层350。

如图4C所示，去除牺牲层340，以在第一区域A、沟道中心区域C和第二区域B上形成栅极。该栅极包括栅氧化物层360和栅极材料层370。

作为示例，在栅极两侧的半导体衬底中形成第一浅掺杂区和源极以及第二浅掺杂区和漏极的步骤包括以下步骤。

如图4D所示，在栅极的两侧形成第一间隙壁380。第一间隙壁380的形成方法可以采用本领域常用的方法，例如，在栅极及半导体衬底300上形成第一间隙壁材料层，然后对该第一间隙壁材料层进行干法刻蚀，以形成第一间隙壁380。

如图4E所示，执行浅掺杂注入工艺，以在栅极两侧的半导体衬底300中形成第一浅掺杂区380A和第二浅掺杂区380B。对于NMOS器件来说，该浅掺杂注入工艺注入的掺杂剂类型的N型；对于PMOS器件来说，该浅掺杂注入工艺注入的掺杂剂类型的P型。

如图4F所示，在栅极两侧的第一间隙壁380的外侧形成第二间隙壁390。同样地，第二间隙壁390的形成方法可以采用本领域常用的方法，例如，在栅极、第一间隙壁380及半导体衬底300上形成第二间隙壁材料层，然后对该第二间隙壁材料层进行干法刻蚀，以形成第二间隙壁390。

如图4G所示，执行源/漏极注入工艺，以在栅极两侧的半导体衬底300中形成源极390A和漏极390B。对于NMOS器件来说，该源/漏极注入工艺注入的掺杂剂类型的N型；对于PMOS器件来说，该源/漏极注入工艺注入的掺杂剂类型的P型。

作为示例，第一间隙壁380的材料为氧化物，第二间隙壁390的材料为氮化物。

如图5A所示，在半导体衬底300上依次形成有第一氧化物层301和第一氮化物层302。

如图5B所示，对第一氧化物层301和第一氮化物层302进行刻蚀，以在半导体衬底300的沟道中心区域C上形成覆盖层（包括第一氧化物层301和第一氮化物层302）。具体地，可以在第一氮化物层302上形成具有图案的光刻胶层，以光刻胶层为掩膜对第一氮化物层302和第一氧化物层301进行刻蚀，来形成覆盖层。覆盖层用于遮挡半导体衬底300，防止氟掺杂到沟道中心区域C，因此，覆盖层位于沟道中心区域C上。

如图5C所示，采用注入工艺，将氟掺杂到半导体衬底300中未被覆盖层覆盖的区域，请参照上文对该步骤进行的详细描述。

如图5D所示，在半导体衬底300和第一氮化物层302上形成第二氧化物层303。

如图5E所示，对第二氧化物层303进行刻蚀，以在覆盖层两侧的第一区域A和第二区域B上形成侧墙330。侧墙330位于第一区域A和第二区域B上。

如图5F所示，在半导体衬底300、第一氮化物层302和侧墙330上形成第二氮化物层304。

如图5G所示，采用化学机械研磨去除第一氧化物层301以上的第一氮化物层302、侧墙330和第二氮化物层304，以在侧墙330的外侧形成牺牲层340。

如图5H所示，去除第一氧化物层301和侧墙330，以在牺牲层340中形成暴露半导体衬底300的开口，开口位于第一区域A、沟道中心区域C和第二区域B。由于第一氧化物层301和侧墙330的材料均为氧化物，因此，可以将其一同去除。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件结构的制作方法，其特征在于，包括：

a)提供半导体衬底；

b)在所述半导体衬底上形成覆盖层，所述覆盖层位于所述半导体衬底的沟道中心区域上，所述沟道中心区域为待形成的栅极正下方的沟道区域；

c)在所述半导体衬底的未被所述覆盖层覆盖的区域掺杂氟；

d)在所述覆盖层的两侧形成侧墙，所述侧墙位于第一区域和第二区域上，所述第一区域为待形成的栅极与待形成的源极的重叠区，所述第二区域为所述待形成的栅极与待形成的漏极的重叠区；

e)在所述侧墙的外侧形成牺牲层；

f)去除所述覆盖层和所述侧墙，以在所述牺牲层中形成暴露所述半导体衬底的开口，所述开口位于所述第一区域、所述沟道中心区域和所述第二区域；以及

g)在所述开口内的所述半导体衬底上形成栅氧化物层，其中所述栅氧化物层在所述第一区域和所述第二区域的厚度大于所述沟道中心区域的厚度。

2.如权利要求1所述的制作方法，其特征在于，所述b)步骤中所述覆盖层的形成方法，包括：

在所述半导体衬底上依次形成有第一氧化物层和第一氮化物层；以及

对所述第一氧化物层和所述第一氮化物层进行刻蚀，以在所述半导体衬底的所述沟道中心区域上形成所述覆盖层。

3.如权利要求2所述的制作方法，其特征在于，所述d)中所述侧墙的形成方法，包括：

在所述半导体衬底和所述第一氮化物层上形成第二氧化物层；

对所述第二氧化物层进行刻蚀，以在所述覆盖层两侧的所述第一区域和所述第二区域上形成所述侧墙。

4.如权利要求3所述的制作方法，其特征在于，所述e)步骤中所述牺牲层的形成方法，包括：

在所述半导体衬底、所述第一氮化物层和所述侧墙上形成第二氮化物层；

采用化学机械研磨去除所述第一氧化物层以上的所述第一氮化物层、所述侧墙和所述第二氮化物层，以在所述侧墙的外侧形成所述牺牲层。

5.如权利要求1所述的方法，其特征在于，所述c)步骤中采用注入工艺在所述半导体衬底的未被所述覆盖层覆盖的区域掺杂氟。

6.如权利要求5所述的方法，其特征在于，所述注入工艺所使用的气体为氟气。

7.如权利要求5所述的方法，其特征在于，所述注入工艺中注入的所述氟的剂量为1×10¹³-5×10¹⁵/平方厘米。

8.如权利要求5所述的方法，其特征在于，所述注入工艺的注入能量为1-100KeV。

9.如权利要求1所述的制作方法，其特征在于，所述栅氧化物层的形成方法为热氧化法。

10.如权利要求1所述的制作方法，其特征在于，所述方法在所述g)步骤之后还包括：

h)在所述栅氧化物层上形成栅极的步骤。

11.如权利要求10所述的制作方法，其特征在于，所述h)步骤包括：

在所述g)步骤所获得的器件上形成栅极材料层，所述栅极材料层至少填满所述开口；

去除所述开口外部的所述栅极材料层；

去除所述牺牲层，以在所述第一区域、所述沟道中心区域和所述第二区域上形成所述栅极。

12.如权利要求11所述的制作方法，其特征在于，所述方法在所述h)步骤之后还包括：

i)在所述栅极两侧的所述半导体衬底中形成第一浅掺杂区和源极以及第二浅掺杂区和漏极。

13.如权利要求12所述的制作方法，其特征在于，所述i)步骤包括：

在所述栅极的两侧形成第一间隙壁；

执行浅掺杂注入工艺，以在所述栅极两侧的所述半导体衬底中形成所述第一浅掺杂区和所述第二浅掺杂区；

在所述栅极两侧的所述第一间隙壁的外侧形成第二间隙壁；

执行源/漏极注入工艺，以在所述栅极两侧的所述半导体衬底中形成所述源极和所述漏极。

14.如权利要求13所述的制作方法，其特征在于，所述第一间隙壁的材料为氧化物，所述第二间隙壁的材料为氮化物。