CN102948074B - 振荡电路及其工作电流控制方法 - Google Patents

振荡电路及其工作电流控制方法 Download PDF

Info

Publication number
CN102948074B
CN102948074B CN201180029567.6A CN201180029567A CN102948074B CN 102948074 B CN102948074 B CN 102948074B CN 201180029567 A CN201180029567 A CN 201180029567A CN 102948074 B CN102948074 B CN 102948074B
Authority
CN
China
Prior art keywords
current
comparator
terminal
voltage
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180029567.6A
Other languages
English (en)
Other versions
CN102948074A (zh
Inventor
井上文裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of CN102948074A publication Critical patent/CN102948074A/zh
Application granted granted Critical
Publication of CN102948074B publication Critical patent/CN102948074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/36—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductors, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits

Landscapes

  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

一种振荡电路，其具有：电容器；充放电部，其根据控制信号来切换所述电容器的充放电；比较器，其将所述电容器的电压与基准电压进行比较，并输出比较结果信号；触发器，其通过所述比较结果信号而被置位或者复位，所述触发器将输出信号作为控制信号供给到所述充放电部，并且将其作为振荡信号来进行输出；以及电流控制部，其根据所述电容器的电压来控制所述比较器的工作电流。

Description

振荡电路及其工作电流控制方法
技术领域
本发明涉及振荡电路及其工作电流控制方法。
背景技术
图9表示相关技术的振荡电路的电路结构图的一个例子。图9中，恒流电路1一端与电源Vdd连接，另一端与p沟道MOS晶体管M1、M3的源极连接。MOS晶体管M1的漏极与n沟道MOS晶体管M2的漏极连接，MOS晶体管M2的源极与电源Vss连接。另外，MOS晶体管M3的漏极与n沟道MOS晶体管M4的漏极连接，MOS晶体管M4的源极与电源Vss连接。
MOS晶体管M1、M2的漏极与电容器C1的一端连接，并且与比较器2的非反相输入端子连接，电容器C1的另一端与电源Vss连接。MOS晶体管M1、M2的栅极与RS触发器4（flip-flop）的Q端子连接。
此外，MOS晶体管M3、M4的漏极与电容器C2的一端连接，并且与比较器3的非反相输入端子连接，电容器C2的另一端与电源Vss连接。MOS晶体管M3、M4的栅极与RS触发器4的QB端子连接。
比较器2、3的反相输入端子与恒压电路5的一端连接，从而被施加基准电压Vth，恒压电路5的另一端与电源Vss连接。比较器2将电流输入端子与恒流电路6的一端连接从而被供给工作电流，恒流电路6的另一端与电源Vss连接。比较器2生成当电容器C1的电压超过了基准电压Vth时为高电平、当为基准电压Vth以下时为低电平的输出信号，并将其供给到触发器4的置位端子S（set端子）。
比较器3将电流输入端子与恒流电路7的一端连接从而被供给工作电流，恒流电路7的另一端与电源Vss连接。比较器3生成当电容器C2的电压超过了基准电压Vth时为高电平、当为基准电压Vth以下时为低电平的输出信号，并将其供给到触发器4的复位端子R（reset端子）。
触发器4当其置位端子S被供给高电平信号时使Q端子输出为高电平，使QB端子输出为低电平。此外，触发器4当其复位端子R被供给高电平信号时使Q端子输出为低电平，使QB端子输出为高电平。将触发器4的Q端子输出和QB端子输出中的一个或两个作为振荡信号来进行输出。
<动作>
当触发器4的Q端子输出为低电平（图10的（E））时MOS晶体管M1导通（ON），MOS晶体管M2截止（OFF），从而电容器C1充电（图10的（A）），同时QB端子输出为高电平（图10的（F）），从而MOS晶体管M3截止、MOS晶体管M4导通，从而电容器C2放电（图10的（C））。然后，当电容器C1的电压超过基准电压Vth时比较器2的输出为高电平（图10的（B）），触发器4被置位Q端子输出为高电平，QB端子输出为低电平。
此时，MOS晶体管M1截止、MOS晶体管M2导通，从而电容器C1放电，同时QB端子输出为低电平，从而MOS晶体管M3导通、MOS晶体管M4截止，从而电容器C2充电。然后，当电容器C2的电压超过基准电压Vth时比较器3的输出为高电平（图10的（D）），触发器4被复位Q端子输出为低电平，QB端子输出为高电平。
此外，已知有使用如下元件来构成振荡电路的技术（例如参照专利文献1）：放大器，其根据第一、第二输入信号的高低来生成电容器的充放电电流；两个比较器，其将电容器的端子电压Va分别与上限电压Vth1、下限电压Vth2进行比较；触发器，其根据两个比较器的各自输出信号而被复位/置位；以及开关，其根据控制信号向两个比较器中的某一个供给驱动电流。
为了使图9所示的相关技术的振荡电路稳定地输出一定频率的振荡信号，需要从恒流电路6、7向比较器2、3供给足够的工作电流，尤其是当振荡频率较大时供给到比较器2、3的工作电流变大。因此，相关技术的振荡电路的耗电较大。
另外，当将振荡频率设定为较大值时，比较器2、3无法充分地应对，有可能陷入触发器4的置位端子S和复位端子R同时为高电平的禁止状态，从而引发运行停止。
专利文献1：日本特开2009-159344号公报
发明内容
发明要解决的课题
本发明是鉴于以上问题而提出的发明，其目的在于提供一种降低耗电的振荡电路及其工作电流控制方法。
作为本发明的一个实施例，提供一种振荡电路，其特征在于，具有：电容器；充放电部，其根据控制信号来切换所述电容器的充放电；比较器，其将所述电容器的电压与基准电压进行比较，并输出比较结果信号；触发器，其通过所述比较结果信号而被置位或者复位，所述触发器将输出信号作为控制信号供给到所述充放电部，并且将其作为振荡信号来进行输出；以及电流控制部，其根据所述电容器的电压来控制所述比较器的工作电流。
发明效果
通过本发明的实施例能够实现例如降低耗电。
附图说明
图1是表示本发明的振荡电路的第一实施方式的电路结构图。
图2A是表示电流电路16的一个实施方式的电路图。
图2B是表示电流电路16的另一实施方式的电路图。
图3是图1的电路各部的信号波形图。
图4是本发明的振荡电路的第一实施方式的电路结构图。
图5是图4的电路各部的信号波形图。
图6是利用了振荡信号的二次连续时间ΔΣ调制器的一个实施方式的电路结构图。
图7是D/A转换器34的第一实施方式的电路结构图。
图8是D/A转换器34和35的第二实施方式的电路结构图。
图9是相关技术的振荡电路的电路结构图的一个例子。
图10是图9的电路各部的信号波形图。
符号说明
12、13比较器
14触发器
15恒压电路
16~19电流电路
20、21延迟电路
C11、C12电容器
M11~M16 MOS晶体管
具体实施方式
以下参照附图对用于实施本发明的方式进行说明。
实施例1
<振荡电路的第一实施方式的电路结构图>
图1是表示本发明的第一实施方式的振荡电路100的电路结构图。该振荡电路被半导体集成电路化。图1中，恒流电路11一端连接电源Vdd，另一端连接p沟道MOS晶体管M11、M13的源极。MOS晶体管M11的漏极与n沟道MOS晶体管M12的漏极连接，MOS晶体管M12的源极与电源Vss连接。另外，MOS晶体管M13的漏极与n沟道MOS晶体管M14的漏极连接，MOS晶体管M14的源极与电源Vss连接。
MOS晶体管M11、M12的漏极与电容器C11的一端连接、并且与比较器12的非反相输入端子和电流电路16的控制端子连接。电容器C11的另一端与电源Vss连接。MOS晶体管M11、M12的栅极与RS触发器14的Q端子连接。另外，MOS晶体管M13、M14的漏极与电容器C12的一端连接、并且与比较器13的非反相输入端子和电流电路18的控制端子连接。电容器C12的另一端与电源Vss连接。MOS晶体管M13、M14的栅极与RS触发器14的QB端子连接。
比较器12、13将反相输入端子与恒压电路15的一端连接，被施加基准电压Vth，恒压电路15的另一端与电源Vss连接。比较器12将电流输入端子与电流电路16和17的一端连接从而被供给工作电流，电流电路16、17的另一端与电源Vss连接。电流电路16被供给电容器C11的电压，该电压在基准电压Vth附近使比较器12中流过与电容器C11的电压对应的工作电流。
电流电路17使比较器12中稳定地流过一定的工作电流。这里，电流电路17使比较器12中流过的工作电流I2是比较器12能够维持内部状态的程度的较小值。电流电路16处于基准电压Vth和电流电路17一起使比较器12中流过的最大的工作电流I1是使比较器12改变内部状态所需要的程度的较大值。
比较器12生成当电容器C11的电压超过了基准电压Vth时为高电平、当为基准电压Vth以下时为低电平的输出信号，并将其供给到触发器14的置位端子S。
比较器13将电流输入端子与电流电路18、19的一端连接从而被供给工作电流，电流电路18、19的另一端与电源Vss连接。电流电路18在控制端子被供给电容器C12的电压，该电压在基准电压Vth附近使比较器13中流过与电容器C12的电压对应的工作电流。
电流电路19在控制端子使比较器13中稳定地流过一定的工作电流。这里，电流电路19使比较器13中流过的工作电流I2是比较器13能够维持内部状态的程度的较小值。电流电路18处于基准电压Vth和电流电路19一起使比较器13中流过的最大的工作电流I1是使比较器13改变内部状态所需要的程度的较大值。
比较器13生成当电容器C12的电压超过了基准电压Vth时为高电平、当为基准电压Vth以下时为低电平的输出信号，并将其供给到触发器14的复位端子R。
触发器14当其置位端子S被供给高电平信号时使Q端子输出为高电平，使QB端子输出为低电平。此外，触发器14当其复位端子R被供给高电平信号时使Q端子输出为低电平，使QB端子输出为高电平。将触发器14的Q端子输出和QB端子输出中的一个或两个作为振荡信号来进行输出。
此外，触发器14的Q端子经延迟电路20与n沟道MOS晶体管M15的栅极连接，MOS晶体管M15的漏极与触发器14的置位端子S连接，MOS晶体管M15的源极与电源Vss连接。因此，触发器14的Q端子输出为高电平后当经过延迟电路20的延迟时间时，MOS晶体管M15导通，触发器14的置位端子S被强制地变更为低电平。
同样地，触发器14的QB端子经延迟电路21与n沟道MOS晶体管M16的栅极连接，MOS晶体管M16的漏极与触发器14的复位端子R连接，MOS晶体管M16的源极与电源Vss连接。因此，触发器14的QB端子输出为高电平后当经过延迟电路20的延迟时间时，MOS晶体管M16导通，触发器14的复位端子R被强制地变更为低电平。
这样，通过设有延迟电路20、21、MOS晶体管M15、16，即使在将振荡频率设定为较大值的情况下，也能够避免使触发器14的置位端子S和复位端子R同时为高电平。
图2A和图2B是表示电流电路16（17）的实施方式的电路图。图2A中端子21与比较器12的电流输入端子连接。端子21与n沟道MOS晶体管M20、22的漏极连接，MOS晶体管M20的源极与n沟道MOS晶体管M21的漏极连接，MOS晶体管M21、M22的源极与电源Vss连接。在电路16中，MOS晶体管M20的栅极经控制端子22与MOS晶体管M11、M12的漏极连接。MOS晶体管M21、M22的栅极从端子23被供给偏置电压Vbias。MOS晶体管M20流过从控制端子22向栅极施加的电压所对应的电流。此外，电路17的结构与图2A、图2B的电路16的结构实质上相同。由于电路17的结构与图2A、图2B所示的电路16的结构实质上相同，所以省略图示，但在电路17中从控制端子22施加固定电压。
另一方面，在图2B所示的其它实施方式中，代替将MOS晶体管M20连接在端子21与MOS晶体管M21之间，而是将MOS晶体管M20连接在MOS晶体管M21与电源Vss之间。除此以外，也可以为在图2A、图2B中删除了MOS晶体管M21的结构。
此外，在图2A。图2B中用n沟道MOS晶体管构成了电流电路16、17，但同样也可以用p沟道MOS晶体管来构成。另外，关于电流电路18、19也是与图2A、图2B的电流电路16、17大致相同的结构。
另外，n沟道MOS晶体管M20的阈值电压例如是0.6V左右。为了使MOS晶体管M20进行所期望的动作，将基准电压Vth设定为MOS晶体管M20的阈值电压以上例如1.0V左右的值。此外，将该振荡电路100中生成的振荡信号用作连续时间ΔΣ调制器的时钟时，要求时钟的抖动（jitter）较低。这时将基准电压Vth设定地较高，使SN比增高从而实现低抖动化。另一方面，当将振荡电路100用于低耗电用途时，将基准电压Vth设定得尽可能低，从而降低消耗电流。
<动作>
触发器14的Q端子输出为低电平时MOS晶体管M11导通，MOS晶体管M12截止，由此电容器C11充电（图3的（A）），同时QB端子输出为高电平，从而MOS晶体管M13截止、MOS晶体管M14导通，由此电容器C12放电（图3的（C））。然后，当电容器C11的电压超过基准电压Vth时比较器12的输出为高电平（图3的（B）），触发器14被置位Q端子输出为高电平，QB端子输出为低电平。
此时，MOS晶体管M11截止、MOS晶体管M12导通，从而电容器C11放电，同时QB端子输出为低电平，从而MOS晶体管M13导通、MOS晶体管M14截止，由此电容器C12充电。然后，当电容器C12的电压超过基准电压Vth时比较器13的输出为高电平（图3的（D）），触发器14被复位Q端子输出为低电平，QB端子输出为高电平。
这里，图3的（E）中示出了比较器12的工作电流。电流电路17稳定地流过值为I2的电流，电流电路16流过电容器C11的电压a在基准电压Vth附近加上电流I2从而成为最大值为I1的锯齿状电流。比较器12在用低电平/高电平来切换输出值时需要较大的电流I1，而在不进行切换时只要流过较小的电流I2就能够维持内部状态。
另外，现有的是在比较器2中稳定地流过值为I1的电流，而在上述实施方式中能够削减如图3的（E）中以梨皮纹（阴影）所示部分的电流。电流的削减量根据电流I2的值和流过电流I1的时间而浮动，但能够削减至不足现有的二分之一。
同样地，图3的（F）中示出了比较器13的工作电流。电流电路19稳定地流过值为I2的电流，电流电路18流过电容器C12的电压b在基准电压Vth附近加上电流I2从而成为最大值为I1的锯齿状电流。比较器13在用低电平/高电平来切换输出值时需要较大的电流I1，而在不进行切换时只要流过较小的电流I2就能够维持内部状态。
另外，现有的是在比较器3中稳定地流过值为I1的电流，而在上述实施方式中能够削减如图3的（F）中以梨皮纹（阴影）所示部分的电流。电流的削减量根据电流I2的值和流过电流I1的时间而浮动，但能够削减至不足现有的二分之一。
由此，比较器12、13中流过的电流总和如图3的（G）所示，与现有的相比能够大幅削减以梨皮纹（阴影）所示部分的电流。
<振荡电路的第二实施方式的电路结构图>
图4是表示本发明的第二实施方式的振荡电路200的电路结构图。该振荡电路被半导体集成电路化。图4中，恒流电路51一端连接电源Vdd，另一端连接恒流电路52的一端，恒流电路52的另一端连接电源Vss。恒流电路51、52的控制端子与RS触发器61的Q端子连接。恒流电路51、52的连接点与电容器C51的一端连接，并且与比较器53的非反相输入端子和电流电路56的控制端子、以及比较器54的反相输入端子和电流电路59的控制端子连接。电容器C51的另一端与电源Vss连接。
恒流电路51的结构如下：例如，在电源Vdd与电容器C51的一端之间将第一和第二p沟道MOS晶体管纵型连接，向第一p沟道MOS晶体管的栅极施加偏置电压从而流过恒流，向第二MOS晶体管的栅极施加触发器61的Q端子输出进行开关动作，当Q端子输出为低电平时流过恒流。
恒流电路52的结构如下：例如，在电容器C51的一端与电源Vss之间将第三和第四n沟道MOS晶体管纵型连接，向第三MOS晶体管的栅极施加触发器61的Q端子输出进行开关动作，向第四p沟道MOS晶体管的栅极施加偏置电压从而流过恒流，当Q端子输出为高电平时流过恒流。
此外，恒流电路51、52也可以由反相器（inverter）和电阻构成，其中，该反相器被供给触发器61的Q端子输出，该电阻一端与该反相器的输出端子连接，该电阻另一端与电容器C51的一端连接。恒流电路51、52只要能够进行电容器C51的充放电，则可以是任意的结构。
比较器53的反相输入端子与恒压电路55的一端连接被施加基准电压Vth1，恒压电路55的另一端与电源Vss连接。比较器54的非反相输入端子与恒压电路58的一端连接被施加基准电压Vth2（Vth1>Vth2），恒压电路58的另一端与电源Vss连接。
比较器53将电流输入端子与电流电路56和57的一端连接被供给工作电流，电流电路56和57的另一端与电源Vss连接。电流电路56在控制端子被供给电容器C51的电压，该电压在基准电压Vth附近使比较器53中流过与电容器C51的电压对应的工作电流。电流电路57使比较器53中稳定地流过一定的工作电流。这里，电流电路57使比较器52中流过的工作电流是比较器53能够维持内部状态的程度的较小值。电流电路56处于基准电压Vth1和电流电路57一起使比较器53中流过的最大的工作电流是使比较器53改变内部状态所需要的程度的较大值。
比较器53生成当电容器C51的电压超过了基准电压Vth1时为高电平、当为基准电压Vth1以下时为低电平的输出信号，并将其供给到触发器61的置位端子S。
比较器54将电流输入端子与电流电路59、60的一端连接被供给工作电流，电流电路59、60的另一端与电源Vdd连接。电流电路59在控制端子被供给电容器C51的电压，该电压在基准电压Vth2附近使比较器54中流过与电容器C51的电压对应的工作电流。
电流电路60使比较器54中稳定地流过一定的工作电流。这里，电流电路60使比较器54中流过的工作电流是比较器54能够维持内部状态的程度的较小值。电流电路59处于基准电压Vth2和电流电路60一起使比较器54中流过的最大的工作电流是使比较器54改变内部状态所需要的程度的较大值。
比较器54生成当电容器C51的电压不足基准电压Vth2时为高电平、当为基准电压Vth2以上时为低电平的输出信号，并将其供给到触发器61的复位端子R。
触发器61在置位端子S被供给高电平信号时使Q端子输出为高电平，使QB端子输出为低电平。此外，触发器61在复位端子R被供给高电平信号时使Q端子输出为低电平，使QB端子输出为高电平。将触发器61的Q端子输出和QB端子输出中的一个或两个作为振荡信号来进行输出。
电流电路56、57与图2A、图2B所示的结构相同。另外，也可以为在图2A、图2B中删除了MOS晶体管M21的结构。电流电路59、60的结构可以是：在图2A、图2B中将MOS晶体管M20~M22代替为p沟道MOS晶体管，将端子21与比较器54的电流输入端子连接，将p沟道MOS晶体管（对应于M21、M22）的源极与电源Vdd连接。此外，还可以是在图2A、图2B中删除了p沟道MOS晶体管M21的结构。
<动作>
当触发器61的Q端子输出为低电平（图5的（D））时，恒流电路51接通、恒流电路52断开，从而电容器C51充电（图5的（A））。然后，当电容器C51的电压超过基准电压Vth1时比较器53的输出为高电平（图5的（B）），触发器61被置位Q端子输出为高电平（图5的（D）），QB端子输出为低电平（图5的（E））。
此时，恒流电路51断开、恒流电路52接通，电容器C51放电。然后，当电容器C51的电压不足基准电压Vth2时，比较器54的输出为高电平（图5的（C）），触发器61被复位Q端子的输出为低电平，QB端子输出为高电平。
这里，图5的（F）中示出了比较器53的工作电流。电流电路57稳定地流过值为I2的电流，电流电路56流过电容器C51的电压a在基准电压Vth1附近加上电流I2从而成为最大值为I1的锯齿状电流。比较器53在用低电平/高电平来切换输出值时需要较大的电流I1，而在不进行切换时只要流过较小的电流I2就能够维持内部状态。
另外，现有的是在比较器2中稳定地流过值为I1的电流，而在上述实施方式中能够削减如图5的（F）中以梨皮纹（阴影）所示部分的电流。电流的削减量根据电流I2的值和流过电流I1的时间而浮动，但能够削减至不足现有的二分之一。
同样地，图5的（G）中示出了比较器54的工作电流。电流电路60稳定地流过值为I2的电流，电流电路59流过电容器C51的电压a在基准电压Vth2附近加上电流I2从而成为最大值为I1的锯齿状电流。比较器54在用低电平/高电平来切换输出值时需要较大的电流I1，而在不进行切换时只要流过较小的电流I2就能够维持内部状态。
由此，比较器53、54中流过的电流总和如图5的（H）所示，与现有的相比能够大幅削减以梨皮纹（阴影）所示部分的电流。
<ΔΣ调制器的电路结构图>
图6表示利用了本发明的振荡电路100、200输出的振荡信号的二次连续时间ΔΣ调制器500的一个实施方式的电路结构图。图6中，向端子30供给模拟电压Vin，并将其供给到由电阻R31、运算放大器31、反馈电容器C31构成的一次积分电路，并且，运算放大器31的输出被供给到由电阻R32、运算放大器32、反馈电容器C32构成的二次积分电路。此外，向运算放大器31、32的非反相输入端子供给基准电压Vref。
运算放大器32的输出通过在比较器33处与基准电压Vref进行比较而被量化，被供给到D型触发器34的D端子。触发器34的时钟端子被供给图1或图4的振荡电路100、200所生成的振荡信号作为时钟。触发器34使比较器33的输出延迟一个时钟后从Q端子输出，此外，还从QB端子输出将Q端子输出反相而得的信号。
触发器34的Q端子输出被供给到构成1位D/A转换器34的恒流电路36的控制端子以及构成1位D/A转换器35的恒流电路39的控制端子。触发器34的QB输出端子被供给到构成1位D/A转换器34的恒流电路37的控制端子以及构成1位D/A转换器35的恒流电路38的控制端子。
D/A转换器34构成为：将把一端与电源Vdd连接的恒流电路36的另一端与把一端与电源Vss连接的恒流电路37的另一端连接。恒流电路36、37在控制端子被供给高电平时接通从而流过电流。恒流电路36、37的另一端与运算放大器31的反相输入端子连接，进行通过了电阻R31的输入电压与D/A转换器34的输出电压之间的加减运算，用一次积分电路对加减运算后的电压进行积分。
D/A转换器35构成为：将把一端与电源Vdd连接的恒流电路38的另一端与把一端与电源Vss连接的恒流电路39的另一端连接。恒流电路38、39在控制端子被供给高电平时接通从而流过电流。恒流电路38、39的另一端与运算放大器32的反相输入端子连接，进行通过了电阻R32的输入电压与D/A转换器35的输出电压之间的加减运算，用二次积分电路对加减运算后的电压进行积分。该ΔΣ调制器500进行模拟电压Vin的脉冲密度调制（PDM），从触发器34的Q端子输出进行了1位数字调制而得的信号。
<D/A转换器的第一实施方式>
图7表示D/A转换器34（35）的第一实施方式的电路结构图。第一实施方式的D/A转换器35的结构与图7所示的D/A转换器34的结构实质上相同，因此省略图示。图7中在电源Vdd与电源Vss之间纵型连接有p沟道MOS晶体管M41、开关41、开关42、n沟道MOS晶体管M42。向MOS晶体管M41的栅极施加偏置电压Vbias_p从而流过恒流，向MOS晶体管M42的栅极施加偏置电压Vbias_n从而流过恒流。
通过端子43向开关41的控制端子供给触发器34的Q端子输出，当端子43为高电平时开关41接通。通过端子44向开关42的控制端子供给触发器34的QB端子输出，当端子44为高电平时开关42接通。开关41、42的连接点从端子45连接到运算放大器31的反相输入端子。
上述的开关41、42例如由MOS晶体管构成。此时，当切换开关41、42时通过MOS晶体管的栅极-源极间的寄生电容或栅极-漏极间的寄生电容在端子45的输出电流中产生噪声，并且在偏置电压Vbias_p、Vbias_n中也产生噪声。此外，由于端子45的输出电流也被用于对上述寄生电容进行充放电导致输出电流发生变动，所以从触发器34的Q端子输出的进行了1位数字调制而得的信号精度降低。
<D/A转换器的第二实施方式>
图8表示D/A转换器34（35）的第二实施方式的电路结构图。第二实施方式的D/A转换器35的结构与图8所示的D/A转换器34的结构实质上相同，因此省略图示。图7中在电源Vdd与电源Vss之间纵型连接有p沟道MOS晶体管M41、开关41、开关42、n沟道MOS晶体管M42。此外，在MOS晶体管M41与MOS晶体管M42之间，与开关41、42并联地连接有开关46、47。
向MOS晶体管M41的栅极施加偏置电压Vbias_p从而流过恒流，向MOS晶体管M42的栅极施加偏置电压Vbias_n从而流过恒流。通过端子43向开关41、47的控制端子供给触发器34的Q端子输出，当端子43为高电平时开关41、47接通。开关41、42的连接点从端子45连接到运算放大器31的反相输入端子。通过端子44向开关42、46的控制端子供给触发器34的QB端子输出，当端子44为高电平时开关42、46接通。开关46、47的连接点从端子48连接到运算放大器32的反相输入端子。
这里，当端子43为高电平时开关41、47接通，端子44为低电平，所以开关42、46断开。因此，将从MOS晶体管M41的漏极流出的电流通过开关41从端子45输出，电流从端子48通过开关47流入MOS晶体管M42的漏极。
接下来，当端子43为低电平时开关41、47断开，端子44为高电平，所以开关42、46接通。因此，将从MOS晶体管M41的漏极流出的电流通过开关46从端子48输出，电流从端子45通过开关42流入MOS晶体管M42的漏极。也就是，MOS晶体管M41进行恒流电路36、38的动作，MOS晶体管M42进行恒流电路37、39的动作。
此外，由于开关41、46中某一个为接通，所以MOS晶体管M41的漏极电位为固定，同样地由于开关42、47中某一个为接通，所以MOS晶体管M42的漏极电位为固定。因此，通过开关41、42、46、47的切换，能够降低通过构成开关41、42、46、47的MOS晶体管的栅极-源极间的寄生电容或栅极-漏极间的寄生电容而在端子45、48的输出电流中产生噪声。
另外，当从端子43引入的噪声通过构成开关41的MOS晶体管的栅极-源极间的寄生电容到达MOS晶体管M41的漏极时，该噪声通过构成开关46的MOS晶体管的栅极-源极间的寄生电容而从端子44离开，因此能够降低上述噪声的影响。同样地，当从端子44引入的噪声通过构成开关42的MOS晶体管的栅极-源极间的寄生电容到达MOS晶体管M42的漏极时，该噪声通过构成开关47的MOS晶体管的栅极-源极间的寄生电容而从端子43离开，因此能够降低上述噪声的影响。
此外，在上述实施例中例如MOS晶体管M11~M14或者恒流电路51、52作为充放电部发挥作用，电流电路16~19或者56、57作为电流控制部发挥作用。
以上，通过实施例对本发明进行了说明，但本发明并不局限于上述实施例，在本发明范围内能够进行各种变形和改良是毋庸置言的。
本国际申请主张基于2010年6月17日申请的日本专利申请第2010-138231号的优先权，在本国际申请中援引了2010-138231号的全部内容。

Claims (5)

1.一种振荡电路，其特征在于，具有：
电容器；
充放电部，其根据控制信号来切换所述电容器的充放电；
比较器，其将所述电容器的电压与基准电压进行比较，并输出比较结果信号；
触发器，其通过所述比较结果信号而被置位或者复位，所述触发器将输出信号作为控制信号供给到所述充放电部，并且将其作为振荡信号来进行输出；以及
电流控制部，包括电流源，向其输入所述电容器的电压来控制所述比较器的工作电流，
并且，所述电容器的电压被直接提供给所述电流源，使得所述电流源的电流从稳定的恒流变为锯齿状电流。
2.根据权利要求1所述的振荡电路，其特征在于，
所述电流控制部具有：
第一电流控制部，其使所述比较器中流过与所述电容器的电压对应的电流，其中，所述电容器的电压处于所述比较器的基准电压附近；以及
第二电流控制部，其使所述比较器中稳定地流过一定的工作电流。
3.根据权利要求1所述的振荡电路，其特征在于，
所述振荡电路具有：电平变更部，其根据使所述触发器的输出信号延迟后的信号，将所述比较器的比较结果信号变更为预定电平。
4.一种振荡电路的工作电流控制方法，该振荡电路至少具有电容器、充放电部、比较器以及触发器，该工作电流控制方法的特征在于，
由所述充放电部根据控制信号来切换所述电容器的充放电，
由所述比较器将所述电容器的电压与基准电压进行比较，并输出比较结果信号，
通过所述比较结果信号将所述触发器置位或者复位，将所述触发器的输出信号作为控制信号供给到所述充放电部，并且将其作为振荡信号来进行输出，
通过利用了从所述电容器接收的电压的电流源来控制所述比较器的工作电流，
并且，所述电容器的电压被直接提供给所述电流源，使得所述电流源的电流从稳定的恒流变为锯齿状电流。
5.根据权利要求4所述的工作电流控制方法，其特征在于，
根据使所述触发器的输出信号延迟后的信号，将所述比较器的比较结果信号变更为预定电平。
CN201180029567.6A 2010-06-17 2011-05-10 振荡电路及其工作电流控制方法 Active CN102948074B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010138231A JP5375753B2 (ja) 2010-06-17 2010-06-17 発振回路及びその動作電流制御方法
JP2010-138231 2010-06-17
PCT/JP2011/060750 WO2011158576A1 (ja) 2010-06-17 2011-05-10 発振回路及びその動作電流制御方法

Publications (2)

Publication Number Publication Date
CN102948074A CN102948074A (zh) 2013-02-27
CN102948074B true CN102948074B (zh) 2017-03-08

Family

ID=45347986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180029567.6A Active CN102948074B (zh) 2010-06-17 2011-05-10 振荡电路及其工作电流控制方法

Country Status (4)

Country Link
US (1) US9007137B2 (zh)
JP (1) JP5375753B2 (zh)
CN (1) CN102948074B (zh)
WO (1) WO2011158576A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013156821A1 (en) * 2012-04-20 2013-10-24 Freescale Semiconductor, Inc. An oscillator circuit, a semiconductor device and an apparatus
JP6228770B2 (ja) * 2013-07-17 2017-11-08 サイプレス セミコンダクター コーポレーション 充放電型発振回路
CN104935303B (zh) * 2014-03-19 2019-01-18 恩智浦美国有限公司 张驰振荡器
GB2533390A (en) * 2014-12-19 2016-06-22 Nordic Semiconductor Asa Relaxation oscillator
CN105159391B (zh) * 2015-10-22 2018-01-19 杭州士兰微电子股份有限公司 一种电流源及利用所述电流源的振荡电路
CN106656107A (zh) * 2016-08-29 2017-05-10 四川和芯微电子股份有限公司 Cmos时钟产生器
JP6729259B2 (ja) 2016-09-30 2020-07-22 ブラザー工業株式会社 粘着テープロールの製造方法及び粘着テープカートリッジの製造方法
US10601408B2 (en) * 2018-04-13 2020-03-24 Texas Instruments Incorporated Low frequency oscillator with ultra-low short circuit current
JP7386643B2 (ja) * 2019-07-19 2023-11-27 アズビル株式会社 発振回路
EP3826179A1 (en) * 2019-11-22 2021-05-26 Nexperia B.V. Schmitt trigger voltage comparator
CN112021666B (zh) * 2020-08-31 2023-10-27 歌尔微电子股份有限公司 电子烟电路及电子烟

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623851A (en) * 1984-10-27 1986-11-18 Kabushiki Kaisha Toshiba Voltage controlled oscillator using flip-flop controlled switching circuits
US4963840A (en) * 1988-11-07 1990-10-16 U.S. Philips Corporation Delay-controlled relaxation oscillator with reduced power consumption
CN1585269A (zh) * 2003-08-18 2005-02-23 半导体元件工业有限责任公司 形成频率可变的振荡器的方法及其结构
US7102452B1 (en) * 2004-12-31 2006-09-05 Zilog, Inc. Temperature-compensated RC oscillator
JP2009159344A (ja) * 2007-12-27 2009-07-16 Rohm Co Ltd 発振回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61107810A (ja) 1984-10-31 1986-05-26 Toshiba Corp 電圧制御発振回路
EP1058385B1 (en) * 1999-06-01 2005-06-01 Fujitsu Limited Comparator circuit
JP3718392B2 (ja) * 1999-12-03 2005-11-24 株式会社東芝 発振回路
JP2004349831A (ja) * 2003-05-20 2004-12-09 Fuji Electric Device Technology Co Ltd 発振回路
US6914494B1 (en) * 2003-08-26 2005-07-05 National Semiconductor Corporation Very low current oscillator with variable duty cycle
JP4568595B2 (ja) * 2004-12-10 2010-10-27 三菱電機株式会社 半導体回路
JP4817960B2 (ja) * 2006-05-17 2011-11-16 富士通セミコンダクター株式会社 オシレータ回路及び半導体記憶装置
KR101386174B1 (ko) * 2007-09-14 2014-04-17 삼성전자주식회사 발진기 및 그것의 발진 방법
US7884679B2 (en) * 2009-03-18 2011-02-08 Nxp B.V. Process, voltage, temperature compensated oscillator
DE102011052010B4 (de) * 2011-07-21 2014-09-04 Infineon Technologies Ag Oszillatorschaltung mit Komparator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623851A (en) * 1984-10-27 1986-11-18 Kabushiki Kaisha Toshiba Voltage controlled oscillator using flip-flop controlled switching circuits
US4963840A (en) * 1988-11-07 1990-10-16 U.S. Philips Corporation Delay-controlled relaxation oscillator with reduced power consumption
CN1585269A (zh) * 2003-08-18 2005-02-23 半导体元件工业有限责任公司 形成频率可变的振荡器的方法及其结构
US7102452B1 (en) * 2004-12-31 2006-09-05 Zilog, Inc. Temperature-compensated RC oscillator
JP2009159344A (ja) * 2007-12-27 2009-07-16 Rohm Co Ltd 発振回路

Also Published As

Publication number Publication date
CN102948074A (zh) 2013-02-27
WO2011158576A1 (ja) 2011-12-22
JP2012004872A (ja) 2012-01-05
JP5375753B2 (ja) 2013-12-25
US20130082789A1 (en) 2013-04-04
US9007137B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
CN102948074B (zh) 振荡电路及其工作电流控制方法
CN102118148B (zh) 一种振荡器
CN107124166B (zh) 一种低功耗高速零电流开关
CN102158180B (zh) 一种低功耗开关型运算放大器
CN101499787B (zh) 一种具有频率抖动特性的振荡器电路
CN102832912B (zh) 一种脉冲信号单侧边沿延时的电路
CN105703769B (zh) 电压产生器
CN102136800A (zh) 开关调节器
KR101378866B1 (ko) 저전력 ｒｆ 스위치
CN104113211A (zh) 一种应用于能量获取系统的低功耗迟滞电压检测电路
CN203537351U (zh) 振荡器电路
CN107634649B (zh) 一种开关器件驱动电路、方法及电压转换电路
CN106200741A (zh) 电流沉负载电路及低压差线性稳压器
CN204376860U (zh) 一种开关电路
CN103475338B (zh) 一种高精度低压振荡器
CN103368536B (zh) 基于mos管的信号延迟电路
CN203457116U (zh) 共模反馈的差分放大电路及集成电路
CN102315852A (zh) 并串数据转换电路及并串数据转换系统
CN107690749A (zh) 振荡器、集成电路、计时芯片和电子设备
Mal et al. Non Overlapping Clock (NOC) generator for low frequency switched capacitor circuits
CN106155153A (zh) 防电压脉冲干扰的系统
CN115173835A (zh) 施密特触发器电路及相关的电子电路和电子设备
CN204013456U (zh) 开关电路
Bakker et al. Improving the efficiency of class-D audio amplifier systems using envelope tracking DC-DC power supplies
US7986179B2 (en) Circuit and method for reducing popping sound

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant