CN102945848B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102945848B
CN102945848B CN201210441006.3A CN201210441006A CN102945848B CN 102945848 B CN102945848 B CN 102945848B CN 201210441006 A CN201210441006 A CN 201210441006A CN 102945848 B CN102945848 B CN 102945848B
Authority
CN
China
Prior art keywords
directional coupler
pass
main line
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210441006.3A
Other languages
English (en)
Other versions
CN102945848A (zh
Inventor
樱井智
后藤聪
藤冈彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102945848A publication Critical patent/CN102945848A/zh
Application granted granted Critical
Publication of CN102945848B publication Critical patent/CN102945848B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Transceivers (AREA)
  • Near-Field Transmission Systems (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及一种半导体器件。提供了一种能够促进移动电话等中使用的RF功率模块的微型化的技术。在其中形成了RF功率模块的放大部分的半导体芯片内，形成定向耦合器。定向耦合器的副线与耦合到LDMOSFET的漏区的漏极导线形成在同一层中，所述LDMOSFET将用作半导体芯片的放大部分。因此，预定的漏极导线用作主线，通过经由绝缘膜与所述主线并行布置的副线以及所述主线来配置定向耦合器。

Description

半导体器件
本申请是于2008年2月1日提交的、申请号为200810009409.4、名称为“半导体器件”的中国发明专利申请的分案申请。
相关申请的交叉引用
本申请要求于2007年3月29日提交的日本专利申请No.2007-86385的优先权，这里将其内容通过参考引入本申请。
技术领域
本发明涉及半导体器件，并且更具体地涉及一种可用于具有功率放大器功能的半导体器件的技术。
背景技术
在日本专利公开No.2006-237238(专利文件1)中，描述了一种技术，其中将形成有功率放大器电路的半导体芯片安装在安装衬底上并进一步在安装衬底中形成定向耦合器。
发明内容
近来，由诸如GSM系统(全球移动通信系统)、PCS系统(个人通信系统)、PDC(个人数字蜂窝)系统、CDMA(码分多址)系统等通信系统所代表的移动通信装置已经扩展到全世界。通常，这种类型的移动通信装置包括：天线，用于发射和接收无线电波；射频功率放大器(RF功率模块)，用于放大功率调制射频信号并将其提供至天线；接收部分，用于处理通过天线接收的射频信号；控制部分，用于控制这些部件；以及电池，用于为这些部件提供电源电压。
根据用途和环境，可以使用诸如HBT、HEMT等的复合半导体器件、硅双极晶体管、LDMOSFET(横向扩散金属氧化物半导体场效应晶体管)等作为在移动通信装置的RF功率模块内的功率放大电路中所使用的放大器元件。
此外，近来随着移动通信装置变得更加多功能化，对于降低RF功率模块尺寸的需求也日益增加。本发明人一直在研究RF功率模块微型化的技术。
在RF功率模块中，形成有功率放大器电路，并且传输在该功率放大器电路中放大的输出信号。RF功率模块具有放大输出信号的功率的功能，并且要求输出功率是稳定的恒定输出。在RF功率模块中，功率放大器电路对输出功率的放大由控制电路控制。换言之，尽管在RF功率模块中通过控制电路来控制输出功率使其恒定，但是该输出功率并不一定是稳定和恒定的。为此，为RF功率模块设置了检测输出功率并反馈的功能，以使得基于检测到的输出功率使将从RF功率模块输出的输出功率恒定。这种检测输出功率的部分称作定向耦合器。
如图32所示，定向耦合器102和匹配电路等一起与半导体芯片101分离地安装在构成RF功率模块的安装衬底100上。当在安装衬底100上形成定向耦合器102时，定向耦合器102占用了安装衬底100上大约1mm2的区域。结果，定向耦合器102连同安装衬底100上安装的匹配电路一起成为阻碍安装衬底100微型化的因素。特别地，在近来已经变得更加多功能化的RF功率模块中，安装衬底100上有密集的线路，并且难以预留用于安装定向耦合器102的区域。
当定向耦合器102与半导体芯片101分离地安装在安装衬底100上时，需要将定向耦合器102检测到的功率返回到形成在半导体芯片101中的控制电路，因此需要用导线将定向耦合器102和半导体芯片101耦合。为此，需要预留用于导线键合的区域，因此安装衬底100的微型化更加困难。
本发明的一个目标是提供一种能够促进移动电话等中使用的RF功率模块的微型化的技术。
通过该说明书中的下列详细描述以及附图，本发明的上述和其他目标以及新颖特征将会更加全面地显现出来。
下面将简要概括将会在此处公开的本发明的优选实施例。
根据本发明的半导体器件包括包含功率放大器电路的半导体芯片，该半导体芯片具有：(a)半导体衬底；(b)晶体管，其形成在半导体衬底上，构成功率放大器电路；以及(c)定向耦合器，其检测从功率放大器电路输出的输出功率。然后，该定向耦合器包括：(cl)主线，其使用晶体管的输出导线；以及(c2)副线，其第一端子与用于将来自定向耦合器的输出转换成电压或电流的检测器电路电耦合，而其第二端子作为第一端子的另一端，经过无源元件与GND电耦合。此处，主线和副线彼此并行布置，并且在主线和副线之间不存在导体。
下面简要描述本发明优选实施例所带来的效果。
由于定向耦合器形成在半导体芯片内部，因此就可能促进在移动电话等中使用的RF功率模块的微型化。
附图说明
图1是示出了数字移动电话中信号发射/接收部分的方框图。
图2是示出了RF功率模块中射频放大器电路的电路方框图。
图3是示出了定向耦合器的图示。
图4是示出了检测器电路的示例的电路图。
图5是示出了RF功率模块的安装配置的平面图。
图6是示出了半导体芯片的布局配置的顶视图。
图7是示出了末级放大器的布局配置的顶视图。
图8是示出了包括定向耦合器的末级放大器局部截面的截面图。
图9是示出了输出功率和检测电压之间的关系的图示。
图10是示出了本发明第一实施例中的半导体器件的制造工艺的截面图。
图11是示出了图10之后的半导体器件的制造工艺的截面图。
图12是示出了图11之后的半导体器件的制造工艺的截面图。
图13是示出了图12之后的半导体器件的制造工艺的截面图。
图14是示出了图13之后的半导体器件的制造工艺的截面图。
图15是示出了图14之后的半导体器件的制造工艺的截面图。
图16是示出了第二实施例中的末级放大器的布局配置的顶视图。
图17是示出了包括定向耦合器的末级放大器局部截面的截面图。
图18是示出了包括定向耦合器的末级放大器局部截面的截面图。
图19是示出了在下层形成的副线和在上层形成的副线之间的连接关系的图示。
图20是示出了在下层形成的副线和在上层形成的副线之间的连接关系的图示。
图21是示出了在第三实施例中的末级放大器的布局配置的顶视图。
图22是示出了在第三实施例中的末级放大器的布局配置的顶视图。
图23是示出了包括定向耦合器的末级放大器局部截面的截面图。
图24是示出了在第四实施例中的RF功率模块的安装配置的顶视图。
图25是示出了RF功率模块的安装配置的顶视图。
图26是示出了RF功率模块的安装配置的顶视图。
图27是示出了RF功率模块的安装配置的顶视图。
图28是示出了在第五实施例中的末级放大器的布局配置的顶视图。
图29是示出了包括定向耦合器和HBT的结构的局部截面的截面透视图。
图30是示出了在第五实施例中的半导体器件的制造工艺的截面透视图。
图31是示出了图30之后的半导体器件的制造工艺的截面透视图。
图32是示出了本发明人已经讨论的RF功率模块的安装配置的顶视图。
具体实施方式
在下面的实施例中，为了方便起见，在必要时，通过将实施例分成多个部分或者实施例来进行描述，然而，除非明确指出，否则这些部分或者实施例并不是彼此独立，而是其中一个作为修改示例、细节、补充说明等与另一个部分或者整体相关联。
此外，在下列实施例中，当涉及到元件的数目等时(包括单元数目、数值、数量、范围等)，除非明确指出或者除该数目原则上明显局限于特定数目的情况之外，否则该数目并不局限于特定数目，而是可以比特定数目更多或者更少。
另外，在下面的实施例中，不言而喻，部件(也包括构成步骤等)并非必然是必要的，除非明确指出，或者除它们原则上明显是必要的情况之外。
类似地，在下面的实施例中，当涉及到部件等的形状、位置关系等时，除非明确指出，或者除在原则上可以有另外的考虑的情况之外，否则还可以包括与这些形状基本接近或者类似的形状等。这可以适用于上述数值和范围。
在示出了本优选实施例的所有附图中，通过相似附图标记来指示相似元件，并且省略了对这种元件的重复描述。为了使得附图更加易于理解，甚至可能对平面图添加阴影线。在下面实施例中描述的MOSFET是MISFET(金属绝缘体半导体场效应晶体管)的一个示例，并且除了使用氧化硅膜作为栅极绝缘膜的情况之外，本发明还包括其中使用高介电常数膜的情况，该高介电常数膜具有比氧化硅膜的介电常数更高的高介电常数。
(第一实施例)
图1示出了例如数字移动电话中的信号发射/接收部分的方框图。在图1中，移动电话中的信号发射/接收部分具有数字信号处理单元1、RF(中频)部分2、调制信号源3、混频器4、RF功率模块5、天线开关6、天线7以及低噪声放大器8。
数字信号处理单元1适用于通过对诸如语音信号的模拟信号进行数字处理而生成基带信号，IF单元2适用于将数字信号处理单元1中产生的基带信号转换成中频信号。
调制信号源3是适用于使用参考振荡器(诸如频率稳定的晶体振荡器)来得到调制信号的电路，混频器4是转换频率的频率转换器。
RF功率模块5是使用从电源提供的功率来重新产生和输出与弱输入信号类似的高功率信号的电路。
天线开关6将输入到数字移动电话的输入信号与从数字移动电话输出的输出信号分离。
天线7用于发射和接收无线电波，并且低噪声放大器8对通过天线7接收到的信号进行放大。
数字移动电话如上所述进行配置，在下面将简要描述数字移动电话的操作。首先描述在发射信号时的操作。在数字信号处理单元1中通过对诸如语音信号的模拟信号进行数字处理而产生的基带信号在IF单元2中被转换成中频信号。随后，中频信号通过调制信号源3和混频器4被转换成射频(RF)信号。转换成RF信号的信号然后被输入到RF功率模块5中。输入到RF功率模块5的RF信号通过RF功率模块5来放大，然后经由天线开关6从天线7发射。
接着，描述在接收信号时的操作。通过天线7接收的RF信号通过低噪声放大器8来放大。随后，通过低噪声放大器8放大的信号通过调制信号源3和混频器4被转换成中频信号，然后被输入到IF单元2。在IF单元2中，检测中频信号，并提取基带信号。然后，在数字信号处理单元1中对基带信号进行处理，并输出声音信号。
如上所述，当从数字移动电话发射信号时，通过RF功率模块5来放大信号。接下来，将描述RF功率模块的配置。图2示出了在第一实施例中的RF功率模块内的RF放大器电路的电路块。参考图2来描述RF放大器电路的电路块。
在图2中，RF功率模块5中形成的RF放大器电路包括安装在安装衬底10上的半导体芯片11和匹配电路12a和12b。然后，在半导体芯片11中形成放大器电路13a和放大器电路13b。放大器电路13a利用第一频率，并且配置成能够通过利用GSM系统(全球移动通信系统)来放大使用GSM低频带中的824MHz至915MHz的信号。放大器电路13b利用第二频率，并且配置成能够放大使用GSM高频带中的1,710MHz至1,910MHz的信号。如上所述，在本第一实施例中，半导体芯片11配置成能够放大不同的两种频带中的信号。
放大器电路13a具有放大器部分14a、偏置电路15a、定向耦合器16a以及检测器电路17a。类似地，放大器电路13b具有放大器部分14b、偏置电路15b、定向耦合器16b以及检测器电路17b。另外在半导体芯片11内部，形成了频带切换开关18、19以及差分放大器20。
放大器部分14a是放大从端子Pin 1输入的GSM系统低频带中的输入信号的放大器，并且包括例如三个放大器级。类似地，放大器部分14b是放大从端子Pin 2输入的GSM系统高频带中的输入信号的放大器，并且包括例如三个放大器级。
用作控制电路的偏置电路15a配置成通过根据从端子Vapc输入的功率控制电压对放大器部分14a施加偏置电压来控制放大级。类似地，用作控制电路的偏置电路15b配置成通过根据来从端子Vapc输入的功率控制电压对放大器部分14b施加偏置电压来控制放大级。
定向耦合器16a、16b配置成能够检测在放大器部分14a、14b中放大的信号的功率，本第一实施例的特征之一在于，定向耦合器16a、16b形成在半导体芯片11内部。换言之，在现有技术中，定向耦合器16a、16b形成在安装了匹配电路12a、12b和半导体芯片11的安装衬底10上，然而，在本第一实施例中，定向耦合器16a、16b形成在半导体芯片11的内部。因此，不再需要在安装衬底10上预留用于安装定向耦合器16a、16b的空间，因此使得可以将安装衬底10微型化。
检测器电路17a、17b配置成用于将定向耦合器16a、16b检测的功率转换成电压或电流，并将其输出到差分放大器20。
频带切换开关18、19配置成切换用于放大GSM系统低频带中的信号的放大器部分14a与用于放大GSM系统高频带中的信号的放大器部分14b之间的操作，并且频带切换开关18、19由图中未示出的频带切换信号来控制。
差分放大器20配置成用于检测从端子Vapc输入的功率控制电压与从检测器电路17a、17b输出的电压之间的差值。上述电路是形成在半导体芯片11内部的电路，而匹配电路12a、12b形成在半导体芯片11外部的安装衬底10上。使用无源元件来调整匹配电路12a、12b的阻抗，从而使得由放大器电路13a、13b放大的信号可以有效地被输出而不被反射。换言之，匹配电路12a、12b配置成使阻抗分别与从放大器电路13a、13b输出的信号匹配。特别地，匹配电路12a、12b可以使用电阻元件、电容元件、电感元件等形成。
本第一实施例中的RF放大器电路如上所述地进行配置，其操作将在下面进行描述。在本第一实施例中，电路被配置成能够放大GSM系统低频带和高频带中的信号，然而由于操作都相同，因此只对放大低频带中的信号时的操作进行描述。此外，尽管是围绕GSM系统对该通信系统进行描述，但是可以使用其他通信系统。
首先，通过频带切换信号来切换频带切换开关18、19以操作放大器电路13a。然后，从端子Pin 1输入的输入信号被输入至放大器部分14a。功率控制电压从端子Vapc输入到偏置电路15a，并且偏置电路15a基于功率控制电压将偏置电压施加到放大器部分14a。结果，放大器部分14a基于来自偏置电路15a的偏置电压来放大输入信号，并输出该信号。放大器部分14a中放大的信号从半导体芯片11输出并输入到安装在安装衬底10上的匹配电路12a。由于匹配电路12a的阻抗是匹配的，因此放大的信号可以有效地从端子Pout1输出而不被反射。通过这种方式，将期望的信号从端子Pout 1输出。
期望的是，从端子Pout1输出的信号的功率恒定。然而，由于外部影响等，实际输出的信号的功率并不一定是期望的功率。因此，提供了通过将该功率反馈到控制放大器部分14a的偏置电路15a来控制输出功率的电路。将对该反馈电路的操作进行描述。在放大器部分14a中放大的信号的功率通过设置在放大器部分14a和匹配电路12a之间的定向耦合器16a来检测。定向耦合器16a中检测的功率在耦合至定向耦合器16a的检测器电路17a中被转换成电压。将检测器电路17a中转换的电压输入至差分放大器电路20。另一方面，从端子Vapc输入的功率控制电压也输入至差分放大器20。然后，在差分放大器20中，检测在检测器电路17a中转换的电压和功率控制电压之间的差值。接着，控制将从偏置电路15a施加至放大器部分14a的偏置电压的幅度，以使得消除在差分放大器20中检测到的差值。因此，从端子Pout1输出的信号的功率变得恒定。通过这样的方式，在RF功率模块中形成的RF放大器电路进行操作。
接着，对定向耦合器16a进行描述。图3是示出了定向耦合器16a的配置的示意图。如图3所示，定向耦合器16a包括构成主线的导线以及构成副线的导线。定向耦合器16a是四端子元件，并通过电磁耦合的副线来检测经过主线传送的功率。为此，主线和副线彼此并行布置，并且配置成使得在主线和副线之间不存在导体。
定向耦合器16a的性能指标包括耦合度以及方向性。耦合度指示了经过主线传送的功率与副线上检测到的功率的比值，并且耦合度越大，副线上检测到的与经过主线传送的功率相关的功率就越大。通过增加彼此并行布置的主线和副线的长度以及减小主线和副线之间的距离，可以提高定向耦合器16a的耦合度。
随后，将描述定向耦合器16a的方向性。如图3所示，假设主线的一端由端口1来指示，另一端由端口2来指示。另外，假设副线的一端由端口3来指示，另一端由端口4来指示。此处，假设功率(RF信号)经过主线从端口1传送至端口2。换言之，根据与图2的对应关系，主线的端口1与放大器电路14a耦合，主线的端口2与匹配电路12a耦合。如果没有完成通过匹配电路12a进行的阻抗匹配，那么结果是从主线的端口1朝端口2传送的功率以及从端口2侧反射并从端口2朝端口1传送的功率以混合的方式共存。然而，在实际电路中，通过匹配电路12a完成了阻抗匹配，因此可以认为，从端口2侧反射并从端口2朝端口1传送的功率并不存在。换言之，结果在主线中仅仅存在从端口1至端口2传送的功率。
如上所述，由于经过主线传送的功率的电磁耦合，在副线中产生了功率，并且该电磁耦合包括电场耦合和磁场耦合。在主线和副线之间的电场耦合的出现归因于主线和副线之间的电容，因电场耦合而在副线中检测到的功率经过副线朝着端口3且朝着端口4均匀地传送。换言之，由电场耦合产生的功率不具有方向性。另一方面，主线和副线之间的磁场耦合的出现归因于主线和副线之间的电磁感应现象，因此作为磁场耦合的结果而检测到的功率在抵消所产生的磁场的方向上出现。换言之，因磁场耦合而产生的功率以特定方向传送。结果，当因电场耦合而经过副线朝着端口4传送的功率与因磁场耦合而经过副线朝着端口3传送的功率平衡时，在副线的端口4不再产生功率。通过这样的方式，当被配置成使得因电场耦合而产生的功率在副线的端口4处与因磁场耦合而产生的功率平衡时，则仅仅检测到经过副线朝着端口3传送的功率。正因为这样，所以可以实现仅仅检测到以特定方向传送的功率的定向耦合器16a。
此处，为了进行配置以使得因电场耦合而产生的功率在副线的端口4处与因磁场耦合而产生的功率平衡，副线的端口4经过预定无源元件(电阻器、电容器、电感器)与GND电势耦合。做出选择使无源元件的阻抗具有预定值，以使得因电场耦合而产生的功率可以与因磁场而产生的功率在副线的端口4处平衡。
根据如上配置的定向耦合器16a，检测的功率经过副线朝着端口3传送。在图2示出的检测器电路17a中将该功率转换成例如电压。换言之，定向耦合器16a的端口3与检测器电路17a电耦合。接着，描述检测器电路17a的电路配置的示例。
图4示出了检测器电路17a的电路配置示例的图示。在图4中，检测器电路17a具有n沟道型MOSFET(金属绝缘体半导体场效应晶体管)21、24以及p沟道型MOSFET 22、23。n沟道型MOSFET 21以及p沟道型MOSFET 22串联耦合在GND电势和电源电势(Vdd)之间。另外，在GND电势和电源电势之间，串联耦合的p沟道型MOSFET 23以及n沟道型MOSFET 24与串联耦合的n沟道型MOSFET 21以及p沟道型MOSFET 22并联耦合。
p沟道型MOSFET 22的栅电极和p沟道型MOSFET 23的栅电极耦合，并且这些栅电极与p沟道型MOSFET 22的漏区耦合。因此，p沟道型MOSFET 22和p沟道型MOSFET 23构成了一个电流镜电路。此外，n沟道型MOSFET 24的栅电极与n沟道型MOSFET 24的漏区电耦合。
将对以这种方式配置的检测器电路17a的操作进行描述。首先，通过定向耦合器检测的功率(RF信号)被输入到检测器电路17a的输入端子。输入至检测器电路17a的输入端子的功率被输入到n沟道型MOSFET 21的栅电极。然后，与输入至栅电极的功率的幅值对应的电流在n沟道型MOSFET 21的源区和漏区之间流动。此时，由于p沟道型MOSFET 22和p沟道型MOSFET 23所构成的电流镜电路，与在n沟道型MOSFET 21的源区和漏区之间流动的电流量相同的电流也在n沟道型MOSFET 24的源区和漏区之间流动。结果，在检测器电路17a的输出端子处生成了使相同量的电流在n沟道型MOSFET 24的源区和漏区中流动所需的电压。使用检测器电路17a可以将通过定向耦合器检测到的功率转换成电压。
接着，描述在本第一实施例中的RF功率模块的安装配置。图5是示出了在本第一实施例中的RF功率模块的安装配置的平面图。如图5所示，在本第一实施例的RF功率模块中，半导体芯片11和无源部分安装在安装衬底(布线衬底)10上。安装衬底10包括例如印刷布线衬底，并且具有其中多个电介质层(绝缘层)彼此键合的结构。在安装衬底10的表面(主表面)和下表面上以及在安装衬底10内，形成预定导线，并且形成在安装衬底10的表面上的部分导线与形成在安装衬底10的下表面上的部分导线经由形成在安装衬底10的厚度方向上的过孔电耦合。
半导体芯片11包括作为主要组成部分的硅，并且在硅衬底上，形成如图2所示的放大器电路13a、13b、频带切换开关18、19、差分放大器20等。构成放大器电路13a、13b的组成部分包括放大器部分14a、14b、偏置电路15a、15b、定向耦合器16a、16b、检测器电路17a、17b等。
放大器部分14a、14b包括例如三个放大器级，并且每个放大器级由形成在硅衬底上的LDMOSFET形成。偏置电路15a、15b、检测器电路17a、17b、频带切换电路18、19以及差分电路20由形成硅衬底上的MOSFET等来形成。
半导体芯片11具有矩形形状，并且沿着外围形成多个键合焊盘(未示出)。形成在安装衬底10上的这些键合焊盘和端子通过导线等耦合。
形成在安装衬底10上的无源部分包括例如芯片部分，包括电阻器、电感元件、电容器等。这些无源部分与形成在布线衬底表面上的导线电耦合。无源部分例如构成如图2示出的匹配电路12a、12b等。
此处，本第一实施例的特征之一在于，定向耦合器16a、16b设置在半导体芯片11的内部。换言之，在本第一实施例中，定向耦合器16a、16b形成在构成半导体芯片11的硅衬底上。传统上，如图32所示，定向耦合器102安装在半导体芯片101外部的安装衬底100上，而不是在半导体芯片101内部。因此，需要在安装衬底100上预留用以安装定向耦合器102的区域，这对于安装衬底100的微型化是一个瓶颈。特别地，在放大不同频带中的信号的RF功率模块中，由于需要安装多个定向耦合器102，因此定向耦合器102占用的安装衬底100的面积增加。
与此相反，在本第一实施例中，如图5所示，定向耦合器形成在半导体芯片11的内部，并且因此不再需要在安装衬底10上预留用以安装定向耦合器的区域。特别地，正如从图5和图32之间的比较可以看出的那样，安装衬底10上用以安装定向耦合器的区域是空白空间。结果，就使得可以通过省略如图5示出的空白空间来使安装衬底10的尺寸微型化。换言之，不再需要在安装衬底10上预留用以安装定向耦合器的区域，因此剩余了一个空闲空间。因此，布置将安装至安装衬底10上的无源元件的自由度增加。例如，将匹配电路安装在半导体芯片11外部的安装衬底10上，同样对于匹配电路的布置而言，自由度也增加。另外，将检测器电路耦合至定向耦合器，以便将定向耦合器检测的功率转换成电压或者电流。检测器电路通常使用MOSFET等形成在半导体芯片11内部，因此当把定向耦合器安装在半导体芯片11外部的安装衬底10上时，需要使用导线来耦合安装衬底10上安装的定向耦合器和半导体芯片11，以将定向耦合器和检测器电路耦合。然而，在本第一实施例中，该配置被设计成使得定向耦合器像检测器电路一样形成在半导体芯片11内部，因此，就可省略用于使用导线来耦合半导体芯片和安装衬底10上的导线以便耦合定向耦合器和检测器电路的配置。
如上所述，在本第一实施例中，特征之一在于，定向耦合器形成在半导体芯片11内部，接着，将描述其中形成了定向耦合器的半导体芯片11的内部配置。
图6示出了半导体芯片11的布局配置的顶视图。如图6所示，半导体芯片11具有矩形形状，并且元件形成在矩形内部区域。例如，形成构成GSM系统的低频放大器部分的三级放大器(图2中示出的放大器部分14a)。作为三级放大器的第一级，形成了第一级放大器25a，作为第二级，形成了中间级放大器26a。然后，作为末级，形成了末级放大器27a。类似地，在半导体芯片11中，形成构成GSM系统的高频放大器部分的三级放大器(图2中示出的放大器部分14b)。特别地，作为第一级，形成了第一级放大器25b，作为第二级，形成了中间级放大器26b。然后，作为末级，形成了末级放大器27b。这些放大器部分通过多个并行耦合的LDMOSFET形成，并且LDMOSFET实现了放大器功能。
在半导体芯片11中，还形成了电容元件28和电阻元件29。另外，形成控制放大器部分的控制电路(图2的偏置电路15a、15b等)30，并且通过例如CMOS(互补MOS)等来形成控制电路30。在半导体芯片11内部，还形成了检测器电路(图2中的检测器电路17a、17b)31。也通过MOSFET等来形成检测器电路31。检测器电路31通过形成在半导体芯片11内部的导线与定向耦合器的副线32耦合。换言之，在本第一实施例中，在半导体芯片11内部，形成了定向耦合器，并且形成了构成定向耦合器的副线32。副线32形成在末级放大器27a、27b上。另一方面，尽管在图6中未示出构成定向耦合器的主线，但是其配置使得共享了末级放大器27a、27b的漏极导线。通过这种方式，将定向耦合器形成在半导体芯片11中。
在半导体芯片11的外围上，形成焊盘33，焊盘33将构成末级放大器部分的末级放大器27a、27b所放大的功率输出到半导体芯片11的外部。此外，在半导体芯片11的外围，还形成了用来输入控制信号(功率控制电压等)的焊盘34。
接着，将描述其中形成了定向耦合器的末级放大器27a的配置。末级放大器27a通过多个LDMOSFET来配置。图7是示出了形成在图6所示半导体芯片11中的末级放大器27a的布局配置的顶视图。如图7所示，在末级放大器27a中，多个漏极导线35c和多个源极导线36a以预定方向延伸。漏极导线35c和源极导线36a彼此并行交替布置。漏极导线35c耦合至构成末级放大器27a的LDMOSFET的漏区，源极导线36a耦合至构成末级放大器部分27a的LDMOSFET的源区。此外，在末级放大器27a中，形成栅极导线37，并且栅极导线37耦合至构成末级放大器27a的LDMOSFET的栅电极。在具有这种布局配置的末级放大器27a中，形成构成定向耦合器的副线32。以预定的距离与漏极导线35c其中之一并行地布置副线32。副线32相邻的漏极导线35c还用作定向耦合器的主线。换言之，通过与漏极导线35c中传送放大功率的漏极导线并行地提供副线32，可以实现末级放大器27a中定向耦合器的形成。
末级放大器27a构成三级放大器中的末级，末级放大器27a放大的功率从焊盘(漏极焊盘)33输出至半导体芯片的外部。因此，定向耦合器形成在末级放大器27a中，以便检测最终放大的功率。换言之，在第一级放大器和中间级放大器中，功率不是最终从RF功率模块输出的功率，而是仍处于放大过程中的功率，因此在其中没有形成检测最终放大功率的定向耦合器。
图8是示出了包括定向耦合器的末级放大器27a局部截面的截面图。在图8示出的截面图中，示出了定向耦合器和LDMOSFET。在图8中，在包括已向其引入p型杂质(诸如硼(B))的单晶硅的一个半导体衬底40上，形成p型外延层41，该p型外延层41是已向其中引入p型杂质的半导体层，并且在该p型外延层41中，形成已经以高浓度向其中引入p型杂质的p型穿孔层43。通过以高浓度引入p型杂质来降低p型穿孔层43的电阻。通过埋置已经以高浓度向其中引入p型杂质的多晶硅膜来形成p型穿孔层43，然而还可以埋置金属膜(例如W(钨)膜)，而不是多晶硅膜，在这种情况下，就可以形成具有更小寄生电阻的穿孔层。
然后，在p型外延层41中形成p型阱44。p型阱44主要形成在LDMOSFET的源极形成区和沟道形成区中。在p型外延层41的沟道形成区上，形成栅极绝缘膜45，并且在栅极绝缘膜45上，形成栅电极46。在栅电极46的两侧的侧壁上，形成侧壁49。
在栅电极46两侧侧壁上形成的侧壁49其中之一的下面，形成n-型偏移漏区(低浓度漏区)47。n-型偏移漏区47在栅电极46的侧壁的下部终止，使得其末端与沟道形成区接触。在n-型偏移漏区47外部，形成n型偏移漏区(高浓度漏区)50，并且在n型偏移漏区50的外部，形成n型漏区(高浓度漏区)51，n型漏区51的杂质浓度比n型偏移漏区50的杂质浓度更高，并且n型漏区51比n型偏移漏区50距离沟道形成区更远。n-型偏移漏区47、n型偏移漏区50以及n型漏区51形成了LDMOSFET的漏区。
另一方面，在栅电极46两侧侧壁上形成的侧壁49中的另一个的下面，形成n-型源区48。n-型源区48在栅电极46的侧壁的下部终止，使得其末端与沟道形成区接触。在n-型源区48的外部，形成n+型源区52，n+型源区52的杂质浓度比n-型源区48的杂质浓度更高，并且n+型源区52的底部位置比n-型源区48的底部位置更深。n-型源区48和n+型源区52形成了LDMOSFET的源区。
另外，在n+型源区52的外部，形成p+型半导体区53。p+型半导体区53与p型穿孔层43耦合，并且具有降低p型穿孔层43的表面的电阻的功能。通过这种方式，在半导体衬底40的主表面上，形成了LDMOSFET。如图8所示，在半导体衬底40的主表面上，形成具有上述配置的多个LDMOSFET。
随后，描述耦合至形成在半导体衬底40上的LDMOSFET的导线结构。如图8所示，在形成在半导体衬底40上的LDMOSFET上，形成将用作层间绝缘膜的氧化硅膜54，并在该氧化硅膜54中形成穿透氧化硅膜54的多个插塞57。在插塞之中，部分插塞57耦合至n+型漏区51，另一部分耦合至n+型源区52或者p+型半导体区53。
耦合至n+型漏区51的插塞57耦合至形成在插塞57上的漏极导线35a。然后，在漏极导线35a上，形成将用作层间绝缘膜的氧化硅膜58，并且在氧化硅膜58中形成插塞61。插塞61与漏极导线35a电耦合。另外，在插塞61上，形成漏极导线35b，并且在漏极导线35b上形成将用作层间绝缘膜的氧化硅膜62。在氧化硅膜62中形成插塞65，并且在插塞65上形成漏极导线35c。通过这种方式，在构成LDMOSFET漏区的一部分的n+型漏区51上，形成了三层导线。特别地，n+型漏区51经由插塞57耦合至作为第一导线层的漏极导线35a，漏极导线35a经由插塞61耦合至作为第二导线层的漏极导线35b。作为第二导线层的漏极导线35b经由插塞65耦合至作为第三层导线的漏极导线35c。形成在最上层的漏极导线35c耦合至焊盘(漏极焊盘)33，如图7所示。
另一方面，耦合至n+型源区52的插塞57和耦合至p+型半导体区53的插塞57通过源极导线36a耦合。换言之，n+型源区52和p+型半导体区53经由插塞57通过源极导线36a耦合。此处，在源极导线36a上没有形成多层导线层。在本第一实施例中，漏极导线具有三层导线结构，但是源极导线具有单层导线结构。下面将对此进行描述。
在本第一实施例中，p型穿孔层43通过已以高浓度向其中引入杂质的具有低电阻的p型多晶硅膜或者具有低电阻的金属膜来形成。因此，仅仅将为了显著降低p型穿孔层43的寄生电阻而电耦合LDMOSFET基本单元的源区(n+型源区52和p+型半导体区53)的源极导线用于作为第一导线层的源极导线36a，并且不必在源极导线36a的更上层上形成源极导线。换言之，形成源极导线的导线层的数目(一层)比形成漏极导线的导线层的数目(三层)小。因此，可以大大降低漏极导线和源极导线之间的寄生电容(输出电容)。换言之，如果漏极导线和源极导线都具有三层导线结构，则漏极导线和源极导线之间的寄生电容增加。然后，在本第一实施例中，为了降低p型穿孔层43的电阻，通过降低p型穿孔层43本身的电阻使得耦合n+型源区52和p+型半导体区53的源极导线具有一个层，而不是使耦合n+型源区52和p+型半导体区53的源极导线具有多层导线结构。因此，可以得到源极导线和漏极导线之间寄生电容降低的效果。
这也是使用源极导线36a的单层结构作为源极导线而产生的益处之一，然而，在本第一实施例中，还存在的进一步的优势在于，在源极导线36a上形成了一个空区域。换言之，如图8所示，省略了将具有三层结构的源极导线，并使用了仅具有一层结构的源极导线36a，因此与作为第三层的漏极导线35c相邻的区域变空。在本第一实施例中，构成定向耦合器的副线32设置在该空区域中。换言之，如果使得源极导线具有三层结构，那么在与漏极导线35c相邻且与漏极导线35c相同的层中就不会产生空区域，因此就不可能与漏极导线35c在同一层中形成构成定向耦合器的副线32。与此相反，在本第一实施例中，源极导线仅仅使用一层源极导线36a，因此就可以与作为第三层的漏极导线35c在同一层形成构成定向耦合器的副线32。构成定向耦合器的副线32与漏极导线35c形成在同一层的益处在于，不需要显著地修改制造工艺。这是因为，仅仅需要修改形成漏极电极35c的构图部分以便在与漏极35c的同一层中形成定向耦合器的副线32，随后将在制造LDMOSFET的方法中对此进行描述。如上所述，根据本第一实施例，可以在末级放大器27a中形成定向耦合器以及LDMOSTET。
此外，如图8所示，在构成定向耦合器的副线32以及漏极导线35c上，形成将用作层间绝缘膜的氧化硅膜66，并且在氧化硅膜66上，形成将用作表面保护膜的氮化硅膜67。另外，在与半导体衬底40的主表面相对的表面上，形成背部电极68。结果，背部电极68与LDMOSFET的源区电耦合。另一方面，LDMOSFET的漏区经过漏极导线35a、35b、35c耦合至焊盘33(参看图7)。因此，在LDMOSFET中放大的功率(RF信号)经过漏极导线35c从焊盘33最终输出。此时，通过提供经过其传送放大功率的漏极导线35c作为主线以及与将用作主线的漏极导线35c形成在同一层的副线32，可以形成定向耦合器。然后，经过主线传送的功率可以通过定向耦合器来检测。
如图8所示，副线32与漏极导线35c设置在同一层中，但是漏极导线35c和副线32在其间以预定距离并行布置。在将用作主线的漏极导线35c与副线32之间，没有形成导体，而是形成了是绝缘体的氧化硅膜66，以便实现定向耦合器。此外，从改善定向耦合器的耦合度的立场出发，期望的是把将用作主线的漏极导线35c与副线32之间的距离设为不大于2μm。
可以看出，定向耦合器可以通过如上所述那样配置而形成在半导体芯片内部。此处，将在下面描述这样的事实，即，在将定向耦合器设置在半导体芯片内部时，也可以实现如传统中那样将定向耦合器设置在半导体芯片外部时的相同性能。
图9是示出了输出功率和检测电压之间的关系的图示。输出功率意指在RF功率模块中放大并从中输出的功率，检测电压意指在定向耦合器中检测并在检测器电路中转换成电压的输出功率。在图9中，水平轴代表输出功率(dBm)，指示了输出功率在向右方向上增加。另一方面，垂直轴代表检测电压(V)，指示了检测电压在向上方向上增加。指示出的是，输出功率变得越高，检测电压相应地也变得越高。
在图9中，示出了传统检测特性和本发明的检测特性之间的比较。传统检测特性意指当使用其中定向耦合器形成在半导体芯片外部的配置时的检测特性，本发明的检测特性意指当使用了其中定向耦合器形成在半导体芯片内部的配置时的检测特性。如图9所示，当输出功率不大于-15dB时，不存在差异，检测电压大约为0.3V。当输出功率不低于-15dB时，传统配置中的检测电压比本发明的配置中的检测电压高。这是因为在传统配置中可以增加定向耦合器的大小，因此能够延长主线和副线并能够提高耦合度。与此相反，在本发明中定向耦合器形成在半导体芯片内部，因此不可能像定向耦合器设置在半导体芯片外部一样延长主线和副线。定向耦合器的耦合度随着主线和副线的长度增加而增加，因此当定向耦合器形成在半导体芯片内部时，耦合度往往降低。然而，如图9所示，可以得到等于或者大于固定值的检测电压，因此即使在定向耦合器形成在半导体芯片内部时，也可以有效地检测输出功率。尽管在图9中未示出定向耦合的方向性，但是已经证实可以得到与在定向耦合器设置在半导体芯片外部时的相同水平的方向性。
当定向耦合器形成在半导体芯片内部时，可以存在补偿耦合度的方法，在该方法中，在定向耦合器和检测器电路之间插入线性放大器。在图9示出的情况下，检测电压可以通过线性放大器来放大，因此可以看出，即使在其中定向耦合器形成在半导体芯片内部的配置中，也可得到与其中定向耦合器形成在半导体芯片外部的配置的检测电压等效的检测电压。换言之，可以看出，通过在定向耦合器和检测器电路之间插入线性放大器就可以改善耦合度。此时，即使插入了线性放大器，定向耦合器的方向性也将不会恶化。换言之，定向耦合器的方向性将不会因为线性放大器的插入而恶化，这是因为方向性由入射波和反射波之间的比值来确定，并因此由定向耦合器的性能来确定。由此可以看出，即使在定向耦合器设置在半导体芯片内部时，通过使用线性放大器仍可以在不使定向耦合器的方向性恶化的情况下改善耦合度。
线性放大器例如通过MOSFET等来形成，因此线性放大器也可以形成在半导体芯片的内部。特别地，在包括硅作为主要组成部分的半导体芯片中形成MOSFET以便形成控制电路等，因此可以使用MOSFET的一部分来制作线性放大器。结果，定向耦合器和线性放大器可以形成在半导体芯片内部，因此安装衬底可以微型化，而不需增加安装衬底的尺寸。
接着，将对形成在半导体芯片内部的LDMOSFET的特性是否受到在半导体芯片内部形成定向耦合器的不利影响进行讨论。由于定向耦合器由彼此并行布置的主线和副线构成，因此考虑主线和副线之间的电容是否影响到LODMOSFET。作为基于定向耦合器包括两个并行板的假设计算电容的结果，每个定向耦合器上的电容大约为0.01(pF)。此处，LDMOSFET的输出耦合至匹配电路，匹配电路中使用的电容器具有几十的电容。由此可以想到的是，由于与匹配电路中使用的电容器的电容相比定向耦合器的电容十分小，因此定向耦合器形成在半导体芯片内部对LDMOSFET特性的影响很小。
接着，将参考附图描述制造本第一实施例中的半导体器件的方法。
首先，如图10所示，使用外延生长方法在包括p型单晶硅的半导体衬底40的主表面上形成包括p型单晶硅的p型外延层41。
随后，在半导体衬底40上形成氧化硅膜，并使用通过光刻技术构图的光致抗蚀剂膜作为掩模来刻蚀氧化硅膜。然后，使用剩余的氧化硅膜作为掩模来刻蚀p型外延层41的部分，并因此形成到达半导体衬底40的沟槽42。
然后，在利用CVD(化学气相沉积)方法将已以高浓度向其中引入了p型杂质(例如硼(B))的p型多晶硅膜沉积在包括沟槽42内部的半导体衬底40上之后，通过利用回蚀刻(etch-back)方法去除沟槽42外部的多晶硅膜，在沟槽42内部形成包括p型多晶硅膜的p型穿孔层43。通过这种方式，可以通过埋置已以高浓度向其中引入了杂质的p型多晶硅膜来形成具有小寄生电阻的p型穿孔层43。可以将金属膜(例如W(钨)膜)而不是多晶硅膜埋置在沟槽42内部，并且在这种情况下，可以形成具有更小寄生电阻的穿孔层。
随后，使用通过光刻技术构图的氮化硅膜作为掩模刻蚀外延层41来形成沟槽，并且通过在沟槽内埋置氧化硅膜来形成元件隔离区(未示出)9。元件隔离区的形成限定了半导体衬底40的主表面上的有源区，在该有源区中形成LDMOSFET单元。
接着，如图11所示，通过使用光致抗蚀剂膜作为掩模将硼离子注入到p型外延层41的一部分中而形成用于穿通停止层的p型阱44。p型阱44主要形成在LDMOSFET的源极形成区和沟道形成区中。
随后，在利用氢氟酸清洗了p型外延层41的表面之后，通过使半导体衬底40经受热处理在p型外延层41的表面上形成包括氧化硅膜的栅极绝缘膜45。代替氧化硅膜，可以将包括氮的氧化硅膜即氮氧化硅膜施加至栅极绝缘膜45。在这种情况下，可以减少在栅极绝缘膜45的界面处的热电子的俘获。此外，还可以通过CVD方法将氧化硅膜沉积在通过热氧化方法形成的氧化硅膜的顶部，并且利用这两层氧化硅膜来配置栅极绝缘膜45。
接着，在栅极绝缘膜45的顶部形成栅电极46。为了形成栅电极46，例如通过CVD方法将未掺杂的多晶硅膜沉积在栅极绝缘膜45的顶部。然后，将n型杂质引入到多晶硅膜中，并在通过CVD方法在多晶硅膜的顶部上沉积了包括氧化硅膜的帽绝缘膜(未示出)之后，使用光致抗蚀剂膜作为掩模对帽绝缘膜和多晶硅膜进行干法刻蚀。
随后，通过使用光致抗蚀剂膜作为掩模将P(磷)离子注入至p型外延层41的一部分中来形成n-型偏移漏区(低浓度漏区)47。n-型偏移漏区47在栅电极46的侧壁的下部终止，以使得其末端与沟道形成区接触。通过降低n-型偏移漏区47的杂质浓度，扩展了栅电极46和漏区之间的耗尽层，并因此使其间形成的反馈电容(Cgd)得到降低。
接着，在去除了光致抗蚀剂膜之后，通过使用新的光致抗蚀剂膜作为掩模将As(砷)离子注入到p型阱44的表面来形成n-型漏区48。通过以低加速能量注入杂质离子(As)来形成浅n-型源区48，可以抑制杂质从源区到沟道形成区的扩散，并因此可以抑制阈值电压下降。
随后，通过使用光致抗蚀剂膜作为掩模将B(硼)离子注入到p型阱44的表面中，在n-型源区48的下部处形成p型晕环(halo)区(未示出)。此时，将使用倾斜离子注入方法注入杂质离子然后使半导体衬底40旋转90度的操作重复四次，在所述倾斜离子注入方法中，杂质离子以相对于半导体衬底40的主表面倾斜30度的方向注入。不一定要形成p型晕环区，然而，在形成了p型晕环区时，进一步抑制了杂质从源区至沟道形成区的扩散，并且进一步抑制了短沟道效应，并因此可以进一步抑制阈值电压的下降。
接着，在去除了光致抗蚀剂膜之后，在栅电极46的侧壁上形成侧壁49。通过利用CVD方法在半导体衬底40上沉积氧化硅膜然后使该氧化硅膜经受各向异性刻蚀来形成侧壁49。特别地，可以使用通过热分解TEOS(正硅酸乙酯，一种有机源)而形成的HLD(高温低压分解)膜来作为用于侧壁49的氧化硅膜。HLD膜的膜厚度均匀性良好，并且其特征在于杂质不易在膜中扩散。
随后，使用在漏极形成区的顶部具有开口的光致抗蚀剂膜作为掩模，将P(磷)离子注入到n-型偏移漏区47的一部分中。因此，在该部分n-型偏移漏区47中，相对于在栅电极46漏区侧的侧壁上形成的侧壁49，以自匹配方式来形成n型偏移漏区(高浓度漏区)50。
n型偏移漏区50的杂质浓度变得比n-型偏移漏区47中的杂质浓度更高。换言之，n型偏移漏区50的电阻变得比n-型偏移漏区47的电阻更小，因此可以降低导通电阻(Ron)。
在相对于栅电极46以自匹配方式形成n-型偏移漏区47的同时，相对于栅电极46的侧壁上的侧壁49以自匹配方式形成n型偏移漏区50，因此沿着栅极长度方向以对应于侧壁49的膜厚度的量远离栅电极46来形成n型偏移漏区50。结果，即使n型偏移漏区50的杂质浓度增加，对反馈电容(Cgd)的影响也是微小的。
接着，在去除了用于形成n型偏移漏区50的光致抗蚀剂膜之后，使用分别在n型偏移漏区50以及源极形成区的p型阱44的一部分的顶部具有开口的光致抗蚀剂膜作为掩模，将As(砷)离子分别注入n型偏移漏区50的一部分和p型阱44的一部分。
由于离子注入，在n型偏移漏区50的一部分中，形成n+型漏区(高浓度漏区)51，n+型漏区51的杂质浓度比n型偏移漏区50的杂质浓度更高，且n+型漏区51比n型偏移漏区50距离沟道形成区更远。
此外，由于上述的离子注入，在p型阱44中形成了n+型源区52，n+型源区52的杂质浓度比n-型源区48的杂质浓度更高，并且n+型源区52的底部位置比n-型源区48的底部位置更深。由于n+型源区52相对于栅电极46的侧壁上的侧壁49以自匹配方式形成，所以n+型源区52沿着栅极长度方向以与侧壁49的膜厚度对应的量远离沟道形成区而形成。
如上所述，通过相对于侧壁49以自匹配方式形成n+型源区52，就可能精确地定义n+型源区52与沟道形成区之间的距离。另一方面，如果试图通过使用光致抗蚀剂膜作为掩模注入离子来形成远离沟道形成区的n+型源区52，而不在栅电极46的侧壁上形成侧壁49，那么n+型源区52与沟道形成区之间的距离会因掩模的未对准而改变。在这种情况下，如果n+型源区52的末端距离沟道形成区过近，那么n+型源区52中的杂质在沟道形成区中扩散，并且阈值电压改变。另一方面，如果n+型源区52的末端距离沟道形成区过远，则源极电阻增加。
结果，根据其中相对于侧壁49以自匹配形式形成n+型源区52的本第一实施例，即使LDMOSFET制作得更加精细，这种问题也可以避免，因此可以促进LDMOSFET的微型化。
通过目前的工艺，完成了具有漏区和源区的LDMOSFET，其中漏区包括n-型偏移漏区47、n型偏移漏区50以及n+型漏区51，源区包括n-型源区48以及n+型源区52。
由于LDMOSFET支持利用短沟道长度的高电压驱动，因此将n-型偏移漏区47形成在栅电极46的一侧(漏区)，将p型阱44形成在另一侧(源区)上的沟道形成区和源极形成区中。另外，需要优化n-型偏移漏区47中的电荷量以及平面中栅电极46和n+型漏区51的末端之间的距离，以使得LDMOSFET的击穿电压最大。
接着，在去除了用于形成n+型漏区51和n+型源区52的光致抗蚀剂膜之后，通过使用在p型穿孔层43的顶部具有开口的光致抗蚀剂膜作为掩模向p型穿孔层43的表面中注入氟化硼(BF2)离子，来形成p+型半导体区53，并且使p型穿孔层43的表面的电阻降低。
然后，在去除了用于形成p+型半导体区53的光致抗蚀剂膜之后，如图12所示，在半导体衬底40上通过CVD方法来沉积氮化硅膜(未示出)以及氧化硅膜54。此后，使用CMP(化学机械抛光)方法使氧化硅膜54的表面平坦化。
随后，通过使用光致抗蚀剂膜作为掩模来干法刻蚀氧化硅膜54和氮化硅膜，分别在p型穿孔层43(p+型半导体区53)、源区(n+型源区52)、漏区(n+型漏区51)以及栅电极46的顶部中形成接触孔55。
接着，通过溅射方法将钛/氮化钛膜56a沉积在包括接触孔55内部的半导体衬底40上，该钛/氮化钛膜56a是Ti(钛)膜和TiN(氮化钛)膜的堆叠膜。然后，通过CVD方法将钨(W)膜56b沉积在半导体衬底40上，并且使用钨膜来填充接触孔55。然后，通过CMP(化学机械抛光)方法，来去除半导体衬底40上的钛/氮化钛膜56a和钨膜56b，并通过将钛/氮化钛膜56a和钨膜56b留在接触孔55中来形成在接触孔55中的包括钛/氮化钛膜56a和钨膜56b的插塞57。
随后，如图13所示，通过溅射方法在半导体衬底40上顺序地沉积氮化钨(WN)膜和钨(W)膜。然后，通过使用光致抗蚀剂膜作为掩模来刻蚀堆叠膜，形成源极导线36a、漏极导线35a和栅极导线(未示出)，该源极导线36a电耦合n+型源区52和p+型半导体区53，该漏极导线35a电耦合至n+型漏区51，该栅极导线电耦合至栅电极46。
接着，如图14所示，通过CVD方法，在源极导线36a、漏极导线35a和栅极导线(未示出)的顶部上沉积氧化硅膜58，然后通过刻蚀氧化硅膜58的一部分形成到达漏极导线35a和栅极导线(未示出)的通孔59。随后，通过与形成插塞57所利用的工艺相同的工艺，在通孔59中形成包括钛/氮化钛膜60a和钨膜60b的插塞61。
此后，通过顺序地堆叠钛/氮化钛膜、铝膜以及钛/氮化钛膜，在包括插塞61的氧化硅膜58上形成堆叠膜。然后，通过使用光致抗蚀剂膜作为掩模进行刻蚀来构图堆叠膜，并形成漏极导线35b和第二栅极导线(未示出)，该漏极导线35b与LDMOSFET的漏区(n-型偏移漏区47、n型偏移漏区50以及n+型漏区51)和漏极导线35a电耦合，该第二栅极导线与栅电极46和栅极导线(未示出)电耦合。
接着，如图15所示，通过CVD方法在包括漏极导线35b和第二栅极导线(未示出)的氧化硅膜58上沉积氧化硅膜62。随后，通过刻蚀氧化硅膜62的一部分形成到达漏极导线35b以及第二栅极导线(未示出)的通孔63。到达第二栅极导线(未示出)的通孔63形成在图15中未示出的区域内。然后，通过与形成插塞57、61所利用的工艺相同的工艺，在通孔63中形成包括钛/氮化钛膜64a和钨膜64b的插塞65。
接着，通过顺序地堆叠钛膜、铝膜以及氮化钛膜，在包括插塞65的氧化硅膜62上形成堆叠膜。然后，通过使用光致抗蚀剂膜作为掩模进行刻蚀来构图堆叠膜，并形成漏极导线35c和第三栅极导线(未示出)，该漏极导线35c与LDMOSFET的漏区(n-型偏移漏区47、n型偏移漏区50以及n+型漏区51)和漏极导线35a、35b电耦合，该第三栅极导线与栅电极46、栅极导线(未示出)和第二栅极导线(未示出)电耦合。另外，通过该工艺，在与形成预定漏极导线35c区域临近的区域内形成副线32。换言之，利用预定漏极导线35c作为主线，形成包括与主线相邻的副线32的定向耦合器。在本第一实施例中，由于在与漏极导线35c相邻的区域中没有形成源极导线，因此可以在与漏极导线35c相邻且其中没有形成源极导线的区域内形成副线32。可以在形成漏极导线35c的工艺中同时形成副线32。换言之，可以仅仅通过改变用以形成漏极导线35c的掩模来形成副线32。如上所述，根据本第一实施例，可以在不会使工艺变得复杂的情况下形成定向耦合器。
在图15中未示出的区域内形成与栅电极46、栅极导线(未示出)以及第二栅极导线(未示出)电耦合的导线。漏极导线35c的一部分将用作将在后面的工艺中描述的漏极焊盘，第三栅极导线(未示出)的一部分将用作将在后面的工艺中描述的栅极焊盘。
接着，如图8所示，通过CVD方法在包括漏极导线35c和第三栅极导线(未示出)的氧化硅膜62上沉积氧化硅膜66和氮化硅膜67。
随后，通过使用光致抗蚀剂膜作为掩模来刻蚀氮化硅膜67和氧化硅膜66，形成到达漏极导线35c的开口和第三栅极导线(未示出)中的开口。因此，形成了包括漏极导线35c的一部分的漏极焊盘(未示出)和包括第三栅极导线(未示出)的一部分的栅极焊盘(未示出)。
接着，通过抛光半导体衬底40的背部，在半导体衬底40的背部上形成背部电极68。背部电极68可以例如通过利用溅射方法沉积Ni(镍)-Cu(铜)合金膜来形成。
此后，沿着分割区域(未示意性地示出)来切割半导体衬底40，将其分割成单独的半导体芯片，然后经由背部电极68将这些半导体芯片焊接到安装衬底上。因此，可以制造在本第一实施例中的半导体器件。
根据本第一实施例，由于定向耦合器可以形成在半导体芯片内部，因此可使RF功率模块微型化。使用示例给出了上面的描述，在该示例中，漏极导线具有作为漏极导线的多层导线结构的三个层。然而，这仅仅是示例，本发明还可以应用于漏极导线的层数为三层或者更多或者更少的情况。
(第二实施例)
在上述第一实施例中，描述了其中定向耦合器的副线32与漏极导线35c形成在同一层中的示例。然而，在本第二实施例中，描述了其中定向耦合器的副线32形成在漏极导线35c的上层中的示例。
图16是示出了形成在图6所示半导体芯片11中的末级放大器27a的布局配置示例的顶视图。图16中示出的末级放大器27a的布局配置与图7所示第一实施例中的末级放大器27a的布局配置基本相同，因此仅仅描述不同之处。图16示出的末级放大器27a的布局配置在构成定向耦合器的副线32的布置位置方面与图7示出的末级放大器部分27a的布局配置不同。换言之，虽然在上述第一实施例中定向耦合器的副线32与漏极导线35c形成在同一层中(参考图7和图8)，但是在本第二实施例中，定向耦合器的副线32形成在漏极导线35c的上层中。
图17是示出了包括定向耦合器的末级放大器27a局部截面的截面图。如图17所示，在本第二实施例中，漏极导线具有包括漏极导线35a、35b、35c的三层导线结构，并且另外源极导线具有包括源极导线36a、36b和36c的三层导线结构。在这种情况下，与其中源极导线36c与漏极导线35c形成在同一层的上述第一实施例不同，定向耦合器的副线32不能形成在与漏极导线35c相邻的区域内。因此，在本第二实施例中，副线32形成在漏极导线35c的上层中。同样在副线32设置在漏极导线35c的上层中的情况下，也由包括漏极导线35c的主线和经由作为绝缘膜的氧化硅膜66形成在主线上的副线来形成定向耦合器。换言之，定向耦合器通过主线和副线32之间的电磁耦合检测经过主线传送的功率，并且在主线周围存在副线32时发生电磁耦合，因此在副线形成主线的上层的情况下和在副线与主线形成在同一层的情况下，也可以类似地配置定向耦合器。
在图17中，副线32设置在漏极导线35c的上层中，并且副线32由一个层来形成，然而形成在漏极导线35c的上层中的副线32可以具有如图18所示的多层结构。在这种情况下，在下层的副线32上形成氧化硅膜69，在氧化硅膜69上形成上层的副线32。另外，重新形成覆盖上层的副线32的氧化硅膜70。在图18示出的情况中，在下层中形成的副线32和在上层中形成的副线32例如如图19或者如图20所示那样耦合。图19和图20示出了当以图18所示的箭头方向观察时的副线32。通过使得副线32具有如上所述的多层结构，可以增加副线32的长度，并且可以增加与主线(漏极导线35c)的电磁耦合的耦合度。
在本第二实施例中，描述的是其中基于漏极导线和源极导线都具有三层结构的假设使副线32形成在漏极导线35c的上层中的示例。然而，即使与上述第一实施例情况类似，当源极导线的导线层的数目小于漏极导线的导线层的数目时，副线32仍可以设置在漏极导线35c的上层中。
(第三实施例)
在上述第二实施例中，描述了其中通过使用一个漏极导线35c作为主线并在主线的上层中设置副线32来配置定向耦合器的示例。然而，在本第三实施例中，描述了其中使用多个漏极导线35c作为主线并且将副线32设置在漏极导线35c上的示例。
图21是示出了形成在图6所示半导体芯片11中的末级放大器27a的布局配置示例的顶视图。图21中示出的末级放大器27a的布局配置与图7所示上述第一实施例中的末级放大器27a的布局配置基本相同，因此描述不同之处。图21所示的末级放大器27a的布局配置与图7所示的末级放大器27a的不同之处在于，通过在漏极导线35c上形成副线32来配置定向耦合器。在图21中，例如，副线32形成在三个相邻的漏极导线35c上方。形成在三个相邻漏极导线35c上方的各个副线32在一个公共端上耦合。耦合形成在漏极导线35c上方的副线32的方法并不限于图21所示的情况，可以以S形状的方式耦合三条副线32，如图22所示。
图23是示出了包括定向耦合器的末级放大器局部截面的截面图。正如从图23中可以看出，在本第三实施例中，相邻的漏极导线35c用作定向耦合器的主线，并且在漏极导线35c上方形成副线32。形成在漏极导线35c上方的副线32彼此耦合，形成了一个定向耦合器。
根据第三实施例，漏极导线35c用作主线，副线32形成在主线上方，因此构成定向耦合器的主线和副线的长度可以增加。结果，得到了定向耦合器的耦合度能够得到增加的效果。在本第三实施例中，描述了其中使用三条漏极导线35c作为主线而用作主线的漏极导线35c的数目可以大于三或者小于三的示例。
(第四实施例)
在上述如图5所示的第一实施例中，描述的是其中一个半导体芯片11安装在构成RF功率模块的安装衬底10上的示例，然而在本第四实施例中，描述了另一实施例。换言之，在上述第一实施例中，如图2所示的放大器电路13a、13b、频带切换开关18、19以及差分放大器20形成在一个半导体芯片11中。然而，在本第四实施例中，例如，如图2所示的放大器电路13a、13b、频带切换开关18、19以及差分放大器20分离地形成在安装衬底10上的两个半导体芯片11a、11b中，如图24所示。例如，在图24中，如图2所示的放大器电路14a、14b形成在半导体芯片11a中，诸如如图2所示偏置电路15a、15b的用于控制放大器部分14a、14b的控制电路形成在半导体芯片11b中。在使用了这种配置的情况下，期望的是图2示出的定向耦合器16a、16b形成在半导体芯片11a中。这是因为，在半导体芯片11a中，形成了放大功率的放大器部分14a、14b，并且定向耦合器16a、16b具有检测在放大器部分14a、14b中放大的功率的功能。换言之，当定向耦合器16a、16b形成在半导体芯片11b中时，就需要将来自形成在半导体芯片11a中的放大器部分14a、14b的输出引出到半导体芯片11b，这将会使得配置更加复杂。图2中示出的检测器电路17a、17b可以形成在半导体芯片11a、11b任一个中。当放大器部分14a、14b和控制电路(偏置电路15a、15b等)分离地形成在半导体芯片11a、11b中时，还可以通过在半导体芯片11a的内部形成定向耦合器16a、16b来实现安装衬底10的微型化。
图25是示出了其中三个半导体芯片11b、11c、11d形成在安装衬底10上的示例的顶视图。在这种情况下，在半导体芯片11b中，形成了如图2所示的诸如偏置电路15a、15b等的控制电路。另一方面，在半导体芯片11c中，形成了图2中示出的放大器部分14a和定向耦合器16a。另外，在半导体芯片11d中，形成了图2中示出的放大器部分14b和定向耦合器16b。换言之，在半导体芯片11c中，形成用于GSM系统低频带的放大器部分14a，并且在半导体芯片11d中，形成用于GSM系统高频带的放大器部分14b。如图2所示的检测器电路17a形成在半导体芯片11b或者半导体芯片11c中，检测器电路17b形成在半导体芯片11b或者半导体芯片11d中。即使当三个半导体芯片11b、11c、11d如上所述地安装在安装衬底10上时，通过在其中形成了放大器部分14a的半导体芯片11c中形成定向耦合器16a以及在其中形成了放大器部分14b的半导体芯片11d中形成定向耦合器16b，仍可实现安装衬底10的微型化。
图26是示出了其中两个半导体芯片11e、11f安装在安装衬底10上的示例的顶视图。在这种情况下，在半导体芯片11e中，形成了如图2所示的放大器部分14a、14b、偏置电路15a、15b(控制电路)、定向耦合器16a、16b等。另一方面，在半导体芯片11f中，形成如图2所示的检测器电路17a、17b。换言之，在图26中，仅检测器电路17a、17b分离地形成在半导体芯片11f中。即使当两个半导体芯片11e、11f如上所述地安装在安装衬底10上时，通过使定向耦合器16a、16b形成在其中形成了放大器部分14a、14b的半导体芯片11e中，仍可实现安装衬底10的微型化。
图27是示出了其中半导体芯片11g安装在安装衬底10上并且半导体芯片11h布置在安装衬底10外部的示例的顶视图。在这种情况下，在半导体芯片11h中形成图2中示出的检测器电路17a、17b，在半导体芯片11g中形成其他电路。换言之，在半导体芯片11g中，形成了放大器部分14a、14b、偏置电路15a、15b(控制电路)、定向耦合器16a、16b等。即使当检测器电路17a、17b形成在布置于安装衬底10外部的半导体芯片11h中时，通过在其中形成了放大器部分14a、14b的半导体芯片11g中形成定向耦合器16a、16b，仍可实现安装衬底10的微型化。
如上所示，即使当通过各种布局配置来实现当如图2所示的电路时，通过在半导体芯片内部形成定向耦合器16a、16b，仍可实现构成RF功率模块的安装衬底10的微型化。
(第五实施例)
在本第五实施例中，描述了其中利用上述第四实施例中描述的图24中的布局配置来形成RF功率模块的示例。在图24中，半导体芯片11a和半导体芯片11b安装在安装衬底10上，并且在半导体芯片11a中，形成图2所示放大器部分14a、14b以及定向耦合器16a、16b，在半导体芯片11b中形成诸如图2所示的偏置电路15a、15b的控制电路。特别地，在本第五实施例中，描述了其中如图2所示的检测器电路17a、17b也安装在半导体芯片11b中的示例。在本第五实施例中，半导体芯片11a包括化合物半导体衬底(半绝缘衬底)，诸如GaAs等，并且半导体芯片11b包括硅衬底。
例如，存在使用诸如砷化镓(GaAs)的III-V族化合物半导体的半导体元件。化合物半导体与硅(Si)相比具有迁移率更高的特性，并且可以从其得到半绝缘晶体。另外，还可以生成化合物半导体的混合晶体，并形成异质结。
其中使用异质结的半导体元件是异质结型双极晶体管(下文中，称为HBT(异质结双极晶体管))。HBT是使用砷化镓作为基极层、使用铟镓磷、铝镓砷等作为发射极层的双极晶体管。换言之，HBT是通过使用不同的半导体材料作为基极层和发射极层而形成异质结的双极晶体管。
由于异质结，因此可以使得在基极-发射极结处发射极的禁带宽度大于基极的禁带宽度。结果，HBT具有电流放大因子相当高的特性，这是因为从发射极注入到基极的载流子的量与从基极注入到发射极的电荷相反的载流子的量相比，能够显著增加。
如上所述，HBT具有相当高的电流放大因子，因此在安装于移动电话上的功率放大器(RF(射频)模块)中使用HBT。在RF模块中，其中形成了HBT的半导体芯片安装在安装衬底上。因此，在本第五实施例中，形成在如图24所示半导体芯片11a中的放大器部分14a、14b通过HBT来形成。另一方面，使用普通的MOSFET(场效应晶体管)来形成图2中示出的偏置电路15a、15b以及检测器电路17a、17b，并因此使它们形成在包括硅衬底的半导体芯片11b中。此处，在半导体芯片11a中，还形成了定向耦合器16a、16b以及包括HBT的放大器部分14a、14b。则在本第五实施例中，描述了其中HBT和定向耦合器16a、16b形成在半导体芯片11a中的示例。
在本第五实施例中，还形成了放大器部分14a、14b以便具有三级放大器级。图28是示出了末级放大器的布局配置的图示，该末级放大器是三级放大器的末级。在图28中，通过元件隔离区72将末级放大器分成多个单元区域。在每个单元区域中，形成HBT。从单元区域中引出发射极导线73、基极导线74以及集电极导线75。然后，从每个单元区域引出的集电极导线75电耦合至集电极引线76，集电极引线76耦合至焊盘(集电极焊盘)71。
根据如上所述配置的末级放大器，经过基极导线74传送的功率进入到HBT，进入至HBT的功率被放大，并从集电极导线75和集电极引线76输出到焊盘71。换言之，放大的功率经过集电极导线75和集电极引线76传送。因此，在本第五实施例中，放大的功率经过其传送的集电极引线76用作主线，副线77设置在将用作主线的预定集电极引线76上。因此，定向耦合器通过包括预定集电极引线76的主线以及形成在主线上的副线77来形成。结果，可利用定向耦合器来检测经过集电极引线76传送的功率。
此处，还可通过使用集电极导线75作为主线并在集电极导线75上设置副线77来配置定向耦合器。然而，如图28所示，集电极导线75在长度上比耦合多个集电极导线75的集电极引线76更短。定向耦合器的耦合度随着主线和副线的长度的增加而增加，因此，在其中集电极导线75用作主线的定向耦合器中，耦合度小于其中集电极引线76用作主线的定向耦合器的耦合度。因此，在本第五实施例中，通过利用其中集电极引线76用作主线且副线77设置在主线上的配置，定向耦合器的耦合度得到增加。
图29是示出了包括定向耦合器和HBT的结构的局部截面的截面透视图。如图29所示，通过元件隔离区72来隔离元件形成区。在隔离的元件形成区中，次集电极半导体层81形成GaAs衬底80上，该GaAs衬底80是半绝缘衬底，并且在次集电极半导体层81上，形成了集电极半导体层82。次集电极半导体层81由n+型GaAs层形成，集电极半导体层82通过n-型GaAs层来形成。然后，在集电极半导体层82中提供开口，在该开口中形成集电极电极88。集电极电极88与集电极导线75电耦合。
在集电极半导体层82上，形成基极半导体层83，并且形成基极电极87以便耦合到基极半导体层83。由p+型GaAs层来形成基极半导体层83。在基极半导体层83上，形成发射极半导体层84，并且在发射极半导体层84上形成GaAs层85。然后，在GaAs层85上，形成发射极电极86，并且使发射极导线73电耦合至发射极电极86上。由n-型InGaP层来形成发射极半导体层84。通过这种方式，HBT形成在元件形成区中。
和HBT的集电极电极88耦合的集电极导线75与集电极引线76耦合。集电极引线76用作定向耦合器的主线。在集电极引线76上，形成绝缘膜89，并且在集电极引线76上经由绝缘膜89形成定向耦合器的副线77。然后，形成绝缘膜90以便覆盖副线77。另一方面，在GaAs衬底80的背部，形成背部电极91。通过这种方式，HBT和定向耦合器形成在GaAs衬底80上。
本第五实施例中的半导体器件如上所述进行配置，下面将参考附图来描述其制造方法。
如图30所示，在晶片状态下制备半绝缘衬底。半绝缘衬底是包括具有宽禁带的化合物半导体。在具有宽禁带的化合物半导体中，当添加特定种类的杂质时，在禁带中形成深能级，且电子和空穴固定在深能级处，这时载流子密度变得非常低并且因此化合物半导体变得更像绝缘体。这样的衬底称作半绝缘衬底。在本第五实施例中，作为示例，GaAs衬底80用作半绝缘衬底，然而可以利用InP衬底等。在GaAs衬底80中，通过掺杂Cr、In、氧等或者通过过度地引入砷来形成深能级，于是GaAs衬底80变成半绝缘衬底。
接着，在GaAs衬底80上形成次集电极半导体层81，并且在次集电极半导体层81上形成集电极半导体层82。次集电极半导体层81通过例如n+型GaAs层形成，集电极半导体层82通过n-型GaAs层来形成。该n+型GaAs层和n-型GaAs层可以通过向GaAs层掺杂作为n型杂质的硅(Si)等形成，例如可以通过外延生长方法来形成。另外，在集电极半导体层82上形成基极半导体层83，并且在基极半导体层83上形成发射极半导体层84。基极半导体层83由p+型GaAs层来形成。p+型GaAs层可以通过向GaAs层掺杂作为p型杂质的碳(C)来形成，例如可以通过外延生长方法形成。发射极半导体层84由n-型InGaP层来形成。n-型InGaP层可以通过向InGaP层掺杂作为n型杂质的硅(Si)来形成，例如可以通过外延生长方法来形成。在发射极半导体层84上，例如通过外延生长方法来形成GaAs层85。
随后，在GaAs层85上形成了WSiN膜之后，使用光刻技术和刻蚀技术对WSiN膜和GaAs层进行构图。因此，可以形成包括WSiN膜的发射极电极86。
接着，形成元件隔离区72。元件隔离区72通过向GaAs衬底80、次集电极半导体层81、集电极半导体层82、基极半导体层83以及发射极半导体层84的表面中引入氦离子来形成。在本第五实施例中，引入氦是为了形成元件隔离区72，然而，引入的元素并不仅限于氦。换言之，可以通过向半导体层引入非金属元素来形成元件隔离区72，因此可以使用任何非金属元素作为引入到半导体层中的元素。特别地，期望的是，将元素深深地引入到半导体层中，以便形成元件隔离区72，并且因此作为非金属元素，可以使用氢(H)、氦(He)、硼(B)等。从元素的可靠性不易受到影响的立场出发，在这种轻量元素之中，期望的是使用氦。
随后，在元件隔离区中，形成到达基极半导体层83的开口，并且形成Mo/Au/Pt/Ti/Pt膜以便填充该开口。然后，使用光刻技术和刻蚀技术来构图Mo/Au/Pt/Ti/Pt膜、发射极半导体层84以及基极半导体层83。因此，可以在基极半导体层83上形成包括Mo/Au/Pt/Ti/Pt膜的基极电极87。
接着，通过使用光刻技术和刻蚀技术，在元件形成区内的集电极半导体层82中形成沟槽。然后，在GaAs衬底80上，形成Au/Ni/AuGe膜。然后，通过使用光刻技术和刻蚀技术来构图Au/Ni/AuGe膜，以便形成集电极电极88。
随后，在GaAs衬底80上形成保护膜。例如通过氧化硅膜来形成保护膜，并且可以使用CVD(化学气相沉积)方法来形成。然后，使用光刻技术和刻蚀技术来构图该保护膜。执行构图，以便使集电极电极88的顶部表面暴露。
接着，在GaAs衬底80上形成Pt/Au/Ti膜。然后，使用光刻技术和刻蚀技术来构图Pt/Au/Ti膜。因此，就可以形成电耦合至集电极电极88的集电极导线75以及耦合至集电极导线75的集电极引线76。预定的集电极引线76还用作定向耦合器的主线。尽管在图30中未示出，但还形成了耦合至基极电极87的基极导线(未示出)。
随后，如图31所示，在GaAs衬底80上形成绝缘膜89。例如通过氧化硅膜形成绝缘膜89，并且可以使用CVD方法来形成。然后，在金属膜形成在绝缘膜89上之后，使用光刻技术和刻蚀技术对金属膜进行构图。因此，形成了包括金属膜的副线77。副线77形成为使得与集电极引线76并行。
接着，如图29所示，在绝缘膜90形成在GaAs衬底80上之后，使用光刻技术和刻蚀技术对绝缘膜90、绝缘膜89等进行构图。执行构图以便使发射极电极86的顶部表面暴露。
然后，在GaAs衬底80上形成Au/Ti膜。然后，使用光刻技术和刻蚀技术来构图Au/Ti膜。因此，就可以形成电耦合至发射极电极86的发射极导线73。
随后，在GaAs衬底80的背部上，形成背部电极91。此后，针对每个芯片区域对包括GaAs衬底80的晶片进行划片，因此可以得到半导体芯片。然后，将半导体芯片安装在安装衬底上，因此可以制造RF功率模块。通过这样的方式，在本第五实施例中，就可以在半导体芯片内部形成定向耦合器以及HBT。在本第五实施例中，也可以使安装衬底微型化，这是因为定向耦合器形成在半导体芯片的内部。
以上基于实施例对本发明人的本发明进行了具体描述，然而明显的是，本发明并不局限于这些实施例，而是在不背离本发明思想的本发明范围内可以有各种变型。
在用于制造半导体器件的工业中，可以广泛地使用本发明。

Claims (16)

1.一种半导体器件，包括：
包括功率放大器电路的半导体芯片，
其中，所述半导体芯片具有:
(a)半导体衬底；
(b)晶体管，其形成在所述半导体衬底上方，构成所述功率放大器电路；
其中所述晶体管包括：
(b1)多个漏极导线，其耦合至所述晶体管的漏极区域；以及
(b2)多个源极导线，其耦合至所述晶体管的源极区域；以及
(c)定向耦合器，其形成在所述半导体衬底上方，并且用于检测从所述功率放大器电路输出的输出功率；
其中，所述定向耦合器包括：
(c1)主线，其使用所述晶体管的输出导线；以及
(c2)副线，其第一端子与用于将来自所述定向耦合器的输出转换成电压或电流的检测器电路电耦合，而其第二端子作为所述第一端子的另一端，经由无源元件与GND电耦合；
其中，所述主线和所述副线彼此并行布置，其中，所述副线布置在所述源极导线之一的一部分的上方。
2.根据权利要求1所述的半导体器件，
其中，所述输出导线是所述晶体管的所述漏极导线之一。
3.根据权利要求1所述的半导体器件，
其中，所述主线和所述副线布置在与导线层的相同水平平面。
4.根据权利要求1所述的半导体器件，
其中，所述半导体芯片具有用于将来自所述定向耦合器的输出转换成电压或者电流的所述检测器电路。
5.根据权利要求1所述的半导体器件，
其中，所述晶体管是场效应晶体管。
6.根据权利要求1所述的半导体器件，
其中，所述主线和所述副线之间形成有绝缘膜。
7.根据权利要求6所述的半导体器件，
其中，所述主线和所述副线之间的距离为2μm或者更小。
8.根据权利要求4所述的半导体器件，
其中，在所述定向耦合器和所述检测器电路之间耦合有线性放大器，所述线性放大器放大来自所述定向耦合器的输出。
9.一种半导体器件，包括：
包括功率放大器电路的半导体芯片，
其中，所述半导体芯片具有：
(a)半导体衬底；
(b)晶体管，其形成在所述半导体衬底上方，构成所述功率放大器电路；以及
(c)多个导线层，每个导线层布置在所述半导体衬底上方的不同水平平面中；
其中所述导线层包括：
(c1)第一导线层，其包括多个漏极导线和多个源极导线，所述多个漏极导线耦合到所述晶体管的漏极区域，所述多个源极导线耦合到所述晶体管的源极区域；以及
(c2)第二导线层，所述第一导线层的水平面之上，所述第二导线层包括多个漏极导线，所述多个漏极导线耦合到所述晶体管的漏极区域；以及
(d)定向耦合器，其形成在所述半导体衬底上方，并且用于检测从所述功率放大器电路输出的输出功率，
其中，所述定向耦合器包括：
(d1)主线，其使用所述晶体管的输出导线；以及
(d2)副线，其第一端子与用于将来自所述定向耦合器的输出转换成电压或电流的检测器电路电耦合，而其第二端子作为所述第一端子的另一端，经由无源元件与GND电耦合；
其中，所述主线和所述副线彼此并行布置,并且在所述主线和所述副线之间不存在导体，以及
其中，所述副线布置在所述源极导线之一的一部分的上方。
10.根据权利要求9所述的半导体器件，
其中，所述输出导线是所述晶体管的所述漏极导线之一。
11.根据权利要求9所述的半导体器件，
其中，所述主线和所述副线布置在与导线层的相同水平面。
12.根据权利要求9所述的半导体器件，
其中，所述半导体芯片具有用于将来自所述定向耦合器的输出转换成电压或者电流的所述检测器电路。
13.根据权利要求9所述的半导体器件，
其中，所述晶体管是场效应晶体管。
14.根据权利要求9所述的半导体器件，
其中，所述主线和所述副线之间形成有绝缘膜。
15.根据权利要求14所述的半导体器件，
其中，所述主线和所述副线之间的距离为2μm或者更小。
16.根据权利要求12所述的半导体器件，
其中，在所述定向耦合器和所述检测器电路之间耦合有线性放大器，所述线性放大器放大来自所述定向耦合器的输出。
CN201210441006.3A 2007-03-29 2008-02-01 半导体器件 Expired - Fee Related CN102945848B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-086385 2007-03-29
JP2007086385A JP5175482B2 (ja) 2007-03-29 2007-03-29 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008100094094A Division CN101276815B (zh) 2007-03-29 2008-02-01 半导体器件

Publications (2)

Publication Number Publication Date
CN102945848A CN102945848A (zh) 2013-02-27
CN102945848B true CN102945848B (zh) 2015-06-17

Family

ID=39792745

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210441006.3A Expired - Fee Related CN102945848B (zh) 2007-03-29 2008-02-01 半导体器件
CN2008100094094A Expired - Fee Related CN101276815B (zh) 2007-03-29 2008-02-01 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008100094094A Expired - Fee Related CN101276815B (zh) 2007-03-29 2008-02-01 半导体器件

Country Status (5)

Country Link
US (2) US8334580B2 (zh)
JP (1) JP5175482B2 (zh)
KR (1) KR101456712B1 (zh)
CN (2) CN102945848B (zh)
TW (1) TW200845362A (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040927A1 (en) * 2009-10-02 2011-04-07 Skyworks Solutions, Inc. Continuous tunable lc resonator using a fet as a varactor
US9059332B2 (en) 2009-10-02 2015-06-16 Skyworks Solutions, Inc. Continuous tunable LC resonator using a FET as a varactor
FR2964810B1 (fr) * 2010-09-10 2012-09-21 St Microelectronics Tours Sas Coupleur en boitier
JP5712579B2 (ja) * 2010-11-30 2015-05-07 富士通セミコンダクター株式会社 半導体装置
JP2012134198A (ja) * 2010-12-20 2012-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8742464B2 (en) * 2011-03-03 2014-06-03 Synopsys, Inc. Power routing in standard cells
JP5735099B2 (ja) 2011-04-01 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに携帯電話機
CN102437103B (zh) * 2011-11-28 2014-01-29 上海华力微电子有限公司 具有部分冗余通孔的集成电路制作方法及集成电路
KR101890752B1 (ko) 2012-11-01 2018-08-22 삼성전자 주식회사 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈
EP3084813A4 (en) 2013-12-18 2017-07-26 Intel Corporation Partial layer transfer system and method
EP2916356B1 (en) * 2014-03-04 2020-12-30 Ampleon Netherlands B.V. Amplifier structure
GB2542057B (en) 2014-06-12 2021-09-29 Skyworks Solutions Inc Devices and methods related to directional couplers
JP2016162898A (ja) * 2015-03-02 2016-09-05 トヨタ自動車株式会社 半導体装置
JP6544160B2 (ja) * 2015-09-09 2019-07-17 三菱電機株式会社 半導体装置
US9761546B2 (en) 2015-10-19 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Trap layer substrate stacking technique to improve performance for RF devices
WO2017172575A1 (en) * 2016-03-30 2017-10-05 Skyworks Solutions, Inc. Tunable active silicon for coupler linearity improvement and reconfiguration
WO2017189825A1 (en) * 2016-04-29 2017-11-02 Skyworks Solutions, Inc. Tunable electromagnetic coupler and modules and devices using same
KR20180132933A (ko) * 2016-04-29 2018-12-12 스카이워크스 솔루션즈, 인코포레이티드 보상된 전자기 커플러
US10284167B2 (en) 2016-05-09 2019-05-07 Skyworks Solutions, Inc. Self-adjusting electromagnetic coupler with automatic frequency detection
US10164681B2 (en) * 2016-06-06 2018-12-25 Skyworks Solutions, Inc. Isolating noise sources and coupling fields in RF chips
CN109565292B (zh) 2016-06-22 2021-02-05 天工方案公司 用于多频功率检测的电磁耦合器装置和包含其的设备
US10158030B2 (en) * 2017-02-13 2018-12-18 Qualcomm Incorporated CMOS and bipolar device integration including a tunable capacitor
CN107196030B (zh) * 2017-05-25 2018-09-28 东莞质研工业设计服务有限公司 一种非对称3dB电桥
US10742189B2 (en) 2017-06-06 2020-08-11 Skyworks Solutions, Inc. Switched multi-coupler apparatus and modules and devices using same
CN117038665A (zh) * 2017-12-06 2023-11-10 株式会社村田制作所 半导体装置
JP7222276B2 (ja) * 2019-03-13 2023-02-15 住友電工デバイス・イノベーション株式会社 マイクロ波集積回路
CN111696952A (zh) * 2019-03-13 2020-09-22 住友电工光电子器件创新株式会社 微波集成电路
CN113496721A (zh) * 2020-03-20 2021-10-12 中芯国际集成电路制造(上海)有限公司 读取放大器及增强负载模块读取可靠性的方法和装置
WO2023181341A1 (ja) * 2022-03-25 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 半導体チップ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307286A (ja) * 1995-04-28 1996-11-22 Taise:Kk 電力制御装置
JP4053108B2 (ja) * 1997-02-28 2008-02-27 三菱電機株式会社 半導体集積回路
US6549068B1 (en) * 1999-08-10 2003-04-15 Siemens Aktiengesellschaft System and method for operating an RF power amplifier
JP2002043813A (ja) * 2000-05-19 2002-02-08 Hitachi Ltd 方向性結合器及び高周波回路モジュール並びに無線通信機
AU2001273458A1 (en) * 2000-07-13 2002-01-30 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP3651401B2 (ja) * 2001-03-16 2005-05-25 株式会社村田製作所 方向性結合器
US7068115B2 (en) 2002-09-13 2006-06-27 Tlc Precision Wafer Technology, Inc. Monolithic microwave integrated circuit voltage controlled coupled feedback oscillator
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
JP2004328107A (ja) * 2003-04-22 2004-11-18 Renesas Technology Corp 高周波電力増幅用半導体集積回路および高周波電力増幅用電子部品並びに無線通信システム
US7187062B2 (en) 2004-04-14 2007-03-06 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Coupler detector
JP2006121123A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置
JP2006237238A (ja) 2005-02-24 2006-09-07 Kyocera Corp 高周波モジュール
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JP5042492B2 (ja) 2005-12-19 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置
JP4729464B2 (ja) * 2006-09-20 2011-07-20 ルネサスエレクトロニクス株式会社 方向性結合器および高周波回路モジュール

Also Published As

Publication number Publication date
JP2008244382A (ja) 2008-10-09
US20130056730A1 (en) 2013-03-07
KR20080088466A (ko) 2008-10-02
CN101276815A (zh) 2008-10-01
US8334580B2 (en) 2012-12-18
TW200845362A (en) 2008-11-16
KR101456712B1 (ko) 2014-10-31
CN101276815B (zh) 2012-12-26
US20080237736A1 (en) 2008-10-02
JP5175482B2 (ja) 2013-04-03
US8426941B2 (en) 2013-04-23
CN102945848A (zh) 2013-02-27

Similar Documents

Publication Publication Date Title
CN102945848B (zh) 半导体器件
US8129784B2 (en) Semiconductor device
US7511315B2 (en) Semiconductor device and manufacturing method therefor
JP4322414B2 (ja) 半導体装置
US9640654B2 (en) Semiconductor device
US11552196B2 (en) Low noise amplifier transistors with decreased noise figure and leakage in silicon-on-insulator technology
US10886382B2 (en) Cascode amplifier optimization
US6900694B2 (en) High frequency power amplifier module and wireless communication apparatus
US6987983B2 (en) Radio frequency monolithic integrated circuit and method for manufacturing the same
US20050116253A1 (en) Semiconductor device
US20110018032A1 (en) Semiconductor device and manufacturing method of the same
JP5042492B2 (ja) 半導体装置
US20060170004A1 (en) Semiconductor device and manufacturing method of the same
JP2008258369A (ja) 半導体装置およびその製造方法
JP3527492B2 (ja) 通信システム用機器
JP2012124506A (ja) 半導体装置
US20220384659A1 (en) Field effect transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617

Termination date: 20190201