CN102945839A - 一种部分场板屏蔽的高压互连结构 - Google Patents

一种部分场板屏蔽的高压互连结构 Download PDF

Info

Publication number
CN102945839A
CN102945839A CN2012105193904A CN201210519390A CN102945839A CN 102945839 A CN102945839 A CN 102945839A CN 2012105193904 A CN2012105193904 A CN 2012105193904A CN 201210519390 A CN201210519390 A CN 201210519390A CN 102945839 A CN102945839 A CN 102945839A
Authority
CN
China
Prior art keywords
field plate
layer
high pressure
plate
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105193904A
Other languages
English (en)
Other versions
CN102945839B (zh
Inventor
乔明
张昕
许琬
李燕妃
周锌
吴文杰
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201210519390.4A priority Critical patent/CN102945839B/zh
Publication of CN102945839A publication Critical patent/CN102945839A/zh
Application granted granted Critical
Publication of CN102945839B publication Critical patent/CN102945839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种部分场板屏蔽的高压互连结构，属于半导体功率器件技术领域。本发明用于具有高压互连线的跑道型横向功率器件中，包括双层部分多晶屏蔽场板和高压互连线；所述双层部分多晶屏蔽场板仅存在于高压互连线跨过的器件表面层中，无高压互连线跨越的器件表面没有多晶屏蔽场板；所述双层部分多晶屏蔽场板由第一层场板和第二层场板构成，其中第二层场板位于第一层场板与高压互连线之间；两层场板在器件表面层中呈非连续分布状，且两层场板之间交错分布并相距适当的距离。本发明与具有高压互连的传统浮空场板结构相比，在不影响浮空场板对高压互连线效应的屏蔽作用，保证器件耐压的基础上，减小了器件尺寸，增加了器件的开态电流能力。

Description

一种部分场板屏蔽的高压互连结构
技术领域
本发明属于半导体功率器件技术领域，涉及高压互连结构。
背景技术
功率集成电路已经在通信、电源管理、马达控制等领域取得巨大的发展，并将继续受到更广泛的关注。功率集成电路将高压器件与低压控制电路集成在一起带来一系列的好处的同时，对电路设计也带来严峻的挑战。
随着集成度的增高，以及更高的互连电压要求，具有高电位的高压互连线（High voltageInterconnection，简称HVI）在跨过横向双扩散金属氧化物半导体场效应晶体管LDMOS（Lateral Double-Diffused MOSFET）等高压器件与隔离区的表面局部区域时，会导致电力线局部集中，在器件的表面产生场致电荷，使表面电场急剧增大，严重影响器件的击穿电压。高压互连电路常常使用浮空场板来屏蔽高压线对器件耐压的有害影响。然而，在传统的浮空场板屏蔽结构中，浮空场板的存在会导致器件在同样漂移区长度下的横向击穿耐压的降低，因此器件的尺寸也必须增加，使器件的开态电流能力较无场板的结构会有所下降，器件成本与布局难度也相应增大。
发明内容
本发明要解决的技术问题在于，针对在传统具有浮空场板的高压互连结构中，无高压互连线跨过的器件表面处的场板对器件横向耐压的不利影响，提供一种部分场板屏蔽的高压互连技术。与传统具有浮空场板的高压互连结构相比，本发明在不影响浮空场板对高压互连线效应的屏蔽作用、保证器件耐压的基础上，减小了器件尺寸，增加了器件的开态电流能力。
本发明的技术方案是：
一种部分场板屏蔽的高压互连结构，用于具有高压互连线的跑道型横向功率器件中，包括双层部分多晶屏蔽场板和高压互连线；所述双层部分多晶屏蔽场板仅存在于高压互连线跨过的器件表面层中，无高压互连线跨越的器件表面没有多晶屏蔽场板；所述双层部分多晶屏蔽场板由第一层场板和第二层场板构成，其中第二层场板位于第一层场板与高压互连线之间；两层场板在器件表面层中呈非连续分布状，且两层场板之间交错分布并相距适当的距离。
根据器件结构与版图情况，本发明中的双层部分多晶屏蔽场板可选择4种不同的连接方式，分别为：
1）跑道型横向功率器件的源极与双层部分多晶场板的第二层场板中位于器件源端的子场板相连，跑道型横向功率器件的漏极与双层部分多晶场板的第一层场板中位于器件漏端的子场板相连，如图3所示。
2）跑道型横向功率器件的源极与双层部分多晶场板的第二层场板中位于器件源端的子场板相连，跑道型横向功率器件的漏极与双层部分多晶场板的第二层场板中位于器件漏端的子场板相连，如图6所示。
3）跑道型横向功率器件的源极与双层部分多晶场板的第一层场板中位于器件源端的子场板相连，跑道型横向功率器件的漏极与双层部分多晶场板的第一层场板中位于器件漏端的子场板相连，如图7所示。
4）跑道型横向功率器件的源极与双层部分多晶场板的第一层场板中位于器件源端的子场板相连，跑道型横向功率器件的漏极与双层部分多晶场板的第二层场板中位于器件漏端的子场板相连，如图8所示。
本发明提供的部分场板屏蔽的高压互连结构，在较低电压下使用时，亦可省略第二层场板，只保留第一层场板，构成单层部分多晶场板的屏蔽技术。
下面通过多晶浮空场板对器件耐压的影响的分析说明本发明专利的原理。
在具有双层多晶浮空场板的器件表面，该双层场板通过电容耦合作用，增大了互连线与器件表面之间等效MOS电容的电容板面积，即减小了该等效电容值，使器件表面产生的高压互连场致电荷量减少，从而起到屏蔽高压互连线效应的作用，保护了器件耐压。然而，传统双层浮空场板结构中，在无高压互连线跨越的横向器件表面，由于多晶浮空场板可视为等势体，等势线仅可在场板之间的位置均匀排布，故该浮空场板的存在，将会使器件的有效漂移区长度小于器件的实际漂移区长度。因此，在传统结构中，为了保证器件的横向耐压能力，器件在没有高压互连线跨过的表面的漂移区必须与具有高压互连线的器件表面的漂移区长度一致。
在本发明中，双层多晶浮空（屏蔽）场板仅位于高压互连线跨过的器件表面，在其他位置的器件表面没有浮空场板的存在。在这种结构中，部分的多晶浮空场板可以有效完成屏蔽高压互连线效应的作用；同时，在高压互连线未跨过的器件表面，由于无浮空场板的存在，器件的有效漂移区长度等于实际漂移区长度，在横向耐压相等的情况下，此处器件的漂移区长度可以明显小于多晶浮空场板存在的器件表面处的漂移区长度。较短的漂移区可以增强器件的开态电流能力，同时减小功率器件的尺寸，在版图布局和制造成本上也更加有优势。
附图说明
图1为使用传统双层浮空场板的具有高压互连的器件。
图2为使用本发明的双层浮空场板的具有高压互连的器件。
图3为沿图1，图2中AA`线的器件截面图。
图4为沿图1中BB`线的器件截面图。
图5为沿图2中BB`线的器件截面图。
图6为双层多晶屏蔽场板的第二种排布和接法。
图7为双层多晶屏蔽场板的第三种排布和接法。
图8为双层多晶屏蔽场板的第四种排布和接法。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
一种部分场板屏蔽的高压互连结构，用于具有高压互连线的跑道型横向功率器件中，包括双层部分多晶屏蔽场板和高压互连线；所述双层部分多晶屏蔽场板仅存在于高压互连线跨过的器件表面层中，无高压互连线跨越的器件表面没有多晶屏蔽场板；所述双层部分多晶屏蔽场板由第一层场板和第二层场板构成，其中第二层场板位于第一层场板与高压互连线之间；两层场板在器件表面层中呈非连续分布状，且两层场板之间交错分布并相距适当的距离。
本发明提供的部分场板屏蔽的高压互连结构，与具有高压互连的传统浮空场板技术相比，本发明在不影响传统浮空场板技术对高压互连线效应的屏蔽作用，保证器件耐压的基础上，减小了器件尺寸，增加了器件的开态电流能力。
图1为使用传统双层浮空场板的具有高压互连的器件。其中1是横向功率器件的源栅极，2是横向功率器件的漏极，3是I层浮空多晶场板，4是II层浮空多晶场板，5是高压互连线。
图2为使用本发明的双层浮空场板的具有高压互连的器件。其中1是横向功率器件的源栅极，2是横向功率器件的漏极，3是横向功率器件的漂移区，4是I层浮空多晶场板，5是II层浮空多晶场板，6是高压互连线。
图3为沿图1，图2中AA`线的器件截面图。以N型沟道器件为例，其中1为P型衬底，2为N型杂质区，3是P型阱区，4、5分别是源极的P型杂质重掺杂区和N型杂质重掺杂区，6是漏极的N型杂质重掺杂区，7是与第二层屏蔽场板源端子场板相连的源极，8是多晶硅栅极，9是与第一层屏蔽场板漏端子场板相连的漏极，10是栅氧化层，11是金属前绝缘介质层，12是第一层多晶屏蔽场板，13是第二I层多晶屏蔽场板，14是高压互连线。该双层场板通过电容耦合作用，增大了互连线与器件表面之间等效MOS电容的电容板面积，即减小了该等效电容值，使器件表面产生的高压互连场致电荷量减少，从而起到屏蔽高压互连线效应的作用，保护了器件耐压。
图4为沿图1中BB`线的器件截面图。以N型沟道器件为例，其中1为P型衬底，2为N型杂质区，3是P型阱区，4、5分别是源极的P型杂质重掺杂区和N型杂质重掺杂区，6是漏极的N型杂质重掺杂区，7是与第二层屏蔽场板源端子场板相连的源极，8是多晶硅栅极，9是与第一层屏蔽场板漏端子场板相连的漏极，10是栅氧化层，11是金属前绝缘介质层，12是第一层多晶屏蔽场板，13是第二I层多晶屏蔽场板。由于多晶屏蔽场板可视为等势体，等势线仅可在场板之间的位置均匀排布，故该浮空（屏蔽）场板的存在，将会使器件的有效漂移区长度小于器件的实际漂移区长度。因此，在传统结构中，为了保证器件的横向耐压能力，器件在没有高压互连线跨过的表面的漂移区必须与图3中具有高压互连线的器件表面的漂移区长度一致。
图5为沿图2中BB`线的器件截面图。以N型沟道器件为例，其中1为P型衬底，2为N型杂质区，3是P型阱区，4、5分别是源极的P型杂质重掺杂区和N型杂质重掺杂区，6是漏极的N型杂质重掺杂区，7是源极，8是多晶硅栅极，9是漏极，10是栅氧化层，11是金属前绝缘介质层。
图6为双层多晶屏蔽场板的第二种排布和接法。以N型沟道器件为例，其中1为P型衬底，2为N型杂质区，3是P型阱区，4、5分别是源极的P型杂质重掺杂区和N型杂质重掺杂区，6是漏极的N型杂质重掺杂区，7是与第二层屏蔽场板源端子场板相连的源极，8是多晶硅栅极，9是与第二层屏蔽场板漏端子场板相连的漏极，10是栅氧化层，11是金属前绝介质层，12是第一层多晶屏蔽场板，13是第二层多晶屏蔽场板，14是高压互连线。
图7为双层多晶屏蔽场板的第三种排布和接法。以N型沟道器件为例，其中1为P型衬底，2为N型杂质区，3是P型阱区，4、5分别是源极的P型杂质重掺杂区和N型杂质重掺杂区，6是漏极的N型杂质重掺杂区，7是与第一层屏蔽场板源端子场板相连的源极，8是多晶硅栅极，9是与第一层屏蔽场板漏端子场板相连的漏极，10是栅氧化层，11是金属前绝缘介质层，12是第一层多晶屏蔽场板，13是第二层多晶屏蔽场板，14是高压互连线。
图8为双层多晶屏蔽场板的第四种排布和接法。以N型沟道器件为例，其中1为P型衬底，2为N型杂质区，3是P型阱区，4、5分别是源极的P型杂质重掺杂区和N型杂质重掺杂区，6是漏极的N型杂质重掺杂区，7是与第一层屏蔽场板源端子场板相连的源极，8是多晶硅栅极，9是与第二层屏蔽场板漏端子场板相连的漏极，10是栅氧化层，11是金属前绝缘介质层，12是第一层多晶屏蔽场板，13是第二层多晶屏蔽场板，14是高压互连线。
综上所述，本发明提供一种部分场板屏蔽的高压互连结构，在无高压互连线跨过的器件表面没有浮空场板的存在，因此在横向耐压相等的情况下，此处器件的漂移区长度可以明显小于多晶浮空场板存在的器件表面处的漂移区长度。较短的漂移区可以减小器件的导通电阻，同时减小功率器件的尺寸，在版图布局和制造成本上也更加有优势。与具有高压互连的传统浮空场板结构相比，本发明在不影响浮空场板对高压互连线效应的屏蔽作用，保证器件耐压的基础上，减小了器件尺寸，增加了器件的开态电流能力。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡是本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种部分场板屏蔽的高压互连结构，用于具有高压互连线的跑道型横向功率器件中，包括双层部分多晶屏蔽场板和高压互连线；所述双层部分多晶屏蔽场板仅存在于高压互连线跨过的器件表面层中，无高压互连线跨越的器件表面没有多晶屏蔽场板；所述双层部分多晶屏蔽场板由第一层场板和第二层场板构成，其中第二层场板位于第一层场板与高压互连线之间；两层场板在器件表面层中呈非连续分布状，且两层场板之间交错分布并相距适当的距离。
2.根据权利要求1所述的部分场板屏蔽的高压互连结构，其特征在于，跑道型横向功率器件的源极与双层部分多晶场板的第二层场板中位于器件源端的子场板相连，跑道型横向功率器件的漏极与双层部分多晶场板的第一层场板中位于器件漏端的子场板相连。
3.根据权利要求1所述的部分场板屏蔽的高压互连结构，其特征在于，跑道型横向功率器件的源极与双层部分多晶场板的第二层场板中位于器件源端的子场板相连，跑道型横向功率器件的漏极与双层部分多晶场板的第二层场板中位于器件漏端的子场板相连。
4.根据权利要求1所述的部分场板屏蔽的高压互连结构，其特征在于，跑道型横向功率器件的源极与双层部分多晶场板的第一层场板中位于器件源端的子场板相连，跑道型横向功率器件的漏极与双层部分多晶场板的第一层场板中位于器件漏端的子场板相连。
5.根据权利要求1所述的部分场板屏蔽的高压互连结构，其特征在于，跑道型横向功率器件的源极与双层部分多晶场板的第一层场板中位于器件源端的子场板相连，跑道型横向功率器件的漏极与双层部分多晶场板的第二层场板中位于器件漏端的子场板相连。
CN201210519390.4A 2012-12-06 2012-12-06 一种部分场板屏蔽的高压互连结构 Active CN102945839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210519390.4A CN102945839B (zh) 2012-12-06 2012-12-06 一种部分场板屏蔽的高压互连结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210519390.4A CN102945839B (zh) 2012-12-06 2012-12-06 一种部分场板屏蔽的高压互连结构

Publications (2)

Publication Number Publication Date
CN102945839A true CN102945839A (zh) 2013-02-27
CN102945839B CN102945839B (zh) 2015-09-16

Family

ID=47728769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210519390.4A Active CN102945839B (zh) 2012-12-06 2012-12-06 一种部分场板屏蔽的高压互连结构

Country Status (1)

Country Link
CN (1) CN102945839B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863387A (zh) * 2017-08-07 2018-03-30 南京邮电大学 一种横向功率器件的高压互连结构
CN113809161A (zh) * 2021-10-15 2021-12-17 捷捷微电(无锡)科技有限公司 一种超高压vdmos集成电路芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4614959A (en) * 1979-12-10 1986-09-30 Sharp Kabushiki Kaisha Improved high voltage MOS transistor with field plate layers for preventing reverse field plate effect
US4757362A (en) * 1980-05-30 1988-07-12 Sharp Kabushiki Kaisha High voltage MOS transistor
US20050161761A1 (en) * 2004-01-26 2005-07-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20120181629A1 (en) * 2011-01-14 2012-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. HV Interconnection Solution Using Floating Conductors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4614959A (en) * 1979-12-10 1986-09-30 Sharp Kabushiki Kaisha Improved high voltage MOS transistor with field plate layers for preventing reverse field plate effect
US4757362A (en) * 1980-05-30 1988-07-12 Sharp Kabushiki Kaisha High voltage MOS transistor
US20050161761A1 (en) * 2004-01-26 2005-07-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20120181629A1 (en) * 2011-01-14 2012-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. HV Interconnection Solution Using Floating Conductors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863387A (zh) * 2017-08-07 2018-03-30 南京邮电大学 一种横向功率器件的高压互连结构
CN107863387B (zh) * 2017-08-07 2021-03-23 南京邮电大学 一种横向功率器件的高压互连结构
CN113809161A (zh) * 2021-10-15 2021-12-17 捷捷微电(无锡)科技有限公司 一种超高压vdmos集成电路芯片及其制备方法
CN113809161B (zh) * 2021-10-15 2022-06-24 捷捷微电(无锡)科技有限公司 一种超高压vdmos集成电路芯片及其制备方法

Also Published As

Publication number Publication date
CN102945839B (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
CN100421256C (zh) 集成抗esd二极管的soi ligbt器件单元
CN202816953U (zh) 横向高压晶体管
CN105633137B (zh) 一种槽栅功率mosfet器件
CN102751330B (zh) 横向高压器件及其制造方法
CN103280457B (zh) 一种超低比导通电阻的横向高压功率器件及制造方法
US10068965B1 (en) Lateral high-voltage device
CN103715238A (zh) 一种超低比导通电阻的横向高压器件
US9818743B2 (en) Power semiconductor device with contiguous gate trenches and offset source trenches
CN105070760A (zh) 一种功率mos器件
CN103730449A (zh) 半导体装置用的先进法拉第屏蔽
CN105914192A (zh) 基于级联电路的半导体封装结构
CN102945839A (zh) 一种部分场板屏蔽的高压互连结构
JP2013150000A (ja) Ｉｇｂｔ
CN105206675A (zh) Nldmos器件及其制造方法
CN213958962U (zh) 屏蔽栅功率器件的版图结构
CN102522428A (zh) 高压ldmos结构
CN115621321A (zh) 准垂直型功率器件的结构、制造方法及电子设备
CN104201194B (zh) 一种具有超低比导通电阻特性的高压功率器件
CN103280455B (zh) 横向扩散型低导通电阻mos器件
CN103617996A (zh) 一种具有高维持电流的环形vdmos结构的esd保护器件
CN203659859U (zh) 一种具有高维持电流的环形vdmos结构的esd保护器件
CN107527906B (zh) 半导体器件
CN203179895U (zh) 一种具有场截止结构的igbt
CN103022004A (zh) 一种高压集成电路的互连结构
CN217788402U (zh) 一种4H-SiC基超结功率MOSFET器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant