CN102931221A - 半导体器件及制造该半导体器件的方法 - Google Patents

半导体器件及制造该半导体器件的方法 Download PDF

Info

Publication number
CN102931221A
CN102931221A CN2012102800303A CN201210280030A CN102931221A CN 102931221 A CN102931221 A CN 102931221A CN 2012102800303 A CN2012102800303 A CN 2012102800303A CN 201210280030 A CN201210280030 A CN 201210280030A CN 102931221 A CN102931221 A CN 102931221A
Authority
CN
China
Prior art keywords
semiconductor layer
nitride semiconductor
layer
insulating film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102800303A
Other languages
English (en)
Other versions
CN102931221B (zh
Inventor
冈本康弘
中山达峰
井上隆
宫本广信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201610317928.1A priority Critical patent/CN105845717A/zh
Publication of CN102931221A publication Critical patent/CN102931221A/zh
Application granted granted Critical
Publication of CN102931221B publication Critical patent/CN102931221B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种半导体器件及制造该半导体器件的方法。具体涉及包括氮化物半导体层的半导体器件及制造该半导体器件的方法。半导体器件包括：第一氮化物半导体层；形成在第一氮化物半导体层上的第二氮化物半导体层；通过栅极绝缘膜面对第二氮化物半导体层的栅电极。因为通过堆叠多个Al组成比彼此不同的半导体层形成第二氮化物半导体层，因此第二氮化物半导体层的Al组成比阶段式改变。形成第二氮化物半导体层的半导体层在相同方向上被极化，使得这些半导体层中更靠近栅电极的半导体层具有更高(或更低)的极化强度。即多个半导体层的极化强度基于它们与栅电极的距离而以如下倾向改变，使得在两个半导体层的界面的每一个处，负电荷量变得大于正电荷量。

Description

半导体器件及制造该半导体器件的方法
相关申请交叉引用
将2011年8月8日提交的日本专利申请2011-173020的公开内容，包括说明书、附图以及摘要整体并入本文作为参考。
技术领域
本发明涉及一种包括氮化物半导体层的半导体器件以及制造该半导体器件的方法。
背景技术
预期包括诸如GaN层的氮化物半导体层的场效应晶体管广泛用作电力控制元件，因为它们具有高耐受电压以及低电阻率。要求这些电力控制元件是常关型元件。但是，难以将包括氮化物半导体层的场效应晶体管制成常关型晶体管。
国际公布WO 03/071607中公开了一种晶体管，其使用在界面处、即在AlGaN层和GaN层之间的异质结处积累的二维电子气作为载流子。这种晶体管被构造为在晶体管的栅电极下方不存在异质结，以防止在栅电极下方产生二维电子气。国际公布WO 03/071607陈述了借助这种构造可以实现常关晶体管。
日本未审专利申请公开2011-044647中公开了一种晶体管，其具有如下形成的构造。首先，堆叠第一氮化物半导体层、第二氮化物半导体层以及第三氮化物半导体层，且在第二和第三氮化物半导体层的界面处产生二维电子气。随后，在第三氮化物半导体层和第二氮化物半导体层中形成达到第一氮化物半导体层的凹部，且在该凹部中嵌入栅极绝缘膜和栅电极。在日本未审专利申请公开2011-044647中，凹部穿透第二氮化物半导体层。此外，日本未审专利申请公开2011-044647中公开了通过堆叠多个AlGaN层来形成第二氮化物半导体层，该多个AlGaN层的每一个都具有彼此不同的Al浓度。
发明内容
还要求电力控制晶体管具有高阈值电压。但是已经指出难以使具有由氮化物半导体层构成的沟道的晶体管具有高阈值电压。
根据本发明的一个方面，提供一种半导体器件，包括：第一氮化物半导体层；第二氮化物半导体层，其形成在第一氮化物半导体层上；栅极绝缘膜，其接触第二氮化物半导体层；以及栅电极，其经由栅极绝缘膜面对第二氮化物半导体层，其中通过堆叠多个半导体层形成第二氮化物半导体层，且该半导体层至少在栅电极下方的区域中在相同方向上被极化，并具有彼此不同的组成，由此在两个半导体层之间的界面的每一个处的负电荷量大于正电荷量。
根据本发明的上述方面，通过堆叠多个半导体层形成第二氮化物半导体层。这些半导体层在一个方向上被极化，使得至少在栅电极下方的区域中的两个半导体层之间的每个界面处的负电荷量大于正电荷量。换言之，可以说看上去在第二氮化物半导体层中形成沟道的区域中预先存在负电荷。因此以此方式形成的晶体管具有高阈值电压。
根据本发明的另一方面，提供一种半导体器件，其包括第一氮化物半导体层，其由Alxα1-xN层(α是Ga或In，且0＜x＜1)形成；第二氮化物半导体层，其形成在第一氮化物半导体层上并由Alyα1-yN层(0≤y＜1)形成；栅极绝缘膜，其接触第二氮化物半导体层；以及栅电极，其经由栅极绝缘膜面对第二氮化物半导体层。此外，半导体器件的特征在于形成第二氮化物半导体层的Alyα1-yN层的y至少在栅电极下方的区域中随着测量y的位置接近第一氮化物半导体层而增大。
根据本发明的上述方面，第二氮化物半导体层由Alyα1-yN层(0≤y＜1)形成。此外，y随着测量y的位置接近第一氮化物半导体层而增大。因此可以说看上去在第二氮化物半导体层中形成沟道的区域中预先存在负电荷。因此以此方式形成的晶体管具有高阈值电压。
根据本发明的另一方面，提供一种制造半导体器件的方法，包括以下步骤：在第一氮化物半导体层上形成第二氮化物半导体层；形成栅极绝缘膜，其接触第二氮化物半导体层；以及形成栅电极，其经由栅极绝缘膜面对第二氮化物半导体层。此外，在该方法中，其中在形成第二氮化物半导体层的步骤中，通过堆叠具有彼此不同组成的多个半导体层形成第二氮化物半导体层，且该半导体层在相同方向上被极化并至少在栅电极下方的区域中具有彼此不同的组成，由此第二氮化物半导体层的极化强度在随着测量极化强度的位置接近栅电极而变得更高或更低，且以如下倾向对半导体层进行极化，使得在两个半导体层之间的每个界面处的负电荷量大于正电荷量。
根据本发明的另一方面，提供一种制造半导体器件的方法，包括以下步骤：在由Alxα1-xN层(α是Ga或In，且0＜x＜1)形成的第一氮化物半导体层上形成由Alyα1-yN层(0≤y＜1)形成的第二氮化物半导体层；形成栅极绝缘膜，其接触第二氮化物半导体层；以及形成栅电极，其经由栅极绝缘膜形成面对第二氮化物半导体层。此外，在形成第二氮化物半导体层的步骤中，将第二氮化物半导体层形成为，使得形成第二氮化物半导体层的Alyα1-yN层的y随着测量y的位置接近第一氮化物半导体层而增大。
根据本发明的上述方面，采用氮化物半导体层作为沟道的晶体管可具有高阈值电压。
附图说明
图1是示出根据第一实施例的半导体器件结构的横截面图；
图2是用于说明第二氮化物半导体层的结构的示意图；
图3是示出具有根据实施例的结构的第二氮化物半导体层的导带电势的模拟结果，以及具有由GaN单层形成的结构的第二氮化物半导体层(比较例)的导电电势的模拟结果的示意图；
图4是示出根据对在图3中的模拟中使用的结构进行的二维器件模拟获得的结果的示意图；
图5A和图5B是用于说明制造半导体器件的方法的横截面图，该半导体器件的横截面在图1中示出；
图6是用于说明制造半导体器件的方法的横截面图，该半导体器件的横截面在图1中示出；
图7是示出根据第二实施例的半导体器件结构的横截面图；
图8是包括根据第三实施例的场效应晶体管的半导体器件的横截面图；以及
图9是示出根据第四实施例的电子设备的电路构造的示意图。
具体实施方式
以下将参考附图说明本发明的实施例。在所有附图中，具有相同功能的构件由相同的附图标记和标号表示，并省略该构件的重复说明。
第一实施例
图1是示出根据第一实施例的半导体器件构造的横截面图。
该半导体器件包括场效应晶体管10。该半导体器件包括第一氮化物半导体层100、第二氮化物半导体层200、第三氮化物半导体层300、栅极绝缘膜410以及栅电极420。第二氮化物半导体层200是场效应晶体管10的沟道层。在本实施例中，因为场效应晶体管10使用在第二氮化物半导体层200和第三氮化物半导体层300之间界面处产生的二维电子气202，所以该场效应晶体管10具有低电阻率。
第一氮化物半导体层100用作其中外延生长第二氮化物半导体层200的缓冲层。第一氮化物半导体层100例如是AlxGa1-xN(0＜x＜1)或AlxIn1-xN层(0＜x＜1)。第一氮化物半导体层100的膜厚例如大于1μm，且其可以大于3μm。通过使第一氮化物半导体层100的膜厚更大，能够使场效应晶体管10的耐受电压更高。例如，如果第一氮化物半导体层100的膜厚是3μm，则场效应晶体管10的耐受电压能够大于500伏。
第二氮化物半导体层200用作沟道层。因此，栅极绝缘膜410接触第二氮化物半导体层200。如果第一氮化物半导体层100是AlxGa1-xN层，则第二氮化物半导体层200例如是AlyGa1-yN层(0≤y＜1)，且如果第一氮化物半导体层100是AlxIn1-xN层，则第二氮化物半导体层200为AlyIn1-yN层(0≤y＜1)。
第二氮化物半导体层200的膜厚例如大于10nm并小于10μm。通过使第二氮化物半导体层200的膜厚更大，也能够以使场效应晶体管10的耐受电压更高。例如，如果第一氮化物半导体层100的膜厚是1um且第二氮化物半导体层200的膜厚是2μm，则能够使场效应晶体管10的耐受电压大于500伏。
第三氮化物半导体层300外延生长在第二氮化物半导体层200上。第三氮化物半导体层300用作电子提供层，且被制备用于在第二氮化物半导体层200中产生二维电子气202。为了产生二维电子气202，需要第二氮化物半导体层200和第三氮化物半导体层300之间的界面处存在导带不连续。换言之，在第二氮化物半导体层200和第三氮化物半导体层300之间界面处，需要第三氮化物半导体层300具有比第二氮化物半导体层200具有的电子亲和势低的电子亲和势。例如，如果第二氮化物半导体层200由AlyGa1-yN层200形成，则第三氮化物半导体层300由AlzGa1-zN层(0≤z＜1)形成，且如果第二氮化物半导体层200由AlyIn1-yN层形成，则第三氮化物半导体层300由AlzIn1-zN层(0≤z＜1)形成。
此外，在第二氮化物半导体层200和第三氮化物半导体层300的界面处，形成第三氮化物半导体层300的Alzα1-zN层的z和形成第二氮化物半导体层200的Alyα1-yN层的y之间存在关系“z＞y”。将第三氮化物半导体层300的Al组成比设定为大于第二氮化物半导体层200的Al组成比的原因在于，这是因为由于这些Al组成比之间的差异而在第二氮化物半导体层200和第三氮化物半导体层300之间形成了导带不连续，且因此产生二维电子气202。在该界面处，优选z＞y+0.05，且更优选z＞y+0.10。如果如上设定y和z之间的关系，则可以在第二氮化物半导体层200和第三氮化物半导体层300之间的界面处产生具有足够浓度的二维电子气202。
凹部310形成在第三氮化物半导体层300中。栅极绝缘膜410形成在凹部310的内壁和底部上。栅极绝缘膜410例如可以由氧化硅(SiO2)制成，但也可由诸如氧化铝(Al2O3)、氧化铪(HfO2)、氮化硅(SiN)或氮化铝(AlN)的其他材料制成。栅极绝缘膜410的厚度例如大于30nm，但优选地其大于50nm，且更优选地大于70nm。如果将栅极绝缘膜410形成得更厚，则场效应晶体管10的栅极耐受电压将变得更高。具体而言，如果使栅极绝缘膜410的厚度为70nm或更大，则大幅提高场效应晶体管10的长期可靠性。
凹部310中没有形成栅极绝缘膜410的空的空间嵌入有栅电极420。换言之，栅电极420经由栅极绝缘膜410面对第二氮化物半导体层200。栅电极420例如可由Au制成，但其也可由诸如Ni或Pt膜的金属单层膜、通过堆叠Ni层和Au层而形成的多层膜、通过堆叠除Ni和Au之外的多种金属而形成的金属多层膜、由WSi或TiN形成的金属化合物膜或由诸如多晶硅的半导体材料形成的膜制成。
在本实施例中，栅极绝缘膜410和栅电极420的上部形成突出部425。突出部425是从凹部310突出并在围绕凹部310的第三氮化物半导体层300上延伸的部分。在本实施例中，电场集中在栅极绝缘膜410的凹部310的底部的角部处。但是，制备突出部425使得电场也集中在突出部425的端部。结果，减轻了栅极绝缘膜410的凹部310的底部的角部处的电场集中，并提高场效应晶体管10的耐受电压。
凹部310的下端达到第二氮化物半导体层200，但并未达到第一氮化物半导体层100。在图1中所示实例中，凹部310的下端延伸进入第二氮化物半导体层200内部中。因此，二维电子气202被凹部310分成两部分。结果，场效应晶体管10变成常关型晶体管。
在本实施例中，第二氮化物半导体层200的Al含量(Al组成比)至少在栅电极420下方的区域中随着测量y的位置接近第一氮化物半导体层100而增大(即y增大)。换言之，第二氮化物半导体层200的Al组成比在其厚度方向上是倾斜的。这里，如在通过堆叠彼此具有不同Al组成比的多个氮化物半导体层而形成第二氮化物半导体层200的情况下看到的，Al组成比连续改变或Al组成比不连续(或阶段式地)改变是可想到的。例如，如果第二氮化物半导体层200具有由彼此具有不同Al组成比的多个氮化物半导体层204逐一堆叠的结构(如图2中所示)，则第二氮化物半导体层200的Al组成比是倾斜的。这里，将假设氮化物半导体层204包括单层或多个单层。如果一个氮化物半导体层204具有由多个单原子层形成的结构，则第二氮化物半导体层200的Al组成将阶段式改变。
如上所述，形成第二氮化物半导体层200的多个半导体层在相同方向上被极化。此外，在半导体层之间的界面处，负电荷量大于正电荷量。结果，场效应晶体管10的阈值电压将变得更高。阈值电压变得更高的原因将参考图2、图3和图4在下文进行说明。更靠近栅电极420的半导体层的极化强度高于(或低于)远离栅电极420的半导体层中的极化强度是可以的。此外，半导体层的极化强度随着半导体层的位置更靠近栅电极420而在一个方向上更大的改变是可以的。
为了使场效应晶体管10的阈值电压更大，假设第一氮化物半导体层100和第二氮化物半导体层200之间界面处的y为y1，且第二氮化物半导体层200的表面处(即第二氮化物半导体层200和第三氮化物半导体层300之间的界面处)的y为y2，优选0.05＜y1-y2＜0.12。
漏电极430和源电极440形成在第三氮化物半导体层300上。漏电极430以及源电极440分别与第三氮化物半导体层300形成欧姆接触。漏电极430和源电极440例如由通过堆叠Al和Ti而形成的堆叠膜制成。在图1所示实例中，为了使漏极耐受电压为高，从漏电极430到栅电极420之间的距离被设定为大于从源电极440到栅电极420之间的距离。
第三氮化物半导体层300的既没有形成漏电极430也没有形成源电极440的上表面部分被保护绝缘膜450覆盖。保护绝缘膜450例如是SiN膜。栅极绝缘膜410以及栅电极420的突出部425形成在保护绝缘膜450上。靠近突出部425的漏电极430的一部分和源电极440的一部分也被保护绝缘膜450覆盖。
图2是用于说明第二氮化物半导体层200构造的示意图。如上所述，第二氮化物半导体层200具有通过堆叠多个氮化物半导体层204而形成的结构。氮化物半导体层204每一个均在其厚度方向上被极化。在图2所示实例中，氮化物半导体层204每一个均被极化以使得氮化物半导体层204的底表面带正电。该实例示出氮化物半导体层204的位置越高，则氮化物半导体层204的极化强度变得越弱。这里，极化强度指示在氮化物半导体层204的每一个中的极化电荷量。换言之，氮化物半导体层204的每一个(204-1至204-n)所具有的极化电荷量具有随着层的位置变得更高(即随着该层接近栅电极420)而降低的趋势。因此，在两个氮化物半导体层204之间的界面处，下氮化物半导体层204的顶表面处的负电荷强度大于上氮化物半导体层204的底表面处的正电荷强度。换言之，在氮化物半导体层204的彼此相邻的两个层(假设上层是半导体层204-i且下层是半导体层204-(i-1)，其中2≤i≤n)之间的界面处，半导体层204-(i-1)中的极化电荷量大于半导体层204-i中的极化电荷量。此外，在上半导体层的与具有更高Al组成比的下半导体层接触的底表面处产生正极化电荷，且在下半导体层的与具有更低Al组成比的上半导体层接触的顶面处产生负极化电荷。换言之，在两个相邻层(即下层和上层)之间的界面附近，负极化电荷在下层中产生，且正极化电荷在上层中产生。因此，在每个界面附近，负电荷量大于正电荷量。结果，可以认为看上去在氮化物半导体层204之间的界面处存在负电荷。可以使用包含Al的氮化物半导体作为制成第二氮化物半导体层200的材料，且例如为AlGaN、AlInN和AlGaInN。已经在使氮化物半导体层204的底表面带负电且顶表面带正电的方式进行极化的假设下进行上述说明。在极化方向与上述情况相反的情况下，改变氮化物半导体层204的组成比等以使得氮化物半导体层204中的每一层所具有的极化电荷量具有随着层的位置变得更高而增加的趋势是可以的。即使在这种情况下，因为可以认为看上去在氮化物半导体层204之间的界面处存在负电荷，所以可以使阈值电压为高。
图3是示出具有根据该实施例的结构的第二氮化物半导体层200的导电电势的模拟结果，以及具有由GaN单层形成的结构的第二氮化物半导体层(比较例)的导带电势的模拟结果的示意图。图3是示出关于本实施例和比较实例在沿穿过图1中的栅电极420的中心的垂线截取的横截面图处的导带电势的示意图。在图3中，假设栅电极420的电压Vg是0伏。
在该模拟中，实施例的结构如下所述。第三氮化物半导体层300的Al组成比z设定为0.2。此外，第二氮化物半导体层200的Al组成比y在第二氮化物半导体层200和第三氮化物半导体层300之间界面处设定为0，且在第一氮化物半导体层100和第二氮化物半导体层200之间界面处设定为0.02。此外，在第一氮化物半导体层100中的Al组成比x设定为0.02。而且，第一氮化物半导体层100的厚度设定为1μm，第二氮化物半导体层200的厚度设定为100nm，且第三氮化物半导体层300的厚度设定为30nm。此外，厚度为30nm的SiO2膜用作栅极绝缘膜410。
比较实例的结构除以下几点之外与该实施例的结构相同。首先，未制备第一氮化物半导体层100。第二，第二氮化物半导体层200由厚度为1μm的GaN膜形成。此外，第三氮化物半导体层300的Al组成比z设定为0.15，且第三氮化物半导体层300的厚度设定为45nm。
场效应晶体管10的阈值电压由在栅极绝缘膜410与第二氮化物半导体层200之间界面处的导带电势和费米能级之间的差(ΔV)决定。在比较例中，因为在未施加任何栅电压的情况下，没有对栅极绝缘膜410施加任何电场，因此导带电势几乎是平的，且ΔV约为1eV。
另一方面，在该实施例的结构中，通过在第二氮化物半导体层200的厚度方向上改变Al组成比，由极化产生的负电荷分布在第二氮化物半导体层200中。因此，与第二氮化物半导体层200中分布的负电荷对应的电场施加至栅极绝缘膜410，因此在栅极绝缘膜410和第二氮化物半导体层200之间界面处的导带电势向上升高。因此，本实施例中的ΔV大于比较例的ΔV。换言之，场效应晶体管10的阈值电压变高。本实施例中的ΔV约为2eV。
此外，在本实施例的结构中，通过改变第二氮化物半导体层200的Al组成比的倾斜幅度，可以改变分布在第二氮化物半导体层200中的负电荷量。因此，可通过控制第二氮化物半导体层200的Al组成比的倾斜幅度来控制场效应晶体管10的阈值电压。
图4示出通过使用在其结果在图3中示出的模拟中使用的结构的二维器件模拟的结果。在对于该器件模拟来说，将致使漏电流变为1mA/mm的栅电压定义为阈值电压的假设下，则对于该实施例的阈值电压是2.1V，而对于比较例的阈值电压是0.7V。该结果还示出在第二氮化物半导体层200具有根据该实施例的结构的情况下，场效应晶体管10的阈值电压变高。
以下将理论地解释在第二氮化物半导体层200具有根据该实施例的结构的情况下使场效应晶体管10的阈值电压变高的原因。
将假设第二氮化物半导体层200的Al组成比y在从第二氮化物半导体层200的最下部至最上部以K个阶段改变(其中K是等于2或更大的整数)。此外，将假设yk是形成第二氮化物半导体层200的氮化物半导体层204的第k个氮化物半导体层204的Al组成比(其中k＝0，1，···，K)。此外，如果将足够大的值赋予K值，则Al组成比y可以视为连续改变的比。
非专利文献(O.Ambacher等人的“Pyroelectric properties ofAl(In)GaN/GaN hetero-and quantum well structures”，Journal of PhysicsC：Condensed Matter，第14卷，第3399-3434页(2002))公开了在AlGaN层中产生的自发极化电荷PSP(单位：C/m2＝Cm-2)具有由下式(1)定义的Al组成比yk。
P SP AlGaN ( y k ) = - 0.090 y k - 0.034 ( 1 - y k ) + 0.021 y k ( 1 - y k ) [ Cm - 2 ] · · · ( 1 )
第k个AlGaN层的畸变εk由下式(2)定义。
ϵ k = a 0 - a k a k · · · ( 2 )
在等式(2)中，a0是AlGaN缓冲层的晶格常数，且ak是具有Al组成比yk的第k个AlGaN层的晶格常数。
因为第二氮化物半导体层200的Al组成比随着测量Al组成比的位置向上移动而降低，因此晶格常数随着测量晶格常数的位置向上移动而增大。因此εk＜0。在这种情况下，产生在形成第二氮化物半导体层200的氮化物半导体层204中的压电极化电荷PPZ(单位：C/m2＝Cm-2)由下式(2B)给出。
P PZ AlGaN ( y k ) = - 0.918 ϵ k + 9.541 ϵ k 2 - ( 0.89 ϵ k + 3.915 ϵ k 2 ) y k [ Cm - 2 ] · · · ( 2 B )
此外，在氮化物半导体层204中的极化电荷PPOL由下式(3)给出。
P POL AlGaN ( y k ) = P SP AlGaN ( y k ) + P PZ AlGaN ( y k ) · · · ( 3 )
在第(k-1)个氮化物半导体层204的极化电荷和第k个氮化物半导体层204的极化电荷之间存在差异，并且在该两层之间的界面处存在对应于该差异的负电荷Δσk。该负电荷Δσk由下式(4)给出。
Δ σ k = P POL AlGaN ( y k ) - P POL AlGaN ( y k - 1 ) · · · ( 4 )
假设两个氮化物半导体层204之间的界面处产生的负电荷的体积密度由NPOL表示，且第k个氮化物半导体层204的厚度由tk表示，则体积密度NPOL由下式(5)给出。
N POL ( k ) = Δ σ k t k · · · ( 5 )
此外，最上层氮化物半导体层204的表面电荷Qch由等式(6)给出。
Q ch = Σ k = 0 K Δ σ k · · · ( 6 )
施加至栅极绝缘膜410的电场由等式(7)给出。
E OX 0 = Q ch ϵ r ϵ 0 · · · ( 7 )
其中εr是栅极绝缘膜410的相对介电常数，且ε0是真空介电常数。
假设栅电极420的功函数由ФGATE表示，第二氮化物半导体层200的最上层的电子亲和势由χSEMI表示，且栅极绝缘膜410的厚度由tOX表示，则在栅极绝缘膜410与第二氮化物半导体层200之间界面处的导带电势和费米能级之间的差ΔV可由等式(8)近似。
ΔV＝ФGATE-χSEMI+tOX·EOX0···(8)
将通过使用在其结果在图3和图4中示出的模拟中使用的结构进行具体说明。此时，已知εr、ε0、ФGATE和χSEMI分别是3.9、8.85x10-14F/cm、4.8eV(Au)和4.1eV(GaN)。由于采用上述值，在比较例的情况下ΔV＝0.70eV，且在本实施例的情况下ΔV＝1.75eV。这些值几乎分别等于图3中所示的模拟的结果值。
图5A、图5B以及图6是用于说明制造半导体器件的方法的横截面图，该半导体器件的结构的横截面图在图1中示出。首先如图5A中所示，通过使用MOCVD方法在由Si、蓝宝石、SiC等制成的衬底(未示出)上依次形成第一氮化物半导体层100、第二氮化物半导体层200以及第三氮化物半导体层300。用于MOCVD方法的原料气体是三甲基镓(TNG)、三甲基铝(TMA)或氨气。为了改变第一氮化物半导体层100、第二氮化物半导体层200或第三氮化物半导体层300的Al组成比，需要改变三甲基镓的供应量，同时保持三甲基铝和氨气的供应量恒定。例如，为了逐渐降低第二氮化物半导体层200的Al组成比，需要逐渐增加三甲基镓的供应量，同时保持三甲基铝气体和氨气的供应量恒定。
随后，移除部分第三氮化物半导体层300和第二氮化物半导体层200直至暴露部分第一氮化物半导体层100的程度，从而形成台面和隔离元件。
随后，借助溅射技术在第三氮化物半导体层300上形成金属膜(例如由依次堆叠Ti和Al而制成的膜)，且随后选择性移除部分该金属膜。结果，在第三氮化物半导体层300上形成漏电极430和源电极440。随后，对漏电极430和源电极440执行退火工艺。结果，漏电极430和源电极440分别与第三氮化物半导体层300形成欧姆接触。
随后，如图5B中所示，通过使用等离子体CVD方法在第三氮化物半导体层300、漏电极430以及源电极440上形成保护绝缘膜450。此后，移除覆盖漏电极430和源电极440的部分保护绝缘膜450。
随后，如图6中所示，选择性移除覆盖将要形成凹部310的区域的部分保护绝缘膜450。此后，使用漏电极430、源电极440以及保护绝缘膜450作为掩膜对部分第三氮化物半导体层300(以及根据需要对部分第二氮化物半导体层200)执行蚀刻工艺。在蚀刻工艺之后形成了凹部310。
随后，例如通过使用ALD(原子层沉积)方法在凹部310的底部和侧面上、漏电极430上以及源电极440上形成栅极绝缘膜410。此后，例如通过使用溅射方法在栅极绝缘膜410上形成栅电极420。随后移除栅极绝缘膜410和栅电极420的不必要的部分。结果形成了图1中所示的包括场效应晶体管10的半导体器件。
如上所述，根据本实施例，形成第二氮化物半导体层200的多个半导体层的每一个在相同方向上被极化。此外，更靠近栅电极420的半导体层的极化强度高于(或低于)远离栅电极420的半导体层的极化强度。这种极化方向是使相邻半导体层之间的多个界面的每一个处的负电荷量都大于正电荷量的方向。结果，场效应晶体管10的阈值电压变高。
第二实施例
图7是示出根据第二实施例的半导体器件结构的横截面图。除了根据本实施例的场效应晶体管10是平面型晶体管之外，该半导体器件与根据第一实施例的半导体器件相同。
确切地说，在该第二实施例中，在第二氮化物半导体层200上并未形成第三氮化物半导体层300。栅极绝缘膜410、漏电极430和源电极440直接形成在第二氮化物半导体层200上。栅电极420直接形成在栅极绝缘膜410上。
漏极区432和源极区442形成在第二氮化物半导体层200的表面层上。漏极区432和源极区442两者都是n型杂质区。此外，在平面图中，扩展区434形成在漏极区432和栅极区420之间。扩展区434也是n型杂质区。但是，在源极区442和栅极区420之间没有形成扩展区。通过将诸如Si离子的杂质离子注入第二氮化物半导体层200中而形成漏极区432、源极区442以及扩展区434。通过形成扩展区434，可以提高栅电极420和漏电极430之间的耐受电压。但是，如果栅电极420和漏电极430之间的耐受电压不需要非常高，则利用漏极区432的延展部取代扩展区434是可以的。
本实施例也实现类似于第一实施例的有利效果。使第一实施例采用的第三氮化物半导体层300畸变，从而使第二氮化物半导体层200产生二维电子气202。由于使第三氮化物半导体层300畸变，所以存在产生逆压电效应，并劣化场效应晶体管10的特性的可能性。另一方面，因为本实施例不具有第三氮化物半导体层300，因此由于逆压电效应造成的场效应晶体管10特性的劣化的可能性非常小。
此外，本实施例中并未形成凹部，这样导致降低的制造成本。
第三实施例
图8是根据第三实施例的包括场效应晶体管10的半导体器件的横截面图。除了下述要点，根据本实施例的场效应晶体管10具有的结构类似于第一实施例具有的结构。
首先，本实施例具有包括n型杂质的第三氮化物半导体层300。换言之，与根据第一实施例的半导体器件不同，根据本实施例的半导体器件不采用二维电子气202。因此，无需使第三氮化物半导体层300畸变。
此外，第四氮化物半导体层500形成在第三氮化物半导体层300和漏电极430之间以及第三氮化物半导体层300和源电极440之间。第四氮化物半导体层500是N型AlGaN层，且其具有的杂质浓度高于第三氮化物半导体层300具有的杂质浓度。希望第四氮化物半导体层500的Al组成与Ga组成的比类似于第三氮化物半导体层300的Al组成与Ga组成的比。
此外，在本实施例中，希望第二氮化物半导体层200的Al组成比等于第三氮化物半导体层300的Al组成比，以便降低第二氮化物半导体层200和第三氮化物半导体层300之间的接触电阻。
本实施例可实现类似于第一实施例的有利效果。在本实施例中，因为无需使第三氮化物半导体层300畸变，因此与第二实施例相同，由于逆压电效应造成的场效应晶体管10特性的劣化的可能性非常小。
此外，当外延生长第三氮化物半导体层300时，能够将n型杂质注入第三半导体层300中。因此，与第二实施例中的工艺温度相比较，可以将本实施例中的工艺温度设定为更低。此外，第三氮化物半导体层300的杂质浓度的可控性高于第二实施例的漏极区432和源极区442的杂质浓度的可控性。
此外，第四氮化物半导体层500形成在第三氮化物半导体层300和漏电极430之间以及第三氮化物半导体层300和源电极440之间。由于第四氮化物半导体层500，所以能够降低第三氮化物半导体层300的杂质浓度，这使得能够提高场效应晶体管10的耐受电压。
此外，在本实施例中，如果不要求场效应晶体管10的耐受电压很高，则不形成第四氮化物半导体层500，且可以将要形成第四氮化物半导体层500的区域的杂质浓度设定为与第三氮化物半导体层300的杂质浓度类似是可以的。
第四实施例
图9是示出根据第四实施例的电子设备2的电路构造的示意图。该电子设备2包括第一至第三实施例中所示的任意半导体器件(即，场效应晶体管10)。该电子设备2例如用于车辆并耦合至电源4和负载6。电源4例如是安装于车辆上的电池。负载6例如包括安装在车辆上的电子零部件——诸如前灯、用于车窗和车辆供电的用作动力源的电机。电子设备2控制从电源4提供至负载6的电力。
电子设备2是包括电路板(例如印刷电路板)，以及均被安装在该电路板上的具有场效应晶体管10的半导体器件、半导体器件20、具有控制电路30的半导体器件的电子设备。半导体器件20包括微型计算机，且经由电路板上的导线而连接至场效应晶体管10。半导体器件20控制场效应晶体管10。确切地说，半导体器件20将控制信号发送至控制电路30。此后，控制电路30根据从半导体器件20发送的控制信号而将信号发送至场效应晶体管10的栅电极420。换言之，控制电路30控制场效应晶体管10。由于通过控制电路30控制场效应晶体管10，所以电力适当地从电源4提供至负载6。
虽然已经参考附图说明了本发明的实施例，但这些实施例仅为说明性实例，且可对本发明进行除上述实施例之外的各种改进。虽然采用AlGaN层或AlInN层作为上述实施例中的氮化物半导体层，但也可采用四元氮化物半导体层，只要其能够满足参考图2描述的极化情况。

Claims (15)

1.一种半导体器件，包括：
第一氮化物半导体层；
第二氮化物半导体层，所述第二氮化物半导体层形成在所述第一氮化物半导体层上；
栅极绝缘膜，所述栅极绝缘膜接触所述第二氮化物半导体层；以及
栅电极，所述栅电极经由所述栅极绝缘膜面对所述第二氮化物半导体层，
其中，通过堆叠多个半导体层形成所述第二氮化物半导体层，并且所述多个半导体层至少在所述栅电极下方的区域中在相同方向上被极化，并且具有彼此不同的组成，由此使在两个半导体层之间的每一个界面处，负电荷量大于正电荷量。
2.根据权利要求1所述的半导体器件，其中所述第二氮化物半导体层包括Al，并且所述多个半导体层具有彼此不同的Al组成比。
3.根据权利要求2所述的半导体器件，其中所述第一氮化物半导体层是Alxα1-xN层，并且所述第二氮化物半导体层是Alyα1-yN层，其中α为Ga或In，并且0＜x＜1，0≤y＜1。
4.一种半导体器件，包括：
第一氮化物半导体层，所述第一氮化物半导体层由Alxα1-xN层形成，其中α是Ga或In，并且0＜x＜1；
第二氮化物半导体层，所述第二氮化物半导体层形成在所述第一氮化物半导体层上并且由Alyα1-yN层形成，其中0≤y＜1；
栅极绝缘膜，所述栅极绝缘膜接触所述第二氮化物半导体层；以及
栅电极，所述栅电极经由所述栅极绝缘膜面对所述第二氮化物半导体层，
其中形成所述第二氮化物半导体层的Alyα1-yN层的y至少在所述栅电极下方的区域中随着测量y的位置接近所述第一氮化物半导体层而增大。
5.根据权利要求4所述的半导体器件，其中所述第二氮化物半导体层的Al组成比阶段式改变。
6.根据权利要求3至5中的任何一项所述的半导体器件，进一步包括：
第三氮化物半导体层，所述第三氮化物半导体层形成在所述第二氮化物半导体层上，并且由Alzα1-zN层形成，其中0≤z＜1；以及
凹部，所述凹部形成在所述第三氮化物半导体层中，所述凹部的下端达到所述第二氮化物半导体层但未达到所述第一氮化物半导体层，
其中所述栅极绝缘膜形成在所述凹部的底面和侧面上，以及
其中所述栅电极嵌入在所述凹部中。
7.根据权利要求6所述的半导体器件，其中在所述第二氮化物半导体层和所述第三氮化物半导体层之间的界面处，在形成所述第三氮化物半导体层的Alzα1-zN层的z和形成所述第二氮化物半导体层的Alyα1-yN层的y之间存在关系“z＞y”。
8.根据权利要求7所述的半导体器件，其中在所述第二氮化物半导体层和所述第三氮化物半导体层之间的界面处，在z和y之间存在关系“z＞y+0.05”。
9.根据权利要求7所述的半导体器件，其中在所述第二氮化物半导体层和所述第三氮化物半导体层之间的界面处，在z和y之间存在关系“z＞y+0.1”。
10.根据权利要求6至8中的任何一项所述的半导体器件，其中所述第三氮化物半导体层包括n型杂质，所述半导体器件进一步包括：
n型第四氮化物半导体层，所述n型第四氮化物半导体层形成在所述第三氮化物半导体层上，所述n型第四氮化物半导体层具有的杂质浓度高于所述第三氮化物半导体层具有的杂质浓度；以及
源电极和漏电极，所述源电极和漏电极形成在所述第四氮化物半导体层上。
11.根据权利要求3至5中的任何一项所述的半导体器件，其中所述栅极绝缘膜形成在所述第二氮化物半导体层上。
12.根据权利要求3至11中的任何一项所述的半导体器件，其中在所述第一氮化物半导体层和所述第二氮化物半导体层之间的界面处，在形成所述第一氮化物半导体层的Alxα1-xN层的x和形成所述第二氮化物半导体层的Alyα1-yN层的y之间存在关系“x＝y”。
13.根据权利要求3至12中的任何一项所述的半导体器件，其中假设在所述第一氮化物半导体层和所述第二氮化物半导体层之间的界面处的Alyα1-yN层的y为y1，并且在所述第二氮化物半导体层和所述第三氮化物半导体层之间的界面处的Alyα1-yN层的y为y2，则在y1和y2之间存在关系“0.05＜y1-y2＜0.12”。
14.一种制造半导体器件的方法，包括：
在第一氮化物半导体层上形成第二氮化物半导体层；
形成栅极绝缘膜，所述栅极绝缘膜接触所述第二氮化物半导体层；以及
形成栅电极，所述栅电极经由所述栅极绝缘膜面对所述第二氮化物半导体层，
其中，在形成所述第二氮化物半导体层的步骤中，通过堆叠具有彼此不同的组成的多个半导体层形成所述第二氮化物半导体层，并且所述多个半导体层在相同方向上被极化，并且至少在所述栅电极下方的区域中具有彼此不同的组成，由此使所述第二氮化物半导体层的极化强度随着测量极化强度的位置接近所述栅电极而变高或变低，并且所述多个半导体层以在两个半导体层之间的每一个界面处负电荷量变得大于正电荷量的倾向被极化。
15.一种制造半导体器件的方法，包括：
在由Alxα1-xN层形成的第一氮化物半导体层上形成由Alyα1-yN层形成的第二氮化物半导体层，其中α是Ga或In，并且0＜x＜1，0≤y＜1；
形成栅极绝缘膜，所述栅极绝缘膜接触所述第二氮化物半导体层；以及
形成栅电极，所述栅电极经由所述栅极绝缘膜面对所述第二氮化物半导体层，
其中，在形成所述第二氮化物半导体层的步骤中，将所述第二氮化物半导体层形成为使得形成所述第二氮化物半导体层的Alyα1-yN层的y随着测量y的位置接近所述第一氮化物半导体层而增大。
CN201210280030.3A 2011-08-08 2012-08-08 半导体器件及制造该半导体器件的方法 Expired - Fee Related CN102931221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610317928.1A CN105845717A (zh) 2011-08-08 2012-08-08 半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011173020A JP5878317B2 (ja) 2011-08-08 2011-08-08 半導体装置及び半導体装置の製造方法
JP2011-173020 2011-08-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610317928.1A Division CN105845717A (zh) 2011-08-08 2012-08-08 半导体器件

Publications (2)

Publication Number Publication Date
CN102931221A true CN102931221A (zh) 2013-02-13
CN102931221B CN102931221B (zh) 2016-06-29

Family

ID=47645984

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610317928.1A Pending CN105845717A (zh) 2011-08-08 2012-08-08 半导体器件
CN201210280030.3A Expired - Fee Related CN102931221B (zh) 2011-08-08 2012-08-08 半导体器件及制造该半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610317928.1A Pending CN105845717A (zh) 2011-08-08 2012-08-08 半导体器件

Country Status (4)

Country Link
US (3) US9123739B2 (zh)
JP (1) JP5878317B2 (zh)
CN (2) CN105845717A (zh)
TW (1) TWI540726B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425487A (zh) * 2013-09-10 2015-03-18 株式会社东芝 半导体器件
CN104766882A (zh) * 2014-01-08 2015-07-08 富士通株式会社 半导体器件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5878317B2 (ja) * 2011-08-08 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
JP5899879B2 (ja) * 2011-12-05 2016-04-06 富士通セミコンダクター株式会社 化合物半導体装置及びその製造方法
KR20140066015A (ko) * 2012-11-22 2014-05-30 삼성전자주식회사 이종 접합 전계 효과 트랜지스터 및 제조 방법
JP6301640B2 (ja) * 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6401053B2 (ja) * 2014-12-26 2018-10-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
EP3378097A4 (en) * 2015-11-19 2019-09-11 HRL Laboratories, LLC NITRIDE-III FIELD EFFECT TRANSISTOR WITH DOUBLE TRIGGER
JP6472839B2 (ja) * 2017-06-20 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置
JP7446727B2 (ja) 2019-07-04 2024-03-11 株式会社東芝 半導体装置
US11973134B2 (en) * 2020-03-26 2024-04-30 Mitsubishi Electric Research Laboratories, Inc. Super junction gated AlGaN GaN HEMT

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
JP2010045073A (ja) * 2008-08-08 2010-02-25 Furukawa Electric Co Ltd:The 電界効果トランジスタおよび電界効果トランジスタの製造方法
US20100210080A1 (en) * 2009-02-18 2010-08-19 Furukawa Electric Co., Ltd. Method of manufacturing gan-based transistors
US20110049529A1 (en) * 2009-05-22 2011-03-03 Furukawa Electric Co., Ltd. GaN-BASED SEMICONDUCTOR ELEMENT AND METHOD OF MANUFACTURING THE SAME

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3751791B2 (ja) * 2000-03-28 2006-03-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
JP4224423B2 (ja) * 2003-06-10 2009-02-12 パナソニック株式会社 半導体装置およびその製造方法
US7700973B2 (en) * 2003-10-10 2010-04-20 The Regents Of The University Of California GaN/AlGaN/GaN dispersion-free high electron mobility transistors
CN101385132B (zh) * 2006-02-10 2010-10-20 日本电气株式会社 半导体器件
CA2660720C (en) * 2006-08-29 2015-11-24 Telefonaktiebolaget L M Ericsson (Publ) Detection of access bursts in a random access channel
CN101312207B (zh) * 2007-05-21 2011-01-05 西安捷威半导体有限公司 增强型hemt器件及其制造方法
EP2188842B1 (en) * 2007-09-12 2015-02-18 Transphorm Inc. Iii-nitride bidirectional switches
CN101971308B (zh) * 2008-03-12 2012-12-12 日本电气株式会社 半导体器件
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP5460087B2 (ja) * 2009-03-13 2014-04-02 古河電気工業株式会社 電界効果トランジスタ
US8445941B2 (en) * 2009-05-26 2013-05-21 Bae Systems Information And Electronic Systems Integration Inc. Asymmetrically recessed high-power and high-gain ultra-short gate HEMT device
JP5564842B2 (ja) * 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
JP2011044647A (ja) 2009-08-24 2011-03-03 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
JP5878317B2 (ja) * 2011-08-08 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
JP2010045073A (ja) * 2008-08-08 2010-02-25 Furukawa Electric Co Ltd:The 電界効果トランジスタおよび電界効果トランジスタの製造方法
US20100210080A1 (en) * 2009-02-18 2010-08-19 Furukawa Electric Co., Ltd. Method of manufacturing gan-based transistors
US20110049529A1 (en) * 2009-05-22 2011-03-03 Furukawa Electric Co., Ltd. GaN-BASED SEMICONDUCTOR ELEMENT AND METHOD OF MANUFACTURING THE SAME

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425487A (zh) * 2013-09-10 2015-03-18 株式会社东芝 半导体器件
CN104425487B (zh) * 2013-09-10 2017-05-31 株式会社东芝 半导体器件
CN104766882A (zh) * 2014-01-08 2015-07-08 富士通株式会社 半导体器件
CN104766882B (zh) * 2014-01-08 2019-01-08 富士通株式会社 半导体器件

Also Published As

Publication number Publication date
US9123739B2 (en) 2015-09-01
JP5878317B2 (ja) 2016-03-08
TWI540726B (zh) 2016-07-01
TW201314904A (zh) 2013-04-01
US9502551B2 (en) 2016-11-22
US20130037868A1 (en) 2013-02-14
JP2013038218A (ja) 2013-02-21
US20170005189A1 (en) 2017-01-05
CN105845717A (zh) 2016-08-10
US20160005846A1 (en) 2016-01-07
CN102931221B (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
CN102931221B (zh) 半导体器件及制造该半导体器件的方法
US8674407B2 (en) Semiconductor device using a group III nitride-based semiconductor
US9871130B2 (en) Nitride semiconductor device and manufacturing method thereof
US7655962B2 (en) Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
US7851825B2 (en) Insulated gate e-mode transistors
US20160079409A1 (en) Semiconductor device
JP2022525884A (ja) エンハンスメントモードｉｉｉ族－ｎ高電子移動度トランジスタ及びディプリーションモードｉｉｉ族－ｎ高電子移動度トランジスタの両方を有する半導体構造体
CN107731902B (zh) 第iii族氮化物常关晶体管的层结构
CN102487080B (zh) 化合物半导体器件及其制造方法
WO2004061978A1 (ja) 電界効果トランジスタ
US8330187B2 (en) GaN-based field effect transistor
US8981434B2 (en) Semiconductor device and field effect transistor
CN103531624A (zh) 应力控制的hemt
TW201442230A (zh) 異質結構功率電晶體以及製造異質結構半導體裝置的方法
US20160049347A1 (en) Semiconductor device
JP2011210750A (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
US11769825B2 (en) Nitride semiconductor device and nitride semiconductor package
JP2008244002A (ja) 電界効果半導体装置
CN110246894B (zh) 电子器件和形成电子器件的方法
CN103000681A (zh) 半导体器件及其制造方法
CN107068748B (zh) 半导体功率元件
US10714606B2 (en) Semiconductor device
JP2016105499A (ja) 半導体装置及び半導体装置の製造方法
WO2021106236A1 (ja) ダイオード、ダイオードの製造方法および電気機器
WO2023184199A1 (en) Nitride-based semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160629

Termination date: 20190808