CN102918514A - 与具有干扰的系统结合使用的系统、方法、设备和计算机可读介质 - Google Patents

与具有干扰的系统结合使用的系统、方法、设备和计算机可读介质 Download PDF

Info

Publication number
CN102918514A
CN102918514A CN2011800274010A CN201180027401A CN102918514A CN 102918514 A CN102918514 A CN 102918514A CN 2011800274010 A CN2011800274010 A CN 2011800274010A CN 201180027401 A CN201180027401 A CN 201180027401A CN 102918514 A CN102918514 A CN 102918514A
Authority
CN
China
Prior art keywords
interference
communication interface
signal
described position
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800274010A
Other languages
English (en)
Other versions
CN102918514B (zh
Inventor
K·R·廷斯雷
A·A·奥乔亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102918514A publication Critical patent/CN102918514A/zh
Application granted granted Critical
Publication of CN102918514B publication Critical patent/CN102918514B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

在一些实施例中，一种方法包括：表征多个通道，该多个通道中的每一个通道是位置和多个通信接口中的相应一个通信接口之间的通道；对于所述多个通信接口中的每一个，将信号提供给该通信接口并检测所述位置处出现的干扰作为在将信号提供于此的同时从所述多个通信接口辐射出的发射的结果；对于所述多个通信接口中的每一个，至少部分地基于所述位置和通信接口之间的通道的表征，确定所述位置处出现的干扰的估计作为在将信号提供于此的同时从通信接口辐射出的发射的结果；以及对于所述多个通信接口中的每一个，将所述位置处出现的干扰的估计与所检测的所述位置处出现的干扰相比较。

Description

与具有干扰的系统结合使用的系统、方法、设备和计算机可读介质
背景技术
很多系统包括通信接口以允许系统内的设备相互通信和/或与其它系统通信。例如，很多计算机系统包括有时被称为存储器总线的通信接口，以便将信息（例如，地址和/或数据）传送到系统内的存储器设备和/或从系统内的存储器设备传出这些信息。作为另一个示例，很多计算机系统还包括有时被称为外围组件互连（PCI）总线的通信接口，以将信息传送到外围设备和/或系统内的附加设备和/或从这些设备传出信息。
不幸的是，通过通信接口传输信息通常导致来自通信接口的辐射发射，这可导致系统内各位置处的电磁干扰（EMI）和/或射频干扰（RFI）。这些干扰使得难以满足系统的性能要求。
附图简述
图1是根据一些实施例的系统的示意截面侧视图。
图2是根据一些实施例的衬底的一部分的示意俯视图。
图3B是根据某些实施例的系统的一部分的示意图。
图4是示出根据一些实施例的方法的流程图。
图5是根据一些实施例的格雷（Golay）码的特性的图示。
图6是根据一些实施例的方法的一部分的图示。
图7是根据一些实施例表示在感兴趣的位置检测到的干扰的表。
图8A是根据一些实施例的Gold码的特性的图示。
图8B是根据某些实施例的最大长度移位寄存器的示意图。
图9是根据一些实施例的方法的一部分的图示。
图10是根据一些实施例的设备的框图。
图11是根据一些实施例的架构的框图。
具体实施方式
在一些实施例中，期望标识导致给定的感兴趣的位置处的最大干扰量（或最大干扰量中的至少一个）、不可接受的干扰量和/或仅仅是不期望的干扰量的通信接口。
在标识这一通信接口之后，可努力减轻这种干扰，由此可在一个或多个方面改进系统性能。此外，如果可标识这种源并减轻干扰，则可减小系统内的一个或多个组件之间的间隔，这可减小系统的一个或多个总体尺寸和/或针对优化所述系统，以使得所有在可限定的体积形状内（例如，移动设备）的计算和通信子系统优化共存。
图1是根据一些实施例的系统100的示意、截面侧视图，对于该系统，期望标识导致给定的感兴趣的位置处的最大干扰量（或最大干扰量中的至少一个）、不可接受的干扰量和/或仅仅是不期望的干扰量的通信接口。参考图1，系统100包括第一集成电路封装102A、第二集成电路封装102B以及电路板104。第一集成电路封装102A包括集成电路封装衬底106A、第一集成电路管芯108A1、第二集成电路管芯108A2以及第三集成电路管芯108A3。第二集成电路封装102B包括集成电路封装衬底106B和集成电路管芯108B。第一集成电路封装102A和第二集成电路封装102B各自可包括一个或多个其它器件（未示出）。
集成电路封装衬底106A可包括第一外表面120A和第二外表面122A。第一外表面120A可限定分别安装集成电路管芯108A1-108A2的安装区域128A1-128A3。安装区域128A1-128A3中的每一个可包括多个触点，这些触点电连接到其上安装的电器件（在本文中有时称为组件）。在所示的实施例中，安装区域128A1包括电连接到集成电路管芯108A1的触点138。安装区域128A2包括电连接到集成电路管芯108A2的触点138。安装区域128A3包括电连接到集成电路管芯108A3的触点138。
第二外表面122A可覆盖电路板104的小部分，且可限定安装到电路板104的安装区域144A。安装区域144A可包括电连接到电路板104的多个触点154。在一些实施例中，触点154被直接焊接到触点158，以便将集成电路封装102A安装并电连接于此。在一些其它实施例中，可将插槽设置在触点154和触点158之间。
集成电路封装衬底106B可包括第一外表面120B和第二外表面122B。第一外表面120B可限定其上安装集成电路管芯108B的安装区域128B。安装区域128B可包括多个触点，这些触点电连接到其上安装的电器件（在本文中有时称为组件）。在所示的实施例中，安装区域128B包括电连接到集成电路管芯108B的触点138。
第二外表面122B可覆盖电路板104的小部分，且可限定安装到电路板104的安装区域144B。安装区域144B可包括电连接到电路板104的多个触点154。在一些实施例中，触点154被直接焊接到触点158，以便将集成电路封装102B安装并电连接于此。在一些其它实施例中，可将插槽设置在触点154和触点158之间。在一些实施例中，可在第一集成电路封装102A和/或第二集成电路封装102B被安装到电路板104之前执行测试，从而有助于在集成电路封装102A-102B中的任一个有缺陷的情况下避免资源浪费。
触点154中的一些可向电路板104传导信号和/或从电路板104传导出信号。多个触点154中的其它触点可向集成电路封装102A-102B传导供电电压和/或接地，和/或从集成电路封装102A-102B传导出供电电压和/或接地。
在一些实施例中，触点154被安排成阵列，有时将其称为焊盘栅阵列（LGA）。在一些其它实施例中，触点154和触点158被安排成相应阵列，使得触点154中的每一个与触点158中的相应一个对准。在一些实施例中，每个阵列是包括多个行和多个列的二维阵列。
在一些实施例中，球触点156接合到衬底106A的第二外表面122A和衬底106B的第二外表面122B，并且被焊接到电路板104的触点158，以便将集成电路封装102A-102B安装并电连接于此。在一些实施例中，球触点156被安排成阵列，有时将其称为球栅阵列（BGA）。在一些实施例中，触点154、球触点156和触点158被安排成相应阵列，使得触点154中的每一个与触点156中的相应一个以及触点158中的相应一个对准。在一些实施例中，每个阵列是包括多个行和多个列的二维阵列。
衬底106A还可包括多个导电体162、164、166、167（例如，迹线和/或通孔）。多个导电体162、164、166可将触点138中的一个或多个连接到触点154中的一个或多个（从而将集成电路管芯108A1-108A3中的一个或多个电连接到电路板104）。多个导电体167可将电连接到集成电路管芯108A2的触点138中的一个或多个与电连接到集成电路管芯108A3的触点138中的一个或多个进行电连接（以将集成电路管芯108A2电连接到集成电路管芯108A3）。
在所示的实施例中，例如，导电体162将电连接到集成电路管芯108A1的触点138中的一个与电连接到电路板104的触点154中的一个进行电连接。导电体164将电连接到集成电路管芯108A1的一组触点138与电连接到电路板104的触点154中的另一个进行电连接。导电体166将电连接到集成电路管芯108A2的一组触点138与电连接到电路板104的触点154中的另一个进行电连接。在一些实施例中，导电体162向电路板104传导信号和/或从电路板104传导出信号。导电体164传导被提供给集成电路管芯108A1的供电电压。导电体166传导被提供给集成电路管芯108A2的接地。导电体167将电连接到集成电路管芯108A2的触点138中的一个与电连接到集成电路管芯108A3的触点138中的一个进行电连接。
尽管在图1中未示出，多个导电体160还可包括用于将集成电路管芯108A1电连接到集成电路管芯108A2的一个或多个导电体、用于将集成电路管芯108A1电连接到集成电路管芯108A3的一个或多个导电体和/或用于将任意组件电连接到一个或多个其它组件的一个或多个导电体。
集成电路管芯108A1-108A3、108B中的每一个可包括设置在衬底上的一个或多个集成电路。例如，集成电路管芯108A1包括设置在衬底169A1上的一个或多个集成电路168A1。集成电路管芯108A2包括设置在衬底169A2上的一个或多个集成电路168A2。集成电路管芯108A3包括设置在衬底169A3上的一个或多个集成电路168A3。集成电路管芯108B包括设置在衬底169B上的一个或多个集成电路168B。一个或多个集成电路可包括有源和/或无源组件。衬底可包括半导体衬底和/或其它类型的衬底。
集成电路管芯108A1包括第一外表面170A1和第二外表面170A2。在一些实施例中，例如，如图所示，第一外表面170A1和第二外表面170A2是相对的主外表面。第一外表面170A1可限定电连接到集成电路管芯108A1的一个或多个集成电路168中的一个或多个集成电路的多个触点178。
如上所述，集成电路管芯108A1-108A3、108B可被分别安装在衬底106A、106B的第一外表面120A、120B上。在一些实施例中，凸起触点179分别接合到集成电路管芯108A1-108A3、108B的触点178并焊接到衬底106A、106B的触点138，以便将集成电路管芯108A1-108A3、108B分别安装并电连接于此。
在一些实施例中，在集成电路管芯-凸起触点组件安装到衬底106A、106B之前执行测试，从而有助于在集成电路管芯108A1-108A3、108B中的一个或多个有缺陷的情况下避免资源浪费。
在一些实施例中，触点138、触点178和凸起触点179被安排成相应阵列，使得触点138中的每一个与触点178中的相应一个以及凸起触点179中的相应一个对准。在一些实施例中，每个阵列是包括多个行和多个列的二维阵列。每个阵列中行的数量和/或每一个阵列中列的数量可至少部分地取决于集成电路管芯108A1-108A3、108B中可能需要的触点138的数量。
在一些实施例中，代替凸起触点179和/或作为凸起触点179的附加，第一集成电路封装102A和/或第二集成电路封装102B可包括至集成电路管芯中的一个或多个的引线键合类型（在本文中有时称为键合引线）的连接。
在一些实施例中，在集成电路管芯安装到衬底106A之前执行测试，从而有助于在集成电路管芯108A1-108A3、108B中的一个或多个有缺陷的情况下避免资源浪费。
电路板104包括第一外表面194。在一些实施例肘管，第一外表面194包括第一主外表面。第一外表面194可限定电连接到集成电路封装102A和/或第二集成电路封装102B的多个触点158。
电路板104可包括任何类型的电路板。在一些实施例中，电路板104包括刚性和/或至少基本上为刚性的多层层叠，以便为其上安装的组件提供支承。在一些实施例中，电路板104包括印刷电路板。在一些实施例中，电路板104包括处理器板和/或主板。
在一些实施例中，电路板104附连到外壳（未示出）或一些其它结构（未示出）。
在一些实施例中，选择集成电路封装102A、102B的一个或多个组件，以将集成电路封装102A、102B的整体尺寸保持在预定限制内。在一些实施例中，例如，集成电路封装102A、102B之一或两者具有不大于2.85微米（mm）的高度195（例如，从电路板104的第一外表面194进行测量）。
在一些实施例中，系统100还包括散热器196，其可改进系统100和利用该系统的周围环境之间的热导率，由此可有助于使得系统在其它条件相同的情况下提供更好性能（诸如，速度）成为可能。在一些实施例中，散热器196包括一片整体形成的“鳍状”散热器。鳍可具有任何尺寸和形状，且可提高散热器196和周围环境之间的热导率。在一些实施例中，散热器196包括金属，从而有助于提供高热导率。在一些实施例中，散热器196可附连到一个或多个其它结构（未示出）。集成电路封装还可包括将散热器196机械连接到电路板104的机械夹（未示出）。在一些实施例中，热界面材料（未示出）可被设置在集成电路管芯108A2和散热器196之间。在一些实施例中，热界面材料被用于将散热器196安装到集成电路管芯108A2和/或安装到集成电路管芯102A的另一个部分上。
在一些实施例中，集成电路封装102A和/或集成电路封装可分别包括盖子198A、198B。在一些实施例中，盖子198A和衬底106A共同限定气密密封。在一些实施例中，盖子198B和衬底106B共同限定气密密封。
尽管衬底106A、106B和集成电路管芯108A1-108A3、108B被示出具有表面可安装的形状，但在一些实施例中，衬底106A-106B和集成电路管芯108A1-108A3、108B可不具有表面可安装的形状。
在一些实施例中，集成电路管芯108A1-108A3、108B中的一个或多个包括用于存储数据和/或其它信息的存储器设备。在一些实施例中，存储器设备包括单数据率随机存取存储器、双数据率随机存取存储器或可编程只读存储器。
在一些实施例中，一个或多个附加集成电路封装被安装在印刷电路板104上。
在一些实施例中，图1中所示的导体中的一个或多个属于通信接口。在一些实施例中，可采用多个通信接口。
图2是根据一些实施例的衬底106A的一部分200的示意俯视图。
参考图2，根据一些实施例，用于集成电路管芯108A1的安装区域128A1可具有约10.5mm的长度202和约10.5mm的宽度204。用于电容器的安装区域132可具有约2.7mm的宽度206。用于集成电路管芯108A1的安装区域128A1与安装区域132之间的距离208可约为2mm。
衬底106A的第一外表面120A还可限定区域212、214。区域212可具有约1.7mm的宽度215。区域214可具有约2.7mm的宽度216。用于集成电路管芯108A1的安装区域128A1与区域212之间的距离218可约为3mm。用于集成电路管芯108A1的安装区域128与区域214之间的距离220可约为2mm。
触点138由圆圈表示，然而触点138可具有任何构造。
集成电路封装102A-102B可利用任何适当的制造技术来制造，且可向系统100提供任何功能。在一些实施例中，集成电路管芯108A1-108A3、108B中的一个或多个的一个或多个电路限定处理器。在一些实施例中，处理器包括微处理器和/或通信处理器。在一些实施例中，通信处理器适用于执行一个或多个通信增强进程。
在一些实施例中，集成电路管芯中的一个或多个（例如，第一集成电路管芯108A1）包括处理器。在一些实施例中，第一集成电路管芯108A1和第二集成电路管芯108A2分别包括第一处理器和第二处理器。在一些实施例中，第一集成电路管芯108A1和第二集成电路管芯108A2分别包括处理器和协处理器。在一些实施例中，第一集成电路管芯108A1和第二集成电路管芯108A2分别包括处理器和图形处理器。在一些实施例中，集成电路管芯中的一个或多个（例如，第三集成电路管芯108A3）包括存储器设备。在一些实施例中，第三集成电路管芯108A3包括DDR3型存储器设备。在一些实施例中，集成电路管芯中的一个或多个（例如，集成电路管芯108B）包括外围和/或附加设备。在一些实施例中，集成电路管芯108B包括专用集成电路（ASIC）。
如本文所使用的，处理器可包括任意类型的处理器。例如，处理器可以是可编程或不可编程的、通用或特殊用途的、专用或非专用的、分布式或非分布式的、共享或非共享的和/或其任意组合。处理器可包括但不限于例如硬件、软件、固件和/或其任意组合。软件可包括但不限于：存储在诸如穿孔卡片、纸带、磁盘或光盘、磁带或光带、CD-ROM、DVD、RAM、EPROM或Rom之类的计算机可读介质上的指令。处理器可采用连续信号、周期采样的信号和/或其任意组合。
如本文所使用的，微处理器可包括任意类型的微处理器。例如，微处理器可以是可编程或不可编程的、通用或特殊用途的、专用或非专用的、分布式或非分布式的、共享或非共享的和/或其任意组合。微处理器可包括但不限于例如硬件、软件、固件和/或其任意组合。软件可包括但不限于：存储在诸如穿孔卡片、纸带、磁或光盘、磁带或光带、CD-ROM、DVD、RAM、EPROM或Rom之类的计算机可读介质上的指令。微处理器可采用连续信号、周期采样的信号和/或其任意组合。
如本文所使用的，通信处理器可包括任意类型的通信处理器。例如，通信处理器可以是可编程或不可编程的、通用或特殊用途的、专用或非专用的、分布式或非分布式的、共享或非共享的和/或其任意组合。通信处理器可包括但不限于例如硬件、软件、固件和/或其任意组合。软件可包括但不限于：存储在诸如穿孔卡片、纸带、磁或光盘、磁带或光带、CD-ROM、DVD、RAM、EPROM或Rom之类的计算机可读介质上的指令。通信处理器可采用连续信号、周期采样的信号和/或其任意组合。
在一些实施例中，系统100内的导电体中的一些导电体是连接到集成电路管芯108A1-108A3、108B中的一个或多个集成电路管芯的一个或多个通信接口的一部分。
图3是根据一些实施例的系统100的部分300的示意图，示出可连接到集成电路管芯108A1-108A3、108B的多个通信接口。
参考图3，在一些实施例中，系统100可包括第一通信接口302、第二通信接口304和第三通信接口306。第一通信接口302可具有连接到第一集成电路封装102A的第一集成电路管芯108A1的第一端以及连接到第一集成电路封装102A的第二集成电路管芯108A2的第二端，从而将第一集成电路封装102A的第一集成电路管芯108A1连接到第一集成电路封装102A的第二集成电路管芯108A2。第二通信接口304可具有连接到第一集成电路封装102A的第二集成电路管芯108A2的第一端以及连接到第一集成电路封装102A的第三集成电路管芯108A3的第二端，从而将第一集成电路封装102A的第二集成电路管芯108A2连接到第一集成电路封装102A的第三集成电路管芯108A3。第三通信接口306可具有连接到第一集成电路封装102A的第一集成电路管芯108A1的第一端以及连接到第二集成电路封装102B的集成电路管芯108B的第二端，从而将第一集成电路封装102A的第一集成电路管芯108A1连接到第二集成电路封装102B的集成电路管芯108B。
通信接口中的每一个可包括任意数量的导电体。在一些实施例中，通信接口中的每一个包括多个导体。然而，在一些其它实施例中，通信接口中的一个或多个仅包括一个导电体。
利用以上的连接，通信接口302-306中的每一个在系统100的内部，且因此可被称为系统100的内部通信接口。第一通信接口302和第二通信接口304也在第一集成电路封装102A的内部且因此也可被称为第一集成电路封装102A的内部通信接口。第三通信接口延伸到第一集成电路封装102A外，且因此也可被称为第一集成电路封装102A的外部通信接口。
在一些实施例中，可采用其它配置。在一些实施例中，通信接口中的一个或多个可连接两个以上的集成电路管芯。在一些实施例中，通信接口302-306中的一个或多个可延伸到系统外。在一些实施例中，在具有或不具有通信接口302-306中的一个或多个的情况下，可采用一个或多个其它通信接口。
除非另外声明，否则通信接口可包括任意类型的通信接口。在一些实施例中，多个通信接口中的一个或多个是总线和/或互连（例如，引线互连）。在一些实施例中，通信接口中的一个或多个不限于总线和/或引线互连。
在一些实施例中，通信接口中的一个或多个（例如，第二通信接口304）包括存储器总线以将信息（例如，地址和/或数据）传送到系统内的一个或多个存储器设备和/或从其传送出信息。如上所述，在一些实施例中，集成电路管芯中的一个或多个（例如，第三集成电路管芯108A3）包括存储器设备。在一些实施例中，存储器总线包括DDR3型存储器总线。
在一些实施例中，通信接口中的一个或多个（例如，第三通信接口306）包括PCI总线以将信息传送到外围和/或附加设备和/或从其传送出信息。如上所述，在一些实施例中，集成电路管芯中的一个或多个（例如，集成电路管芯108B）包括外围和/或附加设备。在一些实施例中，PCI总线包括PCI快速总线。
在一些实施例中，可期望根据一些实施例来标识导致给定的感兴趣的位置处的最大干扰量（或最大干扰量中的至少一个）、不可接受的干扰量和/或仅仅是不期望的干扰量的通信接口。
图4是根据一些实施例的方法400的流程图。在一些实施例中，方法400可被用于根据一些实施例来标识导致给定的感兴趣的位置处的最大干扰量（或最大干扰量中的至少一个）、不可接受的干扰量和/或仅仅是不期望的干扰量的通信接口。在一些实施例中，方法400的一个或多个部分可由集成电路制造者执行。在一些实施例中，方法400的一个或多个部分可由系统集成器执行。在一些实施例中，方法400的一个或多个部分可手动执行。
方法400不限于流程图所示的顺序。相反，方法400的实施例可按可实施的任意顺序来执行。为此，除非另外声明，否则本文公开的任意方法可按可实施的任意顺序来执行。
参考图4，在402，方法可包括：表征多个通道，该多个通道中的每一个是位置和多个通信接口中的相应一个通信接口之间的通道。除非另外声明，否则位置和/或感兴趣的位置可分别包括任意类型的位置和/或感兴趣的位置。在一些实施例中，位置和/或感兴趣的位置可小到空间中的单个点。在一些其它实施例中，位置和/或感兴趣的位置可分别包括区域和/或感兴趣的区域，其大于空间中的单个点。在一些实施例中，位置和/或感兴趣的位置可包括三维区域，该三维区域如同测试人员感觉适当的那样大和/或可期望实现特定目的。
在一些实施例中，表征位置和通信接口中的相应一个通信接口之间的通道包括：将相应一个通信接口的导体分为诸个组；一次向这些组中的一组提供信号，并且对于这些组中的每个组，检测该位置出现的干扰作为在将信号提供于此的同时从该组辐射出的发射的结果，并且在那之后表征位置和该组之间的通道。
在一些实施例中，通过至少部分地基于在将信号提供给该组的情况下在感兴趣的位置处检测到的干扰，估计通道功率延迟分布（PDP）或平均功率的其它统计度量或行为的统计度量，来表征位置和一组导体之间的通道。
在一些实施例中，这些组中的每一组具有相同数量的导体。在一些实施例中，每组中导体的数量是二（有时称为一对导体）。
在一些实施例中，信号是格雷（Golay）编码信号。如果一组中的导体的数量等于二，则第一格雷编码信号可被提供给该组中的第一导体，而第二格雷编码信号可被提供给该组中的第二导体。在一些实施例中，格雷编码信号可具有图5所示的特性，图5是根据一些实施例的格雷补码的通道周围特性的表示。根据一些实施例中，格雷补码（GCC）是序列集，不一定是正交的，具有一些有趣的交叉相关性质：假设A和B是一些格雷补码，则
RA(n)+RB(n)=2N δ(n),(A.1)
其中RX代表码X的自相关，N是序列的长度，δ(n)是δ函数，且n表示时间索引。在一些实施例中，创建该序列对并不是非常简单的，但在表1中出现8位长代码集，表1是8位长度格雷补码的列表，且它可用于创建较大的GCC。
表1
在一些实施例中，较大的代码可如下创建：由于第一序列考虑[A B]则[A-B]用于第二序列。
图6是根据一些实施例的示出以上具有格雷编码信号的图示600。
参考图6，根据一些实施例，通信接口602（即DDR3BUS或其它通信接口）包括多个导体，例如导体602、604、606、608。多个导体可被分为诸个组，例如610、612。第一信号GOLAYA或其它信号可被提供给组中的第一导体602。第二信号GOLAYB或其它信号可被提供给组中的第二导体604。
在一些实施例中，发射器613可被用于提供这些信号。在一些实施例中，发射器613电连接到该导体组。在一些实施例中，发射器613包括多个发射器，例如613A、613B。在一些实施例中，发射器613设置在系统100内。在一些实施例中，发射器613设置在集成电路封装内，例如，第一集成电路封装102A或第二集成电路封装102B。在一些实施例中，发射器613可包括系统100内的电路和/或第一集成电路封装102A或第二集成电路封装102B内的电路。
提供给该组的信号可导致干扰614，该干扰614在不同的位置可具有不同的特性。可在一个或多个感兴趣的位置（例如位置616）检测干扰。根据一些实施例，图620具有波形622，波形622表示可在位置616处检测到的干扰。
在一些实施例中，接收器623可用于检测位置616处的干扰。在一些实施例中，接收器可包括近场扫描器天线（NFS）。在一些实施例中，接收器623包括多个接收器，例如623A、623B。
接收器623可设置或可不设置在该位置。因此，在一些实施例中，接收器623可设置在位置616处。在一些其它实施例中，接收器623可不设置在位置616处。
在一些实施例中，位置616和接收器623设置在系统100内。在一些实施例中，位置616和接收器623设置在集成电路封装内，例如，第一集成电路封装102A或第二集成电路封装102B。在一些实施例中，接收器可包括系统100内的电路和/或第一集成电路封装102A或第二集成电路封装102B内的电路。
之后通过至少部分地基于在将信号提供给该组的情况下在感兴趣的位置处检测到的干扰，估计通道功率延迟分布（PDP）或平均功率的其它统计度量或行为的统计度量，来表征位置616和组610之间的通道624。图626具有波形628，波形628表示所估计的通道功率延迟分布（PDP）。
变换630可被用于至少部分地基于在将信号提供给该组的情况下在感兴趣的位置处检测到的干扰来生成所估计的通道功率延迟分布（PDP）。
在一些实施例中，可针对通信接口602中的每组导体和其它通信接口中的每一个通信接口的每组导体而重复上述过程。
例如，在一些实施例中，最终可从第一对导体604-606中去除信号，并将其提供给第二对导体606-608。第二对导体606-608上的信号也可导致干扰，该干扰在不同位置具有不同特性，且也可在这些位置中的一个或多个位置处（例如，位置616）检测到。在一些实施例中，这可被重复直到信号已经被提供给多个通信接口中的每一个通信接口的所有的导体对，并且已经在一个或多个感兴趣的位置（例如位置616）处检测到所导致的干扰。
根据一些实施例，相对于任意给定的导体对在位置616处检测到的干扰至少部分地取决于提供给该导体对的信号以及该导体对和位置616之间所存在的通道的特性。
例如，相对于第一导体对610在位置616处检测到的干扰至少部分地取决于提供给该导体对的信号以及第一导体对610和位置616之间的通道624的特性。
同样，在一些实施例中，相对于第二导体对612在位置616处检测到的干扰至少部分地取决于提供给该导体对的信号以及第二导体对612和位置616之间的通道640的特性。
尽管乍一看通道624和640可能看起来彼此完全相同，但在一些实施例中，两者之间可能有区别，使得它们彼此不完全相同。根据一些实施例中，在多个通信接口中位置616可具有不同的至每个导体对的通道。
图7示出根据一些实施例的具有安排成多个行701-709和列711-713的多个单元的表700。
表700中的每一个单元包含指示在将信号提供给特定组导体的情况下在位置616处检测到的干扰的信息Rx1-Rx27。例如，表700中的第一单元包括信息Rx1，其指示在将信号提供给通信接口602中的第一组导体610的情况下在位置616处检测到的干扰（例如，参见波形622）。表700中的第二单元包括信息Rx2，其指示在将信号提供给通信接口602中的第二组导体612的情况下在位置616处检测到的干扰。依此类推。
图7还示出根据一些实施例的具有安排成多个行721-729和列731-733的多个单元的表720。
表720中的每一个单元包含信息PDP1-PDP27，信息PDP1-PDP27指示位置616和特定组导体之间的通道的表征。例如，表720中的第一单元包括信息PDP1，其指示位置616和通信接口602中的第一组导体610之间的通道（例如，通道624）的表征。表700中的第二单元包括信息PDP2，其指示位置616和通信接口602中的第二组导体610之间的通道的表征。依此类推。
在一些实施例中，通过将变换630施加到表700中的相应单元中的干扰（例如Rx）来生成表720的每个单元中的表征，例如PDP。
在一些实施例中，表征位置和通信接口中的相应一个通信接口之间的通道包括：将相应一个通信接口的导体分为诸个组；一次向这些组中的一组提供信号，并且对于这些组中的每个组，检测该位置出现的干扰作为在将信号提供于此的同时从该组辐射出的发射的结果，并且之后表征位置和该组之间的通道。
在一些实施例中，通过至少部分地基于在将信号提供给该组的情况下在感兴趣的位置处检测到的干扰，估计通道功率延迟分布（PDP）或平均功率的其它统计度量或行为的统计度量，来表征位置和一组导体之间的通道。
再次参考图4，在404，该方法还可包括对于多个通信接口中的每一个，将信号提供给该通信接口并检测该位置出现的干扰作为在将信号提供于此的同时从该多个通信接口辐射出的发射的结果。在一些实施例中，每次信号被提供给一个通信接口且从一个通信接口检测所导致的干扰。
在一些实施例中，不同的信号被提供给通信接口中的每一个导体。在一些实施例中，被提供给通信接口的信号是具有低交叉相关性质的信号。在一些实施例中，被提供给通信接口的信号还具有自相关性质。在一些实施例中，被提供给通信接口的信号是Gold编码信号。在一些实施例中，Gold编码信号可具有图8A所示的特性。
参考图8A，如图示800所示，在一些实施例中，Gold编码信号可包括多个Gold编码信号（例如，表示为Gold码号1至16），每个具有高自相关（与自身相比）和低交叉相关（与多个Gold编码信号中的每个其它信号相比）。在一些实施例中，多个Gold编码信号可具有一致的高自相关和一致的低交叉相关。
在一些实施例中，Gold编码信号根据图8B生成，图8B示出公知的最大长度线性反馈移位寄存器（LFSR）序列的结构850。
参考图8B，根据定义可知，最大长度序列（MLS）是可由给定移位寄存器所生成的最大代码{ak}或给定LFSR长度K的延迟元素。通常，移位寄存器的连接器由多项式{ck}的系数来描述。每个LFSR序列示出的周期性取决于LFSR本身的长度，为2K-1。能够证明MLS中1和0的数量近似相等且其自相关是Nδ(n)，其中N是MLS的程度，且δ(·)指示迪拉克（Dirac）δ函数。
自相关指的是序列和其本身的相移副本之间的对应度。该自相关特性以很大优势用于在诸如CDMA之类的扩展频谱（SS）方案中，并且在选择给出最小的错误同步概率的代码序列时最为关注。利用以上特性，当N较大时，MLS与纯随机代码几乎不能区别。
在一些实施例中，两个代码的交叉相关是类似重要的。交叉相关是两个不同代码之间的统一的度量。MLS对交叉相关问题不免疫，并且它们可具有大的交叉相关值。MLS的交叉相关的下界是
Figure BDA00002514621800151
在一些实施例中，SS技术设计者的目标是找到扩展代码或波形的集合，使得尽可能多的信号可在频带中扩展，从而存在很少的相互干扰。Gold代码是有用的因为它们提供更为大量的序列。可从对给定生成器可用的代码集合中选择Gold代码，且它们的交叉相关是一致的且有界的。
在一些实施例中，Gold代码构造取决于具有长度N的两个优选MLS对。考虑MLS由A指示，且第二MLS被指示为B。通过每次一个地增加序列A并每次一个地增加B的移位版本来构建2K-1个Gold代码。任意GC的交叉相关值在集合{–1,2N–1}中，参见附图X用于15位长示例。
图9是根据一些实施例的示出利用通信接口602和Gold编码信号的方法400的部分404的图示900。
参考图9，根据一些实施例，不同的Gold编码信号可被提供给通信接口中的每一个导体。因此，第一信号（即GOLDA或其它信号）可被提供给通信接口中的第一导体602。第二信号（即，GOLDB或其它信号）可被提供给通信接口中的第二导体604。第三信号（即，GOLDC或其它信号）可被提供给通信接口中的第三导体606。依此类推。
信号可导致干扰914，该干扰914在不同的位置可具有不同的特性。可在一个或多个感兴趣的位置（例如位置616）检测干扰。根据一些实施例，图920具有波形922，波形922表示可在位置616处检测到的干扰。
再次参考图4，在406，方法还可包括:对于多个通信接口中的每一个通信接口，至少部分地基于位置和通信接口之间的通道的表征，确定该位置出现的干扰的估计作为在将信号提供于此的同时从该通信接口辐射出的发射的结果。
在一些实施例中，确定该位置出现的干扰的估计作为在将信号提供于此的同时从该通信接口辐射出的发射的结果包括：基于表示被提供给通信接口的信号的信息（参见图8A）以及位置和通信接口之间的通道的表征（例如，图7，表720，列731）来确定卷积。
再次参考图4，在408，方法还可包括对于多个通信接口中的每一个通信接口，将该位置处出现的干扰的估计与所检测到的该位置出现的干扰相比较。
在一些实施例中，这包括确定该位置处出现的干扰的估计和所检测的该位置出现的干扰之间的相关性的度量。在一些实施例中，可通过基于该位置处出现的干扰的估计和所检测的该位置出现的干扰来确定卷积，以确定相关性的度量。在一些实施例中，相关性度量最大的通信接口将是导致该位置处的最大干扰量的通信接口。
在412，该方法还可包括：标识导致感兴趣的位置处的不期望的干扰量的通信接口和/或通信接口中的一个或多个导体。在一些实施例中，这可包括：标识估计与检测的干扰之间的相关性度量最大的通信接口。在一些实施例中，通信接口可导致感兴趣的位置处的最大干扰量（或最大干扰量中的至少一个）。在一些实施例中，通信接口可导致给定的感兴趣的位置处的不可接受的干扰量。
在一些实施例中，在标识这一源之后，可努力减轻这种干扰，由此可在一个或多个方面改进系统性能。此外，如果可标识这种源并减轻干扰，则可减小系统内的一个或多个组件之间的间隔，这可减小系统的一个或多个总体尺寸和/或优化所述系统以使得所有在可限定的体积形状内（例如，移动设备）的计算和通信子系统优化共存。
在414，该方法还可包括：至少部分地响应于比较来修改一个或多个系统的设计。在一些实施例中，这包括修改包括一个或多个集成电路的系统。在一些实施例中，它包括修改该一个或多个集成电路封装中的一个或多个。
根据一些实施例中，干扰、CIR和通道PDP是依赖时间和空间的，且空时干扰信号标识也是可行的。
在一些实施例中，系统100可具有比图示更多或更少的组件。
在一些实施例中，结合方法400所描述的信息中的一些或全部被存储在一个或多个存储设备中。
在一些实施例中，方法400的一个或多个部分可由处理器执行。
在一些实施例中，计算机可读存储介质可在其上存储指令，该指令在被处理器执行时导致方法400的一个或多个部分的执行。
图10是根据某些实施例的设备1000的框图。在一些实施例中，装置可被用于根据一些实施例标识导致给定的感兴趣的位置处的最大干扰量（或最大干扰量中的至少一个）、不可接受的干扰量和/或仅仅是不期望的干扰量的通信接口。
参考图10，该设备可包括表征单元1002、检测单元1004、估计单元1008和比较单元1008。在一些实施例中，表征单元1002、检测单元1004、估计单元1008和比较单元1008可分别执行方法400的部分402、404、406和408。
表征单元1002可表征多个通道，该多个通道中的每一个通道是位置和多个通信接口中的相应一个通信接口之间的通道。
在一些实施例中，表征单元1002接收限定多个通信接口的信息、将接口的导体分为诸个组的信息、指示一次提供给一个组的信号的信息、以及指示所检测到的该位置处出现的干扰作为在将信号提供于此的同时从该组辐射出的发射的结果的信息。表征单元1002之后可至少部分地基于由此接收的信息来表征多个通道。
在一些实施例中，表征单元1002通过至少部分地基于在将信号提供给该组的情况下在感兴趣的位置处检测到的干扰，估计通道功率延迟分布（PDP）或平均功率的其它统计度量或行为的统计度量，来表征位置和一组导体之间的通道。
在一些实施例中，这些组中的每一组具有相同数量的导体。在一些实施例中，每组中导体的数量是二（有时称为一对导体）。
在一些实施例中，信号是格雷（Golay）编码信号。如果一组中的导体的数量等于二，则第一格雷编码信号可被提供给该组中的第一导体，而第二格雷编码信号可被提供给该组中的第二导体。在一些实施例中，格雷编码信号可具有图5所示的特性，图5是根据一些实施例的格雷互补码的通道周围特性。
在一些实施例中，表征单元1002可被耦合到发射器，发射器发出导致发射的信号。在一些实施例中，表征单元1002可将信号提供给发射器。在一些实施例中，发射器可与发射器613相同和/或类似。
在一些实施例中，表征单元1002可耦合到检测器和/或包括检测器，该检测器检测该位置处出现的干扰作为在将信号提供于此的同时从该组辐射出的发射的结果。在一些实施例中，检测器可与检测器623相同和/或类似。
如上所述，在一些实施例中，表征单元1002可通过至少部分地基于在将信号提供给该组的情况下在感兴趣的位置处检测到的干扰，估计通道功率延迟分布（PDP）或平均功率的其它统计度量或行为的统计度量，来表征通道。根据一个实施例，图626具有波形628，波形628表示所估计的通道功率延迟分布（PDP）。在一些实施例中，表征单元1002利用变换以至少部分地基于在将信号提供给该组的情况下在感兴趣的位置处检测到的干扰，来生成估计的通道功率延迟分布（PDP）。在一些实施例中，变换可与变换630相同和/或类似。
在一些实施例中，表征单元1002可针对通信接口602中的每组导体以及其它通信接口中的每一个通信接口的每组导体而重复上述过程。
检测单元1004可针对多个接口中的每一个接口来检测该位置处出现的干扰，作为在将信号提供于此的同时从通信接口辐射的发射的结果。在一些实施例中，可一次向多个通信接口中的一个通信接口提供信号并从中检测干扰。
在一些实施例中，检测单元1004可被耦合到发射器，发射器发出导致由检测单元1004检测到的发射的信号。在一些实施例中，检测单元1004可将信号提供给发射器。在一些实施例中，发射器可与发射器613相同和/或类似。
在一些实施例中，检测单元1004可耦合到检测器和/或包括检测器，该检测器检测该位置处出现的干扰作为在将信号提供于此的同时从该组辐射出的发射的结果。在一些实施例中，检测器可与检测器623相同和/或类似。
在一些实施例中，不同的信号被提供给通信接口中的每一个导体。在一些实施例中，被提供给通信接口的信号是具有低交叉相关性质和/或高自相关性质的信号。在一些实施例中，提供给通信接口的信号是Gold编码信号。在一些实施例中，Gold编码信号可具有图8A所示的特性。在一些实施例中，根据图8B来生成Gold编码信号。
在一些实施例中，可按与图9所示相同和/或相似的方式来提供信号并检测干扰。例如，在一些实施例中，不同的Gold编码信号可被提供给通信接口中的每一个导体。信号可导致干扰914，该干扰914在不同的位置可具有不同的特性。可在一个或多个感兴趣的位置（例如位置616）检测干扰。根据一些实施例，图920具有波形922,波形922表示可在位置616处检测到的干扰。
估计单元1006可针对多个接口中的每一个接口来确定该位置处出现的干扰的估计，作为在将信号提供于此的同时从通信接口辐射的发射的结果。
在一些实施例中，估计单元1006接收指示提供给通信接口的信号的信息（例如图8A）并且还可接收位置和通信接口之间的通道的表征（例如，图7，表720，列731）。估计单元1006之后可至少部分地基于由此接收的信息来确定估计。在一些实施例中，估计单元1006基于指示提供给通信接口的信号的信息（例如图8A）与位置和通信接口之间的通道的表征（例如，图7，表720，列731）的卷积来确定估计。
比较单元4008可针对多个通信接口中的每一个通信接口将位置处出现的干扰的估计与所检测的该位置处出现的干扰相比较。在一些实施例中，比较包括：确定该位置处出现的干扰的估计和所检测的该位置出现的干扰之间的相关性的度量。在一些实施例中，可通过基于该位置处出现的干扰的估计和所检测的该位置出现的干扰而确定卷积，来确定相关性的度量。
在一些实施例中，比较单元1008可标识导致感兴趣的位置处的不期望的干扰量的通信接口和/或该通信接口中的一个或多个导体。在一些实施例中，该标识可包括标识估计与检测的干扰之间的相关性度量最大的通信接口。在一些实施例中，这种通信接口可导致感兴趣的位置处的最大干扰量和/或给定的感兴趣的位置出的不可接受的干扰量。
尽管未单独示出，但在一些实施例中，表征单元1002、检测单元1004、估计单元1008和比较单元1008中的一个或多个可被组合入单个单元。
在一些实施例中，由表征单元1002、检测单元1004、估计单元1008和比较单元1008接收和/或产生的信息的一些或全部可被存储在一个或多个存储设备上。在一些实施例中，由表征单元1002、检测单元1004、估计单元1008和比较单元1008接收和/或产生的信息的一些或全部可分别由表征单元1002、检测单元1004、估计单元1008和比较单元1008所存储。
本文公开的方法、设备、系统、计算机可读介质不限于结合诸如系统100之类的系统来使用。因此，尽管系统100包括两个集成电路封装和电路板，但本文公开的方法、设备、系统、计算机可读介质不限于结合这类系统来使用。
图11是根据一些实施例的架构1100的框图。在一些实施例中，本文公开的系统（或其部分）、本文公开的设备（或其部分）和/或本文公开的装置（或其部分）中的一个或多个可具有与架构1100（或其部分）相同和/或相似的架构。在一些实施例中，本文公开的方法（或其部分）中的一个或多个可由具有与架构1100（或其部分）相同和/或相似的架构的系统、设备和/或装置来执行。
参考图11，根据一些实施例，架构1100包括耦合到通信设备1102、输入设备1103、输出设备1104和存储设备1106的处理器1101。
在一些实施例中，处理器1101可执行处理器可执行的程序代码以提供或以其它方式导致一个或多个功能的一个或多个部分和/或本文公开的一个或多个方法的一个或多个部分。在一些实施例中，处理器1101可包括一个或多个
Figure BDA00002514621800201
（英特尔奔腾）处理器。
通信设备1102可用于帮助与其它装置和/或系统的通信。在一些实施例中，通信设备1102可包括至网络和/或资源的以太网和/或其它类型的连接，且设备1100通过该连接可接收和/或发射信息。
输入设备1103可用于输入信息。在一些实施例中，输入设备1103可包括键盘、小键盘、轨迹球、触摸垫、鼠标或其它点击设备、话筒、旋钮或开关、红外（IR）端口和/或计算机介质读取器。
输出设备1104可用于输出信息。在一些实施例中，输出设备1104可包括IR端口、扩展坞、显示器、扬声器和/或打印机。
存储设备1106可存储一个或多个程序1110-1112和/或用于架构1100的操作的其它信息。在一些实施例中，一个或多个程序和/或其它信息可包括一个或多个操作系统、一个或多个数据库管理系统和/或用于架构1100的操作的其它应用。在一些实施例中，一个或多个程序1110-1112可包括由处理器1101执行的一个或多个指令，以提供本文公开的一个或多个功能的一个或多个部分和/或一个或多个方法的一个或多个部分。在一些实施例中，一个或多个程序和/或其它信息可包括一个或多个数据库1114-1116。
在一些实施例中，存储设备906可包括一个或多个存储设备，诸如磁存储设备（例如磁带和/或硬盘驱动器）、光存储设备和/或半导体存储器设备，诸如随机存取存储器（RAM）设备和只读存储器（ROM）设备。
在一些实施例中，本文公开的一个或多个实施例的一个或多个部分可包含在系统、方法、设备和/或计算机可读存储介质中。计算机可读存储介质可在其上存储指令，这些指令在被处理器执行时导致根据本文所述的任意实施例的进程的执行。
除非另外声明，否则通信接口可包括任意类型的通信接口。在一些实施例中，多个通信接口中的一个或多个是总线和/或互连（例如，引线互连）。然而，在一些实施例中，通信接口中的一个或多个不限于总线和/或引线互连。
除非另外声明，否则位置和/或感兴趣的位置可分别包括任意类型的位置和/或感兴趣的位置。在一些实施例中，位置和/或感兴趣的位置可小到空间中的单个点。在一些其它实施例中，位置和/或感兴趣的位置可分别包括区域和/或感兴趣的区域，其大于空间中的单个点。在一些实施例中，位置和/或感兴趣的位置可包括三维区域，该三维区域如同测试人员感觉适当的那样大和/或可期望实现特定目的。
除非另外声明，否则处理器可包括任意类型的处理器。例如，处理器可以是可编程或不可编程的、通用或特殊用途的、专用或非专用的、分布式或非分布式的、共享或非共享的和/或其任意组合。处理器可包括但不限于例如硬件、软件、固件和/或其任意组合。硬件可包括但不限于现成的集成电路、定制集成电路和/或其任意组合。在一些实施例中，处理器包括微处理器。软件可包括但不限于可存储的指令和/或存储在诸如磁或光盘、磁带或光带、CD-ROM、DVD、RAM、EPROM或ROM或其它半导体存储器之类的计算机可读介质上的指令。处理器可采用连续信号、周期采样的信号和/或其任意组合。如果处理器是分布式的，则处理器的两个或更多个部分可通过通信链路彼此通信。
此外，除非另外声明，否则通信链路可以是任意类型的通信链路，例如但不限于：有线（例如，导线、光纤电缆）或无线（例如，声链路、电磁链路或其任意组合，包括但不限于例如微波链路、卫星链路、红外链路）和/或其组合，这些链路中的每一个可以是公共或私人的、专用和/或共享的（例如，网络）。通信链路可以是或可以不是永久的通信链路。通信链路可支持任意形式的任意类型信息，例如但不限于串行和/或并行形式的模拟和/或数字（例如，二进制值序列，即位串）信号。信息可以被分成或可以不被分成块。如果分成块，则块中的信息量可以是预定的或动态确定的，和/或可以是固定的（例如，统一）或可变的。通信链路可采用协议或协议的组合。
此外，除非另外声明，否则“数据库”可包括一个或多个相关或不相关的数据库。
此外，除非另外声明，否则数据可包括任意类型的信息且可具有和/或存储成任意形式。在一些实施例中，数据可被存储成原始、经摘录的、经概括的和/或经分析的形式。
除非另外声明，否则诸如“响应于”和“基于”之类的术语分别表示“至少响应于”以及“至少基于”，以免排除响应于和/或基于一个以上的事物。
除非另外声明，否则诸如“电连接”之类的术语表示“直接电连接”和/或“间接电连接”。
此外，除非另外说明，否则诸如“包括”、“具有”、“包含”及其所有形式术语认为是开放式的，以免不包括附加要素和/或特征。此外，除非另外说明，否则诸如“一”、“一个”、“第一”之类的术语认为是开放式的，且并非分别表示“仅一”、“仅一个”和“仅第一”。此外，除非另外说明，否则术语“第一”本身不要求还有“第二”。
本文所述的若干实施例仅仅是出于说明的目的。可实施具有仅由权利要求限定的修改和改变的其它实施例。

Claims (32)

1.一种方法，包括：
表征多个通道，所述多个通道中的每一个通道是位置和多个通信接口中的相应一个通信接口之间的通道；
对于所述多个通信接口中的每一个，将信号提供给该通信接口并检测所述位置处出现的干扰作为在将信号提供于此的同时从所述多个通信接口辐射出的发射的结果；
对于所述多个通信接口中的每一个，至少部分地基于位置和通信接口之间的通道的表征，确定所述位置处出现的干扰的估计作为在将信号提供于此的同时从通信接口辐射出的发射的结果；以及
对于所述多个通信接口中的每一个，将所述位置处出现的干扰的估计与所检测的所述位置处出现的干扰相比较。
2.如权利要求1所述的方法，其特征在于，表征位置和通信接口中的相应一个通信接口之间的通道包括：
将所述通信接口的相应一个通信接口的导体分为诸个组；以及
一次向这些组中的一组提供信号，并且对于这些组中的每个组，检测所述位置处出现的干扰作为在将信号提供于此的同时从所述组辐射出的发射的结果，并且之后表征所述位置和该组之间的通道。
3.如权利要求2所述的方法，其特征在于，通过至少部分地基于在将信号提供给一组导体的情况下在感兴趣的位置处检测到的干扰，来估计行为的统计度量，来表征位置和该组导体之间的通道。
4.如权利要求2所述的方法，其特征在于，通过至少部分地基于在将信号提供给一组导体的情况下在感兴趣的位置处检测到的干扰，来估计通道功率延迟分布，来表征位置和该组导体之间的通道。
5.如权利要求2所述的方法，其特征在于，一次向这些组中的一组提供的信号是格雷编码信号。
6.如权利要求1所述的方法，其特征在于，所述信号是Gold编码信号。
7.如权利要求1所述的方法，其特征在于，确定所述位置处出现的干扰的估计作为在将信号提供于此的同时从通信接口辐射出的发射的结果，包括：
基于表示被提供给通信接口的信号的信息以及所述位置和通信接口之间的通道的表征来确定卷积。
8.如权利要求1所述的方法，其特征在于，将所述位置处出现的干扰的估计与所检测的所述位置处出现的干扰相比较包括：
确定所述位置处出现的干扰的估计和所检测的所述位置出现的干扰之间的相关性的度量。
9.如权利要求1所述的方法，其特征在于，将所述位置处出现的干扰的估计与所检测的所述位置处出现的干扰相比较包括：
基于所述位置处出现的干扰的估计和所检测的所述位置出现的干扰来确定卷积。
10.如权利要求1所述的方法，其特征在于，还至少部分地基于所述比较来标识导致所述位置处不期望的干扰量的通信接口。
11.如权利要求1所述的方法，其特征在于，还可包括至少部分地响应于所述比较来修改一个或多个系统的设计。
12.如权利要求1所述的方法，其特征在于，还可包括至少部分地响应于所述比较来修改集成电路封装的设计。
13.一种在其上存储指令的计算机可读介质，所述指令被处理器执行以导致一种方法的执行，包括：
表征多个通道，所述多个通道中的每一个通道是位置和多个通信接口中的相应一个通信接口之间的通道；
对于多个通信接口中的每一个，接收指示所述位置处出现的干扰的信息作为在将信号提供于此的同时从所述多个通信接口辐射出的发射的结果；
对于所述多个通信接口中的每一个，至少部分地基于所述位置和通信接口之间的通道的表征，确定所述位置处出现的干扰的估计作为在将信号提供于此的同时从通信接口辐射出的发射的结果；以及
对于所述多个通信接口中的每一个，将所述位置处出现的干扰的估计与所检测的所述位置处出现的干扰相比较。
14.如权利要求13所述的计算机可读介质，其特征在于，表征所述位置和通信接口中的相应一个通信接口之间的通道包括：
接收将所述通信接口的相应一个通信接口的导体分为诸个组的信息；
对于多个组中的每一组，接收指示所述位置处出现的干扰的信息作为在将信号提供于此的同时从所述组辐射出的发射的结果；以及
之后表征所述位置和该组之间的通道。
15.如权利要求14所述的计算机可读介质，其特征在于，通过至少部分地基于在将信号提供给一组导体的情况下在感兴趣的位置处检测到的干扰以估计行为的统计度量，来表征所述位置和该组导体之间的通道。
16.如权利要求14所述的计算机可读介质，其特征在于，通过至少部分地基于在将信号提供给该组导体的情况下在感兴趣的位置处检测到的干扰以估计通道功率延迟分布，来表征所述位置和该组导体之间的通道。
17.如权利要求14所述的计算机可读介质，其特征在于，一次向这些组中的一组提供的信号是格雷编码信号。
18.如权利要求13所述的计算机可读介质，其特征在于，所述信号是Gold编码信号。
19.如权利要求13所述的计算机可读介质，其特征在于，确定所述位置出现的干扰的估计作为在将信号提供于此的同时从通信接口辐射出的发射的结果，包括：
基于表示提供给通信接口的信号的信息以及所述位置和通信接口之间的通道的表征来确定卷积。
20.如权利要求13所述的计算机可读介质，其特征在于，将所述位置处出现的干扰的估计与所检测的所述位置处出现的干扰相比较包括：
确定所述位置处出现的干扰的估计和所检测的所述位置出现的干扰之间的相关性的度量。
21.如权利要求13所述的计算机可读介质，其特征在于，将所述位置处出现的干扰的估计与所检测的所述位置处出现的干扰相比较包括：
基于所述位置处出现的干扰的估计和所检测的所述位置出现的干扰来确定卷积。
22.如权利要求13所述的计算机可读介质，其特征在于，还至少部分地基于所述比较来标识导致所述位置处不期望的干扰量的通信接口。
23.一种设备包括：
表征单元，用于表征多个通道，所述多个通道中的每一个通道是位置和多个通信接口中的相应一个通信接口之间的通道；
用于对于多个通信接口中的每一个，接收指示所述位置处出现的干扰的信息作为在将信号提供于此的同时从所述多个通信接口辐射出的发射的结果的单元；
估计单元，用于对于所述多个通信接口中的每一个，至少部分地基于所述位置和通信接口之间的通道的表征，确定所述位置处出现的干扰的估计作为在将信号提供于此的同时从通信接口辐射出的发射的结果；以及
比较单元，用于对于多个通信接口中的每一个，将所述位置处出现的干扰的估计与所检测的该位置处出现的干扰相比较。
24.如权利要求23所述的设备，其特征在于，表征所述位置和通信接口中的相应一个通信接口之间的通道包括：
接收将所述通信接口的相应一个的导体分为诸个组的信息；
对于多个组中的每一组，接收指示所述位置处出现的干扰作为在将信号提供于此的同时从所述组辐射出的发射的结果的信息；以及
之后表征所述位置和组之间的通道。
25.如权利要求24所述的设备，其特征在于，通过至少部分地基于在将信号提供给一组导体的情况下在感兴趣的位置处检测到的干扰以估计行为的统计度量，来表征所述位置和该组导体之间的通道。
26.如权利要求24所述的设备，其特征在于，通过至少部分地基于在将信号提供给该组导体的情况下在感兴趣的位置处检测到的干扰以估计通道功率延迟分布，来表征所述位置和该组导体之间的通道。
27.如权利要求24所述的设备，其特征在于，一次向这些组中的一组提供的信号是格雷编码信号。
28.如权利要求23所述的设备，其特征在于，所述信号是Gold编码信号。
29.如权利要求23所述的设备，其特征在于，确定所述位置处出现的干扰的估计作为在将信号提供于此的同时从通信接口辐射出的发射的结果，包括：
基于表示被提供给通信接口的信号的信息以及所述位置和通信接口之间的通道的表征来确定卷积。
30.如权利要求23所述的设备，其特征在于，将所述位置处出现的干扰的估计与所检测的所述位置处出现的干扰相比较包括：
确定所述位置处出现的干扰的估计和所检测的所述位置出现的干扰之间的相关性的度量。
31.如权利要求23所述的设备，其特征在于，将所述位置处出现的干扰的估计与所检测的所述位置处出现的干扰相比较包括：
基于所述位置处出现的干扰的估计和所检测的所述位置出现的干扰来确定卷积。
32.如权利要求23所述的设备，其特征在于，比较单元还还至少部分地基于所述比较来标识导致所述位置处不期望的干扰量的通信接口。
CN201180027401.0A 2010-06-25 2011-06-23 与具有干扰的系统结合使用的系统、方法、设备 Expired - Fee Related CN102918514B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/823,723 2010-06-25
US12/823,723 US8225252B2 (en) 2010-06-25 2010-06-25 Systems, methods, apparatus and computer readable mediums for use in association with systems having interference
PCT/US2011/041657 WO2011163495A2 (en) 2010-06-25 2011-06-23 Systems, methods, apparatus and computer readable medium for use association with systems having interference

Publications (2)

Publication Number Publication Date
CN102918514A true CN102918514A (zh) 2013-02-06
CN102918514B CN102918514B (zh) 2015-08-26

Family

ID=45351938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180027401.0A Expired - Fee Related CN102918514B (zh) 2010-06-25 2011-06-23 与具有干扰的系统结合使用的系统、方法、设备

Country Status (6)

Country Link
US (1) US8225252B2 (zh)
EP (1) EP2585928B1 (zh)
JP (1) JP5507758B2 (zh)
KR (1) KR101451613B1 (zh)
CN (1) CN102918514B (zh)
WO (1) WO2011163495A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115585753A (zh) * 2022-12-13 2023-01-10 中国空气动力研究与发展中心低速空气动力研究所 光纤式结冰传感器及冰外部形貌的识别方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8397191B1 (en) * 2011-11-07 2013-03-12 Xilinx, Inc. Determining failure rate from circuit design layouts
US9081041B2 (en) 2012-04-04 2015-07-14 Allegro Microsystems, Llc High accuracy differential current sensor for applications like ground fault interrupters
US9007054B2 (en) * 2012-04-04 2015-04-14 Allegro Microsystems, Llc Angle sensor with misalignment detection and correction
US8896295B2 (en) 2012-04-04 2014-11-25 Allegro Microsystems, Llc Magnetic field sensor having multiple sensing elements and a programmable misalignment adjustment device for misalignment detection and correction in current sensing and other applications
US9806827B2 (en) * 2013-09-13 2017-10-31 Samsung Electronics Co., Ltd. Computing system with interference cancellation mechanism and method of operation thereof
EP3288705A1 (en) 2015-04-28 2018-03-07 Corning Incorporated Method of laser drilling through holes in substrates using an exit sacrificial cover layer; corresponding workpiece
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5799243A (en) * 1996-12-30 1998-08-25 Nokia Telecommunications Oy Cellular radio system and a method for measuring the interference level
CN1493135A (zh) * 2001-02-20 2004-04-28 株式会社爱得万测试 估计符号点的装置、方法和程序,记录所述程序的记录介质、及调制分析装置
CN1778061A (zh) * 2003-04-24 2006-05-24 日本电气株式会社 信道估计电路和信道估计方法
US20070049983A1 (en) * 2005-08-29 2007-03-01 Cardiac Pacemakers, Inc. RF telemetry link quality assessment system and method
US20080084953A1 (en) * 2006-10-06 2008-04-10 Stmicroelectronics S.R.L. Method and apparatus for suppressing adjacent channel interference and multipath propagation signals and radio receiver using said apparatus

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960436B2 (ja) * 1989-06-26 1999-10-06 株式会社日立製作所 非線形データ伝送システム用受信器
FR2731571A1 (fr) * 1995-03-08 1996-09-13 Philips Electronique Lab Systeme de communication muni de moyens pour tester un canal de transmission et procede de test
US5751766A (en) * 1995-04-27 1998-05-12 Applied Signal Technology, Inc. Non-invasive digital communications test system
US6023622A (en) 1997-03-05 2000-02-08 Watkins-Johnson Company Wireless communication system with dynamic channel allocation
JP3031351B2 (ja) * 1998-09-24 2000-04-10 日本電気株式会社 Ｃｄｍａ受信装置及びそれに用いるパス検出方法並びにその制御プログラムを記録した記録媒体
JP2001349900A (ja) * 1999-12-28 2001-12-21 Fujitsu Ltd 加速度センサ及び加速度センサ装置
US6690739B1 (en) * 2000-01-14 2004-02-10 Shou Yee Mui Method for intersymbol interference compensation
US6377065B1 (en) * 2000-04-13 2002-04-23 Advantest Corp. Glitch detection for semiconductor test system
GB2362481B (en) * 2000-05-09 2004-12-01 Rolls Royce Plc Fault diagnosis
US7013257B1 (en) * 2000-07-21 2006-03-14 Interdigital Technology Corporation Communication transmission impairment emulator
US6732346B2 (en) * 2001-05-25 2004-05-04 Intrinsity, Inc. Generation of route rules
US20030145296A1 (en) * 2001-12-19 2003-07-31 Rajit Chandra Formal automated methodology for optimal signal integrity characterization of cell libraries
US7130776B2 (en) * 2002-03-25 2006-10-31 Lockheed Martin Corporation Method and computer program product for producing a pattern recognition training set
US7295960B2 (en) * 2003-01-22 2007-11-13 Wireless Valley Communications, Inc. System and method for automated placement or configuration of equipment for obtaining desired network performance objectives
US7696748B2 (en) * 2003-10-10 2010-04-13 Jentek Sensors, Inc. Absolute property measurements using electromagnetic sensors
US6963204B2 (en) * 2004-04-06 2005-11-08 International Business Machines Corporation Method to include delta-I noise on chip using lossy transmission line representation for the power mesh
JP2006090788A (ja) * 2004-09-22 2006-04-06 Fujitsu Ltd 伝送マージンの検証装置、その検証方法及び検証プログラム
JP4800322B2 (ja) * 2004-12-14 2011-10-26 ケラン インコーポレイテッド 信号干渉を低減する方法およびシステム
US8060102B2 (en) * 2004-12-14 2011-11-15 Bce Inc. System and method for coverage analysis in a wireless network
US7642973B2 (en) * 2004-12-22 2010-01-05 Panasonic Corporation Electromagnetic wave analysis apparatus and design support apparatus
JP2006214987A (ja) * 2005-02-07 2006-08-17 Nec Electronics Corp ノイズ測定システムおよび方法ならびに半導体装置
US7469373B2 (en) * 2005-02-17 2008-12-23 Broadcom Corporation Application of a Meta-Viterbi algorithm for communication systems without intersymbol interference
DE602005008706D1 (de) * 2005-03-24 2008-09-18 Abb Research Ltd Abschätzen der Zustandparameter oder Erscheinung eines alternden Systems
JP4335202B2 (ja) * 2005-11-18 2009-09-30 パナソニック株式会社 半導体集積回路の検査方法およびデザインルール検証方法
JP4940643B2 (ja) * 2005-12-08 2012-05-30 日本電気株式会社 電源ノイズ耐性検査回路及び電源ノイズ耐性検査方法
US7761275B2 (en) * 2005-12-19 2010-07-20 International Business Machines Corporation Synthesizing current source driver model for analysis of cell characteristics
WO2007120728A2 (en) * 2006-04-11 2007-10-25 Mathconsult Gmbh Mathematical design of ion channel selectivity via inverse problems technology
KR100724576B1 (ko) * 2006-07-24 2007-06-04 삼성전자주식회사 데이터 송수신 시스템
US20090073440A1 (en) * 2006-09-30 2009-03-19 Timothy Tiemeyer System and method for detecting surface features on a semiconductor workpiece surface
KR100954818B1 (ko) * 2006-11-24 2010-04-28 삼성전자주식회사 광대역 무선통신시스템에서 간섭 제거 장치 및 방법
KR101291684B1 (ko) * 2006-12-07 2013-08-01 삼성전자주식회사 이중 근접 윈도우에 기초한 채널 추정 방법 및 채널 추정장치
US20090089005A1 (en) * 2007-09-28 2009-04-02 Geoff Hopcraft Generation of test specifications based on measured data points
US20090152740A1 (en) 2007-12-17 2009-06-18 Soo-San Park Integrated circuit package system with flip chip
KR101138602B1 (ko) * 2008-04-17 2012-04-26 주식회사 코아로직 직교 주파수 분할 다중화（ｏｆｄｍ）수신장치 및 그수신장치를 이용한 심볼간섭 최소화 방법
US8438001B2 (en) * 2008-05-07 2013-05-07 International Business Machines Corporation Method and apparatus for improving noise analysis performance
WO2010001502A1 (ja) * 2008-06-30 2010-01-07 国立大学法人愛媛大学 復号化装置、垂直磁気記録再生装置、受信装置、および、復号化方法
GB0813027D0 (en) * 2008-07-16 2008-08-20 Advanced Risc Mach Ltd Error detection
JP5056650B2 (ja) * 2008-07-28 2012-10-24 富士通株式会社 電圧変動量見積方法、装置、半導体装置動作検証装置、半導体装置設計方法、プリント板設計方法、及びプログラム
US8589110B2 (en) * 2009-03-03 2013-11-19 Synergistic Technologies Solutions, Inc. System and method for programmable automatic testing of power supplied
US8112241B2 (en) * 2009-03-13 2012-02-07 Kla-Tencor Corp. Methods and systems for generating an inspection process for a wafer
US8181058B2 (en) * 2010-01-06 2012-05-15 Oracle America, Inc. Clock-data-recovery technique for high-speed links

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5799243A (en) * 1996-12-30 1998-08-25 Nokia Telecommunications Oy Cellular radio system and a method for measuring the interference level
CN1493135A (zh) * 2001-02-20 2004-04-28 株式会社爱得万测试 估计符号点的装置、方法和程序,记录所述程序的记录介质、及调制分析装置
CN1778061A (zh) * 2003-04-24 2006-05-24 日本电气株式会社 信道估计电路和信道估计方法
US20070049983A1 (en) * 2005-08-29 2007-03-01 Cardiac Pacemakers, Inc. RF telemetry link quality assessment system and method
US20080084953A1 (en) * 2006-10-06 2008-04-10 Stmicroelectronics S.R.L. Method and apparatus for suppressing adjacent channel interference and multipath propagation signals and radio receiver using said apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115585753A (zh) * 2022-12-13 2023-01-10 中国空气动力研究与发展中心低速空气动力研究所 光纤式结冰传感器及冰外部形貌的识别方法
CN115585753B (zh) * 2022-12-13 2023-04-07 中国空气动力研究与发展中心低速空气动力研究所 光纤式结冰传感器及冰外部形貌的识别方法

Also Published As

Publication number Publication date
JP2013535149A (ja) 2013-09-09
US8225252B2 (en) 2012-07-17
KR101451613B1 (ko) 2014-10-16
WO2011163495A2 (en) 2011-12-29
US20110316561A1 (en) 2011-12-29
EP2585928A2 (en) 2013-05-01
EP2585928B1 (en) 2018-08-15
KR20130030274A (ko) 2013-03-26
EP2585928A4 (en) 2015-10-28
WO2011163495A3 (en) 2012-04-12
JP5507758B2 (ja) 2014-05-28
CN102918514B (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
CN102918514B (zh) 与具有干扰的系统结合使用的系统、方法、设备
EP2260670B1 (en) Method, apparatus and computer program for self-adjusting spectrum sensing for cognitive radio
CN102549941B (zh) 在无线通信系统中考虑延迟的多点协作的方法
JP6754003B2 (ja) ダウンリンク制御チャネル送信方法、受信ネットワーク要素、および送信ネットワーク要素
CN109788112B (zh) 5g终端抗干扰度测试方法和系统以及设备
CN107431589A (zh) 用于处理和分配上行链路导频的方法和设备
JP2016521098A (ja) セル間干渉
JP2017502579A (ja) 重畳を使用したクロストーク分析方法
CN103607377B (zh) 信息分享方法、装置及系统
Namdar et al. Outage and BER performances of indoor relay‐assisted hybrid RF/VLC systems
CN105529539B (zh) 一种天线阵列及移动终端
Ho-Van Jammer selection for energy harvesting-aided non-orthogonal multiple access: Performance analysis
Lin et al. Internet of Vehicles for E‐Health Applications in View of EMI on Medical Sensors
Silva et al. Evaluation of the impact of EMI on Ethernet networks from lighting technologies
Ndip et al. Experimental verification and analysis of analytical model of the shape of bond wire antennas
Feng et al. Kasami sequence studies for DTV transmitter identification
Chevalier et al. Performance evaluation of wireless optical communication for mobile body area network scenario with blocking effects
US10001805B2 (en) Portable apparatus
WO2024032607A1 (zh) 帧结构确定方法、装置、通信设备及存储介质
WO2024061233A1 (zh) 信号发送方法、信号接收方法及设备
WO2023231924A1 (zh) 信号发送方法、发送设备及接收设备
Zajić Future of Terahertz Channel Measurements and Modeling in Computer Systems
WO2023186158A1 (zh) 解调参考信号传输方法、装置、终端及网络侧设备
WO2000011483A1 (en) Method and apparatus for electromagnetic emissions testing
Safaraliev Lighting design considerations and channel modeling for visible light communications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150826

Termination date: 20180623