CN102904553B - 利用粗糙时钟门控的动态频率控制 - Google Patents

Abstract

本发明涉及利用粗糙时钟门控的动态频率控制。公开了利用时钟门控电路控制时钟信号的频率的方法和装置。在一个实施例中，根时钟信号和使能信号被提供至时钟门控电路。时钟门控电路被配置为当使能信号有效时基于根时钟信号提供操作时钟信号。当使能信号无效时，操作时钟信号被阻止。操作时钟信号的频率可以通过对于每N个时钟周期中的一个周期使该使能信号有效而以相对于根时钟信号减小的频率输出。此外，操作时钟信号的频率可以通过改变相对于根时钟信号使使能信号有效的比率来动态地改变，而不需要中止接收操作时钟信号的功能单元的操作。

Description

利用粗糙时钟门控的动态频率控制

技术领域

本发明涉及集成电路，并且更特别地，涉及在集成电路中分配的时钟信号的控制。

背景技术

时钟门控是用于各种集成电路（IC）中的电力节省技术。在可操作用于执行时钟门控的IC中，时钟门控逻辑器形式的额外硬件被添加到用于分配时钟信号的时钟树的各个点。时钟树的用于将时钟信号直接分配到电路系统（例如触发器电路）的点可以称为“叶”节点。因此，时钟门控逻辑器可以置于叶节点处。每一个叶节点的时钟门控逻辑器可以耦接成接收使能信号，所述使能信号在有效（assert）时使得时钟信号能被提供到与该叶节点相关联的时钟电路系统。在耦接至对应叶节点的电路系统空闲时，可以使使能信号无效（de-assert）以阻止时钟信号被提供至该电路系统，由此节省电力。

涉及时钟信号的另一电力节省技术是变频。变频是这样一种技术，通过该技术时钟频率可以根据处理工作量而改变。当处理工作量较高时，利用变频的系统可以以较高时钟频率运行。如果工作量减少，则时钟频率可以相应地降低。改变时钟频率可以通过以下操作来实现：暂时中止处理操作，在时钟频率源处（例如在锁相环处）改变时钟频率，然后一旦时钟信号以其新频率稳定地循环则恢复操作。

发明内容

公开了利用时钟门控单元动态地改变时钟频率的方法和装置。在一个实施例中，一种集成电路（IC）包括具有多个叶节点的时钟树。该时钟树耦接成将时钟信号分配到与该多个叶节点中的每一个耦接的多个同步电路。该IC的一个或多个功能块中的每一个至少包括该多个叶节点的子集以及它们的对应耦接的同步电路。粗糙时钟门控单元耦接成接收根时钟信号和使能信号，并且耦接成将操作时钟信号提供至该功能单元的叶节点（且由此提供到同步电路）。该粗糙时钟门控单元可以在该使能信号有效时输出与该根时钟信号频率相同的操作时钟信号。该粗糙时钟门控单元可以在该使能信号无效时阻止该操作时钟信号。此外，通过对于每N个时钟周期中的一个周期使该使能信号有效，该操作时钟信号可以以相对于该根时钟信号的频率减小的时钟频率输出。此外，该时钟信号的频率可以动态地（即“实时地（on the fly）”）改变而不必中止其所提供到的功能单元的操作。

在一个实施例中，IC包括产生提供至时钟树的根时钟信号的时钟生成单元。IC包括一个或多个功能单元。一个或多个粗糙时钟门控单元耦接成接收根时钟信号。所述一个或多个粗糙时钟门控单元中的每一个耦接成将对应的操作时钟信号提供至一个或多个功能单元中的相关联的一个。时钟树包括多个叶节点，每一个叶节点与精细粒度（fine-grain）时钟门控单元相关联，所述精细粒度时钟门控单元耦接成将操作时钟分配给耦接到其的一个或多个同步电路。每一个功能单元包括该多个叶节点的唯一子集。每一个精细粒度时钟门控单元配置为对所接收的操作时钟信号执行时钟门控。类似地，粗糙时钟门控单元可以对它们各自的功能单元执行时钟门控。

粗糙时钟门控单元和精细粒度时钟门控单元中的每一个耦接成接收来自时钟控制单元的对应的使能信号。时钟控制单元可以通过使其各自的使能信号无效来阻止操作时钟信号被给定时钟门控单元输出。时钟控制单元可以通过使其各自的使能信号有效来使操作时钟信号能够从给定的时钟门控单元提供。此外，时钟控制单元可以通过对于根时钟信号的每N个周期中的仅一个周期使其各自的时钟使能信号有效来改变粗糙时钟门控单元中的给定一个输出的操作时钟信号的占空因数。改变给定的粗糙时钟门控单元输出的操作时钟信号的占空因数可以有效地改变操作时钟信号的该实例的频率。因此，时钟控制单元可以通过在对应的功能单元被激活但是却没有处理大工作量时减小粗糙时钟门控单元输出的操作时钟信号的实例的频率来实现电力节省。如果耦接到精细颗粒时钟门控单元的同步电路是空闲的，则时钟控制单元可以阻止操作时钟信号被提供，以此方式提供电力节省。类似地，如果功能单元的所有同步电路都是空闲的，则时钟控制单元可以阻止从对应的粗糙粒度时钟门控单元输出的操作时钟。

附图说明

下面的详细描述参照了附图，现在简要地描述附图。

图1是集成电路（IC）的一个实施例的框图。

图2是示出用于IC的时钟树的一个实施例的图。

图3是示出时钟门控单元的一个实施例的图。

图4是示出使用时钟门控单元改变时钟信号的频率的时序图。

图5是示出用于改变时钟信号的频率的方法的一个实施例的流程图。

图6是示例性系统的一个实施例的框图。

具体实施方式

虽然本发明允许各种修改和替代形式，但是其具体实施例以示例的方式在附图中示出并将在这里详细描述。然而，应理解，附图和对其的详细描述不希望将本发明限制到所公开的特定形式，而是相反，希望覆盖落入在所附权利要求限定的本发明的思想和范围内的所有修改、等价物和替代形式。这里使用的标题仅用于组织目的，不意味着用于限制描述的范围。如贯穿本申请所使用的那样，措辞“可”在容许的意义上使用（即意味着有可能），而不是在强制意义上使用（即意味着必须）。类似地，措辞“包括”、“包含”和“具有”意味着包括，但不限于此。

各种单元、电路或其它部件可以被描述为“配置为”执行一项任务或多项任务。在这样的语境中，“配置为”是一般意味着“具有电路系统，该电路系统”在运行期间执行该任务或该多项任务的结构的广义陈述。因此，即使在单元/电路/部件当前没有运行时，单元/电路/部件也可以配置为执行该任务。通常，形成与“配置为”对应的结构的电路系统可以包括硬件电路。类似地，为了描述方便，各种单元/电路/部件可以描述为执行一项任务或多项任务。这样的描述应解释为包括短语“配置为”。对配置为执行一项或多项任务的单元/电路/部件的叙述明确地希望不对该单元/电路/部件援引35U.S.C.§112第六款的解释。

集成电路

图1是集成电路（IC）的一个实施例的框图。在所示的实施例中，IC 10包括时钟生成单元11，时钟生成单元11被耦接成生成根时钟信号。根时钟信号是全局时钟信号，其可经由对应的粗糙时钟门控单元14传送到多个功能单元15中的每一个。时钟信号经由时钟树分配到功能单元15（且因此分配到每一个功能单元15中的电路系统），为了简单起见这里没有示出时钟树，但是将参照图2对其进行进一步论述。

粗糙时钟门控单元14中的每一个被耦接成从时钟控制单元12接收各自的时钟使能信号。当对于各粗糙时钟门控单元14使能信号有效时，时钟信号通过以分配到对应的功能单元15。如果使能信号无效，则各粗糙时钟门控单元14可以阻止时钟信号提供到对应的功能单元15。例如，如果时钟控制单元12确定CCLKEn0信号有效，则对应的粗糙时钟门控单元14可以将Clk0提供到分别耦接的功能单元15。如果时钟控制单元12确定CCLKEn0信号无效，则没有时钟信号提供到对应的功能单元15。如下面将进一步详细论述的那样，时钟控制单元12还可以通过切换其各自接收的时钟使能信号来动态地（即“实时地”）改变给定粗糙时钟门控单元所提供的时钟信号的频率。

所示实施例中的每一个功能单元15包括多个不同的同步的电路。任何这些同步电路中的给定一个可以是根据时钟信号运行的锁存器、触发器、或者任何其它电路。每一个功能单元15还可以包括多个精细粒度时钟门控单元。每一个精细粒度时钟门控单元可以与一个或多个同步电路相关联。时钟控制单元12可以向每一个功能单元15提供对应的群组使能信号（例如FLCKE[N:0]），每一个精细粒度时钟门控单元接收使能信号之一。这些使能信号可以是有效的或是无效的，以便使时钟信号能够被提供到各个同步电路或阻止时钟信号被提供到各个同步电路。

所示实施例中的每一个功能单元15将指示性能的信号（如图所示的“性能”信号）耦接到时钟控制单元12。这样的指示可以包括处理工作量、存储请求、高速缓冲存储请求和/或高速缓冲存储命中、以及可以指示特定功能单元15的性能要求的几乎任何其它类型的信息。基于所接收的指示，时钟控制单元12可以采取各种行动来控制时钟信号以优化性能与功耗之间的平衡。例如，如果功能单元15的一些同步电路（或者其群组）完全空闲，而另一些同步电路繁忙，则时钟控制单元12可以使提供到相应精细粒度时钟门控单元的对应时钟使能信号无效。这又可以阻止时钟信号提供到空闲的同步电路，由此导致低功耗。如果给定功能单元15的全部电路都空闲，则时钟控制单元12可以使提供到相应粗糙时钟门控单元14的对应使能信号无效。这可以阻止时钟信号提供到整个空闲的功能单元15，其可以实现甚至更大的电力节省。

在一些情况下，给定功能单元15可以被激活，但是仍可以具有低的性能要求。例如，考虑给定功能单元15已经做出对来自另一功能单元15（或者IC 10外部的媒介（agent））的信息的多个请求的情况。在这样的情况下，满足这样的请求可能有显著的等待时间。因此，发起请求的功能单元15可能在等待所请求的信息返回时没有其它工作要执行。在这样的情形下，时钟控制单元12可以降低提供到该特定功能单元15的时钟信号的频率。更特别地，时钟控制单元12可以对于根时钟信号的每N周期中的一个周期使得时钟信号从对应的粗糙时钟门控单元14输出。例如，时钟控制单元12可以通过对于根时钟信号的每四个周期中的仅一个周期使使能信号有效来有效地减小粗糙时钟门控单元14输出的时钟信号的频率。这又使得粗糙时钟门控单元14输出的时钟信号有效地具有根时钟信号的频率的1/4。同一时钟信号的占空因数是根时钟信号的占空因数的1/8。通过减小向具有降低的性能需求而同时却非空闲的功能单元15提供的时钟信号的有效频率和占空因数，与由此所接收的时钟信号相关的功耗可以减小。注意，时钟控制单元12可以动态地实现从特定的粗糙时钟门控单元提供的时钟信号的频率改变，而不中止对应的功能单元15的操作。这可以防止IC10的性能损失，否则如果时钟频率的改变伴随着操作中止的话可能招致性能损失。注意，粗糙时钟门控单元14这里示为以分布式方式实现。然而，粗糙时钟门控单元14以单个块实现的实施例也是可行的且被预期。当粗糙时钟门控单元如图所示地以分布式布置实现时，1/M（M是N的倍数）占空因数时钟同步信号可以分配到所有粗糙时钟门控单元14之间。1/M占空因数时钟同步信号可以用于同步每一个粗糙时钟门控单元之间的1/N周期。这可以实现每一个功能单元15之间的同步通信。为了简单起见，用于1/M占空因数时钟同步信号的信号连接未在这里示出，但是它们被理解为另外地存在于所示实施例中。

在所示的实施例中，每一个功能单元15包括至少一个接口（“IF”），该至少一个接口将该功能单元15耦接到其它功能单元15中的至少一个。尽管没有明确示出，但是功能单元中的一个或多个还可以包括到IC10外部的一个或多个媒介的接口。每一个接口可以包括用于在两个耦接的功能单元15之间传递的一组特定信号的连接。在一些情况下，接口可以相应地配置成用于两个不同功能单元之间的通信的先前限定的协议。接口还可以包括用于在耦接在一起的两个功能单元15之间传递的握手信号的连接。握手信号可以用于传递同步两个功能单元15之间的操作所需的握手信息，包括功能单元15相对于彼此以不同时钟频率操作的情形。握手还可以用于确保以减小的时钟频率操作的两个功能单元15使它们各自接收的时钟信号在相同时钟周期上启用。如果以减小的频率操作的两个功能单元15没有使它们各自的时钟信号在相同周期上启用，则时钟控制单元12可以改变对应的使能信号对于至少一个粗糙时钟门控单元14有效的模式，以将两个时钟信号对准（即，在根时钟信号的相同周期上，对应的时钟使能信号有效）。在一些实施例中，时钟控制单元12可以配置成使向每一个粗糙时钟门控单元提供的使能信号同步，使得在以减小的频率操作时它们每一个都在相同根时钟周期上有效。

时钟树

现在参照图2，该图示出了可以在IC 10中实现的时钟树的一个实施例。在所示实施例中，时钟发生器11配置为生成经由时钟驱动器13传递到根时钟信号节点的时钟信号。时钟发生器11可以是任意适当类型的时钟生成单元，诸如锁相环（PLL）或环形振荡器。

根时钟信号可以经由附加的反相器13的实例分配到粗糙时钟门控单元14的各个实例（为了图示方便，这里仅示出其中一个）。每一个粗糙时钟门控单元14被耦接成将各自的时钟信号输出到对应的功能单元15的实例。每一个粗糙时钟门控单元14输出的时钟信号可以经由另一反相器13提供到每一个功能单元15中的多个不同的叶节点17。每一个叶节点17包括精细粒度时钟门控单元16以及一个或多个同步电路19。同步电路19可以包括触发器、锁存器和/或根据时钟信号操作的其它类型电路。

每一个精细粒度时钟门控单元16可以具有耦接到其的少至一个的同步电路19。每一个精细粒度时钟门控单元16还可以接收对应的使能信号（例如，EN0），每一个使能信号可以独立于其它使能信号有效和无效。时钟控制单元12可以通过使对应的使能信号无效来阻止时钟提供到任何叶节点17的同步电路19。这可以实现精细粒度电力节省。当给定使能信号有效时，其对应的精细粒度时钟门控单元16可以允许时钟信号被提供给耦接到其的同步电路。尽管没有明确示出，但是功能单元15可以包括耦接到每一个叶节点且配置为确定其对应的同步电路19是激活还是未激活的性能监视电路系统。该信息可以如上面论述的那样随性能信息一起提供。

如前面所表明的那样，时钟树21可包括在各个时钟分配分支中的多个反相器13。代替反相器使用非反相缓冲器的实施例是可行的，并且被预期。在任一情况下，反相器/缓冲器的使用可以用于控制各个叶节点17之间分配的时钟信号的偏离（skew），从而使得叶节点17之间以及功能单元15之间时钟边缘基本对准。

示例性时钟门控单元

图3是时钟门控单元的一个实施例的逻辑图。图3所示的时钟门控单元25的配置可以用于实现上面论述的粗糙时钟门控单元14和精细粒度时钟门控单元16。然而，注意，在一些实施例中，粗糙时钟门控单元和精细粒度时钟门控单元可以利用不同配置实现。

所示实施例中的时钟门控单元25包括锁存器26和与门27。所示实施例中的锁存器26是电平敏感锁存器，其耦接成在其“D”输入上接收使能信号（“EN”）且在其时钟输入上接收输入时钟信号（“ClkIn”）。锁存器26的输出是同步了的使能信号（“EnIn”），其作为第二输入提供到与门27。当提供到与门27的同步使能信号为高时，时钟门控单元25的输出（来自与门27）跟随输入时钟信号的状态。否则的话，输出时钟信号为低。

注意，图3所示的时钟门控单元25的配置仅仅是用于时钟门控电路的许多可能的配置中的一种。例如，利用根据使能信号而导通或截止的通门（passgate）的时钟门控电路是可能的，并且被预期，其中当使能信号有效时时钟信号通过。在另一实施例中，没有锁存器的简单与门是可能的，并且被预期用作时钟门控电路。

时序图

图4是时序图，示出了使用时钟门控单元相对于输入时钟信号改变输出时钟信号的频率。在图的左手侧，使能信号（“ENIn”）保持为有效。在这种情况下，输出时钟信号（“ClkOut”）跟随输入时钟信号（“ClkIn”），且具有相同的频率和占空因数（在该情况中为50%）。

移至时序图右侧，对于每四个时钟信号中的三个使能信号保持为无效，对于每四个中的一个保持为有效。结果，输出时钟信号对于每四个周期中的仅一个转变为高。实际上，在该情况下输出时钟信号跟随使能信号。在该示例中输出时钟信号的频率为输入时钟信号的频率的1/4，而占空因数为1/8。通常，对于给定的N值，当提供到时钟门控单元的时钟使能信号可以以1/N的占空因数提供以产生具有基频的1/N的有效频率的时钟信号时，减小的时钟频率信号的占空因素可以是1/2N。

注意，所示的示例中显示的两个不同输出时钟频率之间的改变可以通过上述硬件的各种实施例动态地实现。例如，如果图1的时钟控制单元12确定给定功能单元15可以以更低时钟频率操作，则它可以使提供到其对应粗糙时钟门控单元14的使能信号无效，并且对于每N个时钟周期中的仅一个周期开始使其有效。对于剩余的N-1个时钟信号，使能信号可以保持为无效。由于改变可以通过使能信号的有效/无效模式实现，所以不需要中止对应功能单元15的操作来实现频率改变。此外，返回到输入时钟信号的全频率可以通过使使能信号有效并保持在该状态来实现。

注意，所示的示例仅涉及两个时钟频率，即全频率和是全频率的1/4的减小频率。然而，可以是附加时钟频率的实施例是可行的，并且被预期。例如，时钟控制单元可以允许以全频率、全频率的1/2（通过对于每两个时钟周期中的一个使使能信号有效）或如图所示的该频率的1/4为周期的输出时钟信号。此外，还可以通过以两个不同的占空因素的各种混合序列启用全频率和1/N频率时钟来实现各种有效频率。此外，N的值在一些实施例中可以固定，以简化时钟门控单元的设计。固定的N值还可以简化跨越各种粗糙时钟门控单元的时钟信号同步。

方法流程图

现在参照图5，示出改变时钟门控单元输出的时钟信号的频率的方法的一个实施例的流程图。在所示的实施例中，方法500始于将输入时钟信号和使能信号提供到粗糙时钟门控单元（框505）。粗糙时钟门控单元可以耦接成在使能信号有效时将输出信号提供至对应地耦接的功能单元。当使能信号保持为无效状态时，可以阻止输出时钟信号被提供到功能单元。当使能信号在其有效和无效状态之间周期性地切换时，相比于输入时钟信号的全频率和占空因数，粗糙时钟门控单元可以有效地向功能单元提供具有更低的频率和更小的占空因数的输出时钟信号。

如果输出时钟信号以全频率提供（框510，全），则使能信号可以保持为有效状态（框515）。时钟信号可以以全频率（例如与输入时钟信号相同的频率）和占空因数提供到对应的功能单元（框515）。如果输出时钟信号要以减小的频率提供（框510，减小的），则使能信号可以被切换（框520）。而且，可以使使能信号对于输入时钟信号的每N个周期中的一个周期有效，且对于输入信号的剩余N-1个时钟周期无效。N值可以是大于一的整数值。通过如这里描述的那样以周期方式使使能信号有效，相对于输入时钟信号，输出时钟信号可以以减小的频率和占空因数有效地提供。

如果在以全时钟频率操作时确定输出时钟频率要被减小（框525，是），那么该方法可以转移到框520。否则的话，可以根据框515使使能信号保持为有效并且输出时钟信号。如果在以减小的时钟频率操作时确定时钟频率要返回到全时钟频率（框530，是），那么该方法转移到框515，停止使使能信号周期性有效，并且作为代替使使能信号保持为有效。否则的话，该方法继续根据框520提供减小频率的输出时钟信号。对输出时钟频率的改变（减小和增大）可以动态地执行，而不需要在进行频率改变时对进行接收的功能单元的任何中止操作。

虽然所示实施方式中的方法仅对两个频率执行（全频率和减小频率），但是应注意，该方法可以修改成适应附加的时钟频率。例如，预期一种方法，其中输出时钟可以以与输入时钟信号相同的频率（例如全时钟频率）、第一减小频率（例如输入时钟频率的1/2）和第二减小频率（例如输入时钟频率的1/4）来提供。这些频率之间的改变可以通过改变使能信号有效和无效的模式来实现。对于全时钟频率，使能信号可以保持为有效。对于1/2全频率的输出时钟信号，使能信号可以对于输入时钟信号的每两个周期中的一个周期有效，对于每两个周期中的另一个周期无效。对于1/4全频率的输出时钟信号，使能信号可以对于每四个输入时钟周期中的一个周期有效，对于每四个输入时钟周期中的其余三个周期无效。

示例性系统

下面转向图6，示出了系统150的一个实施例的框图。在所示的实施例中，系统150包括耦接到一个或多个外围设备154以及外部存储器158的IC10（例如，根据图1）的至少一个实例。还提供了电源156，其将电源电压供应至IC10以及将一个或多个电源电压供应至存储器158和/或外围设备154。在一些实施例中，可以包括多于一个的IC10的实例（也可以包括多于一个的外部存储器158）。

取决于系统150的类型，外围设备154可以包括任何所需的电路系统。例如，在一个实施例中，系统150可以是移动设备（例如个人数字助理（PDA）、智能电话等），并且外围设备154可以包括用于各种类型的无线通信的设备，诸如wifi、蓝牙、蜂窝电话、全球定位系统等。外围设备154还可以包括附加的储存装置，包括RAM储存装置、固态储存装置或盘储存装置。外围设备154可以包括用户接口设备，诸如显示屏幕，其包括触摸显示屏或者多点触摸显示屏、键盘或其它输入设备、麦克风、扬声器等。在其它实施例中，系统150可以是任何类型的计算系统（例如台式个人计算机、膝上计算机、工作站、网络计算机等）。

外部存储器158可以包括任何类型的存储器。例如，外部存储器158可以是SRAM、动态RAM（DRAM），诸如同步DRAM（SDRAM）、双倍数据速率（DDR、DDR2、DDR3、LPDDR1、LPDDR2等）SDRAM、RAMBUS DRAM等。外部存储器158可包括存储器设备所安装到的一个或多个存储器模块，诸如单列直插存储器模块（SIMM）、双列直插存储器模块（DIMM）等。

一旦完全理解以上公开内容，对于本领域技术人员而言许多变型和修改将变得显而易见。希望所附权利要求解释为涵盖所有这样的变型和修改。

Claims (20)

1.一种用于动态频率控制的装置，包括：

时钟树，耦接成将时钟信号分配到多个叶节点中的每一个，其中每一个叶节点耦接到一个或多个同步电路；

多个精细粒度时钟门控单元，其中所述多个精细粒度时钟门控单元中的每一个被配置为对提供到所述多个叶节点中的对应一个叶节点的所述一个或多个同步电路中的每一个的时钟信号进行门控；

功能单元，包括所述多个叶节点的子集；

粗糙时钟门控单元，被配置为对所述多个叶节点的子集中的每一个的时钟信号进行门控；以及

时钟控制单元，耦接到所述粗糙时钟门控单元，其中所述时钟控制单元被配置为通过启用所述时钟信号的每N个周期中的一个周期且禁用所述时钟信号的每N个周期中的N-1个周期来选择性地控制提供到所述多个叶节点的子集中的每一个的时钟信号的频率，其中N是大于1的整数值；并且其中所述时钟控制单元被配置为动态地改变所述频率而不中止所述功能单元的操作。

2.如权利要求1所述的装置，还包括时钟生成单元，所述时钟生成单元被配置为产生时钟信号。

3.如权利要求1所述的装置，其中所述时钟控制单元还耦接成向所述精细粒度时钟门控单元中的每一个提供各自的使能信号，其中所述精细粒度时钟门控单元中的每一个被配置为当其各自的使能信号有效时将时钟信号提供到各自耦接的同步电路，并且还被配置为当其各自的使能信号无效时阻止时钟信号被提供到各自耦接的同步电路。

4.如权利要求1所述的装置，其中所述同步电路包括至少一个触发器电路和至少一个锁存器。

5.如权利要求1所述的装置，其中所述粗糙时钟门控单元和每一个所述精细粒度时钟门控单元包括锁存器和与门，所述锁存器耦接成接收使能信号和时钟信号，所述与门具有耦接成从所述锁存器接收所述使能信号的第一输入和耦接成接收所述时钟信号的第二输入。

6.如权利要求1所述的装置，其中所述功能单元被配置为在改变时钟信号的频率期间继续操作而不中止。

7.如权利要求1所述的装置，其中所述时钟控制单元配置为动态改变时钟信号的频率。

8.如权利要求1所述的装置，其中所述时钟控制单元被配置为：

响应于所述功能单元的处理工作量的减少，减小时钟信号的频率；以及

响应于所述功能单元的处理工作量的增加，增大时钟信号的频率。

9.一种用于动态频率控制的方法，所述方法包括：

向粗糙时钟门控单元提供第一时钟信号，其中所述粗糙时钟门控单元耦接成将基于所述第一时钟信号的第二时钟信号分配到时钟树的多个叶节点，其中所述多个叶节点中的每一个与对应的精细粒度时钟门控单元相关联，所述精细粒度时钟门控单元耦接成在被使能时将时钟信号分配到对应的一个或多个同步电路中的每一个同步电路，其中所述第一时钟信号具有第一时钟频率，所述第二时钟信号具有第二时钟频率；

将粗糙门控使能信号提供到所述粗糙时钟门控单元，其中所述粗糙时钟门控单元被配置为在所述粗糙门控使能信号有效时输出所述第二时钟信号，并且还被配置为当所述粗糙门控使能信号无效时阻止所述第二时钟信号；以及

通过对于所述第一时钟信号的每N个周期中的一个周期使所述粗糙门控使能信号有效，以及对于所述第一时钟信号的每N-1个周期使所述粗糙门控使能信号无效，而使所述第二时钟频率小于所述第一时钟频率。

10.如权利要求9所述的方法，还包括时钟生成单元产生所述第一时钟信号并且将所述第一时钟信号提供到所述时钟树。

11.如权利要求9所述的方法，还包括通过对于所述第一时钟信号的每N个周期中的N个周期使所述粗糙时钟门控使能信号有效，使所述第一时钟频率和所述第二时钟频率相等。

12.如权利要求9所述的方法，其中所述多个叶节点包括于功能单元中，并且其中所述方法还包括：

将所述第二时钟频率从等于所述第一时钟频率动态地改变到小于所述第一时钟频率；以及

在所述动态地改变所述第二时钟频率期间继续所述功能单元的操作。

13.如权利要求12所述的方法，还包括：

响应于所述功能单元的处理工作量的减少，将所述第二时钟频率从等于所述第一时钟频率减小；以及

响应于所述功能单元的处理工作量的增加，将所述第二时钟频率增大到等于所述第一时钟频率。

14.如权利要求12所述的方法，还包括响应于所述功能单元的处理工作量的增加，将所述第二时钟频率增大到等于所述第一时钟频率。

15.如权利要求9所述的方法，其中N是大于一的整数值。

16.一种用于动态频率控制的方法，所述方法包括：

向时钟门控单元提供第一时钟频率的根时钟信号；

从所述时钟门控单元输出操作时钟信号，其中所述操作时钟信号基于所述根时钟信号；

向所述时钟门控单元提供使能信号；

通过对于所述根时钟信号的每N个周期中的N个周期使所述使能信号有效，输出所述第一时钟频率的所述操作时钟信号；以及

通过对于所述根时钟信号的每N个周期中的一个周期使所述使能信号有效，并且对于所述根时钟信号的每N个周期中的N-1个周期使所述使能信号无效，输出第二时钟频率的所述操作时钟信号，所述第二时钟频率小于所述第一时钟频率。

17.如权利要求16所述的方法，还包括：

向功能单元提供所述操作时钟信号；

动态地改变所述第二时钟频率而不中止所述功能单元的操作。

18.如权利要求17所述的方法，还包括：

响应于所述功能单元的工作量的减少，将所述操作时钟信号的频率从所述第一时钟频率改变到所述第二时钟频率；以及

响应于所述功能单元的工作量的增加，将所述操作时钟信号的频率从所述第二时钟频率改变到所述第一时钟频率。

19.如权利要求16所述的方法，其中N是大于一的整数值。

20.如权利要求16所述的方法，还包括：

第一时钟门控单元接收所述根时钟信号并且向第一功能单元提供所述第二时钟频率的第一操作时钟信号；

第二时钟门控单元接收所述根时钟信号并且向第二功能单元提供所述第二时钟频率的第二操作时钟信号；以及

时钟控制单元在所述根时钟信号的同一周期上使针对所述第一时钟门控单元的第一使能信号和针对所述第二时钟门控单元的第二使能信号有效。