CN102890529B

CN102890529B - 时钟频率调节方法和电路

Info

Publication number: CN102890529B
Application number: CN201210256486.6A
Authority: CN
Inventors: G·布拉马德; J-P·马拉宁奇; J·罗奇
Original assignee: Inside Secure SA
Current assignee: Inside Secure SA
Priority date: 2011-07-21
Filing date: 2012-07-23
Publication date: 2017-04-12
Anticipated expiration: 2032-07-23
Also published as: CN102890529A; US20130021106A1; FR2978258A1; US8816778B2; EP2549355B1; FR2978258B1; EP2549355A1

Abstract

本发明涉及时钟频率调节方法和电路。本发明涉及一种用于对振荡器时钟频率进行调节的方法，其包含：提供第一振荡器（OSC1），将第一设置点值（S1）应用到第一振荡器，确定第一时间帧内的第一振荡器频率值（F1），提供第二振荡器（OSC2），将第二设置点值（S2）应用到第二振荡器，确定第二时间帧内的第二振荡器频率值（F2），由第一与第二频率值（F1，F2）、第一与第二设置点值（S1，S2）以及期望的频率值（F3）确定新的频率设置点值（S1’）以获得期望频率（F3），将新的频率设置点（S1’）应用到振荡器中的一个（OSC1）。

Description

时钟频率调节方法和电路

技术领域

本发明涉及用于对振荡器的时钟频率进行调节的方法，以及振荡器时钟频率调节电路。特别地，本发明涉及用于对通用串口总线（USB）装置的时钟频率进行自动调节的方法，以及包含这种时钟频率调节电路的USB装置。

背景技术

通用串行总线依赖于技术规格，其详细规定了主机控制器（host controller）（例如个人计算机）与装置——例如键盘、鼠标、数码相机、外部存储器等等——之间经由被称为USB端口的接口的通信。USB规格2.0定义了不同的数据传输速率，包括具有±1.5%的准确度裕量（accuracy margin）的1.5Mb/sec的低速模式。

在主机控制器不向装置发送时钟信号时，装置必须产生其自己的时钟信号，该信号具有足够的精确度，以满足需要的USB数据传输速率。可提供石英晶体振荡器，但这种方法不适合用于低成本应用，并且占据过大的面积。替代性方法是使得时钟循环的发生依赖于由主机发送的同步化信号，例如在没有流量时发送以免使装置进入挂起状态的“KeepAlive”或Start of Frame信号。在这些情况下，两个相继的同步化信号之间的时间帧为1ms。对于以6000kHz时钟频率运行的USB装置，±1.5%的准确度裕量规定了+-90kHz的频率裕量，结果导致每1ms时间帧在5910与6090时钟循环之间。

图1示出了时钟频率调节电路1，其包含振荡器2和校准单元3。振荡器2产生时钟信号CLK，其被馈送回到校准单元3。当校准单元3接收到同步化信号SNC的第一实例（instance）时，其开始对在其输入上的时钟信号CLK的循环数进行计数，一直到同步化信号的下一个实例，此时，其停止计数。校准单元3确定计数得到的循环数和预期的循环数之间的差，于是，将控制信号S提供给振荡器3，振荡器3相应地增大或减小其频率。

在这一点上，振荡器的“频率步进”，即由于控制信号S的施加在振荡器2的输出上引起的频率变化，是未知的。这是因为振荡器的运行可能随时间变化，例如由于温度上升而变化，改变了振荡器的运行。因此，期望频率将会典型地在第一调节阶段后过冲（overshot）或欠冲（undershot）。

因此，时钟循环的数量在下一个时间帧期间重新计数，以便确定振荡器的频率步进。校准单元3再次将控制信号S供到振荡器3，以便在第二时间帧之后获得期望的频率。

因此，希望提供一种能够在一个时间帧后对振荡器的频率进行调节的电路。

发明内容

本发明的实施例涉及用于对振荡器时钟频率进行调节的方法，其包含提供第一振荡器，将第一设置点值应用到第一振荡器，确定第一时间帧内的第一振荡器频率值。该方法还包含这样的步骤：提供第二振荡器，将第二设置点值应用到第二振荡器，确定第二时间帧内的第二振荡器频率值，由第一与第二频率值、第一与第二设置点值以及期望的频率值确定新的频率设置点值，将新的频率设置点值应用到振荡器中的一个。

根据一实施例，该方法还包含，在第一时间帧内对第一振荡器的时钟循环数进行计数，以便确定第一频率值；在第二时间帧内对第二振荡器的时钟循环数进行计数，以便确定第二频率值。

根据一实施例，第一与第二时间帧为同一时间帧。

根据一实施例，确定新的设置点值的步骤还包含，确定第一与第二频率值之间的第一差，确定第一与第二设置点值之间的第二差，将第一差除以第二差以获得频率步进，确定第一或第二频率值与期望频率值之间的第三差，将第三差除以频率步进以便获得校正值，将校正值加到第一设置点值，以获得新的设置点值。

根据一实施例，确定新的设置点值的步骤还包含，确定第一与第二频率值之间的第一差，将第一设置点值乘以期望的频率值与第二频率值之间的差，以获得第一乘积，将第二设置点值乘以期望频率值与第一频率值之间的差，以获得第二乘积，将第一与第二乘积相加，以获得第一和，将第一和除以第一差，以获得新的设置点值。

根据一实施例，确定振荡器的振荡器频率值的步骤还包含：接收同步化信号，对同步化信号的两个相继实例之间的振荡器时钟循环的个数进行计数。

根据一实施例，该方法还包含这样的步骤：对第二振荡器的频率进行调节，以便保持关于第一振荡器的频率的差。

根据一实施例，该方法还包含这样的步骤：选择第二频率设置点，使得第一与第二设置点之间的差为2的幂。

根据一实施例，该方法用于对USB装置的时钟频率进行调节，该USB装置借助通信接口接收同步化信号。

本发明的实施例还涉及一种时钟频率调节电路，其包含关于第一频率设置点值产生第一时钟信号的第一振荡器。电路还包含用于关于第二频率设置点值产生第二时钟信号的第二振荡器，并被配置为将第一设置点值施加到第一振荡器以及将第二设置点值施加到第二振荡器，确定第一时间帧内的第一振荡器频率值和第二时间帧内的第二振荡器频率值，由第一和第二频率值、第一和第二设置点值、期望的频率值确定新的频率设置点值，并将新的频率设置点值施加到振荡器中的一个。

根据一实施例，电路包含两个计数器，其接收各个时钟信号，并提供代表在第一或第二时间帧内计数得到的时钟循环数的计数值。

根据一实施例，电路被配置为在同一时间帧内确定第一振荡器频率值和第二振荡器频率值。

根据一实施例，第一与第二振荡器包含环形振荡器，其各自包含延迟电路、多工器以及至少一个反转器（inverter）。

根据一实施例，电路还包含用于对设置点进行存储的寄存器。

根据一实施例，电路被配置为接收划分时间帧的外部同步化信号。

根据一实施例，电路被配置为将根据USB 2.0规格的Keep Alive信号用作同步化信号。

本发明的实施例还涉及USB 2.0装置，其包含：接口电路，用于接收包含同步化信号的数据信号；微控制器；根据本发明的时钟频率调节电路。

附图说明

现在将联系但不限于附图地对本发明的实施例进行介绍，在附图中：

图1——其已在先前介绍——示出了传统的时钟频率调节电路；

图2为包含根据本发明一实施例的振荡器时钟频率调节电路的装置的框图；

图3为对于图2的频率调节电路的振荡器设置点值和振荡器频率值之间的关系图；

图4为图2的频率调节电路中存在的振荡器的电路图；

图5为图2的频率调节电路的实施例的电路图；

图6为根据图5的实施例确定频率校正值的方法的流程图；以及

图7为图2的频率调节电路的另一实施例的电路图。

具体实施方式

图2示出了装置DV，其包含通信接口ICT、微控制器MC、根据本发明一实施例的时钟频率调节电路CFC。借助总线BS，装置DV经由接口电路ICT联结到主机控制器HC。借助导线，微控制器MC联结到接口电路ICT和电路CFC。

电路CFC包含振荡器OSC1、振荡器OSC2、振荡器频率确定电路DCT1、振荡器频率确定电路DCT2、频率计算电路FCT。振荡器OSC1、OSC2各自分别由频率“设置点值”S1、S2设置。设置点值对应于这样的频率调节（延迟）：其可被施加到振荡器，以便在输出上更高或更低地调节其频率。

借助总线BS，数据信号DS被主机控制器HC和装置DV发送以及接收。同步化信号SNC——例如根据USB规格2.0的Keep Alive信号或是Start of Frame信号——被包含在数据信号中，并经由接口电路ICT被传送到微控制器MC。微控制器MC于是将信号SNC传输到电路CFC。

同步化信号SNC定义时间帧，时间帧为信号SNC的两个相继的实例或脉冲之间的时间量。微控制器MC还向频率计算电路FCT提供，期望频率值F3与其数据传输要求所需要的时钟信号频率对应，例如6000kHz。

在第一时间帧Δt_i期间，振荡器OSC1以设置点值S1运行，并产生具有频率值F1的时钟信号CLK1。时钟信号CLK1（F1）被供到微控制器MC用于其需求，被供到电路DCT1。确定电路DCT1确定其输入上的时钟信号的频率，并在输出上向电路FCT供给频率F1。振荡器OSC2以设置点S2运行，并产生具有频率值F2的时钟信号CLK2。时钟信号CLK2（F2）被供到电路DCT2。确定电路DCT2确定其输入上的时钟信号的频率，将在输出上向电路FCT提供频率F2。

于是，由频率值F1与F2、设置点值S1与S2、期望频率值F3，频率计算电路FCT计算新的设置点值S1’。新的设置点值S1’在下一个时间帧Δt_i+1期间施加到振荡器OSC1，以便在振荡器OSC1的输出上获得期望频率F3。视情况可选地，新的设置点值S2’可被类似地确定并施加到振荡器OSC2。

图3为一图表，其示出了在时间帧Δt_i期间在振荡器OSC1、OSC2的设置点值S与频率值F之间的关系。点P1对应于振荡器OSC1的频率F1及其设置点S1。点P2对应于振荡器OSC2的频率F2及其设置点S2。响应曲线RC在点P1、P2之间外推得出。点P3对应于在下一个时间帧Δt_i+1期间将要施加到振荡器OSC1以获得所述期望频率的新设置点S1’以及振荡器OSC1的期望频率F3。在此实施例中，振荡器OSC1、OSC2被示为具有频率F1、F2和设置点S1、S2，其分别大于以及小于期望频率F3和设置点S1’。将会明了，在其他的实施例中，频率F1、F2以及设置点S1、S2可以均大于或均小于频率F3、设置点S1’。

因此，通过应用点P1、P2、P3之间的关系，设置点S1’可使用值F1、S1、F2、S2、F3来确定。例如，公知的是，寻找两个p1（x1，y1）与点p2（x2，y2）定义的线的斜率m，可使用下面的一般公式：

m=(y1-y2)/(x1-x2)

其中，m为斜率，x1、x2、y1、y2为两个点p1、p2的坐标。

通过实现下面所示的公式，时钟频率调节电路CFC——更为特定的是，图2所示的频率计算电路FCT——计算新的频率设置点S1’，以获得期望频率F3。具体而言，新的设置点S1’可使用下面的公式、第一与第二频率值F1与F2、第一与第二设置点值S1与S2、期望频率值F3来计算。

使用点P1、P2、P3的响应曲线RC的斜率m等于：

[公式1]

m=(F1-F3)/(S1-S1’)=(F3-F2)/(S1’-S2)=(F1-F2)/(S1-S2)

仅仅使用公式1的第一项，斜率m等于：

[公式2]

m=(F1-F3)/(S1-S1’)

求解S1’：

[公式3]

S1’=S1+(F1-F3)/m

项（F1-F3）/m为“校正”CR，其被加到S1。此校正CR可以为负值，取决于点P1、P2是小于还是大于点P3。在这种情况下，振荡器OSC1的设置点S1下降而不是上升，从而获得新的设置点S1’。

由于F1、F2、S1、S2是已知值，响应曲线RC的斜率m可使用公式1的最后一项如下所示地直接计算：

[公式4]

m=(F1-F2)/(S1-S2)

结果，新的设置点值S1’可通过如下所示地将公式4代入公式3来计算：

[公式5]

S1’=S1+(F1-F3)/[(F1-F2)/(S1-S2)]

图4为振荡器OSC的电路图，其代表根据本发明的实施例的各个振荡器OSC1、OSC2。振荡器OSC为环形振荡器，包含一个反转门（invertinggate）IG、M个延迟电路DL₁到DL_M、M个多工器电路MUX₁到MUX_M，其用于总共M个延迟-多工器对DL-MUX。延迟-多工器对的最大数量M可从几个到几百个或者更大，取决于需要的精确度、振荡器可用空间等等。

各个多工器MUX₁到MUX_M具有：一个输入，接收来自其对应的延迟电路DL₁到DL_M的信号；一个输入，接收旁路绕过（bypass）延迟电路的信号。各个多工器受到设置点的控制，例如从设置点值的解码（图4未示出）得到的控制信号CS₀，CS₁，……，CS_M。反转门IG位于最后的多工器MUX_M之后并提供振荡时钟信号CLK，其也被反馈到第一延迟-多工器对DL₁-MUX₁。

举例而言，对于包含总共M=32个延迟-多工器对的振荡器，设置点值S=10将会使得10个多工器选择来自其对应的延迟电路的输入，通过延迟电路DL的延迟的10倍来减小振荡器的输出上的频率。如果后来有必要增大振荡器频率，可降低设置点，例如S=8，以便解除选择延迟电路中的两个，以延迟值的两倍增大输出上的频率。因此，依赖于振荡器的设置点值，对应数量的多工器选择延迟后的输入。频率步进FS被定义为由于单个设置点调节（选择或解除选择振荡器的一个延迟电路DL）引起的时钟循环数N的差在振荡器输出上的结果。将会明了，设置点值越高，越多的多工器被致动以选择延迟的输入，延迟越大，时钟循环计数因此越低，时钟频率因此越低。

在振荡器的设计阶段中，计算各个延迟电路的延迟，并对延迟单元的数量进行选择，使得目标频率能在所有工作条件——最好情况的方案、典型方案、最坏情况的方案——下达到。能由控制信号从可用于振荡器的总共M个延迟-多工器对选择的延迟-多工器对的数量从最小数量S_min到最大数量S_max。一般地，最小数量S_min将等于零，最大数量S_max将等于延迟-多工器对的总数M，但取决于振荡器的设计和制造，这些值可以为其它的值。例如，可以发现，为了使振荡器能够达到目标频率，至少五个延迟电路必须总是被选择，在这种情况下，S_min=5。

优选为，延迟电路的选择带来振荡器输出上的频率的对应的线性变化。另外，振荡器OSC1、OSC2优选为被设计为尽可能相同，以实现计算新设置点值时的最高精度可能。

图5为根据本发明一实施例的时钟频率调节电路CFC1的电路图。电路CFC1包含振荡器OSC1与OSC2、频率确定电路DCT1与DCT2、频率计算电路FCT1。

在第一时间帧Δt_i期间，振荡器OSC1以设置点S1运行，并产生具有频率值F1的时钟信号CLK1。时钟信号CLK1（F1）被供给微控制器MC以用于其需要（未示出），并被供给电路DCT1。确定电路DCT1在此实施例中为计数器，其在输入上接收同步化信号SNC和时钟信号CLK1。在接收到同步化信号SNC的第一实例时，电路DCT1开始对其输入上的时钟信号CLK1的时钟循环的数量进行计数。在接收到同步化信号SNC的第二实例时，电路DCT1停止对时钟循环的数量进行计数，于是，在输出上向频率计算电路FCT1提供时钟循环计数值N1。

类似地，振荡器OSC2以设置点S2运行，并产生具有频率值F2的时钟信号CLK2。时钟信号CLK2（F2）被供给电路DCT2，电路DCT2也在输入上接收同步化信号SNC，并对两个同步化信号实例期间的时钟信号CLK2的时钟循环数进行计数。确定电路DCT2在输出上向频率计算电路FCT1供给时钟循环计数值N2。

电路FCT1包含寄存器REG1、寄存器REG2、计算电路CU1。寄存器REG1、REG2各自在输入上接收振荡器OSC1、OSC2的当前设置点值（这里为设置点S1、S2）、同步化信号SNC、由例如微控制器MC提供的初始化信号INT。在一开始，对于装置的第一次使用，寄存器REG1、REG2用例如由微控制器决定的设置点值加载，振荡器OSC1、OSC2也用此设置点值来设置。于是，在接收到同步化信号SNC的实例时，寄存器REG1、REG2用振荡器OSC1的当前设置点值S1、S2来加载，并在输出上将值S1、S2供到计算电路CU1。

计算单元CU1包含比较器11、比较器12、比较器13、除法器14、除法器15、加法器16、加法器17。比较器11在一个输入上接收来自电路DCT1的计数值N1，在另一个输入上接收来自微控制器MC（图5未示出）的期望计数值N3。比较器11将两个值进行比较，确定哪个较大。也就是说，振荡器OSC1的频率F1是否必须增大或减小以达到期望频率F3。依赖于这种比较，比较器11执行N3-N1或是N1-N3，并在输出上提供ΔNx，其代表振荡器OSC1的实际计数值N1和振荡器OSC1的期望计数值N3之间的差。

比较器12在一个输入上接收来自电路DCT1的计数值N1，在另一个输入上接收来自电路DCT2的计数值N2。取决于振荡器OSC1、OSC2哪一个具有较高的计数值，比较器12执行N2-N1或N1-N2，并在输出上提供差ΔNr，其代表振荡器OSC1、OSC2的计数值N1、N2的差。

比较器13在一个输入上接收来自寄存器REG1的设置点值S1，并在另一个输入上接收来自寄存器REG2的设置点值S2。取决于哪个振荡器具有较高的设置点，比较器13执行S2-S1或S1-S2，并在输出上供给设置点差ΔS，其代表振荡器OSC1、OSC2的设置点值S1、S2的差。

除法器14在一个输入上接收来自比较器12的差ΔNr，在另一个输入上接收来自比较器13的差ΔS。除法器14进行第一输入除以第二输入的除法ΔNr/ΔS，寻找斜率m，如上面的公式4所示。斜率对应于两个振荡器OSC1、OSC2之间的频率步进FS。

除法器15在一个输入上接收来自比较器11的差ΔNx，在另一个输入上接收来自除法器14的频率步进FS。除法器15进行第一输入除以第二输入的除法ΔNx/FS，以根据上面的公式3寻找校正CR。

加法器16在一个输入上接收来自除法器15的校正CR，在另一个输入上接收来自寄存器REG1的设置点S1。于是，根据公式3，加法器16根据需要将校正CR加到设置点S1或从中减去。于是，加法器16将新的设置点S1’供到振荡器OSC1，振荡器OSC1相应地对其频率进行调节，以便获得期望计数N3。新的设置点S1’也被装入寄存器REG1（图5未示出），代替先前的设置点S1。

加法器17在一个输入上接收来自除法器15的校正CR，并在另一个输入上接收来自寄存器REG2的设置点S2。加法器17根据需要将校正CR加到设置点S2或从中减去，接着，将新的设置点S2’供到振荡器OSC2，振荡器OSC2对其频率进行相应的调节。新的设置点S2’也被装入寄存器REG2（图5未示出），代替先前的设置点S2。

优选、但并不必需的是，每次振荡器OSC1的设置点S1被修改时，修改振荡器OSC2的设置点S2，以便保持设置点的差，并因此保持各个振荡器的输出上的频率。另外，优选为，不将各个振荡器的设置点值设置为同一值。否则，如果设置点差ΔS=0，即使时钟循环计数N在给定的时间帧中不同，不能由除法器14计算校正（除以零）。

在一个实施例中，S1与S2之间的差ΔS被选择为总是2的幂。这简化了除法器14寻找频率步进FS的除法，因为一个数除以2包括到结果的最右侧的1位位移，最低位或是丢弃，或是移动到小数位置上。这一实施例允许一次循环除法器的低的成本。例如，如果S1被设置为0，则S2可被设置为2、4、8、16、32等，以便获得差ΔS=|S1-S2|=2^x。因此，在将校正CR施加到振荡器OSC1之后，振荡器OSC2也可被调节为保持与振荡器OSC1的2的幂2^x的差。优选为，最大差ΔS保持在设置点值S1与S2之间，以得到更好的准确度。

数值实例

作为第一实例，假设在时间帧Δt_i期间，N1=6500，S1=16，N2=5500，S2=24，N3=6000。计算单元CU1计算ΔNx=500，ΔNr=1000，ΔS=8。频率步进FS=1000/8=125，校正CR=500/124=4。新的设置点S1’等于16+4=20，以增大振荡器OSC1的延迟，从而获得期望计数N3=6000，其对应于6000kHz的频率F3。振荡器OSC2可对于设置点值S2’=28以相同的校正增大，从而保持两个振荡器OSC1、OSC2之间的频率差ΔS。

在下一个时间帧Δt_i+1期间，N1=6000，S1=20，N2=5100，S2=28，N3=6000。由于振荡器OSC1计数N1与期望振荡器OSC1计数N3之间的差ΔNx等于0，振荡器OSC1的频率不需要调节，振荡器频率的调节已经在一个时间帧后实现。

如果在某时间帧Δt_i++后振荡器OSC1、OSC2的频率开始漂移——例如由于运行期间的温升，振荡器OSC1的计数N1和期望计数N3之间的差不再为零，频率调节能再次执行。

还将明了，对于设置点S1’，可计算非整数。在这种情况下，施加到振荡器OSC1的设置点S1’可向下或向上舍入到最近的整数，因为不可能加或减去延迟电路DL的一部分。振荡器的输出上的实际计数将不会确切等于期望计数，但将最大可能地在振荡器的可接受准确度范围内。

作为阐释这最后一点的实例，假设N1=6100，S1=20，N2=6600，S2=4，N3=6000。计算单元CU1计算ΔNx=100，ΔNr=500，ΔS=16。频率步进FS=500/16=31.25，校正CR=100/31.25=3.2，其被向下舍入到3。新的设置点S1’被设置为23，以减小振荡器OSC1的频率，从而获得大约6006的计数，对于如USB规格2.0要求的期望频率的±1.5%的准确度的数据传输，其在5910和6090的准确度范围内。

图6为根据一实施例计算校正CR的方法的流程图。在频率步进FS为非整数的情况下，使用图5的除法器15，图6所示的该方法包含步骤ST1到ST6。在此实施例中，不使用如除法器14的简单的移位除法器。作为替代地，使用二分法除法器，需要几个循环，但在成本上较低。

在步骤ST1中，校正CRi被设置为（S_max+S_min）/2。在步骤ST2中，校正与频率步进的乘积CRi*FS和N1与N3之间的差ΔNx之间的绝对差和频率步进FS除以2进行比较。如果绝对差小于频率步进FS的一半，则校正对于频率调节是足够的，计算校正的方法完成。校正CRi被供到加法器16、17。

否则，如果步骤ST2处的响应为否，则在步骤ST3中，确定乘积CRi*FS是否大于差ΔNx。如果响应为是，则校正需要减小，方法进行到步骤ST4。否则，如果步骤ST3处的响应为否，则校正需要增大，方法进行到步骤ST5。

在步骤ST4中，通过设置等于校正CRi、Smin的和除以2的新的校正C R_i+1，校正减小。过程返回到步骤ST2，在那里，使用新的校正值CRi+1。否则，在步骤ST5中，通过设置等于校正CRi、Smax的和除以2的新的校正C R_i+1，增大校正。过程返回到步骤ST2。

作为实例，如果S_min=0，S_max=32，FS=60且ΔNx=500，则CR₁=16，步骤ST2的计算获得|16*60-500|=460，大于60/2=30。步骤ST13的计算结果为，校正必须减小。在步骤ST15中，新的校正CR₂=（16+0）/2=8。方法返回到步骤ST2，在那里，计算|8*60-500|=20，小于30。校正8因此被加到设置点S1和设置点S2或从中减去。

本领域技术人员将会明了，调节振荡器时钟频率的方法可以使用频率F1与F2、设置点值S1与S2、期望频率值F3用其他的方式执行。

如果公式1被再次考虑，两个第一项的交叉相乘获得：

[公式6]

(F1-F3)*(S1’-S2)=(F3-F2)*(S1-S1’)

在各侧对两个二项式进行相乘、在一侧重新对S1’项分组、分解出S项之后，获得以下结果：

[公式7]

S1’=[S1*(F3-F2)+S2*(F1-F3)]/(F1-F2)

图7为根据本发明另一实施例的时钟频率调节电路CFC2的电路图，其根据公式7实施计算。电路CFC2包含振荡器OSC1与OSC2、频率确定电路DCT1与DCT2、查阅表LUT、频率计算电路FCT2。频率计算电路FCT2包含寄存器REG1、REG2以及计算单元CU2。

振荡器OSC1与OSC2、电路DCT1与DCT2、寄存器REG1与REG2具有如上面关于图5所介绍的同样的输入和输出，不再重复进行介绍。

计算单元CU2包含比较器21、比较器22、比较器23、乘法器24、乘法器25、加法器26、除法器27。

比较器21在一个输入上接收来自电路DCT1的计数值N2，在另一输入上接收来自微控制器MC（图7未示出）的期望计数值N3。比较器21对两个值进行比较，确定哪个较大。取决于这种比较，比较器21进行N3-N1或N1-N3，并在输出上供给差ΔN1，其代表振荡器OSC1的计数值N1与振荡器OSC1的期望计数值N3之间的所需要的振荡器计数差。

比较器22在一个输入上接收来自电路DCT1的计数值N1，并在另一输入上接收来自电路DCT2的计数值N2。取决于哪个振荡器具有较高的频率，比较器22进行N2-N1或N1-N2，并在输出上供给差ΔN，其代表实际振荡器计数差。

比较器23在一个输入上接收来自电路DCT2的计数值N2，在另一个输入上接收期望计数值N3。比较器23对两个值进行比较，并进行N3-N2或N2-N3，并在输出上供给差ΔN2，其代表振荡器OSC2的计数值N2和振荡器OSC1的期望计数值N3之间的所需要的振荡器计数差。

乘法器24在一个输入上接收来自比较器23的差ΔN2，在另一个输入上接收来自寄存器REG1的设置点值S1。乘法器24将这两个值相乘，并在输出上提供乘积S1*ΔN2。类似地，乘法器25在一个输入上接收来自比较器21的差ΔN1，在另一个输入上接收来自寄存器REG2的设置点值S2。乘法器25将这两个值相乘，并在输出上提供乘积S2*ΔN1。

加法器26在一个输入上接收来自乘法器24的乘积S1*ΔN2，在另一个输入上接收来自乘法器25的乘积S2*ΔN1。加法器26将这两个乘积相加，并在输出上提供和S1*ΔN2+S2*ΔN1。最后，除法器27在一个输入上接收来自加法器26的和S1*ΔN2+S2*ΔN1，并在另一个输入上接收来自比较器22的差ΔN。其将第一输入除以第二输入，并向振荡器OSC1和寄存器REG1提供结果，即新设置点值S1'。振荡器OSC1相应地修改其频率，寄存器REG1用新的设置点S1’代替设置点S1（图7未示出）。

查阅表LUT在输入上接收新的设置点值S1’，并在输出上供给对应的新设置点值S2’，其被供到振荡器OSC2和寄存器REG2（图7未示出）。

作为说明本发明第二实施例的最后一个数值实例，与第一数值实例相同的值用于说明可以以多种其他方式获得相同结果。因此，再度假设N1=6500，S1=16，N2=5500，S2=24，N3=6000。计算单元CU2计算ΔN1=500，ΔN=1000，ΔN2=500。项S1*ΔN2=8000，S2*ΔN1=12000，两项之和为20000，新设置点S1’等于20000/1000=20，其为与上面获得的相同的结果。新设置点S1’被提供给查阅表LUT，其在输出上向振荡器OSC2以及寄存器REG2（图7未示出）提供新设置点S2’=28。

本领域技术人员将会明了，本发明可想到多种其它实施方式。特别地，可提供振荡器的替代性实施方式。例如，代替包含M个延迟电路和仅仅一个反转器的环形振荡器的是，各个振荡器可包含多个反转器，其被相应地选择或解除选择。

另外，本领域技术人员将会明了，振荡器OSC1、OSC2不必为环形振荡器，可以为任何类型的振荡器，其频率可以以规则的频率步进调节，并且，振荡器频率确定电路DCT1、DCT2可以为任何除对时钟循环数量进行计数以外确定振荡器频率的装置。寄存器REG1、REG2不必为频率计算单元FCT的一部分，并可位于此电路外部。新频率设置点值S1’可关于第二设置点值S2来计算，但是为了获得最优准确度，优选为，关于设置点值S1计算S1’。调节振荡器频率的方法也可包括这样的步骤：将计数值N1与第一和/或第二阈值进行比较，例如上面提供的实例中的5910和6090。如果计数值N1小于或大于阈值，则可执行调节方法，否则，不执行该方法，一直到计数值N1在可允许的阈值范围之外。

另外，将会明了，在上面的介绍中，6000kHz的期望频率值仅仅作为实例给出，可使用任何其他期望频率值。最后，用语“频率”F和“计数”N能在公式和附图中一般地进行互换。

尽管联系前序部分所述技术问题介绍了本发明，本领域技术人员将会明了，可提供不解决此技术问题的本发明的实施例。特别地，可提供这样的实施例，其中，第二振荡器的频率的确定在除了确定第一振荡器频率的时间间隔以外的时间间隔内完成，例如两个相继的时间间隔。

Claims

1.一种方法，用于使用响应于第一和第二设置点的第一和第二振荡器，将振荡器时钟频率调节到期望的频率值，所述方法包含：

-设置所述第一和第二振荡器以具有相同的频率-设置点响应曲线；

-将第一设置点值应用到第一振荡器，

-确定第一时间帧内的第一振荡器频率值，

-将与所述第一设置点值不同的第二设置点值应用到第二振荡器，

-确定第二时间帧内的第二振荡器频率值，

-由第一与第二频率值、第一与第二设置点值以及所述期望频率值确定新的频率设置点值，以及

-将新的频率设置点值应用到所述第一和第二振荡器中的一个。

2.根据权利要求1的方法，还包含：

-在第一时间帧内对第一振荡器的时钟循环数进行计数，以便确定第一频率值；以及

-在第二时间帧内对第二振荡器的时钟循环数进行计数，以便确定第二频率值。

3.根据权利要求1或2的方法，其中，第一与第二时间帧为同一时间帧。

4.根据权利要求3的方法，其中，确定新的设置点值的步骤还包含：

-确定第一与第二频率值之间的第一差，

-确定第一与第二设置点值之间的第二差，

-将第一差除以第二差，以获得频率步进，

-确定第一或第二频率值与期望频率值之间的第三差，

-将第三差除以频率步进，以便获得校正值，以及

-将校正值加到第一设置点值，以获得新的设置点值。

5.根据权利要求3的方法，其中，确定新的设置点值的步骤还包含：

-确定第一与第二频率值之间的第一差，

-将第一设置点值乘以期望频率值与第二频率值之间的差，以获得第一乘积，

-将第二设置点值乘以期望频率值与第一频率值之间的差，以获得第二乘积，

-将第一乘积与第二乘积相加，以获得第一和，以及

-将第一和除以第一差，以获得新的设置点值。

6.根据权利要求5的方法，其中，确定振荡器的振荡器频率值的步骤还包含：

-接收同步化信号，以及

对同步化信号的两个相继实例之间的振荡器的时钟循环的个数进行计数。

7.根据权利要求6的方法，其还包含这样的步骤：对第二振荡器的频率进行调节，以便保持关于第一振荡器的频率差。

8.根据权利要求7的方法，其还包含这样的步骤：选择应用到振荡器中的另一个的设置点值，使得第一振荡器的设置点值与第二振荡器的设置点值之间的差为2的幂。

9.根据权利要求8的方法，其对USB装置的时钟频率进行调节，该USB装置借助通信接口接收同步化信号。

10.一种电路，用于将振荡器调节到期望频率，所述电路包含关于第一频率设置点产生第一时钟信号的第一振荡器，

-用于关于第二频率设置点值产生第二时钟信号的第二振荡器，其具有与所述第一振荡器相同的频率-设置点响应曲线，

所述电路被配置为：

-将第一设置点值施加到第一振荡器以及将与所述第一设置点值不同的第二设置点值施加到第二振荡器，

-确定第一时间帧内的第一振荡器频率值和第二时间帧内的第二振荡器频率值，

-由第一和第二频率值、第一和第二设置点值、所述期望频率值确定用于所述期望频率的新的频率设置点值，以及

-将新的频率设置点值施加到振荡器中的一个。

11.根据权利要求10的时钟频率调节电路，包含两个计数器，其接收时钟信号中的各个，并提供代表在第一或第二时间帧内计数得到的时钟循环数的计数值。

12.根据权利要求10或11的时钟频率调节电路，其被配置为在同一时间帧内确定第一振荡器频率值和第二振荡器频率值。

13.根据权利要求12的时钟频率调节电路，其中，第一与第二振荡器包含环形振荡器，环形振荡器各自包含延迟电路、多工器以及至少一个反转器。

14.根据权利要求13的时钟频率调节电路，其还包含用于对设置点进行存储的寄存器。

15.根据权利要求12的时钟频率调节电路，其被配置为接收划分时间帧的外部同步化信号。

16.根据权利要求15的时钟频率调节电路，其被配置为将所发送的Keep Alive信号用作同步化信号。

17.一种USB 2.0装置，其包含：

-接口电路，用于接收包含同步化信号的数据信号；

-微控制器；以及

-根据权利要求10-16中的一项的时钟频率调节电路。