CN106105036A - 用于调节时钟信号频率的方法和电路 - Google Patents

用于调节时钟信号频率的方法和电路 Download PDF

Info

Publication number
CN106105036A
CN106105036A CN201580014666.5A CN201580014666A CN106105036A CN 106105036 A CN106105036 A CN 106105036A CN 201580014666 A CN201580014666 A CN 201580014666A CN 106105036 A CN106105036 A CN 106105036A
Authority
CN
China
Prior art keywords
oscillator
frequency
controlling value
value
osc2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580014666.5A
Other languages
English (en)
Inventor
V·米盖罗
J·罗奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inside Secure SA
Original Assignee
Inside Secure SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inside Secure SA filed Critical Inside Secure SA
Publication of CN106105036A publication Critical patent/CN106105036A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种调节振荡器时钟频率的方法，该方法包括以下步骤：向第一振荡器(OSC1)应用第一控制值(S1)；向第二振荡器(OSC2)应用与所述第一控制值不同的第二控制值(S2)；测量所述第一振荡器和所述第二振荡器各自的频率(N1，N2)；基于应用了相同第三控制值的所述第一振荡器和所述第二振荡器之间测量的频率偏差，基于所述第三控制值，并且基于应用于所述第二振荡器的所述控制值(S2)，通过差值法确定所述第二振荡器(OSC2)的修正频率测量值(N2C)；基于所述第一振荡器的测量频率，基于所述修正频率，基于所述第一控制值和所述第二控制值，以及基于所期望的频率(NC1)，通过插值法确定新的第一控制值(S1’)；以及向所述第一振荡器应用所述新的第一控制值。

Description

用于调节时钟信号频率的方法和电路
技术领域
本发明涉及一种调节振荡器频率的方法，以及一种调节振荡器频率的振荡器频率调节电路。特别地，本发明涉及一种实现USB(通用串行总线)设备时钟频率自动调节的方法，以及包括时钟频率调节电路的USB设备。
背景技术
USB标准是基于技术规范，该技术规范详细规定了主控制器(例如，个人计算机)和设备，例如键盘，鼠标，数字摄像机，外部存储器等之间通过称为USB端口的接口进行的通信。USB2.0标准定义了不同的数据传输速率，包括低速率模式，其速率为1.5Mb/s，精度范围为±1.5％，以及高速率模式，其速率为12Mb/s，精度范围为±0.25％。
由于主控制器不向设备发送任何时钟信号，所以设备必须生成自己的时钟信号，该时钟信号的精度足以满足所需的USB数据传输速率。可以提供石英晶体振荡器，但是该方案不适用于低成本应用，并且占据过多的空间。一种替代方案是基于主机发送的同步信号生成时钟周期，例如帧起始信号或在没有业务的情况下发送以防止设备切换至空闲模式的“保活”(Keep Alive)维持信号。在这种情况下，两个连续同步信号之间的时间间隔时1ms。对于低速率运行的USB设备，在钟频率为6MHz的情况下，±1.5％的精度范围导致±90KHz的频率容限，每1ms时间间隔的时钟周期为5910到6090之间。对于高速率运行的USB设备，在钟频率为48MHz的情况下，±0.25％的精度范围导致±120KHz的频率容限，每1ms时间间隔的时钟周期为47880到48120之间。
图1显示了时钟频率调节电路1，其包括振荡器OSC和校准单元CAL。振荡器OSC生成时钟信号CLK，该时钟信号CLK提供给校准单元CAL。当校准单元CAL接收到同步信号SNC的第一次出现时，它开始在自己的输入端对时钟信号CLK的周期进行计数，直到同步信号的下一次出现，此时它停止计数。校准单元CAL确定周期计数和所期望的周期数量之间的差异，接下来向振荡器OSC提供控制信号S，该控制信号S相应地增高或降低振荡器OSC的频率。
研究结果表明，由于控制信号S的应用而在振荡器OSC输出端产生的频率跳变是未知的。确实，振荡器的运行可能随时间变化，例如，由于温度或供电电压的变化而变化，使振荡器的运行发生改变。因此，在振荡器输出端获得的频率在第一调节阶段之后可能过高或过低。
因此，在下一个时间间隔对时钟周期的数量再次计数，从而确定振荡器的频率间距(pitch)。校准单元CAL再次向振荡器OSC提供控制信号S，从而在第二个时间间隔之后获得所期望的频率。
专利申请FR2978258(US2013/0021106)描述了一种时钟频率调节电路，其包括生成时钟信号的两个相同的振荡器，所述振荡器的频率可以根据控制值由延迟线调节，以及电路，该电路配置为测量每个振荡器的频率，以及利用频率测量值，之前的控制值，以及所期望的的频率值确定新的控制值。该频率调节电路的精度取决于两个振荡器的行为同一性。可以看出，通过增高它们的频率，振荡器产生背离的行为。因此，该电路提供的精度可能被证明对于某些传输协议而言是不够的。随着最近的生产技术能够进一步使集成电路小型化，这种背离也是可见的。特别地，当集成电路的临界尺寸(或者，最小晶体管栅极宽度)小于100nm时，难以将振荡器的特征背离限制到可接受的值，即使它们位于相同的集成电路中也是如此。
研究结果还表明，振荡器的频率增高越多，电路制造条件，环境温度和供电电压的变化所诱发的频率变化就越高，因此需要更多的周期数量以达到所期望的频率增高。
结果，在许多应用中，特别是数据传输应用中，该方案不能足够快或足够准确地达到所期望的频率。特别地，该方案不适用于全速运行，例如时钟信号为48MHz的USB设备。
因此希望提出一种时钟电路，该时钟电路易于完全集成，即不需要任何器件，例如石英晶体。还希望该时钟电路能够快速达到所期望的频率，即使该频率很高，并且时钟电路是根据最新集成电路制造技术生产的。还希望能够以足够的精度达到所期望的频率。
发明内容
一些实施方式涉及一种调节振荡器时钟频率的方法，该方法包括以下步骤：向第一振荡器应用第一控制值；向第二振荡器应用与所述第一控制值不同的第二控制值；测量所述第一振荡器和所述第二振荡器各自的频率；基于测量的频率，所述第一控制值和第二控制值，以及所期望的频率，通过插值法确定新的第一控制值；以及向所述第一振荡器用于所述新的第一控制值。根据一种实施方式，所述方法包括基于在应用了相同的第三控制值的所述第一振荡器和所述第二振荡器之间测量的频率偏差，基于所述第三控制值，以及基于应用于所述第二振荡器的所述控制值，通过插值法确定述第二振荡器的修正频率测量值的步骤，所述修正频率测量值被用作确定所述新的第一控制值所用的所述第二振荡器的频率测量值。
根据一种实施方式，该方法包括校准阶段，所述校准阶段包括以下步骤：向所述两个振荡器中的每一个应用所述第三控制值；以及测量应用了所述第三控制值的所述两个振荡器的频率之间的所述频率偏差。
根据一种实施方式，该方法包括校准阶段，所述校准阶段包括以下步骤：向所述两个振荡器中的每一个应用最小控制值；测量应用了所述最小控制值的所述两个振荡器的频率之间的第一频率偏差；向所述两个振荡器中的每一个应用最大控制值；测量应用了所述最大控制值的所述两个振荡器的频率之间的第二频率偏差；基于所述第一偏差和所述第二偏差之间的差异并基于所述最小控制值和所述最大控制值之间的差异确定所述第一振荡器和所述第二振荡器的响应曲线之间的斜率偏差，所述斜率偏差被用于通过插值法确定所述修正频率测量值。
根据一种实施方式，所述修正频率测量值是基于应用了最小控制值的所述第一振荡器和所述第二振荡器之间测量的频率偏差，并且基于所述最小控制值确定的。
根据一种实施方式，所述第三控制值配置为使得应用了所述第三控制值的所述第一振荡器的测量频率对应于所述所期望的频率。
根据一种实施方式，该方法包括校准阶段，所述校准阶段包括以下步骤：确定所述第三控制值；以及测量应用了所述第三控制值的所述第二振荡器的频率。
根据一种实施方式，所述两个振荡器各自的频率测量包括在同步信号期间对所述振荡器的循环次数进行计数的步骤。
根据一种实施方式，所述同步信号通过通信接口提供。
根据一种实施方式，该方法包括在所述第一振荡器的输出端提供作为符合USB2.0标准的设备的时钟信号的信号，该信号的频率为所述第一振荡器的频率，所述第一振荡器的所述频率等于6MHz，误差范围为±90KHz，或者等于48MHz，误差范围为±120KHz。
根据一种实施方式，确定所述第一控制值包括以下步骤：确定所述第一振荡器和所述第二振荡器的测量频率之间的第一差异；确定所述所期望的频率和所述第一振荡器和所述第二振荡器其中之一的测量频率之间的第二差异；用所述第一差异除以应用于所述第一振荡器和所述第二振荡器的控制值的差异，从而获得频率间距；用所述第二差异除以所述频率间距，从而获得修正值；以及将所述修正值加上所述第一控制值，从而获得所述新的控制值。
根据一种实施方式，设置控制值的所述差异，基于所述新的第一控制值或基于所述修正值确定新的第二控制值，从而保持控制值的所述差异。
一些实施方式还涉及一种将振荡器的频率调节至所期望的频率的频率调节电路，该频率调节电路包括第一振荡器和第二振荡器，所述第一振荡器和第二振荡器分别具有可以通过控制值调节的频率，所述频率调节电路配置为实施如上限定的方法。
根据一种实施方式，所述第一振荡器和第二振荡器分别包括环形振荡器，该环形振荡器包括能够分别根据应用于所述振荡器的控制值激活的延迟电路。
一些实施方式还涉及一种USB2.0设备，该设备包括：符合USB2.0标准的接收数据信号的接口电路；以及如上限定的的频率调节电路。
根据一种实施方式，所述接口电路向所述频率调节电路提供所述同步信号。
附图说明
现在参考附图而不局限于附图对实施方式的一些例子进行描述，在这些附图中：
图1描述了一种传统的时钟频率调节电路；
图2以框图形式描述了根据一种实施方式的设备，该设备包括振荡器时钟频率调节电路；
图3针对图2所示频率调节电路描述了振荡器的频率和控制值之间的关系；
图4是图2所示频率调节电路中包括的振荡器的示意图；
图5显示了根据一种实施方式的图2所示频率调节电路的示意图；
图6至8描述了图2所示频率调节电路中的两个振荡器的频率变化曲线，该曲线取决于控制值；
图9显示了根据另一种实施方式的图2所示频率调节电路的示意图；
图10和11以框图形式描述了根据两种不同实施方式的图9所示电路中包括的校正电路；
图12描述了在图9所示频率调节电路的校准阶段期间执行的一系列步骤。
具体实施方式
图2显示了设备DV，其包括通信接口ICT，微控制器MC，以及根据一种实施方式的时钟频率调节电路。设备DV借助总线BS，通过通信接口ICT与主控制器HC连接。微控制器MC通过连接线与通信接口ICT和电路CFC连接。
电路CFC包括两个振荡器OSC1，OSC2，两个频率测量电路DCT1，DCT2，以及确定提供给振荡器的频率调节命令的计算电路FCT。振荡器OSC1，OSC2分别从电路FCT接收控制值S1，S2。控制值S1，S2对应于频率调节(延迟或提前)，该频率调节能够应用于振荡器以上调或下调其频率。
通过总线BS在主控制器HC和设备DV之间传输数据信号DS。同步信号SNC，例如根据USB2.0标准的维持信号或帧起始信号被包括在数据信号中，并通过接口电路ICT传输至微控制器MC。微控制器MC接下来将信号SNC传输至电路CFC。
同步信号SNC限定周期或时间间隔，时间间隔代表信号SNC的两次连续出现或脉冲。微控制器MC还向计算电路FCT提供所期望的频率值FC，该所期望的频率值FC对应于其数据传输需求所需的时钟信号频率，例如6MHz或48MHz。
在第一时间间隔，振荡器OSC1以控制值S1运行，并生成具有频率F1的时钟信号CLK1。时钟信号CLK1(F1)被提供给微控制器MC以满足其需要，以及测量电路DCT1。测量电路DCT1在输入端测量时钟信号的频率，并在输出端向电路FCT提供频率测量值F1。类似地，振荡器OSC2以控制值S2运行，并生成具有频率F2的时钟信号CLK2。时钟信号CLK2(F2)被提供给测量电路DCT2。测量电路DCT2在输入端测量时钟信号的频率，并在输出端向电路FCT提供频率测量值F2。
计算电路FCT接下来利用频率值F1，F2，控制值S1，S2，以及所期望的频率值FC计算新的控制值S1’。新的控制值S1’在下一个时间间隔被提供给振荡器OSC1，从而在振荡器OSC1的输出端获得所期望的频率FC。可选地，可以通过类似方式确定新的控制值S2’并将其提供给振荡器OSC2。
图3显示了在某个时间间隔时振荡器OSC1，OSC2的频率值F和控制值S之间的关系。点P1对应于振荡器OSC1的频率F1，并对应于其控制值S1。点P2对应于振荡器OSC2的频率F2，并对应于其控制值S2。利用点P1，P2推测相应曲线RC。曲线RC上的点P3对应于振荡器OSC1的所期望的频率FC，并对应于新的控制值S1’，该新的控制值S1’将在下一个时间间隔应用于振荡器OSC1，从而获得所期望的频率FC。曲线RC的形状或斜率及其相对于控制轴或频率轴的位置随电路，以及根据环境温度和电路的供电电压而变化。但是，由于两个振荡器是在相同的电路中，因此该曲线对于这两个振荡器是一样的，并且根据环境温度和电路的供电电压以相同的方式变化。在图3所示的示例中，频率F1，F2和控制值S1，S2分别高于或低于所期望的频率FC和控制值S1’。可以理解，在其他情况下，频率F1，F2和控制值S1，S2可以都高于或低于所期望的频率FC和控制值S1’。
因此，可以利用点P1，P2，P3之间的关系，利用值F1，S1，F2，S2，FC确定控制值S1’。例如，假定相应曲线RC是直线，已知为了得到由两点p1(x1，y1)和p2(x2，y2)限定的直线的频率，可以使用下面的一般方程：
p＝(y1–y2)/(x1–x2) (1)
其中p是斜率，(x1，y1)和(x2，y2)分别为两个点P1，P2的坐标。
时钟频率调节电路CFC，更具体地，图2所示的计算电路FCT计算新的频率控制值S1’，从而通过执行下面显示的方程获得所期望的频率FC。特别地，由于下面的方程，由于振荡器OSC1，OSC2的频率值F1，F2，由于控制值S1，S2，以及由于所期望的频率值FC，可以计算新的控制值S1’。
通过点P1，P2，P3的响应曲线RC的斜率p等于：
p＝(FC–F1)/(S1’–S1) (2)
＝(F1–F2)/(S1–S2) (3)
方程(2)能够推导出新的控制值S1’：
S1’＝S1+(FC–F1)/p (4)
(F1-FC)/p是和S1相加的“修正值”CR1。取决于点P1，P2相对于点P3的位置，修正值CR1可以是正值或负值。如果振荡器的频率F1高于所期望的频率，则振荡器OSC1的控制值S1增大而不是减小，从而获得新的控制值S1’。
由于F1，F2，S1，S2是已知的值，所以可以利用方程(3)直接计算响应曲线RC的斜率p：
p＝(F1–F2)/(S1–S2) (5)
因此，可以通过在方程(4)中替换方程(5)计算新的控制值S1’：
S1’＝S1+(FC–F1)/[(F1–F2)/(S1–S2)] (6)
即S1’＝S1+ΔFx/ΔFr/ΔS (7)
结果是可以通过下面的方程获得修正值CR1：
CR1＝ΔFx/ΔFr/ΔS (8)
图4是环形振荡器类型的振荡器的示意图。根据一种实施方式，振荡器OSC1，OSC2分别包括这种振荡器。振荡器OSC1，OSC2包括反向器闸IG，n个延迟电路DL1至DLn，以及n个多路复用器电路MUX1至MUXn，总共n组延迟和多路复用器电路DL-MUX。取决于所需的精度等级，振荡器可用的空间等，多组延迟-多路复用电路器的最大数量n可能从数组到数百组不等。因此，在一种实施方式中，振荡器OSC1，OSC2包括512组延迟和多路复用器电路DL-MUX。
多路复用器MUX1-MUXn各自具有与相应延迟电路DL1-DLn的输出端连接的输入端，以及与绕过相应延迟电路的链路连接的输入端。每个多路复用器由控制值S，例如通过对控制值S进行解码(图4中未显示)而获得的控制信号CS0，CS1，…CSn控制。反向器闸IG的输入端与最后一个多路复用器MUXn的输出端连接，反向器闸IG的输出端提供时钟信号CLK，时钟信号CLK还被提供给第一延迟电路DL1和第一多路复用器MUX1。
例如，对于包括总共n＝32组延迟-多路复用电路器电路DL-MUX的振荡器，控制值S＝10将导致多路复用器MUX1-MUXn中的10个选择绕过相应延迟电路的输入，其他多路复用器选择与相应延迟电路连接的输入。结果是振荡器输出端的最大频率降低延迟电路DL1-DLn之一的延迟的10倍。如果稍后需要降低振荡器的频率，可以减小控制值S，例如，减小为S＝8以选择延迟电路DL1-DLn中的两个，使输出端的频率降低延迟值的两倍。因此，控制值S确定选择它们的非延迟输入的多路复用器MUX-MUXn的数量。
应该理解，振荡器OSC1，OSC2的控制值S越大，选择非延迟输入的多路复用器MUX的数量越大，延迟越低，时钟频率越高。频率间距ΔFS在振荡器的输出端被定义为对控制值S进行单个间距的调节(即，只选择或去选择振荡器的一个延迟电路DL)所带来的时钟周期数量差异的结果。频率间距ΔFS因此对应于延迟电路DL所带来的延迟。
在振荡器OSC1，OSC2的设计阶段，计算每个延迟电路的延迟，选择延迟单元的数量，因此可以在所有工作条件下达到目标频率：最佳场景，典型场景和最差场景。振荡器可用的n组延迟-多路复用器电路之中能够被控制信号CS1-CSn激活的延迟电路DL1-DLn的数量位于与最大控制值SM相对应的最大数量和与最大控制值Sm相对应的最大数量之间。一般而言，值Sm等于0，值SM等于多组延迟-多路复用器电路的总数量n。但是，取决于振荡器的设计和制造，这些值可以变化。例如，可能确定对于能够达到目标频率FC的振荡器而言，至少五个延迟电路有DL必须永不激活。在这种情况下，Sm可以选择为等于5。
优选地，延迟电路DL的选择导致振荡器输出端的频率发生线性变化。此外，振荡器OSC1，OSC2优选设计为尽可能相同，从而在计算每个新的控制值S时获得最佳可能精度。
图5显示了根据一种实施方式的频率调节电路CFC1的示意图。电路CFC1包括振荡器OSC1，OSC2，频率测量电路DCT1，DCT2，以及控制值计算电路FCT1。
在第一时间间隔，振荡器OSC1以控制值S1运行，并生成具有频率值F1的时钟信号CLK1。时钟信号CLK1(F1)被提供给微控制器MC(未显示)以满足其需要，以及电路DCT1。举例来说，测量电路DCT1可以包括计数器，该计数器在输入端接收同步信号SNC和时钟信号CLK1。在接收到同步信号SNC的第一次出现(例如，上升沿或下降沿)时，电路DCT1开始对其输入端的时钟信号CLK1的时钟周期进行计数。在接收到同步信号SNC的第二次出现时，电路DCT1停止对时钟周期计数，并在其输出端为计算电路FCT1提供信号CLK1的时钟周期计数值N1。
同样，振荡器OSC2以控制值S2运行，并生成具有频率值F2的时钟信号CLK2。时钟信号CLK2(F2)被提供给电路DCT2，电路DCT2也在其输入端接收同步信号SNC，并在同步信号SNC的两次出现之间对时钟信号CLK2的时钟周期进行计数。测量电路DCT2在输出端为计算电路FCT1提供信号CLK2的时钟周期计数值N2。
计算电路FCT1包括两个寄存器REG1，REG2，两个加法器11，12，两个除法器14，15，以及两个加法器16，17。寄存器REG1，REG2各自在输入端接收相应振荡器OSC1，OSC2的当前控制值(这里为控制值S1，S2)，同步信号SNC，以及例如，由微控制器MC提供的初始值INT1，INT2。
最初，在设备初次使用时，分别向寄存器REG1，REG2加载由微控制器MC确定的初始控制值INT1，INT2，振荡器OSC1，OSC2也设置该控制值。因此，在接收到同步信号SNC的出现时，寄存器REG1，REG2加载相应振荡器OSC1，OSC2的当前控制值，并在输出端向加法器S16，17提供值S1，S2。因此，振荡器OSC1可以最初从微控制器MC接收作为初始值INT1的控制值SC1，该控制值SC1对应于所期望的计数值NC1，在校准阶段确定，并由微控制器MC存储。振荡器OSC2可以最初从微控制器MC接收作为初始值INT2的控制值SC1-ΔS，差异是微控制器MC存储的运行参数，并在计算电路FCT1，FCT2的配置阶段定义。
加法器11在非反相输入端接收所期望的计数值NC1，举例来说，该所期望的计数值NC1由微控制器MC提供，并且在反相输入端接收由电路DCT1提供的测量计数值N1。加法器11计算所期望的计数值NC1和测量计数值N1之间的差异ΔNx(＝NC1–N1)，并在输出端向加法器12提供差异ΔNx。加法器12在非反相输入端接收电路DCT1提供的测量计数值N1，并在反相输入端接收电路DCT2提供的测量计数值N2。加法器12计算差异ΔNr(＝N1–N2)，该差异代表振荡器OSC1，OSC2的测量计数值N1，N2之间的差异。
除法器14在第一输入端接收加法器12计算的ΔNr，并在第二输入端接收振荡器OSC1，OSC2的控制值S1，S2之间的差异ΔS(＝S1–S2)。差异ΔS可以是由微控制器MC设置，存储和提供的值。除法器14用第一输入除以第二输入：ΔNr/ΔS，从而根据上述方程(5)得到斜率p。斜率p对应于当振荡器的控制值为S时，振荡器OSC1，OSC2的频率间距ΔFS。
除法器15在第一输入端从加法器11接收差异ΔNx(对应于频率差异ΔFx)，并在第二输入端接收除法器14提供的频率间距ΔFS。除法器15用第一输入除以第二输入：ΔNx/ΔFS，从而根据上述方程(8)得到修正值CR1。
加法器16在输入端从除法器15接收修正值CR1，并在另一个输入端接收寄存器REG1中存储的控制值S1。加法器16根据方程(7)将修正值CR1和控制值S1相加。因此，如果计数值N1高于所期望的值NC1，则差异ΔNx为负。修正值CR1因此也为负。结果是控制值S1’小于控制值S1，导致振荡器OSC1的延迟增加。相反，如果计数值N1低于所期望的值NC1，则差异ΔNx为正，控制值S1’高于控制值S1，导致振荡器OSC1的延迟减小。加法器16向振荡器OSC1提供新的控制值S1’，振荡器相应地调节其频率，从而获得所期望的计数NC1。新的控制值S1’也在寄存器REG1中加载，取代之前的控制值S1。
类似地，加法器17在输入端接收除法器15提供的修正值CR1，并在另一个输入端接收寄存器REG2中存储的控制值S2。加法器17将修正值CR1和控制值S2相加，接下来向振荡器OSC2提供新的控制值S2’，振荡器OSC2相应地调节其频率。新的控制值S2’也在寄存器REG1中加载，取代之前的控制值S2。
代替根据当前的控制值S2计算振荡器OSC2的新控制值S2’，可以通过将差异ΔS和振荡器OSC1的新控制值S1’相加而获得值S2’。
可以考虑在每次计算新的控制值S1’，S2’时计算控制值S1，S2之间的差异ΔS。在这种情况下，优选，但是非必须每次在修改振荡器OSC1的控制值S1时修改振荡器OSC2的控制值S2，从而保持控制值S1，S2之间的差异恒定。还优选避免控制值S1，S2相同，因此总是可以计算修正值CR1。如果控制值的差异ΔS为0，则除法器14用0执行除法。
根据一种实施方式，S1和S2之间的差异ΔS设置为2的幂。这简化了除法器14的除法以找到频率间距ΔFS，因为数字除以两个总量以将一位移至结果的右侧，最低有效位要么被忽略，要么移至小数位。该实施方式能够使用低成本的除法器。例如，ΔS＝S1-S2被设置为2x。因此，在向振荡器OSC1应用修正值CR1之后，振荡器OSC2也可以被调节以维持和振荡器OSC1的2x差异。
应该注意的是，假定振荡器OSC1，OSC2的响应曲线CR是直线，则为差异ΔS选择更高的值能够获得较佳精度。在相反情况下，差异ΔS可以选择为使得被差异ΔS隔开的两个值之间的响应曲线可以被视为等同于直线。
数值实施例
作为第一示例，假定在某个时间间隔时，N1＝6500，S1＝24，N2＝5500，S2＝16(差异ΔS设置为8)，并且NC1＝6000。计算电路FCT1计算ΔNx＝-500，并且ΔNr＝1000。频率间距ΔFS等于1000/8＝125，修正值CR1估算为-500/125＝-4。因此，新的控制值S1’等于24+(-4)＝20，从而增加振荡器OSC1的延迟，获得所期望的计数NC1＝6000，其对应于6MHz的频率FC。由于控制值S2’＝12，振荡器OSC2的延迟可以增加相同的修正值，从而维持两个振荡器OSC1，OSC2之间的频率差异ΔS(＝S1–S2)。
在下一个时间间隔，N1＝6000，S1＝20，N2＝5000，S2＝12，并且NC1＝6000。由于振荡器OSC1的计数N1和振荡器OSC1的所期望的计数NC1之间的差异ΔNx等于0，振荡器OSC1的频率不需要调节。因此仅在一个时间间隔之后就达到所期望的频率FC。
如果对于随后的时间间隔，振荡器OSC1，OSC2的频率由于，举例来说，温度升高而发生漂移，振荡器OSC1的测量计数N1和所期望的计数NC1之间的差异不再等于0，则频率可以再次调节。因此，例如，N1＝5750，S1＝20，N2＝4750，S2＝12，并且NC1＝6000。计算电路FCT1计算ΔNx＝400，并且ΔNr＝1000。频率间距ΔFS＝1000/8＝125，修正值CR1＝250/125＝2。新的控制值S1’等于20+2＝22，从而减小振荡器OSC1的延迟。振荡器OSC2的延迟可以减少相同的修正值，从而获得控制值S2’＝14。
还可以理解，可以为控制值S1’计算非整数。在这种情况下，应用于振荡器OSC1的控制值S1’可以四舍五入为最接近的整数，因为不可能加上或减去延迟电路DL的一部分。振荡器输出端的真实计数将不会完全等于所期望的计数，但是非常可能落入振荡器的可接受精度范围内。
举例说明后面的一点，假定N1＝6300，S1＝26，N2＝5400，S2＝18，ΔS＝8，并且NC1＝6000。计算电路FCT1计算ΔNx＝-300，并且ΔNr＝900。频率间距ΔFS＝900/8＝112.5，修正值CR1＝-300/112.5＝2.6，四舍五入等于3。新的控制值S1’设置为23以降低振荡器OSC1的频率，从而获得大约为6090的计数，该计数位于USB2.0标准要求的所期望的频率精度范围(±1.5％)内，即5910和6090之间。减小振荡器OSC1的延迟。
在某些条件下，可能难以生产两个具有足够相似特性，特别是足够相似斜率p的振荡器，因此无法以足够的精度计算控制值S1和S2，从而快速达到所期望的频率。生产两个相同振荡器的这种困难特别出现在利用最新制造技术获得的，临界尺寸小于100nm的高频(特别是高于30MHz)振荡器中，特别是具有高器件密度的集成电路中。
图6显示了两个振荡器的响应曲线RC1，RC2根据控制值S而和输出频率F(或不同于计数N)不同的情况。这些响应曲线的斜率或形状随电路，以及根据环境温度和电路的供电电压而变化。但是，由于两个振荡器形成于相同的集成电路中，因此两个曲线之间的偏差基本上保持恒定，因此不随着环境温度或电路的供电电压发生显著变化。如果两个振荡器的响应曲线根据控制值S而在频率F或计数N上不同，则测量偏差ΔNr＝N1–N2不同于图5所示电路FCT1进行计算时所应考虑的偏差ΔNr’＝N1’–N2’(即假定两个振荡器OSC1，OSC2具有相同的响应曲线RC1)。为了评估真实偏差ΔNr’或计数值N2’，应该考虑曲线RC1上坐标为(S1，N1)的点P11，曲线RC2上坐标为(S2，N2)的点P12，以及曲线RC1上坐标为(S2，N2’)的点P12’。图6还显示了与曲线RC2平行，并穿过点P12’的曲线RC2’。因此，曲线RC1和RC2之间的斜率偏差对应于曲线RC1和RC2’之间的斜率偏差Δp。通过线性近似(假定响应曲线是直线)，曲线RC1和RC2之间的斜率偏差Δp可以表示如下：
Δp＝[(N2’–N2)–(NK1–NK2)]/(S2–SK) (9)
NK1和NK2是在接收已知的相同控制值SK的振荡器OSC1，OSC2的输出端测量的已知计数值。结果是可以通过以下方式评估修正的计数N2C：
N2C＝N2’＝N2+(NK1–NK2)+Δp·(S2–SK) (10)
其中数量CR2＝(NK1–NK2)+Δp(S2–SK)表示修正值将被加到测量的计数N2上，以获得修正的计数值N2C。
未确定斜率偏差Δp，我们将考虑表示响应曲线RC1，RC2的图7。通过测量两个曲线RC1，RC2在其末端的偏差，即通过向振荡器OSC1，OSC2应用控制值S的极限值Sm，SM，并通过测量这些极限值下的计数N1m，N2m，N1M，N2M，可以评估斜率偏差Δp。可以通过和方程(9)类似的方程获得斜率偏差Δp：
Δp＝[(N1M–N2M)–(N1m–N2m)]/(SM–Sm) (11)
即，通过设置ΔNM＝(N1M–N2M)，ΔNm＝(N1m–N2m)，以及SR＝SM-Sm：
Δp＝(ΔNM–ΔNm)/SR (12)
SR表示振荡器OSC1，OSC2的控制值的范围。
极限值Sm，SM下的计数值中的一个或另一个可以在方程(10)中用作已知的值。因此，可以通过以下方程获得修正的计数值N2C：
N2C＝N2+ΔNm+Δp·(S2–Sm) (13)
即，如果Sm等于0：
N2C＝N2+ΔNm+Δp·S2 (14)
根据另一种实施方式，和所期望的频率FC相对应，并且利用在电路CFC的校准阶段确定的控制值SC1而获得的计数值NC1被用作和振荡器OSC1相关的已知计数值。图8显示了曲线RC1，RC2，RC2’，曲线RC1上的所期望的计数值NC1，相应的控制值SC1，以及针对该相同控制值SC1的来自振荡器OSC2的计数值。因此，可以通过以下方程获得修正的计数值N2C：
N2C＝N2+ΔNC+Δp·(S2–SC1) (15)
ΔNC＝NC1–NC2，并且Δp＝(ΔNM–ΔNm)/SR。
图9显示了根据另一种实施方式的频率调节电路CFC2的示意图。和电路CFC一样，电路CFC2包括振荡器OSC1，OSC2，频率测量电路DCT1，DCT2，以及在该实施方式中取代电路FCT1的控制值计算电路FCT2。计算电路FCT2和计算电路FCT1的区别在于其包括设置在加法器12输入端的计数修正电路DCU(位于计数器DCT2和加法器12之间)。电路DCU配置为实施方程(10)，或者更精确地，方程(13)，(14)或(15)，从而确定修正值N2C，该修正值N2C在加法器的输入端提供，取代计数值N2。
图10显示了根据一种实施方式的修正电路DCU的示意图。图10所示电路DCU1实施方程(14)。电路DCU1包括乘法器21和两个加法器22，23。乘法器21从寄存器REG2接收控制值S2，并且从微控制器MC接收斜率偏差Δp。乘法器21在加法器22的输入端提供数量Δp·S2。此外，加法器22从微控制器接收最小控制值Sm时振荡器OSC1，OSC2的计数偏差ΔNm。加法器22在加法器23的输入端提供修正值CR2(＝ΔNm+Δp·S2)。此外，加法器23接收将要修正的计数值N2，并在电路DCU1的输出端提供修正的计数值N2C(＝N2+ΔNm+Δp·S2)。
图11显示了根据另一种实施方式的修正电路DCU的示意图。图11所示电路DCU2实施方程(15)。电路DCU2和电路DCU1的不同在于其包括在控制值S2的输入端和加法器21的输入端之间插入的附加加法器24。因此，加法器21包括非反相输入端，该非反相输入端从寄存器REG2接收控制值S2，以及反相输入端，该反相输入端接收由微控制器MC提供的控制值SC1，该控制值SC1对应于振荡器OSC1的所期望的计数值NC1。因此，加法器24在乘法器21的输入端提供数量S2-SC1。此外，代替接收偏差ΔNm，加法器22接收根据方程(15)的偏差ΔNC(＝N1C-N2C)。
因此，一旦获得计数N1，N2，即一旦电路接收同步信号SNC的第二次出现，电路CFC2就能够就生成精确的同步时钟信号(CLK1)。
最后，微控制器MC存储并为计算电路FCT2提供以下值：NC1，SC1，ΔS，Δp，和ΔNm或ΔNC。控制值偏差ΔS是将在微控制器MC中定义和引入的运行参数。其他的值可以在振荡器OSC1，OSC2的校准过程(例如，该过程由微控制器MC执行)中确定。校准过程可以只执行一次，例如，在电路生产线的末端通过使其经受平均环境温度(例如，20到25℃之间)而执行。
图12显示了根据一种实施方式的校准过程的步骤ST1至ST4。在步骤ST1中，依次向振荡器OSC1应用控制值S1，并且在应用每个控制值时在振荡器OSC1的输出信号上测量计数值N1，直到该计数值等于所期望的计数值N1C。为了使振荡器OSC1达到值N1C，微控制器MC可以通过两分法根据控制值SR范围的中值(＝SR/2)选择控制值S1。在步骤ST2中，存储在步骤ST1中找到的控制值SC1。在步骤ST3中，比较控制值SC1和控制值SR范围的中值SR/2。如果值SC1大于中值SR/2，则在步骤ST5至ST14之前执行步骤ST4，否则只执行步骤ST5至ST14。在步骤ST4中，微控制器MC存储的偏差ΔS的符号取反。假定应用于振荡器OSC1，OSC2的控制值S1，S2和偏差值ΔS不同，则可选地提供步骤ST3和ST4，从而使振荡器OSC2在值Sm和SM之间具有尽可能宽广的设置范围。在步骤ST5中，向振荡器OSC2应用控制值SC1。在步骤ST6中，测量振荡器OSC2的输出信号的计数值NC2。在步骤ST7中，可选地测量控制值SC1和SC2之间的偏差ΔNC，并存储它以实施方程(15)。
步骤ST8至ST14目的在于计算斜率偏差Δp。在步骤ST8中，向振荡器OSC1和OSC2应用最小控制值。在步骤ST9中，测量由信号Sm控制的振荡器OSC1和OSC2的输出信号的相应计数值N1m，N2m。在步骤ST10中，利用测量的计数值N1m，N2m计算偏差ΔNm，并存储该偏差。在步骤ST11中，向振荡器OSC1和OSC2应用最大控制值。在步骤ST12中，测量由信号SM控制的振荡器OSC1和OSC2的输出信号的相应计数值N1M，N2M。在步骤ST13中，利用测量的计数值N1M，N2M计算偏差ΔNM。在步骤ST14中，通过应用方程(12)，利用偏差ΔNm，ΔNM，以及控制值SM和Sm之间的偏差SR计算斜率偏差Δp，并存储获得的斜率偏差。
本领域技术人员清楚，可以提供其他不同的实施方式。特别地，可以提供振荡器的一些替代实施方式。例如，替代包括n个延迟电路和仅一个反相器的环形振荡器，每个振荡器可以包括相应选择或未选择的多个反相器。此外，为了从更精细的频率间距ΔFS中获益，可以使用能够随需激活以提高振荡器频率的电源制造振荡器。
此外，本领域技术人员理解，振荡器OSC1，OSC2不一定是环形振荡器，而可以是任何频率能够通过规律的频率间距调节的任何类型的振荡器，并且频率测量电路DCT1，DCT2可以是能够除了对同步信号的两个实例之间的时钟周期进行计数之外确定振荡器频率的任何装置。寄存器REG1，REG2不一定是计算电路FCT1，FCT2的一部分，并且可以位于该电路之外。可以相对于第二控制值S2计算新的频率控制值S1’，但是为了最优的精度，优选相对于控制值S1计算控制值S1’。
此外，本领域技术人员清楚，本发明还涵盖不执行任何校准阶段的设备，在该阶段期间确定的值只是在生产线末端的测试阶段存储在设备中。
振荡器频率调节方法还可以包括比较计数值N1和第一和/或第二阈值，例如上述示例中的5910和6090，或47880和48120的比较步骤。调节方法可以只在计数值N1小于或大于阈值的情况下执行，所述阈值在它们之间限定可接受的值范围。
此外，根据以上描述，可以理解线性插值法或外推法只是作为例子被提供。当然，也可以使用非线性插值法或外推法，例如多项式插值法或外推法。
此外，6MHz和48MHz的所期望的频率值只是作为例子被提供。可以使用任何其他所期望的频率值。最后，术语“频率”F和“计数”N在方程和附图中一般可以互换。
此外，在提供的实施方式中，第二振荡器的频率可以在与确定第一振荡器的频率的时间间隔不同的时间间隔中确定，例如，同步信号SNC限定的两个连续时间间隔。

Claims (15)

1.一种调节振荡器时钟频率的方法，该方法包括以下步骤：
向第一振荡器(OSC1)应用第一控制值(S1)；
向第二振荡器(OSC2)应用与所述第一控制值不同的第二控制值(S2)；
测量所述第一振荡器和所述第二振荡器各自的频率(F1，F2；N1，N2)；
基于测量的频率、所述第一控制值和第二控制值，以及所期望的频率(FC，NC1)，通过插值法确定新的第一控制值(S1’)；以及
向所述第一振荡器应用所述新的第一控制值；
特征在于：所述方法包括基于在应用了相同的第三控制值(SK，Sm，SC1)的所述第一振荡器和所述第二振荡器之间测量的频率偏差(ΔNm，ΔNC)、所述第三控制值，以及应用于所述第二振荡器的所述控制值(S2)，通过插值法确定述第二振荡器(OSC2)的修正频率测量值(N2C)的步骤，所述修正频率测量值被用作确定所述新的第一控制值所用的所述第二振荡器的频率测量值。
2.如权利要求1所述的方法，该方法包括校准阶段，所述校准阶段包括以下步骤：
向所述两个振荡器(OSC1，OSC2)中的每一个应用所述第三控制值(Sm，SC1)；以及
测量应用了所述第三控制值的所述两个振荡器的频率之间的所述频率偏差(ΔNm，ΔNC)。
3.如权利要求1或2所述的方法，该方法包括校准阶段，所述校准阶段包括以下步骤：
向所述两个振荡器中的每一个应用最小控制值(Sm)；
测量应用了所述最小控制值的所述两个振荡器的频率之间的第一频率偏差(ΔNm)；
向所述两个振荡器中的每一个应用最大控制值(SM，SC1)；
测量应用了所述最大控制值的所述两个振荡器的频率之间的第二频率偏差(ΔNM)；
基于所述第一偏差和所述第二偏差之间的差异(SR)并基于所述最小控制值和所述最大控制值之间的差异确定所述第一振荡器和所述第二振荡器(OSC1，OSC2)的响应曲线之间的斜率偏差(Δp)，所述斜率偏差被用于通过插值法确定所述修正频率测量值(N2C)。
4.如权利要求1至3中任意一项所述的方法，其中所述修正频率测量值(N2C)是基于应用了最小控制值(Sm)的所述第一振荡器和所述第二振荡器(OSC1，OSC2)之间测量的频率偏差(ΔNm)，并且基于所述最小控制值确定的。
5.如权利要求1至3中任意一项所述的方法，其中所述第三控制值(SC1)配置为使得应用了所述第三控制值的所述第一振荡器(OSC1)的测量频率对应于所述所期望的频率(NC1)。
6.如权利要求5所述的方法，该方法包括校准阶段，所述校准阶段包括以下步骤：
确定所述第三控制值(SC1)；以及
测量应用了所述第三控制值的所述第二振荡器(OSC2)的频率(NC2)。
7.如权利要求1至6中任意一项所述的方法，其中所述两个振荡器(OSC1，OSC2)各自的频率测量包括在同步信号(SNC)期间对所述振荡器的循环次数(N1，N2)进行计数的步骤。
8.如权利要求7所述的方法，其中所述同步信号(SNC)通过通信接口(ICT)提供。
9.如权利要求8所述的方法，该方法包括在所述第一振荡器的输出端提供作为符合USB2.0标准的设备(DV)的时钟信号的信号，该信号的频率为所述第一振荡器(OSC1)的频率，所述第一振荡器的所述频率(F1)等于6MHz，误差范围为±90KHz，或者等于48MHz，误差范围为±120KHz。
10.如权利要求1至9中任意一项所述的方法，其中确定所述第一控制值(S1’)包括以下步骤：
确定所述第一振荡器和所述第二振荡器(OSC1，OSC2)的测量频率(N1，N2)之间的第一差异(ΔNr)；
确定所述所期望的频率(NC)和所述第一振荡器和所述第二振荡器(OSC1，OSC2)其中之一的测量频率(N1)之间的第二差异(ΔNx)；
用所述第一差异除以应用于所述第一振荡器和所述第二振荡器的控制值(S1，S2)的差异(ΔS)，从而获得频率间距(ΔFS)；
用所述第二差异除以所述频率间距，从而获得修正值(CR1)；以及
将所述修正值加上所述第一控制值(S1)，从而获得所述新的控制值。
11.如权利要求10所述的方法，其中设置控制值的所述差异(ΔS)，基于所述新的第一控制值(S1’)或基于所述修正值(CR1)确定新的第二控制值(S2’)，从而保持控制值的所述差异。
12.一种将振荡器的频率调节至所期望的频率的频率调节电路，该频率调节电路包括第一振荡器和第二振荡器(OSC1，OSC2)，所述第一振荡器和第二振荡器分别具有可以通过控制值(S1，S2)调节的频率(F1，F2)，所述频率调节电路配置为实施如权利要求1至11中任意一项所述的方法。
13.如权利要求12所述的电路，其中所述第一振荡器和第二振荡器(OSC1，OSC2)分别包括环形振荡器(OSC)，该环形振荡器(OSC)包括能够分别根据应用于所述振荡器的控制值(S1，S2)激活的延迟电路(DL1-DLn)。
14.一种USB2.0设备，该设备包括：
符合USB2.0标准的接收数据信号(DS)的接口电路(ICT)；以及
如权利要求12和13中任意一项所述的频率调节电路(CFC，CFC2)。
15.如权利要求14所述的设备，其中所述接口电路(ICT)向所述频率调节电路(CFC，CFC2)提供所述同步信号(SNC)。
CN201580014666.5A 2014-03-20 2015-02-17 用于调节时钟信号频率的方法和电路 Pending CN106105036A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1452351 2014-03-20
FR1452351A FR3018970B1 (fr) 2014-03-20 2014-03-20 Procede et circuit d'ajustement de la frequence d'un signal d'horloge
PCT/FR2015/050377 WO2015140431A1 (fr) 2014-03-20 2015-02-17 Procédé et circuit d'ajustement de la fréquence d'un signal d'horloge

Publications (1)

Publication Number Publication Date
CN106105036A true CN106105036A (zh) 2016-11-09

Family

ID=51610183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580014666.5A Pending CN106105036A (zh) 2014-03-20 2015-02-17 用于调节时钟信号频率的方法和电路

Country Status (5)

Country Link
US (1) US10146250B2 (zh)
EP (1) EP3120458B1 (zh)
CN (1) CN106105036A (zh)
FR (1) FR3018970B1 (zh)
WO (1) WO2015140431A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110109643B (zh) * 2019-03-14 2022-09-23 恒玄科技(上海)股份有限公司 一种无晶振的usb音频终端片上系统及同步时钟校准方法
CN111665431B (zh) * 2020-04-26 2023-07-25 江西联智集成电路有限公司 芯片内部时钟源校准方法、装置、设备及介质
US11841739B2 (en) * 2021-12-10 2023-12-12 Orolia Switzerland S.A. Modular software defined atomic clock systems and methods thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815043A (en) * 1997-02-13 1998-09-29 Apple Computer, Inc. Frequency controlled ring oscillator having by passable stages
US6204694B1 (en) * 1999-05-21 2001-03-20 Logicvision, Inc. Programmable clock signal generation circuits and methods for generating accurate, high frequency, clock signals
CN1993890A (zh) * 2004-06-24 2007-07-04 诺基亚公司 频率合成器
CN102792236A (zh) * 2010-03-10 2012-11-21 西门子公司 用于通过新的调节装置替换自动化系统中已有的调节装置的方法和为此设计的自动化系统
CN102890529A (zh) * 2011-07-21 2013-01-23 英赛瑟库尔公司 时钟频率调节方法和电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2450564B (en) * 2007-06-29 2011-03-02 Imagination Tech Ltd Clock frequency adjustment for semi-conductor devices
US7898343B1 (en) * 2007-12-21 2011-03-01 Rf Micro Devices, Inc. Frequency-locked loop calibration of a phase-locked loop gain
US7733151B1 (en) * 2008-12-08 2010-06-08 Texas Instruments Incorporated Operating clock generation system and method for audio applications
JP2010219751A (ja) * 2009-03-16 2010-09-30 Elpida Memory Inc 半導体装置
US8560875B2 (en) * 2009-09-17 2013-10-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Apparatus for clock calibrating a less precise second clock signal with a more precise first clock signal wherein the first clock signal is inactive during a sniff mode and the second clock signal is active during a sniff mode
TWI410806B (zh) * 2009-10-16 2013-10-01 Elan Microelectronics Corp A method and a circuit for correcting the frequency of the USB device, and a method of identifying whether or not the input packet is a tag packet
TWI444823B (zh) * 2011-03-31 2014-07-11 Phison Electronics Corp 參考頻率設定方法、記憶體控制器及快閃記憶體儲存裝置
DE102012215995B3 (de) * 2012-05-16 2013-08-22 Leica Microsystems Cms Gmbh Schaltung und Verfahren zur steuerbaren Verzögerung eines Eingangssignals sowie Mikroskop und Verfahren zum Steuern eines Mikroskops
CN103455085A (zh) * 2013-09-16 2013-12-18 四川和芯微电子股份有限公司 用于产生usb主机工作时钟的电路及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815043A (en) * 1997-02-13 1998-09-29 Apple Computer, Inc. Frequency controlled ring oscillator having by passable stages
US6204694B1 (en) * 1999-05-21 2001-03-20 Logicvision, Inc. Programmable clock signal generation circuits and methods for generating accurate, high frequency, clock signals
CN1993890A (zh) * 2004-06-24 2007-07-04 诺基亚公司 频率合成器
CN102792236A (zh) * 2010-03-10 2012-11-21 西门子公司 用于通过新的调节装置替换自动化系统中已有的调节装置的方法和为此设计的自动化系统
CN102890529A (zh) * 2011-07-21 2013-01-23 英赛瑟库尔公司 时钟频率调节方法和电路

Also Published As

Publication number Publication date
WO2015140431A1 (fr) 2015-09-24
US20170003708A1 (en) 2017-01-05
US10146250B2 (en) 2018-12-04
EP3120458A1 (fr) 2017-01-25
FR3018970B1 (fr) 2016-03-25
EP3120458B1 (fr) 2018-03-28
FR3018970A1 (fr) 2015-09-25

Similar Documents

Publication Publication Date Title
USRE46263E1 (en) Charge pump system that dynamically selects number of active stages
US9634567B2 (en) Sensor data acquisition system with integrated power management
US8816778B2 (en) Clock frequency adjusting method and circuit
CN106105036A (zh) 用于调节时钟信号频率的方法和电路
CN105071786B (zh) 一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器
TW201547171A (zh) 電荷泵穩定性控制技術
CN104156542B (zh) 一种基于隐式投影的有源配电系统稳定性仿真方法
CN105940610A (zh) 双相锁向回路的充电泵校正
CN102916679A (zh) 提供精准低频时钟信号的电路及其控制方法
CN108429551A (zh) 一种电子设备的控制方法及电子设备
US9958922B2 (en) Low ripple mechanism of mode change in switched capacitor voltage regulators
CN102790617B (zh) Usb主机接口的免晶振实现电路和方法
Puschini et al. Temperature-aware distributed run-time optimization on MP-SoC using game theory
CN106991076A (zh) 基于梯度法极值搜索的多峰极值搜索方法
CN105445512A (zh) 一种多路同步信号输出装置及方法
WO2016079732A1 (en) Method and system for analysis of energy savings in an electrical network
CN102017420B (zh) 使用分数式相位检测器的时钟产生
CN110112747A (zh) 基于同步测量与灵敏度估计的配电网电压控制方法及系统
CN107948108A (zh) 一种dsp装置载波同步方法及系统
CN105024383A (zh) 无功补偿中的电容投切方法
CN109799868A (zh) 一种数字频率生成器的相位差值器误差补偿方法
CN108650069A (zh) 一种序列生成方法及系统
CN116192052B (zh) 振荡器输出补偿方法、频率调整电路以及振荡器
CN202772868U (zh) Usb主机接口的免晶振实现电路
JP2021124853A (ja) 複数の属性値を持つメンバをグループ化するプログラム、装置及び方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161109