CN102842504A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102842504A
CN102842504A CN2011101646864A CN201110164686A CN102842504A CN 102842504 A CN102842504 A CN 102842504A CN 2011101646864 A CN2011101646864 A CN 2011101646864A CN 201110164686 A CN201110164686 A CN 201110164686A CN 102842504 A CN102842504 A CN 102842504A
Authority
CN
China
Prior art keywords
star
crystal
sidewall
sige
plane direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101646864A
Other languages
English (en)
Other versions
CN102842504B (zh
Inventor
刘焕新
涂火金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110164686.4A priority Critical patent/CN102842504B/zh
Priority claimed from CN201110164686.4A external-priority patent/CN102842504B/zh
Priority to US13/354,060 priority patent/US8912568B2/en
Publication of CN102842504A publication Critical patent/CN102842504A/zh
Application granted granted Critical
Publication of CN102842504B publication Critical patent/CN102842504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Abstract

本发明公开了一种半导体器件及其制造方法，旨在改善“∑”形嵌入式源区/漏区的性能。在Si衬底中通过干法蚀刻形成“U”形凹槽之后，在“U”形凹槽底部外延生长SiGe层。通过使用对Si的蚀刻速度大于对SiGe的蚀刻速度的蚀刻剂，从“U”形凹槽的侧壁，对Si衬底进行具有晶向选择性的湿法蚀刻，形成“∑”形凹槽。由于SiGe层的存在，“U”形凹槽底部的Si被保护而不被蚀刻，从而避免了在进行具有晶向选择性的湿法蚀刻时形成尖的底部。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，特别涉及一种具有“∑”形嵌入式源漏区的半导体器件及其制造方法。
背景技术
在CMOS器件中，为了增大PMOS器件沟道区的压缩应力，以增强其载流子迁移率，提出了嵌入式硅锗技术。其中使用嵌入式的硅锗来形成源区或漏区，从而对沟道区施加应力。
为了增强施加应力的效果，进一步提出了形成“∑”形凹槽以填充硅锗的技术方案。
图1示意性地示出了衬底中形成的“∑”形凹槽的截面。在该截面图中，衬底100的表面130、凹槽侧壁的上半部分140和下半部分150、以及凹槽底部180的延长线160(用虚线表示)形成“∑”形。
图1所示出的“∑”形凹槽可以通过使用具有晶向选择性的湿法蚀刻来形成。
例如，可以选择衬底100的表面的晶面方向为(001)。如图2A所示，首先，例如通过干法蚀刻，在衬底中形成“U”形凹槽210。凹槽210底部的晶面方向也是(001)，侧壁的晶面方向则可以是(110)。
然后，采用具有晶向选择性的湿法蚀刻剂，例如包含四甲基氢氧化铵(TMAH)的蚀刻剂，来通过“U”形凹槽210对衬底200进行蚀刻。在该蚀刻过程中，在<111>晶向上的蚀刻速度小于在其它晶向上的蚀刻速度。由此，“U”形凹槽210被蚀刻而成为钻石形的凹槽215，如图2B所示。图2B中以虚线示出了原来的“U”形凹槽210的位置。凹槽215的侧壁具有上半部分240和下半部分250。上半部分240和下半部分250的晶面方向基本上分别是(111)和
Figure BDA0000069380420000011
然而，由于在<100>晶向和<110>晶向上的蚀刻速度比在<111>晶向上的蚀刻速度大，所以凹槽215底部很容易被过度蚀刻，从而使得凹槽215两侧侧壁的下半部分250相交。于是，该各向异性蚀刻的结果往往导致凹槽215的底部是尖的，而不是平的。
而如果凹槽215的底部是尖的，那么当在凹槽215中外延生长SiGe时，不能得到高质量的SiGe。
发明内容
本发明的一个目的是提供一种制造半导体器件的方法，其能防止在形成“∑”形凹槽时形成尖的底部。
根据本发明的第一方面，提供了一种制造半导体器件的方法，包括：在Si衬底中形成“U”形凹槽；通过外延生长在“U”形凹槽的底部形成SiGe层；使用对Si的蚀刻速度大于对SiGe的蚀刻速度的蚀刻剂，从“U”形凹槽的侧壁，对Si衬底进行具有晶向选择性的湿法蚀刻，从而形成“∑”形凹槽。
优选地，该方法还包括：在“∑”形凹槽中外延生长SiGe，以填充“∑”形凹槽。
优选地，“∑”形凹槽中填充的SiGe用于形成PMOS器件的源区或漏区。
优选地，“U”形凹槽可以是使用干法蚀刻工艺形成的。
优选地，“U”形凹槽的深度可以在300埃至550埃之间。
优选地，衬底表面和“U”形凹槽侧壁的晶面方向基本上分别是{100}晶面族和{110}晶面族中基本上相互垂直的两个晶面之一。在上述具有晶向选择性的湿法蚀刻中，在<111>晶向上的蚀刻速度小于在其它晶向上的蚀刻速度。
优选地，衬底表面的晶面方向是(001)，“U”形凹槽的侧壁的晶面方向是(110)。
优选地，蚀刻剂可以包含四甲基氢氧化铵(TMAH)。
可选地，在通过外延生长在“U”形凹槽的底部形成SiGe层的步骤中，还在“U”形凹槽的侧壁上形成侧壁SiGe薄膜，侧壁SiGe薄膜的厚度小于“U”形凹槽底部的SiGe层的厚度，该方法还包括：在对Si衬底进行湿法蚀刻之前，蚀刻去除侧壁SiGe薄膜，而保留“U”形凹槽底部的SiGe层的至少一部分覆盖“U”形凹槽底部的Si。
在通过外延生长在“U”形凹槽的底部形成SiGe层的步骤中，优选地，工艺温度为500℃至800℃，压力为5托至50托。优选地，所使用的工艺气体包含：
SiH4或者SiH2Cl2；
GeH4；
HCl；
B2H6或者BH3；以及
H2，
其中H2的气体流速为0.1sim至50sim，上述其它气体的气体流速为1sccm至1000sccm。
优选地，SiGe层的厚度可以为10埃至300埃。
根据本发明的第二方面，提供了一种用于一种半导体器件，包括：硅衬底，硅衬底中形成有凹陷；以及填充凹陷的硅锗材料，用于形成PMOS器件的源区或漏区，其中凹陷具有第一部分和第二部分，衬底表面和第一部分的侧壁的晶面方向基本上分别是{100}晶面族和{110}晶面族中基本上相互垂直的两个晶面之一，并且第二部分位于第一部分之上，第二部分的侧壁分为上半部分和下半部分，上半部分和下半部分的晶面方向基本上分别是(111)和
Figure BDA0000069380420000031
优选地，衬底表面的晶面方向基本上是(001)，第一部分的侧壁的晶面方向基本上是(110)。
优选地，第一部分的高度可以为10埃至300埃。
本发明的一个优点在于，在湿法蚀刻工艺中保护了凹槽底部的硅不被蚀刻，从而防止了在形成“∑”形凹槽时形成尖的底部。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示意性地示出“∑”形凹槽的截面图。
图2A和2B是示意性地示出现有技术中形成“∑”形凹槽的工艺各个阶段的截面图。
图3A至图3D是示意性地示出根据本发明的半导体器件制造方法的各个阶段的截面图。
图4是根据本发明的制造半导体器件的方法的工艺流程图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
如本领域所公知，{100}晶面族包括(100)晶面、(010)晶面、(001)晶面，{110}晶面族包括(110)晶面、(101)晶面、(011)晶面、晶面、
Figure BDA0000069380420000052
晶面、
Figure BDA0000069380420000053
晶面，{111}晶面族则包括(111)晶面、
Figure BDA0000069380420000054
晶面、
Figure BDA0000069380420000055
晶面、
Figure BDA0000069380420000056
晶面。
如本领域所公知，<100>晶向族包括[100]晶向、[010]晶向、[001]晶向，<110>晶向族包括[110]晶向、[101]晶向、[011]晶向、
Figure BDA0000069380420000057
晶向、晶向、
Figure BDA0000069380420000059
晶向，<111>晶向族则包括[111]晶向、
Figure BDA00000693804200000510
晶向、
Figure BDA00000693804200000511
晶向、晶向。为便于描述，本申请文件中，将“晶向族”简称为“晶向”。例如，“<111>晶向”意指“<111>晶向族”。
下面参考图3A至3D所示出的各个阶段的截面图以及图4所示出的工艺流程图，描述根据本发明的制造半导体器件的方法。
半导体器件中往往既有NMOS器件，也有PMOS器件。在CMOS器件中尤其如此。
而使用嵌入式硅锗形成的源区或漏区往往用于PMOS器件。因此，在执行下面描述的各个步骤之前，可以用掩模遮蔽要形成NMOS器件的部分，而暴露要形成PMOS器件的部分，从而只在要形成PMOS器件的部分中形成凹槽，并填充嵌入式硅锗。
首先，在步骤S410，在衬底300中形成“U”形凹槽310，如图3A所示。衬底300的材料例如可以是硅(Si)。
例如，可以通过公知的干法蚀刻工艺来形成“U”形凹槽310。
可以以衬底300上形成的栅极及栅极侧壁间隔件(均未示出)作为掩模来对衬底300进行蚀刻以形成“U”形凹槽310。
“U”形凹槽310的深度可以根据所期望的源区/漏区的深度来确定，例如可以在300埃至550埃之间。
“U”形凹槽底部可以基本上平行于衬底表面。“U”形凹槽侧壁可以基本上垂直于衬底表面。
衬底表面和“U”形凹槽侧壁的晶面方向例如可以基本上分别是{100}晶面族和{110}晶面族中的任意晶面。
例如，当衬底表面的晶面方向为(001)时，“U”形凹槽侧壁的晶面方向可以是(110)、(100)或(010)。
而当衬底表面的晶面方向为(110)时，“U”形凹槽侧壁的晶面方向可以是
Figure BDA0000069380420000062
或(001)。
考虑到目前常用的晶片表面的晶面方向为(001)，比较方便的是，衬底表面的晶面方向为(001)。
当沟道取向被选择为<110>晶向以获得更大的载流子迁移率时，“U”形凹槽的侧壁的晶面方向例如可以基本上是(110)或
Figure BDA0000069380420000063
在本申请文件中，在衬底表面的晶面方向选择为(001)的情况下，当提到“(11x)晶面”时，意欲涵盖(11x)晶面和
Figure BDA0000069380420000064
晶面，其中，“x”表示“0”、“1”或
Figure BDA0000069380420000065
接下来，在步骤S420，通过外延生长在“U”形凹槽310的底部形成硅锗(SiGe)层320。
标准的SiGe外延生长工艺是自下向上的工艺，主要从底部向上生长，而从侧壁生长的速度相对较慢。因此，相对于底部生长的SiGe的厚度，侧壁生长的SiGe(如果有的话)的厚度很小。
通过选择外延生长的工艺气体和工艺条件，可以使得在侧壁上的生长速度更加显著地小于从底部向上的生长速度。
例如，工艺气体可以包含：
SiH4或者SiH2C12；
GeH4；
HCl；
B2H6或者BH3；以及
H2，
其中H2的气体流速可以为0.1slm至50slm，上述其它气体的气体流速可以为1sccm至1000sccm。
工艺温度可以为500℃至800℃，压力可以为5托至50托。
所形成的SiGe层320的厚度例如可以是10埃至300埃。
如上所述，在“U”形凹槽侧壁上可能也会形成较薄的侧壁SiGe薄膜(图中未示出)，该侧壁SiGe薄膜的厚度小于底部的SiGe层的厚度。在一次实验中，当在底部外延生长约14.3nm的SiGe时，在侧壁上只生长了1nm至2nm的SiGe。
可以在下面描述的湿法蚀刻工艺之前，首先采用专门的蚀刻步骤去除侧壁SiGe薄膜。也可以通过下面描述的湿法蚀刻工艺，在蚀刻Si衬底之前，先去除该侧壁SiGe薄膜。
在蚀刻去除侧壁SiGe薄膜的同时，虽然底部的SiGe层也会损失一小部分，但是由于其厚度更大，所以总能留下至少一部分以继续覆盖“U”形凹槽底部的Si。
然后，在步骤S430中，从“U”形凹槽310的侧壁，对Si衬底300进行具有晶向选择性的湿法蚀刻。
具有晶向选择性的湿法蚀刻为本领域所公知。例如，在<111>晶向上的蚀刻速度可以小于在其它晶向上的蚀刻速度。
由此，该湿法蚀刻将停止在(111)晶面和
Figure BDA0000069380420000071
晶面上，从而形成“∑”形凹槽315，如图3C所示。在图3C所示的截面图中，衬底300的表面330、凹槽侧壁的上半部分340和下半部分350、以及SiGe层上表面的延长线360(用虚线表示)形成“∑”形。
同时，这里使用的蚀刻剂对Si的蚀刻速度大于对SiGe的蚀刻速度。本领域技术人员应该明白，有多种蚀刻剂可以选择。
作为示例，可以使用四甲基氢氧化铵(TMAH)。TMAH对SiGe的蚀刻速度比对Si的蚀刻速度小很多。下表示出了对使用TMAH对SiGe进行蚀刻的实验数据。其中，VDHF是稀释的氢氟酸(HF∶H2O＝1∶300～1∶500)。
Figure BDA0000069380420000072
在先后两次使用TMAH蚀刻各30秒之后，共一分钟时间总计蚀刻去除了56.33埃的SiGe。而TMAH对Si的蚀刻速度大致为500埃/分钟。
因此，“U”形凹槽底部的SiGe层320可以在此湿法蚀刻过程中用作阻挡层，以防止其所覆盖的Si被蚀刻。而未被SiGe层覆盖的侧壁则被蚀刻而形成为“∑”形。
至此，已经形成了具有基本上平坦的底表面的“∑”形凹槽315。由于SiGe层320的存在，防止了“U”形凹槽310底部的Si被蚀刻，从而克服了现有技术中形成尖的底部的技术问题。
然后，可以在步骤S440中，在“∑”形凹槽315中外延生长SiGe370，以填充“∑”形凹槽315，如图3D所示。在此步骤中，SiGe层320可以用作籽层。
“∑”形凹槽315中所填充的SiGe用来形成PMOS器件的源区或漏区。
图3D示意性地示出了根据本发明的方法制造的半导体器件所具有的“∑”形嵌入式SiGe源/漏区结构。
如图3D所示，根据本发明的半导体器件的硅衬底中形成有凹陷。凹陷中填充有硅锗材料。所填充的硅锗材料用于形成PMOS器件的源区或漏区。
凹陷具有第一部分(对应于第一次外延生长的SiGe层320)和第二部分(对应于第二次外延生长的SiGe 370)。
衬底300的表面和第一部分320的侧壁的晶面方向基本上分别是{100}晶面族和{110}晶面族中基本上相互垂直的两个晶面之一。
如上所述，比较方便的是，衬底300的表面的晶面方向基本上为(001)。当沟道方向选择为<110>晶向时，第一部分320的侧壁的晶面方向可以基本上是(110)。
第二部分370位于第一部分320之上。
第二部分370的侧壁分为上半部分340和下半部分350，上半部分340和下半部分350的晶面方向基本上分别是(111)和
Figure BDA0000069380420000081
第一部分320的高度可以为10埃至300埃。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (15)

1.一种制造半导体器件的方法，包括：
在Si衬底中形成“U”形凹槽；
通过外延生长在所述“U”形凹槽的底部形成SiGe层；
使用对Si的蚀刻速度大于对SiGe的蚀刻速度的蚀刻剂，从所述“U”形凹槽的侧壁，对所述Si衬底进行具有晶向选择性的湿法蚀刻，从而形成“∑”形凹槽。
2.如权利要求1所述的方法，还包括：
在所述“∑”形凹槽中外延生长SiGe，以填充所述“∑”形凹槽。
3.如权利要求2所述的方法，其中所述“∑”形凹槽中填充的SiGe用于形成PMOS器件的源区或漏区。
4.如权利要求1所述的方法，其中所述“U”形凹槽是使用干法蚀刻工艺形成的。
5.如权利要求1所述的方法，其中所述“U”形凹槽的深度在300埃至550埃之间。
6.如权利要求1所述的方法，其中所述衬底表面和所述“U”形凹槽侧壁的晶面方向基本上分别是{100}晶面族和{110}晶面族中基本上相互垂直的两个晶面之一，在所述具有晶向选择性的湿法蚀刻中，在<111>晶向上的蚀刻速度小于在其它晶向上的蚀刻速度。
7.如权利要求6所述的方法，其中所述衬底表面的晶面方向是(001)，所述“U”形凹槽的侧壁的晶面方向是(110)。
8.如权利要求6所述的方法，其中所述蚀刻剂包含四甲基氢氧化铵(TMAH)。
9.如权利要求1所述的方法，其中在通过外延生长在所述“U”形凹槽的底部形成SiGe层的步骤中，还在所述“U”形凹槽的侧壁上形成侧壁SiGe薄膜，所述侧壁SiGe薄膜的厚度小于所述“U”形凹槽底部的SiGe层的厚度，该方法还包括：
在对所述Si衬底进行所述湿法蚀刻之前，蚀刻去除所述侧壁SiGe薄膜，而保留所述“U”形凹槽底部的所述SiGe层的至少一部分覆盖所述“U”形凹槽底部的Si。
10.如权利要求9所述的方法，其中在所述通过外延生长在所述“U”形凹槽的底部形成SiGe层的步骤中，工艺温度为500℃至800℃，压力为5托至50托。
11.如权利要求9所述的方法，其中在所述通过外延生长在所述“U”形凹槽的底部形成SiGe层的步骤中，所使用的工艺气体包含：
SiH4或者SiH2Cl2；
GeH4；
HCl；
B2H6或者BH3；以及
H2，
其中H2的气体流速为0.1slm至50slm，上述其它气体的气体流速为1sccm至1000sccm。
12.如权利要求1所述的方法，其中所述SiGe层的厚度为10埃至300埃。
13.一种半导体器件，包括：
硅衬底，所述硅衬底中形成有凹陷；以及
填充所述凹陷的硅锗材料，用于形成PMOS器件的源区或漏区，
其中所述凹陷具有第一部分和第二部分，
所述衬底表面和所述第一部分的侧壁的晶面方向基本上分别是{100}晶面族和{110}晶面族中基本上相互垂直的两个晶面之一，并且
所述第二部分位于所述第一部分之上，所述第二部分的侧壁分为上半部分和下半部分，所述上半部分和下半部分的晶面方向基本上分别是(111)和
Figure FDA0000069380410000031
14.如权利要求13所述的方法，其中所述衬底表面的晶面方向基本上是(001)，所述第一部分的侧壁的晶面方向基本上是(110)。
15.如权利要求13所述的方法，其中所述第一部分的高度为10埃至300埃。
CN201110164686.4A 2011-06-20 2011-06-20 半导体器件及其制造方法 Active CN102842504B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110164686.4A CN102842504B (zh) 2011-06-20 半导体器件及其制造方法
US13/354,060 US8912568B2 (en) 2011-06-20 2012-01-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110164686.4A CN102842504B (zh) 2011-06-20 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102842504A true CN102842504A (zh) 2012-12-26
CN102842504B CN102842504B (zh) 2016-11-30

Family

ID=

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346086A (zh) * 2013-05-31 2013-10-09 上海华力微电子有限公司 嵌入式锗硅结构的制造方法
CN104851884A (zh) * 2015-04-14 2015-08-19 上海华力微电子有限公司 用于锗硅填充材料的成形腔
CN104867966A (zh) * 2015-04-14 2015-08-26 上海华力微电子有限公司 用于锗硅填充材料的成形腔
CN104900530A (zh) * 2015-04-29 2015-09-09 上海华力微电子有限公司 一种嵌入式锗硅结构的制作方法
CN105304567A (zh) * 2014-07-31 2016-02-03 上海华力微电子有限公司 用于形成嵌入式锗硅的方法
CN105321882A (zh) * 2014-07-31 2016-02-10 上海华力微电子有限公司 用于制作嵌入式锗硅的方法
CN105321881A (zh) * 2014-07-31 2016-02-10 上海华力微电子有限公司 一种用于形成嵌入式锗硅的方法
CN105321870A (zh) * 2014-07-31 2016-02-10 上海华力微电子有限公司 一种用于制作嵌入式锗硅的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739544A (en) * 1993-05-26 1998-04-14 Matsushita Electric Industrial Co., Ltd. Quantization functional device utilizing a resonance tunneling effect and method for producing the same
US20090302348A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Stress enhanced transistor devices and methods of making
US20110104875A1 (en) * 2009-10-30 2011-05-05 Wojtczak William A Selective silicon etch process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739544A (en) * 1993-05-26 1998-04-14 Matsushita Electric Industrial Co., Ltd. Quantization functional device utilizing a resonance tunneling effect and method for producing the same
US20090302348A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Stress enhanced transistor devices and methods of making
US20110104875A1 (en) * 2009-10-30 2011-05-05 Wojtczak William A Selective silicon etch process

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346086A (zh) * 2013-05-31 2013-10-09 上海华力微电子有限公司 嵌入式锗硅结构的制造方法
CN103346086B (zh) * 2013-05-31 2016-08-10 上海华力微电子有限公司 嵌入式锗硅结构的制造方法
CN105304567A (zh) * 2014-07-31 2016-02-03 上海华力微电子有限公司 用于形成嵌入式锗硅的方法
CN105321882A (zh) * 2014-07-31 2016-02-10 上海华力微电子有限公司 用于制作嵌入式锗硅的方法
CN105321881A (zh) * 2014-07-31 2016-02-10 上海华力微电子有限公司 一种用于形成嵌入式锗硅的方法
CN105321870A (zh) * 2014-07-31 2016-02-10 上海华力微电子有限公司 一种用于制作嵌入式锗硅的方法
CN105321882B (zh) * 2014-07-31 2018-05-11 上海华力微电子有限公司 用于制作嵌入式锗硅的方法
CN104851884A (zh) * 2015-04-14 2015-08-19 上海华力微电子有限公司 用于锗硅填充材料的成形腔
CN104867966A (zh) * 2015-04-14 2015-08-26 上海华力微电子有限公司 用于锗硅填充材料的成形腔
CN104900530A (zh) * 2015-04-29 2015-09-09 上海华力微电子有限公司 一种嵌入式锗硅结构的制作方法
CN104900530B (zh) * 2015-04-29 2018-08-28 上海华力微电子有限公司 一种嵌入式锗硅结构的制作方法

Also Published As

Publication number Publication date
US8912568B2 (en) 2014-12-16
US20120319168A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
US8912568B2 (en) Semiconductor device and manufacturing method thereof
US10515856B2 (en) Method of making a FinFET, and FinFET formed by the method
US9123744B1 (en) Semiconductor device and method for fabricating the same
CN102194755B (zh) 鳍式场效晶体管及其制造方法
KR101394852B1 (ko) ＦｉｎＦＥＴ를 위한 소스/드레인 프로파일
CN103094089B (zh) 鳍式场效应晶体管栅极氧化物
CN100539188C (zh) 半导体器件及其形成方法
US9219133B2 (en) Method of making a semiconductor device using spacers for source/drain confinement
US20130316513A1 (en) Fin isolation for multigate transistors
JP2006186240A5 (zh)
US9406790B2 (en) Suspended ring-shaped nanowire structure
US9093275B2 (en) Multi-height multi-composition semiconductor fins
US9165767B2 (en) Semiconductor structure with increased space and volume between shaped epitaxial structures
CN105448991A (zh) 晶体管及其形成方法
KR101705414B1 (ko) 반도체 구조물 및 그 제조 방법
CN103854989A (zh) 具有相同鳍型场效晶体管栅极高度的结构及其形成方法
US9419074B2 (en) Non-planar semiconductor device with aspect ratio trapping
CN109427591A (zh) 半导体器件及其形成方法
US10134896B2 (en) Cyclic deposition etch chemical vapor deposition epitaxy to reduce EPI abnormality
CN103137445B (zh) 形成Finfet掺杂鳍状物的方法
CN106952909B (zh) 半导体结构及其形成方法
CN102931084A (zh) 半导体器件的制造方法
CN102931082B (zh) 半导体器件及其制造方法
CN102842504B (zh) 半导体器件及其制造方法
CN104752352A (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant