CN102819996A - 像素电路、显示装置、电子装置和像素电路驱动方法 - Google Patents

像素电路、显示装置、电子装置和像素电路驱动方法 Download PDF

Info

Publication number
CN102819996A
CN102819996A CN2012101792738A CN201210179273A CN102819996A CN 102819996 A CN102819996 A CN 102819996A CN 2012101792738 A CN2012101792738 A CN 2012101792738A CN 201210179273 A CN201210179273 A CN 201210179273A CN 102819996 A CN102819996 A CN 102819996A
Authority
CN
China
Prior art keywords
transistor
image element
write
signal
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101792738A
Other languages
English (en)
Other versions
CN102819996B (zh
Inventor
三并彻雄
内野胜秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102819996A publication Critical patent/CN102819996A/zh
Application granted granted Critical
Publication of CN102819996B publication Critical patent/CN102819996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明公开一种像素电路，包括：发光元件；存储电容器；写晶体管，用于将对应于视频信号的驱动电压写到所述存储电容器；以及驱动晶体管，用于基于写到所述存储电容器的驱动电压，驱动所述发光元件，其中能够以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。

Description

像素电路、显示装置、电子装置和像素电路驱动方法
技术领域
在本说明书中公开的技术涉及像素电路、显示装置、电子装置和像素电路驱动方法。
背景技术
现在，具有像素电路（也称为像素）的显示装置以及包括显示装置的电子装置被广泛使用，该像素电路包括显示元件（也称为电光元件）。存在使用电光元件作为像素的显示元件的显示装置，该电光元件的亮度根据施加到电光元件的电压或者通过电光元件的电流而改变。例如，液晶显示元件是根据施加到电光元件上的电压而改变亮度的电光元件的典型例子，并且有机电致发光（此后描述为有机EL）元件（有机发光二极管（OLED））是根据通过电光元件的电流而改变亮度的电光元件的典型例子。使用后面的有机EL元件的有机EL显示装置是使用自发光电光元件作为像素的显示元件的所谓发射显示装置。
使用显示元件的显示装置可采用简单（无源）的矩阵系统以及有源的矩阵系统作为显示装置的驱动系统。然而，当具有简单结构时，简单矩阵型的显示装置例如在实现较大且高清晰度显示装置上存在困难。
因此，有源矩阵系统最近已经被积极的开发（参见例如日本专利No.4240059以及日本专利No.4240068），有源矩阵系统通过使用类似设置在像素中的有源元件控制施加到像素中的显示元件的像素信号，该有源元件是例如晶体管，诸如绝缘栅场效应晶体管（典型的为薄膜晶体管（TFT））等作为开关晶体管。
发明内容
然而，已发现当使用具有背栅效应（back gate effect）的场效应晶体管用于信号写、并且视频信号具有高电平（即，要获得高亮度）时，“亮度不足现象”发生，其中实际上可能不能获得对应于视频信号的输入电平的亮度。
因此期望提供使得能够更可靠地获得将对应于视频信号的输入电平的亮度的技术。
根据本公开的第一实施例的像素电路，包括：发光元件；存储电容器；写晶体管，用于将对应于视频信号的驱动电压写到所述存储电容器；以及驱动晶体管，用于基于写到所述存储电容器的驱动电压，驱动所述发光元件，其中能够以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
根本本公开的第二实施例的显示装置包括：多个像素电路，所述像素电路包括发光元件、存储电容器、将对应于视频信号的驱动电压写到所述存储电容器的写晶体管、以及用于基于写到所述存储电容器的驱动电压驱动所述发光元件的驱动晶体管，所述像素电路被布置；以及特性控制部分，其构造为以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
根据本公开的第三实施例的显示装置包括：多个像素电路；多个信号线；以及多个扫描线，其中所述像素电路包括发光元件、存储电容器、写晶体管以及驱动晶体管，根据来自扫描线的控制信号将所述写晶体管设置在导通状态中，并且所述写晶体管将来自信号线的视频信号施加到所述存储电容器；所述存储电容器保持对应于所施加的视频信号的驱动电压；基于所述驱动电压，驱动所述驱动晶体管，以便馈送通过所述发光元件的电流，所述写晶体管包括背栅端子和栅端子，以及在所述背栅端子和所述栅端子之间连接电容元件和电阻元件。
根据本公开的第四实施例的电子装置包括：多个像素电路，所述像素电路包括发光元件、存储电容器、用于将对应于视频信号的驱动电压写到所述存储电容器的写晶体管、以及用于基于写到所述存储电容器的驱动电压驱动所述发光元件的驱动晶体管，所述像素电路被布置；信号产生部分，用于产生施加到所述写晶体管的视频信号；以及特性控制部分，构造为以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
根据本公开的第五实施例的像素电路驱动方法是一种驱动像素电路的方法，所述像素电路包括用于将对应于视频信号的驱动电压写到存储电容器的写晶体管以及用于驱动显示部分的驱动晶体管，所述驱动方法包括：以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
简而言之，本说明书中公开的技术控制写晶体管的特性，并且因此能够调整写晶体管的写能力。即使当所施加的视频信号的电平相同时，写到存储电容器的信号的电平也可通过控制写晶体管的特性来调整。结果，写能力可被调整，以便获得对应于视频信号的实际输入电平的亮度。继而，本技术可用于在高视频信号电平的情况下抑制“亮度不足现象”。
根据第一实施例的像素电路、第二实施例的显示装置、第三实施例的电子装置以及第四实施例的像素电路驱动方法，控制写晶体管的特性，从而即使当具有背栅效应的场效应晶体管用于信号写入时，也可更可靠地获得对应于输入视频信号电平的亮度。
附图说明
图1是示意地示出有源矩阵型显示装置的构造的例子的框图；
图2是示意地示出能够显示彩色图像的有源矩阵型显示装置的构造的例子的框图；
图3A和3B是帮助解释发光元件（等效是像素电路）的图；
图4是示出根据第一比较例的像素电路的一个形式的图；
图5是示出包括根据第一比较例的像素电路的显示装置的一般概要的图；
图6是示出根据第二比较例的像素电路的一个形式的图；
图7是示出包括根据第二比较例的像素电路的显示装置的一般概要的图；
图8是示出根据第一实施例的像素电路的一个形式的图；
图9是示出包括根据第一实施例的像素电路的显示装置的一般概要的图；
图10是帮助解释驱动根据比较例的像素电路的方法的时序图；
图11是帮助解释针对背栅效应导致的亮度不足现象的措施的原理的图，以及帮助解释晶体管特性对基底电势的依赖性的图；
图12是帮助解释驱动根据第一实施例的像素电路的方法的时序图，其中注意力指向晶体管特性控制电压；
图13是示出根据第二实施例的像素电路的一个形式的图；
图14是示出包括根据第二实施例的像素电路的显示装置的一般概要的图；
图15是帮助解释驱动根据第二实施例的像素电路的方法的时序图，其中注意力指向晶体管特性控制电压；
图16是示出根据第三实施例的像素电路的一个形式的图；
图17是示出包括根据第三实施例的像素电路的显示装置的一般概要的图；
图18是帮助解释驱动根据第三实施例的像素电路的方法的时序图，其中注意力指向晶体管特性控制电压；
图19是示出根据第四实施例的像素电路的一般概要的图；
图20是示出包括根据第四实施例的像素电路的显示装置的一般概要的图；
图21是帮助解释驱动根据第四实施例的像素电路的方法的时序图，其中注意力指向晶体管特性控制电压；
图22A到22E是帮助解释第五实施例（电子装置）的图；
具体实施方式
后面将参照附图详细描述在本说明书中公开的技术的优选实施例。当通过形式区分每个功能元件时，每个功能元件将用字母字符、“n”（n是数字）、或者其组合作为附到每个功能元件的标记来描述。当不特别区分地描述每个功能元件时，将省略标记。对于附图也一样。
将按以下次序进行说明。
1．概要
2．显示装置的概要
3．发光元件
4．驱动方法：基础
5．申请的具体例子：说明由背栅效应导致的亮度缺乏现象
第一实施例：基础（控制写晶体管的背栅）
第二实施例：通过电容元件将写脉冲耦合到背栅
第三实施例：通过电容元件将视频信号耦合到背栅
第四实施例：通过缓冲器将写脉冲耦合到背栅
第五实施例：申请的电子装置的例子
<概要>
以下将首先描述基本点。
在本实施例的构造中，像素电路、显示装置或者电子装置包括：显示部分；存储电容器；用于将对应于视频信号的驱动电压写入存储电容器的写晶体管；以及驱动晶体管，用于基于写入存储电容器的驱动电压驱动显示部分。在像素电路、显示装置、电子装置以及驱动像素电路（或者显示装置）的方法中，以与将对应于视频信号的驱动电压写到存储电容器的处理操作关联的方式，控制写晶体管的特性。通过以与信号写入操作关联的方式控制写晶体管的特性来调整写晶体管的写能力。因此，甚至当所施加的视频信号的电平相同时，写入存储电容器的信号的电平也可被调整。由于可调整写能力以获得对应于所施加的视频信号的电平的亮度，所以甚至当具有背栅效应的场效应晶体管被用于信号写入时，也可更可靠地获得对应于所施加的视频信号的电平的亮度。
优选地，像素电路包括特性控制部分，用于以与将对应于视频信号的驱动电压写到存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
为了实现“以与将对应于视频信号的驱动电压写到存储电容器的处理操作关联的方式，控制写晶体管的特性”，具体地，在将对应于视频信号的驱动电压写入存储电容器的处理的时段中增加写晶体管的写能力就足够。
更具体的，优选与将对应于视频信号的驱动电压写入存储电容器的处理的开始同时增加写晶体管的写能力。即，特别地，当写晶体管的写能力在开始信号写入的时刻增加时，获得很好的效果。不需要在信号写入处理的整个时段中增加写晶体管的写能力。
根据晶体管特性的一个方面，优选与将对应于视频信号的驱动电压写入存储电容器的处理的开始同时降低写晶体管的阈值电压。即，特别地，当写晶体管的阈值电压在信号写入的开始时刻降低时，获得很好的效果。当阈值电压下降时，写晶体管的写能力可被增加。不需要在信号写入处理的整个时段中降低写晶体管的阈值电压。
优选地，使用具有能够控制阈值电压的特性控制端子的晶体管作为写晶体管。在这种情况中，控制阈值电压的控制信号被施加到特性控制端子。
例如，背栅型薄膜晶体管或者MOSFET（金属氧化膜场效应晶体管）合适用作具有能够控制阈值电压的特性控制端子的晶体管。特别优选使用MOSFET。
当具有能够控制阈值电压的特性控制端子的晶体管被用作写晶体管时，可采用如下构造作为第一例子，其中，在写晶体管的特性控制端子和控制电极端子之间安置电容元件，写晶体管的控制电极端子被提供用于控制写晶体管的导通/非导通的控制信号。
当具有能够控制阈值电压的特性控制端子的晶体管被用作写晶体管时，可采用如下构造作为第二例子，其中，在特性控制端子和用于传输视频信号的视频信号线之间安置电容元件。
第一例子或者第二例子优选包括时间常数调整部分，用于通过电容元件调整施加到特性控制端子的信号的时间常数。时间常数调整部分可具有连接到特性控制端子的电阻元件。即，可在用于通过电容元件将信号提供到特性控制端子的线路（wiring）路径上设置电阻元件。当特性控制端子的线路电阻具有较小的电阻值、且通过电容元件的耦合具有较小的效果时，适合应用时间常数调整部分。具体地，当由电容元件限定的时间常数以及特性控制端子的线路电阻较小，并且耦合电压的施加时间较短时，在信号写入的开始时刻增加写晶体管的写能力的效果可能不足。在这样的情况中，用于在信号写入的开始时刻的增加写晶体管的写能力的时段可通过时间常数调整部分增加时间常数来延长。然而，在这个情况中，在时间常数调整部分和特性控制端子的线路电阻之间形成分压器电路。因此，考虑到施加到写晶体管的特性控制端子的特性控制信号的电平的下降，优选设置形成时间常数调整部分的部件（例如电阻元件）的常数（constant）。
当具有能够控制阈值电压的特性控制端子的晶体管用作写晶体管时，可采用如下构造作为第三例子，其中，对应于用于控制写晶体管的导通/非导通的控制信号的脉冲信号被施加到特性控制端子。虽然第三例子和第一例子类似，但第三例子与第一粒子的不同之处具体在于对应于用于控制写晶体管的导通/非导通的控制信号的脉冲信号通过缓冲器而被施加到写晶体管的特性控制端子。
在第三情况中，该构造优选包括脉冲宽度调整部分和用于调整施加到特性控制端子的信号的振幅的振幅调整部分中的至少一个，该脉冲宽度调整部分用于调整控制写晶体管的导通/非导通的控制信号的脉冲宽度并将信号施加到特性控制端子，该脉冲宽度将写晶体管设置在导通状态中（p17）。获得与第一例子和第二例子相似的目的，其优选具有时间常数调整部分。微分电路（differentiating circuit）可用作脉冲宽度调整部分，并且电阻分压电路（resistance dividing circuit）可用作振幅调整部分。电阻分压电路可采用如下构造：一个电阻元件的一个端子连接到写晶体管的特性控制端子，并且该特性控制端子的线路电阻被用作另一电阻元件。
装置构造可包括一个像素电路（显示部分），或者可包括像素部分，在该像素部分中以线或者二维矩阵的形式布置显示部分。在包括像素部分的构造中，特性控制部分优选控制每个显示部分中的写晶体管的特性。在包括像素部分的、以二维矩阵形式布置显示部分的构造中，特性控制部分可通过扫描处理控制每个显示元件中的写晶体管的特性。附带地，当在每个显示元件中执行控制时，写晶体管的阱（well）优选彼此独立地分离。当逐线（on aline-sequential basis）执行发光控制时，在每行（或者每列）中分离阱势（wellpotential）（晶体管特性控制信号）就足够，并且至少在每行（或者每列）中分离写晶体管的阱就足够，不过不排除分离每个显示元件中的写晶体管的阱。
包括自发光型发光部分（例如有机电致发光发光部分、无机电致发光发光部分、LED发光部分以及半导体激光发光部分）的发光元件（显示元件）可用作显示部分。显示部分特别优选包括有机电致发光发光部分。
<显示装置的概要>
在以下描述中，电路构造部件的电阻值、电容值（电容）等可用附加到部件的相同参考标号标识，以便简化相应的理解。
[基础]
首先介绍包括发光元件的显示装置的概要。
在电路构造的以下描述中，“电连接”将被简单描述为“连接”。该“电连接”不仅包括直接连接，还包括通过另外的晶体管（其典型的例子是开关晶体管）或者另外的电元件（其不限于有源元件且还可为无源元件）连接。
显示装置包括多个像素电路（其还可简称为像素）。每个像素电路具有包括发光部分的显示元件（电光元件）和用于驱动发光部分的驱动电路。例如，包括自发光型发光部分（诸如有机电致发光发光部分、无机电致发光发光部分、LED发光部分以及半导体激光发光部分）的发光元件可用作显示部分。附带地，恒电流驱动型系统被用作驱动显示元件的发光部分的系统。然而，原则上该系统不限于恒电流驱动型，还可为恒压驱动型。
在以下要介绍的例子中，有机电致发光发光部分被包括为发光元件。更具体的，发光元件为有机电致发光元件（有机EL元件），其具有由层叠（laminate）驱动电路和连接到驱动电路的有机电致发光发光部分（发光部分ELP）形成的结构。
驱动发光部分ELP的驱动电路包括多种电路。而且，像素电路可包括5Tr/1C型、4Tr/1C型、3Tr/1C型、2Tr/1C型等驱动电路。在“αTr/1C型”中α表示晶体管的数目。“1C”表示电容部分包括一个存储电容器CCS（电容器）。每个形成驱动电路的晶体管优选为n-沟道型晶体管，但是不限于此。在一些情况中，一部分晶体管可为p-沟道型。附带的，晶体管可形成在半导体基底等上。形成驱动电路的晶体管的结构不特别限定，可使用由MOS型FET（一般的薄膜晶体管（TFT））代表的绝缘栅场效应晶体管。另外，形成驱动电路的晶体管可为增强型或者耗尽型中的任一种，或者可为单栅型或者双栅型中的任一种。
在任一构造中，显示装置基本包括发光部分ELP、驱动晶体管TRD、写晶体管TRW（也称为采样（sampling）晶体管）、至少包括写扫描部分的垂直扫描部分、具有信号输出部分的功能的水平驱动部分以及存储电容器CCS，如在2Tr/1C型的情况中作为最小的组成元件。优选地，为了形成自举（bootstrap）电路，存储电容器CCS连接在驱动晶体管TRD的控制输入端子（栅极端子）与驱动晶体管TRD的主电极端子（源/漏区）之一（典型为源极端子）之间。驱动晶体管TRD的一个主电极端子连接到发光部分ELP，并且驱动晶体管TRD的另一主电极端子连接到电源（power supply）线PWL。从电源电路、用于电源电压的扫描电路等施加电源电压（稳态电压或者脉冲形式电压）给电源线PWL。
水平驱动部分提供具有广义的视频信号VS给视频信号线DTL，该视频信号表示用于控制发光部分ELP中的亮度的视频信号Vsig以及用于阈值校正的基准电势（其不一定是一种）等。写晶体管TRW的一个主电极端子连接到视频信号线DTL，并且写晶体管TRW的另一主电极端子连接到驱动晶体管TRD的控制输入端子。写扫描部分通过写扫描线WSL将用于晶体管TRW的开/关（on/off）控制的控制脉冲施加到写晶体管TRW的控制输入端子。写晶体管TRW的主电极端子的另一端子、驱动晶体管TRD的控制输入端子以及存储电容器CCS的一个端子之间的连接点将被称为第一节点ND1。驱动晶体管器TRD的一个主电极端子和存储电容器CCS的另一端子之间的连接点将被称为第二结点ND2。
例子的构造
图1和图2示出如根据本公开的显示装置的实施例的有源矩阵型显示装置的构造的例子的概要的框图。图1是示出普通的有源矩阵型显示装置的构造的概要的框图。图2为提供彩色图像显示的情况下，显示装置的概要的框图。
如图1所示，显示装置1包括：显示面板块100，在显示面板块100中，布置具有有机EL元件（未示出）作为多个显示元件的像素电路10（也称为像素），以便形成具有X:Y（例如9:16）的显示纵横比（aspect ratio）的有效视频区域；驱动信号产生部分200（所谓的定时发生器），作为产生用于驱动控制显示面板块100的各种脉冲信号的面板控制部分的例子；以及视频信号处理部分220。在本例子中，驱动信号产生部分200和视频信号处理部分220包含于一个芯片IC（集成电路）中，并且驱动信号产生部分200和视频信号处理部分220被安置在显示面板块100的外侧。
附带的，如对于产品形式，显示装置1不限于被提供为模块（组成部分）形式中的显示装置1，该模块形式包括所有的显示面板块100、驱动信号产生部分200、以及视频信号处理部分220，如图中所示，而是例如显示面板块100可被单独提供为显示装置1。另外，显示装置1还包括以密封（sealed）构造的模块化（modular）形式的显示装置。例如通过将透明玻璃等的背面（counter）部分层叠到像素阵列部分102而形成的显示模块对应于这种显示装置。透明背面部分可被设置彩色滤光器、保护膜、遮光膜等。为了从外侧输入或者输出视频信号Vsig和各种驱动脉冲到像素阵列部分102，显示模块可设置有电路部分以及FPC（柔性印刷电路）等。
这种显示装置1可用作各种电子装置中的显示部分，即所有领域中的电子装置，其将输出到电子装置的视频信号或者在电子装置中产生的视频信号显示为静止图像或者移动图像（视频），例如，使用包括半导体存储器、小型磁盘（MD）、盒式磁带等记录介质的便携式音乐播放器、数码照相机、笔记本个人电脑、包括便携式电话等的便携终端装置、以及视频摄像机。
显示面板块100包括在其中以M行×N列的矩阵形式布置像素电路10的像素阵列部分102，用于在垂直方向扫描像素电路10的垂直驱动部分103，用于在水平方向扫描像素电路10的水平驱动部分106（还称为水平选择器或者数据线驱动部分），用于在每个驱动部分（垂直驱动部分103和水平驱动部分106）和外部电路之间接口的接口部分130等，像素阵列部分102、垂直驱动部分103、水平驱动部分106、接口部分130、端子部分108等被集成和形成在基底101上。即，外围驱动电路（例如垂直驱动部分103、水平驱动部分106、接口部分130等）被形成在同一基底101上作为像素阵列部分102。图1中通过10_N，M标识位于第m行（m=1，2，3，…，M）和第n列（n=1，2，3，…，N）的发光元件（像素电路10）。
接口部分130具有在垂直驱动部分103和外部电路之间接口的垂直IF部分133以及在水平驱动部分106和外部电路之间接口的水平IF部分136。
垂直驱动部分103和水平驱动部分106形成控制部分109，控制部分109用于控制信号电势向存储电容器的写入、阈值校正操作、迁移率（mobility）校正操作以及自举操作。形成用于驱动控制像素阵列部分102中的像素电路10的驱动控制电路，该驱动控制电路包括控制部分109和接口部分130（垂直IF部分133和水平IF部分136）。
在2Tr/1C型的情况下，垂直驱动部分103包括写扫描部分（写扫描器WS；写扫描）和用作具有电力供应能力的电源扫描器的驱动扫描部分（驱动扫描器DS；驱动扫描）。作为例子，通过垂直驱动部分103从图1的水平方向上的一侧或者两侧驱动像素阵列部分102，并且通过水平驱动部分106从图1的垂直方向上的一侧或者两侧驱动像素阵列部分102。
端子部分108被施加来自设置在显示装置1的外侧上的驱动信号产生部分200的各种脉冲信号。端子部分108被类似地施加来自视频信号处理部分220的视频信号Vsig。当提供彩色显示时，端子部分108被施加不同颜色（在本例子中R（红）、G（绿）和B（蓝）三个基色）的视频信号Vsig_R、视频信号Vsig_G以及视频信号Vsig_B。
作为例子，施加必要的脉冲信号作为用于垂直驱动的脉冲信号，该脉冲信号例如作为在垂直方向上的扫描开始脉冲的例子的位移开始脉冲（shiftstart pulse）SP（两种，即图1中的SPDS和SPWS）以及垂直扫描时钟CK（两种，即图1中的CKDS和CKWS）、根据需要相位反转的垂直扫描时钟xCK（两种，即图1中的xCKDS和xCKWS）、以及用于在特定时刻指示脉冲输出的使能脉冲。施加必要的脉冲信号作为水平驱动脉冲信号，该脉冲信号例如作为在水平方向上的扫描开始脉冲的例子的水平开始脉冲以及水平扫描时钟CKH、根据需要相位反转的水平扫描时钟xCKH、以及用于在特定时刻指示脉冲输出的使能脉冲。
端子部分108的每个端子通过线路连接到垂直驱动部分103和水平驱动部分106。例如，施加到端子部分108的每个脉冲根据需要通过图中未示出的电平位移器部分内部调整电压电平，并且然后将每个脉冲通过缓冲器施加到垂直驱动部分103和水平驱动部分106的每个部分。
虽然未示出（后面将做详细介绍），在像素阵列部分102中，以矩阵形式二维地布置为作为显示元件的有机EL元件而提供的具有像素晶体管的像素电路10。为像素布置的每个行布置垂直扫描线SCL，并且为像素布置的每个列布置视频信号线DTL。即，像素电路10通过垂直扫描线SCL连接到垂直驱动部分103，并且像素电路10通过视频信号线DTL连接到水平驱动部分106。特别地，对于矩阵形式布置的像素电路10的每个像素行，布置用于由垂直驱动部分103通过驱动脉冲驱动的m行的垂直扫描线SCL_1到SCL_M。由逻辑门（包括锁存器、移位寄存器等）的组合形成垂直驱动部分103。基于垂直驱动系统的来自驱动信号产生部分200的脉冲信号，垂直驱动部分103选择列单元中的像素阵列部分102的像素电路10，即通过垂直扫描线SCL连续选择像素电路10。水平驱动部分106由逻辑门（包括锁存器、移位寄存器等）的组合形成。基于水平驱动系统的来自驱动信号产生部分200的脉冲信号，水平驱动部分106选择列单元中的像素阵列部分102的像素电路10，即使所选择的像素电路10通过视频信号线DTL采样视频信号VS的预定电势（例如适配信号Vsig的电平）并且将电势写入存储电容器CCS。
根据本实施例的显示装置1能够逐线（line-sequential）驱动或者逐点（dot-sequential）驱动。垂直驱动部分103的写扫描部分104和驱动扫描部分105逐线（即，以行为单位）扫描像素阵列部分102，并且与此同步，水平驱动部分106将一个水平线的图像信号同时（在逐线驱动的情况中）或以像素为单位（在逐点驱动的情况中）写入像素阵列部分102中。
如图2所示，例如为了能够彩色图像显示，像素阵列部分102具有预定布置次序的垂直条形式的像素电路10R、像素电路10G和像素电路10B作为不同颜色（在本例子中，R（红）、G（绿）和B（蓝）三个基色）的子像素。不同颜色的一个子像素集合形成一个彩色像素。虽然在这个情况中示出以垂直条形式布置各个颜色的子像素的条结构作为子像素布局的例子，子像素布局不限于这种布置的例子。还可采用在垂直方向上位移子像素的形式。
附带的，虽然图1和图2示出具有仅布置在像素阵列部分102的一侧的垂直驱动部分103（具体为垂直驱动部分103的组成元件）的构造，但可在插入其间的像素阵列部分102的左侧和右侧都布置垂直驱动部分103的元件。另外，垂直驱动部分103的一个和其他元件可布置在相应的左侧和右侧上。类似的，虽然图1和图2示出具有仅布置在像素阵列部分102的一侧上的水平驱动部分106的构造，但可在插入其间的像素阵列部分102的上侧和下侧都布置水平驱动部分106。虽然在本例子中从显示面板块100的外部输入脉冲信号（例如垂直位移开始脉冲、垂直扫描时钟、水平开始脉冲以及水平扫描时钟），但用于产生这些各种定时脉冲的驱动信号产生部分200可设置在显示面板块100上。
图中所示的构造仅仅表示显示装置的一种形式。可采用其它形式作为产品形式。换言之，整个显示装置被形成为包括以下部分就足够，即包括具有形成以矩阵形式布置的像素电路10的元件的像素阵列部分、布置在像素阵列部分周围的控制部分（作为主要部分），连接到驱动每个像素的扫描线的扫描部分、以及用于产生操作控制部分的各种信号的驱动信号产生部分和视频信号处理部分。作为产品形式，不仅可采用图中所示的形式（该形式将称为板上布置构造），在该图中所示的形式中，具有设置在同一基底（例如玻璃基底）上的像素阵列部分和控制部分的显示面板块与驱动信号产生部分和视频信号处理部分分开，且还可采用以下形式（该形式将称为板外外围电路的布置构造）：像素阵列部分设置在显示面板块中，并且外围电路（例如控制部分、驱动信号产生部分以及视频信号处理部分）设置在与显示面板块分离的基底（例如柔性板）上。另外，在通过将像素阵列部分和控制部分设置在同一基底上而形成显示面板块的板上布置构造的情况中，可采用以下形式（该形式将称为晶体管集成构造）：在对像素阵列部分形成TFT的处理中同时形成控制部分（如所需的驱动信号产生部分和视频信号处理部分）的每个晶体管，并且可采用以下形式（该形式将称为COG设置构造）：用于控制部分（以及如所需的驱动信号产生部分和视频信号处理部分）的半导体芯片通过COG（玻璃上芯片）设置技术直接设置在其上设置了像素阵列部分的基底上。可替代的，可以仅提供显示面板块（至少包括像素阵列部分）作为显示装置。
<发光元件>
图3A和3B是帮助解释包括驱动电路的发光元件11（等效是像素电路10）的图。图3A是发光元件11（像素电路10）的部分的示意不完整截面视图。图3B是MOS晶体管结构的例子的截面视图。假设图3A中的绝缘栅场效应晶体管是薄膜晶体管（TFT）。然而，如后面将在要描述的例子中描述的，在本实施例中，所谓的背栅型薄膜晶体管或者图3B中所示的MOS晶体管期望至少被用作写晶体管TRW。图3B中所示的MOS型特别适于用作写晶体管TRW。这是因为背栅型结构的薄膜晶体管涉及复杂制造工艺（或者难于制造），然而在图3B中所示的MOS型中，半导体基底或者阱首先起到背栅（也称为块（bulk））的作用。
如图3A所示，例如形成发光元件11的驱动电路的每个晶体管和电容部分（存储电容器CCS）形成在支撑体（support）20上，并且发光部分ELP形成在形成驱动电路的每个晶体管和存储电容器CCS上方，其中夹层绝缘层40被插入在发光部分ELP与每个晶体管以及存储电容器CCS之间。驱动晶体管TRD的源/极区之一通过接触孔连接到设置到发光部分ELP的阳极电极。图3A和3B仅示出驱动晶体管TRD。视图中隐藏了写晶体管TRW和其它的晶体管。发光部分ELP具有公知的构造和结构，包括例如阳极电极、孔传输层、发光层、电子传输层以及阴极电极。
具体的，驱动晶体管TRD包括栅电极31、栅绝缘层32、半导体层33、设置在半导体层33中的源/漏区35以及沟道形成区域34，源/漏区35之间的半导体层33的部分对应于该区域34。存储电容器CCS由另一电极36、由栅绝缘层32的延伸部分形成的介电层以及一个电极37（对应于第二节点ND2）构成。栅电极31、栅绝缘层32的部分以及形成存储电容器CCS的另一电极36形成在支撑体20上。驱动晶体管TRD的一个源/漏区35连接到线路38。另一源/漏区35连接到该一个电极37。驱动晶体管TRD、存储电容器CCS等被夹层绝缘层40覆盖。由阳极电极51、孔传输层、发光层、电子传输层以及阴极电极53构成的发光部分ELP设置在夹层绝缘层40上。在图3A中，通过一个层52表示孔传输层、发光层以及电子传输层。第二夹层绝缘层54设置在夹层绝缘层40的部分上，在该部分上未设置发光部分ELP。透明基底21设置在第二夹层绝缘层54和阴极电极53上。通过基底21传输发光层中产生的光，并且将该光输出到外部。该一个电极37以及阳极电极51通过设置在夹层绝缘层40中的接触孔彼此连接。阴极电极53通过接触孔56以及接触孔55连接到设置在栅绝缘层32的延伸部分上的线路39，该接触孔55设置在第二夹层绝缘层54和夹层绝缘层40中。
当在图3A中所示的构造中，TFT是MOS晶体管时，如图3B所示，栅（窄区域沟道）形成在第一极性（P型或者N型（图3B中为N型））的半导体基底的表面上，并且附接栅端子，使得用插入在栅端子和沟道之间的氧化膜（具体称为栅氧化膜）覆盖沟道。例如多晶硅可用作栅端子的材料，并且其具体被称为多晶栅（poly-gate）。另外，形成氧化膜（具体称为场氧化膜），以便覆盖包括栅端子的整体，并且此后附接与第一极性不同的第二极性（在此情况中为P型）的源区和漏区的各个端子（分别为源端子和漏端子）作为栅端子两端的金属材料。因此，第二极性（在此情况中为P型）的MOS晶体管（PMOS）（P型器件）形成在第一极性（N型）的半导体基底的表面层中。这个结构的P型器件中的背栅是N型基底，并且该背栅未被单独分开。可能不能执行单独或每行（或每列）地分开的P型器件的信号施加，但是可以施加对像素阵列部分102的所有P型器件共同的控制信号。为了在第一极性（N型）的半导体基底的表面层中形成第一极性（在情况中为N型）的MOS晶体管（NMOS）（N型器件），在第一极性（N型）的半导体基底的表面中形成第二极性（P型）的阱，并接着将该阱（P阱）作为第二极性（P型）的半导体基底而相似地形成栅区、源区、漏区等就足够。这个结构的N型器件中的第二极性（P型）的阱可单独地或者每行（或每列）地分开，并且因此可单独地或者每行（或者每列）地分开阱电势（晶体管特性控制信号Vb）。附带的，在第一极性（N型）的半导体基底的表面层中形成第二极性（在此情况中为P型）的MOS晶体管（PMOS）（P型器件）中，第一极性（N型）的阱可形成在第一极性（N型）的半导体基底的表面中（参见图3B中的虚线），而且此后可以将该阱（N阱）看作第一极性（N型）的半导体基底而类似地形成栅区、源区、漏区等。接着，可以单独地或者每行（或者每列）地分开这个结构的P型器件中的第一极性（N型）的阱，并且因此可单独或者每行（或者每列）地分开阱电势（晶体管特性控制信号Vb）。通过元件隔离区域将P型器件（PMOS）和N型器件（NMOS）彼此分开。
<驱动方法：基础>
以下将描述驱动发光部分的方法。为了便于理解，假设通过n沟道型晶体管形成形成像素电路10的每个晶体管来进行介绍。另外，假设发光部分ELP的阳极端子连接到第二节电ND2，并且发光部分ELP的阴极端子连接到阴极线路cath（假设阴极线路cath的电势是阴极电势Vcath）。另外，根据漏极电流Ids的值的大小控制发光部分ELP中的发光状态（亮度）。在发光元件的发光状态中，驱动晶体管TRD的两个主电极端子（源/漏区）的一个（发光部分ELP的阳极侧）用作源端子（源区），并且另一个作为漏端子（漏区）。假设显示装置能够彩色显示且包括以二维矩阵形式布置的（N/3）×M个像素电路10，并且假设形成一个彩色显示单元的一个像素电路包括三个子像素电路（发射红光的红发光像素电路10R，发射绿光的绿发光像素电路10G，发射蓝光的蓝发光像素电路10B）。假设逐线驱动形成各个像素电路10的发光元件，并且假设显示帧频为FR（次数/秒）。即，在第m行（其中m=1，2，3，…，M）布置（N/3）个像素电路10，更具体的，同时驱动分别形成N个像素电路10的发光元件。换言之，以行为单位控制形成一行的发光元件的发射/不发射的定时，这些发光元件属于该一行。附带的，将视频信号写到形成一行的像素电路10的处理可以是将视频信号同时写到所有像素电路10的处理（该处理将也称为同时写处理），或者可以是将视频信号顺序地写到每个像素电路10的处理（该处理称为顺序写处理）。根据驱动电路的构造，适当地选择一个写处理就足够。
以下将描述关于位于第m行和第n列的发光元件的驱动操作。附带的，位于第m行和第n列的发光元件将被称为第（n，m）发光元件或者第（n，m）发光元件像素电路。在用于布置在第m行的每个发光元件的水平扫描时段（第m水平扫描时段）结束之前，执行多个处理（阈值校正处理、写处理、迁移率（mobility）校正处理等）。附带的，写处理以及迁移率校正处理需要在第m水平扫描时段中执行。另一方面，依据驱动电路的类型，阈值校正处理以及伴随阈值校正处理的预处理可在第m水平扫描时段之前执行。
在以上所描述的各个处理都完成之后，使得形成布置在第m行中的每个发光元件的发光部分发光。附带的，可使得发光部分在各个处理都完成之后立即发光，或者使得发光部分在所有的多个处理完成之后经过预定时段（例如预定行数的水平扫描时段）时发光。根据显示装置的规格（specification）、像素电路10（即驱动电路）的构造等适当地设定“预定时段”就足够。以下，为了方便介绍，假设使得发光部分在多个处理完成之后立即发光。形成布置在第m行中的每个发光元件的发光部分的发光继续到刚好在对于布置在第（m+m’）行中的每个发光元件的水平扫描时段开始之前。根据显示装置的设计规范确定“m’”就足够。即，形成布置在特定显示帧中的第m行中的每个发光元件的发光部分的发光继续到第（m+m’-1）水平扫描时段为止。另一方面，从第（m+m’）水平扫描时段的开始到下一个显示帧中的第m水平扫描时段内的写处理和迁移率校正处理完成，形成布置在第m行中的每个发光元件的发光部分原则上保持非发射状态。假设非发射状态的时段（该时段也将被称为非发射时段）减少有源矩阵驱动上伴随的残像模糊（afterimage blur），并且因此获得更好的移动图像质量。然而，每个像素电路10（发光元件）的发射状态/非发射状态不限于以上所描述的状态。水平扫描时段的时间长度小于（1/FR）×（1/M）秒。当（m+m’）的值超过M时，在下一个显示帧中处理超过的水平扫描时段。
晶体管的开（on）状态（导通状态）是指在晶体管的主电极端子（源/漏区）之间形成通道的状态，而不考虑电流是否从一个主电极端子流到另一主电极端子。晶体管的关（off）状态（非导通状态）是指在晶体管的主电极端子之间未形成通道的状态。连接到另一晶体管的主电极端子的特定晶体管的主电极端子的状态包括以下形式：该特定晶体管的源/漏区以及另一晶体管的源/漏区占据相同的区域。另外，源/漏区不仅可由诸如包含杂质的多晶硅或非晶硅等的导电物质形成，还可由金属、合金、导电粒子、其层叠结构或者有机材料（导电聚合体）制成的层形成。在以下介绍中使用的时序图中，指示每个时段的横坐标的轴的长度（时间长度）是示意性的，不表示每个时段的时间长度的比率。
驱动像素电路10的方法包括预处理步骤、阈值校正处理步骤、视频信号写处理步骤、迁移率校正步骤以及发射步骤。预处理步骤、阈值校正处理步骤、视频信号写处理步骤、迁移率校正步骤将一起被称为非发射步骤。依据像素电路10的构造，视频信号写处理步骤和迁移率校正步骤可同时执行。将描述每个步骤的概要。
附带的，根据以下等式（1），驱动发光元件的发光状态中的驱动晶体管TRD，以便通过漏极电流Ids。漏极电流Ids流过发光部分ELP，由此发光部分ELP发射光。另外，根据漏极电流Ids的值的大小控制发光部分ELP中的发光状态（亮度）。在发光元件的发光状态中，驱动晶体管TRD的两个主电极端子（源/漏区）中的一个（发光部分ELP的阳极端子侧）用作源端子（源区），另一个用作漏端子（漏区）。为了方便介绍，在以下介绍中，驱动晶体管TRD的一个主电极端子可简单地称为源端子，并且另一主电极端子可简单地称为漏端子。
Ids=k·μ·(Vgs–Vth)2    （1）
其中k是系数k≡（1/2）·（W/L）·COX，L是沟道长度，W是沟道宽度，并且COX是等效电容值（（栅绝缘层的相对介电常数）×（真空的介电常数）/（栅绝缘层的厚度）），μ是有效迁移率，Vgs是控制电极端子的电势（栅电势Vg）和源端子的电势（源电势Vs）之间的电势差（栅-源电压），并且Vth是阈值电压。
在以下的介绍中，除非另有说明，假设发光部分ELP的寄生电容的电容值Cel与存储电容器CCS的电容值CCS和作为驱动电容器TRD的寄生电容的例子的栅-源电容值Cgs相比较是足够大的值，并且不考虑基于驱动晶体管TRD的栅端子电势（栅电势Vg）的改变而导致驱动晶体管TRD的源区（第二节点ND2）的电势（源电压Vs）的改变。
[预处理步骤]
第一节点初始化电压（Vofs）施加到第一节点ND1并且第二节电初始化电压（Vini）施加到第二节点ND2，从而第一节点ND1和第二节点ND2之间的电势差超过驱动晶体管TRD的阈值电压Vth，并且提供给发光部分ELP的第二节点ND2和阴极电极之间的电势差不超过发光部分ELP的阈值电压VthEL。假设例如控制发光部分ELP中的亮度的视频信号Vsig是0到10伏特，电源电压是20伏特，驱动晶体管TRD的阈值电压Vth是3V，阴极电势Vcath是0伏特，并且发光部分ELP的阈值电压VthEL是3伏特。在这种情况中，假设初始化驱动晶体管TRD的控制输入端子的电势（栅电势Vg，即第一节点ND1的电势）的电势Vofs为0伏特，并且假设初始化驱动晶体管TRD的源端子的电势（源电势Vs，即第二节点ND2的电势）的电势Vini是-10伏特。
[阈值校正处理步骤]
在保持第一节点ND1的电势的状态中，漏极电流Ids穿过驱动晶体管TRD，并且第二节点ND2的电势朝着通过从第一节点ND1的电势中减去驱动晶体管TRD的阈值电压Vth而获得的电势而改变。此时，在预处理步骤之后，超过通过将驱动晶体管TRD的阈值电压Vth加上第二节点ND2的电势而获得的电压的电压（例如发光时间的电源电压）被施加到驱动晶体管TRD的另一主电极端子（在第二节点的相反侧上）。在阈值校正处理步骤中，第一节点ND1和第二节点ND2之间的电势差（或者驱动晶体管TRD的栅-源电压Vgs）接近驱动晶体管TRD的阈值电压Vth的程度取决于阈值校正处理的时间。从而，例如当确保足够长时间的阈值校正处理时，第二节点ND2的电势达到通过从第一节点ND1的电势中减去驱动晶体管TRD的阈值电压Vth而获得的电势，并且驱动晶体管TRD被设置在关状态中。另一方面，例如当阈值校准处理的时间需要被设置得较短时，第一电势ND1和第二电势ND2之间的电势差可大于驱动晶体管TRD的阈值电压Vth，并且驱动晶体管TRD可能不被设置在关状态中。作为阈值校正处理的结果，驱动晶体管TRD不是必须被设置在关状态中。附带的，在阈值校正处理步骤中，优选通过选择和确定电势满足公式（2）而阻止发光部分ELP发射光。
(Vofs–Vth)<(VthEL+Vcath)    （2）
[视频信号写处理步骤]
通过来自写扫描线WSL的写驱动脉冲WS，将视频信号Vsig从视频信号线DTL经由设置在开状态的写晶体管TRW施加到第一节点ND1，并且第一节点ND1的电势上升到Vsig。基于第一节点ND1的电势的改变（Vin=Vsig-Vofs）的电荷被分步到存储电容器CCS、发光部分ELP的寄生电容Cel以及驱动晶体管TRD的寄生电容（例如栅-源电容Cgs）。当电容值Cel与电容值CCS和电容值Cgs（例如栅-源电容Cgs等）相比较为足够大的值时，第二节点ND2的电势基于电势改变（Vsig-Vofs）的改变较小。通常，发光部分ELP的寄生电容Cel的电容值Cel大于存储电容器CCS的电容值CCS和栅-源电容Cgs的电容值Cgs。考虑这个，除非特别需要，不考虑由第一节点ND1的电势改变而导致的第二节点ND2的电势改变。在这种情况中，栅-源电压Vgs可通过公式（3）表示。
Vg=Vsig
Vs≈Vofs-Vh
Vgs≈Vsig–(Vofs–Vth)    (3)
[迁移率校正处理步骤]
当通过写晶体管TRW将视频信号Vsig施加到存储电容器CCS的一个端子（即当对应于视频信号Vsig的驱动电压被写到存储电容器CCS）时，电流通过驱动晶体管TRD而提供到存储电容器CCS。例如，在通过来自写扫描线WSL的写驱动脉冲WS将视频信号Vsig从视频信号线DTL经由设置在开状态中的写晶体管TRW施加到第一节点ND1的状态中，向驱动晶体管TRD提供电力，以馈送漏极电流Ids，从而改变第二节点ND2的电势。在经过预定时段之后，写晶体管TRD被设置在关状态中。假设此时第二节点ND2的电势改变为ΔV（=电势校正值或者负反馈的量）。将执行迁移率校正处理的预定时段确定为显示装置设计时的预先设计值就足够。附带的，此时，优选确定迁移率校正时段满足公式（2A）。这阻止发光部分ELP在迁移率校正时段期间发射光。
(Vofs–Vth+ΔV)<(VthEL+Vcath)    （2A）
当驱动晶体管TRD的迁移率μ为较大值时，增加电势校正值ΔV。当驱动晶体管TRD的迁移率μ为较小值时，减小电势校正值ΔV。驱动晶体管TRD的栅-源电压Vgs（第一节点ND1与第二节点ND2之间的电势差）此时可用公式（4）表示。栅-源电压Vgs确定发光时的亮度。电势校正值ΔV与驱动晶体管TRD的漏极电流Ids成比例，并且漏极电流Ids与迁移率μ成比例。结果，迁移率μ越高，电势校正值ΔV越大。因此，可以消除每个像素电流10中的迁移率μ的变化。
Vgs≈Vsig-(Vofs-Vth)-ΔV    （4）
附带的，当换一表达时，当将视频信号通过写晶体管TRW施加到驱动晶体管TRD的控制输入端子以及存储电容器的一个端子时，迁移率校正处理可被称为通过驱动晶体管TRD将电流提供到存储电容器的处理。
[发射步骤]
通过来自写扫描线WSL的写驱动脉冲WS将写晶体管TRW设置在关状态中而将第一节点ND1设置在悬浮（floating）状态，并且将电力施加到驱动晶体管TRD，从而通过驱动晶体管TRD将对应于驱动晶体管TRD的栅-源电压Vgs（第一节点ND1和第二节点ND2之间的电势差）的电流Ids馈给到发光部分ELP。从而驱动发光部分ELP发射光。
[根据驱动电路的构造的差异]
典型类型之间的差异，即如下的5Tr/1C型、4Tr/1C型、3Tr/1C型以及2Tr/1C型。5Tr/1C型包括第一晶体管TR1（发光控制晶体管）、用于施加第二节点初始化电压的第二晶体管TR2以及用于施加第一节点初始化电压的第三晶体管TR3，该第一晶体管TR1连接在驱动晶体管TRD的电源侧上的主电极端子和电源电路（电源部分）之间。第一晶体管TR1、第二晶体管TR2和第三晶体管TR3每个都是开关晶体管。第一晶体管TR1在发射时段中设置在开状态中，设置在关状态中以开始非发射时段，在后续的阈值校正时段中再次设置在开状态中，并且在迁移率校正时段中和之后（也在下一发射时段中）还设置在开状态中。第二晶体管TR2仅在第二节点初始化时段中设置在开状态中，否则设置在关状态中。第三晶体管TR3仅在从第一节点初始化时段到阈值校正时段期间设置在开状态中，否则设置在关状态中。写晶体管TRW在从视频信号写处理时段到迁移率校正处理时段期间设置在开状态中，否则设置在关状态中。
在4Tr/1C型中，从5Tr/1C型中省略用于施加第一节点初始化电压的第三晶体管TR3。关于视频信号Vsig，时分地从视频信号线DTL施加第一节点初始化电压。为了在第一节点初始化时段中将第一节点初始化电压从视频信号线DTL施加到第一节点，在第一节点初始化时段中也将写晶体管TRW设置在开状态中。典型的，写晶体管TRW在从第一节点初始化时段到迁移率校正处理时段的期间被设置在开状态中，否则设置在关状态中。
在3Tr/1C型中，从5Tr/1C型中省略第二晶体管TR2和第三晶体管TR3。关于视频信号Vsig，以时分为基础从视频信号线DTL施加第一节点初始化电压和第二节点初始化电压。为了在第二节点初始化时段中将第二节点设置到第二节点初始化电压，并且在后续的第一节点初始化时段中将第一节点设置到第一节点初始化电压，对应于第二节点初始化电压的电压Vofs_H被施加作为视频信号线DTL的电势，并且视频信号线DTL的电势接着被设置到第一节点初始化电压Vofs_L（=Vofs）。对应于此，在第一节点初始化时段以及第二节点初始化时段中，写晶体管TRW也被设置在开状态中。典型的，从第二节点初始化时段到迁移率校正处理时段的期间将写晶体管TRW设置在开状态中，否则将其设置在关状态中。
附带的，在3Tr/1C型中，通过使用视频信号线DTL改变第二节点ND2的电势。为了这个目的，在设计时将存储电容器CCS的电容值CCS被设置得比其它驱动电路中的电容值大（例如电容值CCS是电容值Cel的约1/4到1/3）。因此，考虑，与其它驱动电路相比，由第一节点ND1的电势改变所导致的第二节点ND2的电势改变的程度更大。
在2Tr/1C型中，从5Tr/1C型中省略第一晶体管TR1、第二晶体管TR2和第三晶体管TR3。关于视频信号Vsig，以分时为基础从视频信号线DTL施加第一节点初始化电压。通过用第一电势VCC_H（在5Tr/1C型中=VCC）和第二电势VCC_L（在5Tr/1C型中=Vini）脉冲驱动驱动晶体管TRD的电源侧上的主电极端子，提供第二节点初始化电压。驱动晶体管TRD的电源侧上的主电极端子在发射时段中被设置到第一电势VCC_H，并且被设置到第二电势VCC_L以开始非发射时段。驱动晶体管TRD的电源侧上的主电极端子在随后的阈值校正时段中及之后（也在下个发射时段中）被设置到第一电势VCC_H。为了在第一节点初始化时段中将来自视频信号线DTL的第一节点初始化电压施加到第一节点，写晶体管TRW在第一节点初始化时段中也设置在开状态中。典型的，写晶体管TRW在从第一节点初始化时段到迁移率校正处理时段的期间设置在开状态中，否则设置在关状态中。
附带的，虽然以上已经描述了以下情况：对阈值电压和迁移率都执行校正处理，作为驱动晶体管的特性的变化，但也可以仅对阈值电压和迁移率中的一个执行校正处理。
虽然基于理想的例子做出了以上介绍，但本技术不限于这些例子。形成在每个例子中所描述的显示装置、显示元件和驱动电路的各个组成元件的构造和结构以及驱动发光部分的方法中的步骤是示例性的，并且可做合适的改变。
另外，在5Tr/1C型、4Tr/1C型以及3Tr/1C型的操作中写处理和迁移率校正可彼此分离地执行，或者迁移率校正处理和写处理可以同时执行，如在2Tr/1C型中。具体的，通过将第一晶体管TR1（发光控制晶体管）设置在开状态中经由写晶体管TRW将视频信号Vsig从数据线DTL施加到第一节点就足够，。
应用的具体例子
以下将描述控制驱动晶体管TRD的阈值电压Vth的技术的应用的具体例子。附带的，在使用有源矩阵型有机EL面板的显示装置中，例如，设置在面板两侧都或者一侧的垂直扫描部分产生要供应给晶体管的控制输入端子的各种栅信号（控制脉冲），并且施加该信号到像素电路10。另外，使用这种有机EL面板的显示装置可使用2Tr/1C型像素电路10来减少元件的数目以及获得较高的清晰度。考虑到这个，以下将对2Tr/1C型构造的应用的代表性例子进行说明。
[第一实施例]
[像素电路]
图4和图5为示出根据用于每个实施例的第一比较例的像素电路10X以及包括像素电路10X的显示装置的构成的图。在像素阵列部分102中具有根据第一比较例的像素电路10X的显示装置将被称为根据第一比较例的显示装置1X。图4示出（一个像素）的基本构造。图5示出具体构造（整个显示装置）。图6和图7为示出根据用于每个实施例的第二比较例的像素电路10Y以及包括像素电路10Y的显示装置的图。在像素阵列部分102中具有根据第二比较例的像素电路10Y的显示装置将被称作根据第二比较例的显示装置1Y。图6示出（一个像素）的基本构造。图7示出具体构造（整个显示装置）。图8和图9是示出根据第一实施例的像素电路10A以及包括该像素电路10A的显示装置的构成的图。在像素阵列部分102中具有根据第一实施例的像素电路10A的显示装置将被称为根据第一实施例的显示装置1A。图8示出（一个像素）的基本构造。图9示出具体构造（整个显示装置）。附带的，在每个比较例以及第一实施例中，设置在像素电路10的外围部分的垂直驱动部分103和水平驱动部分106也显示在显示面板块100的基底101上。对于后面要描述的其它实施例也是同样的。
将首先描述比较例和第一实施例共同的部分，其中省略附图标记A、附图标记X和附图标记Y。显示装置1基于视频信号Vsig（具体为信号振幅Vin）使得像素电路10中的电光元件（在本例子中有机EL元件127用作发光部分ELP）发出光。为了这个目的，显示装置1在像素阵列部分102中以矩阵形式布置的每个像素电路10内包括产生驱动电流的至少一个驱动晶体管121（驱动晶体管TRD）、连接在驱动晶体管121的控制输入端子（控制输入端子的典型例子是栅端子）和驱动晶体管121的输出端子（输出端子的典型例子是源端子）之间的存储电容器120（存储电容器CCS）、作为连接到驱动晶体管121的输出端子的电光元件的例子的有机EL元件127（光输出部分ELP）、以及用于将对应于信号振幅Vin的信息写到存储电容器120的采样晶体管125。在像素电路10中，在驱动晶体管121中产生基于存储电容器120保持的信息的驱动电流Ids，并且驱动电流Ids穿过作为电光元件的例子的有机EL元件127，从而使有机EL元件127发出光。
采样晶体管125将对应于信号振幅Vin的信息写到存储电容器120。因此，采样晶体管125在采样晶体管125的输入端子（源端子和漏端子中的一个）接受信号电势（Vofs+Vin），并且将对应于信号振幅Vin的信息写到连接于采样晶体管125的输出端子（源端子和漏端子中的另一个）的存储电容器120。当然，采样晶体管125的输出端子也连接到驱动晶体管121的控制输入端子。
附带的，以上所示的像素电路10的连接构造表示最基本的构造。像素电路10至少包括以上所描述的组成元件就足够，并且像素电路10包括除这些组成元件之外的其它元件（即其它组成元件）。另外，“连接”不限于直接连接，还可为通过其他组成元件连接。例如，还可以按需要对连接间距进行改变，例如插入开关晶体管、具有特定功能的功能部件等。典型的，动态控制显示时段（发射时间）的开关晶体管可以被设置在驱动晶体管121的输出端子和电光元件（有机EL元件127）之间，或者设置在驱动晶体管121的电力供应端子（电力供应端子的典型例子是漏端子）与作为电源线路的电力线PWL（在本例子中为电源线105DSL）之间。只要在这种修改形式中的像素电路使得能够实现在第一实施例（或其它实施例）中要描述的构造和动作，这些修改形式也是实现根据本公开的显示装置的一个实施例的像素电路10。
另外，驱动像素电路10的外围部分例如具有控制部分109，该控制部分109包括：写扫描部分104，用于通过在水平时段中顺序控制采样晶体管来执行像素电路10的逐线扫描，以将对应于视频信号Vsig的信号幅度Vin的信息写到一行的每个存储电容器120中；以及驱动扫描部分105，输出扫描驱动脉冲（电力驱动脉冲DSL），用于以与写扫描部分104的逐线扫描相协调（coordinate）的方式控制施加到一行的每个驱动晶体管121的电源端子的电源。控制部分109还包括水平驱动部分106，用于执行控制，使得在每个水平时段中将在基准电势（Vofs）和信号电势（Vofs+Vin）之间变化的视频信号Vsig以与写扫描部分104的逐行扫描相协调的方式施加到采样晶体管125。
控制部分109优选执行控制，以通过在将对应于信号振幅Vin的信息写到存储电容器120的时间点将采样晶体管125设置为非导通状态，来阻止视频信号Vsig施加到驱动晶体管121的控制输入端子，并且执行自举操作，在该自举操作中驱动晶体管121的控制输入端子的电势与驱动晶体管121的输出端子的电势中的变化操作地关联。控制部分109优选也在采样操作结束之后的发光开始的初始阶段执行自举操作。即，控制部分109在信号电势（Vofs+Vin）被施加到采样晶体管125的状态中将采样晶体管125设置在导通状态中，并且此后将采样晶体管125设置在非导通状态中，使得驱动晶体管121的控制输入端子和输出端子之间的电势差保持恒定。
另外，控制部分109优选控制自举操作，以便在发射时段中实现校正电光元件（有机EL元件127）中的长期变化的操作。为了这个目的，控制部分109优选在以下状态中实现校正电光元件中的长期变化的操作，在该状态中，通过在基于存储晶体管120保持的信息的驱动电流Ids流过电光元件（有机EL元件127）的时段中连续地将采样晶体管125设置在非导通状态中，可以使控制输入端子和输出端子之间的电压保持恒定。甚至当有机EL元件127的电流-电压特征中发生长期变化时，存储电容器120在发光时间的自举操作也通过自举的存储电容器120保持驱动晶体管121的控制输入端子和输出端子之间的电势差恒定，从而在所有时间都保持恒定的发光亮度。另外，控制部分109优选执行控制来执行阈值校正操作，用于通过在基准电势（=第一节点初始化电压Vofs）被施加到采样晶体管125的输入端子（输入端子的典型例子是源端子）的时间时段中使采样晶体管125导通，而在存储电容器120中保持对应于驱动晶体管121的阈值电压Vth的电压。
如需要，在将对应于信号振幅Vin的信息写到存储电容器120之前，优选在多个水平时段中重复执行该阈值校正操作。“如需要”在这种情况中是指在一个水平时段中的阈值校正时段中，对应于驱动晶体管121的阈值电压的电压不能充分保持在存储电容器120中。通过执行阈值校正操作多次，对应于驱动晶体管121的阈值电压Vth的电压确保保持在存储电容器120中。
另外，更优选的，在阈值校正操作之前，控制部分109执行控制，以便通过在将基准电势（Vofs）施加到采样晶体管125的输入端子的时间时段中使采样晶体管125导通，而执行阈值校正的预备操作（放电操作和初始化操作），。在阈值校正操作之前，初始化驱动晶体管121的控制输入端子和输出端子的电势。更具体的，跨在存储电容器120上的电势差被设置为等于或者大于阈值电压Vth，其中存储电容器120连接在驱动晶体管121的控制输入端子和输出端子之间。
附带的，在2Tr/1C驱动构造中的阈值校正中，控制部分109优选包括驱动扫描部分105，用于以与写扫描部分104的逐线扫描相协调的方式选择和输出第一电势VCC_H和不同于第一电势VCC_H的第二电势VCC_L到一行的每个像素电路10，该第一电势VCC_H用于使驱动电流Ids穿过电光元件（有机EL元件127）。接着，优选执行控制，以便在将对应于第一电势VCC_H的电势施加到驱动晶体管121的电源端子并且将基准电势（Vofs）施加到采样晶体管125的时间时段中通过使采样晶体管125导通，而执行阈值校正操作。而且，在2TR驱动构造中的阈值校正预备操作中，优选通过在将对应于第二电势VCC_L（=第二节点初始化电压Vini）的电压施加到驱动晶体管121的电源端子并且将基准电势（Vofs）施加到采样晶体管125的时间时段中使得采样晶体管125导通，而将驱动晶体管121的控制输入端子（即第一节点ND1）的电势初始化为基准电势（Vofs）并且将驱动晶体管121的输出端子（即第二节点ND2）的电势初始化为第二电势VCC_L。
更优选的，在阈值校正操作之后，当通过使采样晶体管在将对应于第一电势VCC_H的电压施加到驱动晶体管121并且将信号电势（Vofs+Vin）施加到采样晶体管125的时间时段中导通而将信号振幅Vin的信息写到存储电容器120时，控制部分109执行操作以便将驱动晶体管121的迁移率μ的校正量加到写入存储电容器120的信息上。此时，优选使采样晶体管125仅在将信号电势（Vofs+Vin）施加到采样晶体管125上的时间时段内的预定位置处的时段中导通，该预定位置的时段短于将信号电势（Vofs+Vin）施加到采样晶体管125的时间时段。后面将具体描述2Tr/1C驱动构造中的像素电路10的例子。
像素电路10具有基本上由n-沟道薄膜场效应晶体管形成的驱动晶体管。另外，像素电路10包括电路，用于抑制由于有机EL元件的长期退化（degradation）而导致的有机EL元件的驱动电流Ids的变化，即，用于通过校正作为电光元件的例子的有机EL元件的电流-电压特性的变化而保持驱动电流Ids恒定的驱动信号均匀化电路（1），并且该像素电路10选用通过实现阈值校正功能以及迁移率校正功能而保持驱动电流Ids恒定的驱动系统，用于防止由于驱动晶体管的特性的变化（阈值电压变化和迁移率变化）而导致的驱动电流的变化。
作为抑制驱动晶体管121的特性变化（例如阈值电压、迁移率等的变化和改变）对驱动电流Ids的影响的方法，设计（devise）每个晶体管（驱动晶体管121和采样晶体管125）的驱动定时，同时原样地选用2TR构造的驱动电路作为驱动信号均匀化电路（1）。像素电路10具有2TR驱动构造，并且因此具有较少数目的元件和较少数目的线路。因此，像素电路10使得可以获得较高的清晰度，并且可在无退化的情况下采样视频信号Vsig，从而可获得优秀的图像质量。
另外，像素电路10具有存储电容器120的连接模式的特性，并且形成自举电路（其为驱动信号均匀化电路（2）的例子），作为防止由于有机EL元件127的长期退化而导致的驱动电流的变化的电路。像素电路10的特征在于像素电路10具有实现自举功能的驱动信号均匀化电路（2），甚至当有机EL元件的电流-电压特性发生长期变化时，该自举功能也使得驱动电流恒定（防止驱动电流的变化）。
附带的，像素电路10包括涉及写增益、自举增益以及迁移率校正时段的辅助电容器310。然而，像素电路10包括辅助电容器310不是必要的。驱动像素电路10的基本控制操作类似于不具有辅助电容器310的像素电路10的基本操作。
FET（场效应晶体管）用作每个晶体管，包括驱动晶体管。在这种情况中，驱动晶体管的栅端子作为控制输入端子，驱动晶体管的源端子和漏端子中的一个（以下假设驱动晶体管的源端子和漏端子中的该一个是源端子）作为输出端子，并且驱动晶体管的源端子和漏端子中的另一个（以下假设驱动晶体管的源端子和漏端子中的该另一个为漏端子）作为电源端子。
具体的，如图4和图5中所示，像素电路10包括驱动晶体管121和采样晶体管125（驱动晶体管121和采样晶体管125各自都是n-沟道型），以及作为通过馈给电流而发射光的电光元件的例子的有机EL元件127。通常，有机EL元件127具有整流（current rectifying）特性，并且因此通过二极管符号表示。附带的，有机EL元件127具有寄生电容Cel。在图中，寄生电容Cel被显示为与有机EL元件127（二极管的形式）并联。
驱动晶体管121的漏端子D连接到用于施加第一电势VCC_H或者第二电势VCC_L的电源线105DSL。驱动晶体管121的源端子S连接到有机EL元件127的阳极端子A（驱动晶体管121的源端子S和有机EL元件127的阳极端子A之间的连接点是第二节点ND2，并且设置为节点ND122）。有机EL元件127的阴极K连接到用于施加基准电势的阴极线路cath（其电势例如是阴极电势Vcath，或者地（GND）），阴极线路cath对所有像素电路10是公共的。附带的，阴极线路cath可以为用于该阴极线路cath的单层（上层线路）中的仅有线路，或者例如可以在形成用于阳极线路的阳极层中设置用于阴极线路的辅助线路，从而阴极线路的电阻值减小。辅助线路以栅格、列或者行的形式设置在像素阵列部分102（显示区域）中，并且辅助线路设置为与上层线路相同的固定电势。
采样晶体管125的栅端子G连接到来自写扫描部分104的写扫描线104WS。采样晶体管125的漏端子D连接到视频信号线106HS（视频信号线DTL）。采样晶体管125的源端子S连接到驱动晶体管121的栅端子G（采样晶体管125的源端子S和驱动晶体管121的栅端子G之间的连接点是第一节点ND1，并且设置为ND121）。采样晶体管125的栅端子G被施加来自写扫描部分104的H有效写驱动脉冲WS。采样晶体管125也可为源端子S和漏端子D彼此交换的连接模式。
驱动晶体管121的漏端子D连接到来自用作电力扫描器的驱动扫描部分105的电源线105DSL。电源线105DSL具有如下特性，即，电源线105DSL本身具有将电力供应给驱动晶体管121的能力。驱动扫描部分105选择并且施加高电压侧的第一电势VCC_H和低电压侧的第二电势VCC_L给驱动晶体管121的漏端子D，第一电势VCC_H对应于电源电压，第二电势VCC_L（该第二电势VCC_L也称为初始化电压或者初始电压）用于阈值校正之前的预备操作。
像素电路10通过采用第一电势VCC_H和第二电势VCC_L的两个值的电力驱动脉冲DSL驱动驱动晶体管121的漏端子D侧（电源电路侧）而执行阈值校正之前的预备操作。假设第二电势VCC_L相对于视频信号线106HS中的视频信号Vsig的基准电势（Vofs）足够低。具体的，设置电源线105DSL的低电势侧上的第二电势VCC_L，使得驱动晶体管121的栅-源电压Vgs（栅电势Vg和源电势Vs之间的差）大于驱动晶体管121的阈值电压Vth。附带的，基准电势（Vofs）被用于阈值校正操作之前的初始化操作，并且还用于预先预加压视频信号线106HS。
在这种像素电路10中，当驱动有机EL元件127时，驱动晶体管121的漏端子D被施加第一电势VCC_H并且驱动晶体管121的源端子S连接到有机EL元件127的阳极端子A侧，从而整体上形成源跟随器电路。
当使用这种像素电路10时，通过选用使用驱动晶体管121和一个用于扫描的其它开关晶体管（采样晶体管125）的2TR驱动构造，并且通过设置电力驱动脉冲DSL和写驱动脉冲WS的开/关定时控制各个开关晶体管，来阻止有机EL元件127的长期退化以及驱动晶体管121的特征变化（例如阈值电压、迁移率等的变化和改变）对驱动电流Ids的影响。
另外，在根据第一实施例的显示装置1A中，在每个像素电路10A中将作为电容Csub的电容元件的辅助电容310加到节点ND122（驱动晶体管121的源端子S、存储电容器120的一个端子以及有机EL元件127的阳极端子A之间的连接点）。与辅助电容310的另一端子（该端子将称为节点ND310）所连接到的点无关，电路构造中的辅助电容310在电路方面与有机EL元件127（有机EL元件127的寄生电容Cel）并联。作为例子，假设节点ND310的连接点是所有像素电路10公共的阴极线路cath（其可为上层线路或者辅助线路），所有有机EL元件127的阴极端子K连接到该阴极线路。另外，节点ND310的连接点例如可为本级（own stage）（行）中的电源线105DSL、除本级（行）之外的其它级（行）中的电源线105DSL、或者具有任意值的固定电势点（包括地电势）。作为节点ND310的连接点的每个部分具有优点和缺点，以下将省略对这些优点和缺点的说明。
确定存储电容器120的电容值CCS和有机EL元件127的寄生电容Cel的电容值Cel，以便在写增益Gin和自举增益Gbst之间进行平衡，并且使每个增益都为合适的增益。可通过调整辅助电容310的电容值Csub而调整写增益Gin和自举增益Gbst。当利用此时，也可通过相对地调整三个RGB像素电路10之间的电容值Csub而获得白平衡。具体的，由于R、G和B各个颜色的有机EL元件127的发光效率彼此不同，所以在无辅助电容310时，在相等的驱动电流Ids（即相等的信号振幅Vin）的情况下不能获得白平衡。因此，通过对不同颜色提供不同的信号振幅Vin而获得白平衡。另一方面，通过相对地调整三个RGB像素电路10之间的辅助电容310的电容值Csub，甚至在相等的驱动电流Ids的情况下也可获得白平衡。另外，可以在不影响阈值校正操作的情况下通过添加辅助电容310来调整校正迁移率μ所需的时间。甚至当像素电路10的驱动快速增加时，也可通过使用辅助电容310调整迁移率校正时间来进行足够的迁移率校正。
[第一实施例独有的构造]
不同于普通的不具有背栅端子的薄膜晶体管，在控制输入端子（栅端子）之外还具有能够控制晶体管特性（在这种情况中，增加或者降低阈值电压Vth）的控制端子（该控制端子后面将称为晶体管特性控制端子）的晶体管被用作根据第一比较例的像素电路10X以及根据第二比较例的像素电路10Y中的每个晶体管。具有“晶体管特性控制端子”的晶体管的典型例子是背栅型薄膜晶体管或者MOS晶体管，如图3B中所示。附带的，在根据第一比较例的像素电路10X中，采样晶体管125和驱动晶体管121的每个的晶体管特性控制端子连接到地电势点（在像素电路10中使用的最低电压）。在根据第二比较例的像素电路10Y中，采样晶体管125的晶体管特性控制端子连接到地电势点（像素电路10中使用的最低电压），但是驱动晶体管121的晶体管特性控制端子连接到驱动晶体管121的源端子。在第二比较例的情况中，担心可靠性受到不利的影响，这是因为当关断驱动晶体管121时（通过将第二电势VCC_L施加到漏端子的熄灭（quenching）时间），发生驱动晶体管121的漏端子变得比基（base）电势（背栅电压）低的反向偏压状态。虽然不详细描述，但这是由于如下事实：当关断驱动晶体管121时，驱动晶体管的漏极电压在短时间内下降到第二电势VCC_L，但是当有机EL元件127的寄生电容Cel和辅助电容310（Csub）放电时，源电势和基电势要花一定时间来实现电压下降。
另一方面，第一实施例包括具有特性控制扫描部分621的晶体管特性控制部分620A，并且第一实施例被构造为将来自晶体管特性控制部分620A（特性控制扫描部分621）的“预定控制电势”施加到采样晶体管125的晶体管特性控制端子。附带的，在第一实施例中，如在根据第二比较例的像素电路10Y中，驱动晶体管121的晶体管特性控制端子连接到驱动晶体管121的源端子。而且，如在根据第一比较例的像素电路10X中，驱动晶体管121的晶体管特性控制端子可连接到地电势点。
如后面将详细描述的，“预定控制电势”是用于抑制亮度不足现象的脉冲形式的控制电压。由于亮度不足现象与信号写入有关，所以基本上利用使用与信号写入有关的信号的构造作为晶体管特性控制部分620A的特性控制扫描部分621的构造。例如，特性控制扫描部分621产生对应于晶体管特性控制信号Vb的高/低的扫描脉冲，使扫描脉冲进行电平转换，并且接着通过特性控制扫描线621VB输出具有合适电平Vb_H和Vb_L的晶体管特性控制信号Vb。
“与信号写入有关的信号”用在后面要描述的其它实施例中所示的信号典型表示，但不限于这些信号。换言之，可认为第一实施例的构造是适用于每一个“与信号写入有关的信号”的通用构造，但是后面要描述的其它实施例是“与信号写入有关的信号”的具体例子的形式。
[像素电路的操作]
图10为帮助解释通过逐线系统将信号振幅Vin的信息写到存储电容器120时的操作的时序图（理想状态），其作为关于像素电路10（比较例和第一实施例中的每个）的驱动定时的例子。图10示出在公共时间轴上的写扫描线104WS的电势变化、电源线105DSL的电势变化以及视频信号线106HS的电势变化。图10还与这些电势变化平行地示出驱动晶体管121的栅电势Vg和源电势Vs的变化。基本的，以一个水平扫描时段的延迟对每行写扫描线104WS和电源线105DSL执行相似的驱动。
通过脉冲（例如图10中的信号）的定时控制流过有机EL元件127的电流的值。在图10的定时例子中，在通过将电力驱动脉冲DSL设置到第二电势VCC_L而执行了节点ND122的熄灭和初始化之后，通过将采样晶体管125设置在开状态来初始化节点ND121，同时将第一节点初始化电压Vofs施加到视频信号线106HS，并且在该状态中将电力驱动脉冲DSL设置到第一电势VCC_H，由此进行阈值校正。此后，将采样晶体管125设置在关状态，并且将视频信号Vsig施加到视频信号线106HS。在这个状态中，采样晶体管125被设置在开状态，从而同时写入信号和进行迁移率校正。在写入信号之后，当将采样晶体管125设置在关状态时开始光发射。因此通过脉冲的相位差为迁移率校正、阈值校正等控制驱动。当驱动根据第一实施例的显示装置1A中的像素电路10A时，通过晶体管特性控制信号Vb基于“与信号写入有关的信号”（与信号写入操作关联的方式）脉冲驱动（pulse-drive）采样晶体管125的背栅端子。
以下将详细描述该操作，注意力指向阈值校正和迁移率校正。在像素电路10中，对于驱动定时，首先采样晶体管125响应于从写扫描线104WS施加的写驱动脉冲WS而导通，以采样从视频信号线106HS施加的视频信号Vsig并且将视频信号Vsig保持在存储电容器120中。以下，为了便于介绍和理解，除非另有说明，将通过将信号振幅Vin的信息表示为写入、保持在或者采样在存储电容器120中而进行简明描述，例如，假设写增益为1（理想值）。当写增益小于1时，对应于信号振幅Vin的大小并与增益相乘的信息，而不是信号振幅Vin本身，被保持在存储电容器120中。
对于像素电路10的驱动定时，当将视频信号Vsig的信号振幅Vin的信息写到存储电容器120时，执行逐线驱动，从连续扫描的角度，其同时将一行的视频信号传输到各列的视频信号线106HS。具体的，在利用2TR构造的像素电路10中的驱动定时进行阈值校正和迁移率校正的基本构思中，首先在1H时段中，视频信号Vsig具有基于分时的基准电势（Vofs）和信号电势（Vofs+Vin）。特别地，假设视频信号Vsig在基准电势（Vofs）处的、作为无效时段的时段是一个水平时段的第一半部分，并且视频信号Vsig在视频电势（Vsig=Vofs+Vin）处的、作为有效时段的时段是一个水平时段的第二半部分。当一个水平时段被分成第一半部分和第二半部分时，一个水平时段典型地被分成基本相等的半时段。然而，这不是必要的。第二半部分可长于第一半部分，或者相反的，第二半部分可短于第一半部分。
假设用于信号写入的写驱动脉冲WS还用于阈值校正和迁移率校正，并且通过在1H时段中两次激活写驱动脉冲WS来开启采样晶体管125。在第一个开（on）定时中进行阈值校正，并且在第二个开定时中同时执行信号写入和迁移率校正。此后，驱动晶体管121在第一电势（高电势侧）接收来自电源线105DSL的电流，并且，根据保持在存储电容器120中的信号电势（对应于有效时段中的视频信号Vsig的电势的电势）将驱动电流Ids馈送通过有机EL元件127。附带的，替代在1H时段中两次激活写驱动脉冲WS，可以在保持采样晶体管125的开状态的同时，将视频信号线106HS的电势设置到信号电势（=Vofs+Vin）为了控制有机EL元件127中的亮度。
例如，在视频信号Vsig的无效时段中，垂直驱动部分103输出写驱动脉冲WS作为控制信号，用于使采样晶体管125在电源线105DSL在第一电势并且视频信号线106HS在基准电势（Vofs）的时间时段中导通，从而将对应于驱动晶体管121的阈值电压Vth的电压保持在存储电容器120中。该操作实现阈值校正功能。该阈值校正功能可抵消驱动晶体管121的阈值电压Vth的影响，该阈值电压在像素电路10之间变化。
垂直驱动部分103优选通过在采样信号振幅Vin之前，在多个水平时段中重复地执行阈值校正操作，来使对应于驱动晶体管121的阈值电压Vth的电压确定地保持在存储电容器120中。通过多次执行阈值校正操作确保足够长的写时间。这使得可确保预先将对应于驱动晶体管121的阈值电压Vth的电压保持在存储电容器120中。
保持的对应于阈值电压Vth的电压用于抵消驱动晶体管121的阈值电压Vth。因此，甚至当驱动晶体管121的阈值电压Vth在像素电路10之间变化时，也可以完全抵消每个像素电路10的变化，从而提高图像均匀性（即，显示装置的整个屏幕上的发光亮度的均匀性）。特别地，可以防止当信号电势用于低灰度（gradation）时趋于出现的亮度变化。
优选地，垂直驱动部分103在阈值校正操作之前视频信号Vsig的无效时段中通过在电源线105DSL在第二电势并且视频信号线106HS在基准电势（Vofs）的时间时段中激活写驱动脉冲WS（本例子中为H-电平）而使采样晶体管125导通，并且随后在将写驱动脉动脉冲WS保持在有效的（active）H的同时将电源线105DSL设置到第一电势。
因此，在源端子S复位到第二电势VCC_L（放电时段C=第二节点初始化时段）并且驱动晶体管121的栅端子G复位到参考基准电势（Vofs）（初始化时段D=第一节点初始化时段）之后，开始阈值校正操作（阈值校正时段E），该第二电势VCC_L充分低于基准电势（Vofs）。这种复位栅电势和源电势的操作（初始化操作）使得能够可靠地执行随后的阈值校正操作。放电时段C和初始化时段D将一起被称为阈值校正预备时段（=预处理时段），用于初始化驱动晶体管121的栅电势Vg和源电势Vs。
在阈值校正时段E中，电源线105DSL的电势从低电势侧上的第二电势VCC_L转变到高电势侧上的第一电势VCC_H，从而驱动晶体管121的源电势Vs开始上升。具体的，驱动晶体管121的栅端子G保持在视频信号Vsig的基准电势（Vofs），并且漏极电流流动直到驱动晶体管121的源端子S的电势Vs上升之后驱动晶体管121被截断。当驱动晶体管121被截断时，驱动晶体管121的源电势Vs变成“Vofs-Vth”。在阈值校正时段E中，为了允许漏电流仅流过存储电容器120侧（当CCS<<Cel时）并且阻止漏极电流流到有机EL元件127侧，设置所有像素公共的地线路cath的电势Vcath，以便截断有机EL元件127。
由于通过二极管和寄生电容Cel的并行电路表示有机EL元件127的等效电路，所以只要“Vel≤Vcath+VthEL”（即只要有机EL元件127的泄漏（leakage）电流远小于流过驱动晶体管121的电流），驱动晶体管121的漏极电流Ids被用于对存储电容120和寄生电容Cel充电。结果，有机EL元件127的阳极端子A的电压Vel（即，节点ND122的电势）随时间上升。继而，当节点ND122的电势（源电势Vs）和节点ND121的电压（栅电势Vg）之间的电势差正好变成阈值电压Vth时，驱动晶体管121从开状态变到关状态，漏极电流Ids停止流动，并且阈值校正时段结束。即，在经过特定时间之后，驱动晶体管121的栅-源电压Vgs采用阈值电压Vth。
在这种情况中，可仅执行阈值校正操作一次。但是，这不是必要的。可重复操作阈值校正多次，其中以一个水平时段为处理周期。例如，理想的，通过一次阈值校正，将对应于阈值电压Vth的电压写到存储电容器120，该存储电容器120连接在驱动晶体管121的栅端子G和源端子S之间。然而，阈值校正时段E从将写驱动脉冲WS设置到有效的H的时刻持续到将写驱动脉冲WS返回到无效的L的时刻。当不充分保证该时段时，该时段在达到对应于阈值电压Vth的电压之前结束。优选多次重复阈值校正操作来解决这个问题。在图中未示出这种阈值校正操作的定时。
当阈值校正操作被执行多次时，一个水平时段是阈值校正操作的处理周期，这是因为在阈值校正操作之前执行初始化操作，该初始化操作在一个水平时段的第一半部分中通过视频信号线106HS施加基准电势（Vofs）并且将源电势设置到第二电势VCC_L。阈值校正时段必然短于一个水平时段。因此，由于存储电容器120的电容值CCS、第二电势VCC_L的大小关系以及其它因素，可能存在以下情况：在阈值校正操作的一个较短时段中，对应于阈值电压Vth的精确电压可能不被完全保持在存储电容器120中。优选多次执行阈值校正操作来处理这种情况。即，优选通过在存储电容器120中采样信号振幅Vin（信号写入）之前在多个水平时段中重复阈值校正操作，来确信地将对应于驱动晶体管121的阈值电压Vth的电压保持在存储电容器120中。
像素电路10除阈值校正功能之外还具有迁移率校正功能。具体的，为了在视频信号线106HS处于视频信号Vsig的有效时段中的信号电势（Vofs+Vin）处的时间时段中将采样晶体管125设置在导通状态中，垂直驱动部分103仅针对比以上时间时段短的时段将施加到写扫描线104WS的写驱动脉冲保持为有效（在本例子中是H-电平）。在该较短时段中，驱动晶体管121在信号电势（Vofs+Vin）被施加到驱动晶体管121的控制输入端子的状态中，对有机EL元件127的寄生电容Cel和存储电容器120充电。当对应于信号振幅Vin的信息被保持在存储电容器120中时，通过合适地设置写驱动脉冲WS的有效时段（该时段也是采样时段和迁移率校正时段），可同时进行驱动晶体管121的迁移率μ的校正。通过水平驱动部分106将信号电势（Vofs+Vin）实际施加到视频信号线106HS并且将写驱动脉冲WS设置为有效的H的时段被设置为将信号振幅Vin写到存储电容器120的时段（该时段将也被称为采样时段）。
具体的，在像素电路10的驱动定时中，在电源线105DSL在高电势侧的第一电势VCC_H并且视频信号Vsig在有效时段中（在信号振幅Vin的时段中）的时段中，激活写驱动脉冲WS。即，结果，通过一范围定义迁移率校正时段（以及采样时段），在该范围中，视频信号线106HS的电势是视频信号Vsig的有效时段中的信号电势（Vofs+Vin）期间中的时间宽度与写驱动脉冲WS的有效时段彼此重叠。具体的，由于写驱动脉冲WS的有效时段宽度被设置得较窄，以便被包含于视频信号线106HS处于信号电势的时间宽度中，所以迁移率校正时间由写驱动脉冲WS确定。更精确地，迁移率校正时间（以及采样时段）是从写驱动脉冲WS上升并且采样晶体管125开启（turn on）到同一写驱动脉冲WS下降并且采样晶体管125关断（turn off）的时间。
具体的，在采样时段中，采样晶体管125设置在导通（开）状态中，其中驱动晶体管121的栅电势Vg在信号电势（Vofs+Vin）。因此，在写以及迁移率校正时段H中，驱动电流Ids在驱动晶体管121的栅端子G固定在信号电势（Vofs+Vin）的状态中流过驱动晶体管121。信号振幅Vin的信息以被加到驱动晶体管121的阈值电压Vth上的方式保持。结果，驱动晶体管121的阈值电压Vth的变化总是被消除，这意味着进行了阈值校正。作为阈值校正的结果，由存储电容器120保持的栅-源电压Vgs是“Vsig+Vth”=“Vin+Vth”。另外，在采样时段中同时进行迁移率校正。因此采样时段也是迁移率校正时段（写和迁移率校正时段H）。
当时使VthEL为有机EL元件127的阈值电压，进行“Vofs-Vth＜VthEL”的设置时，有机EL元件127被设置在反向偏压（reverse-biased）状态中并且有机EL元件127为截断状态（高阻抗状态）。因此，有机EL元件127不发射光，并且呈现简单的电容特性而不是二极管特性。因此，流过驱动晶体管121的漏极电流（驱动电流Ids）被写到电容“C=CCS+Cel”，该电容“C=CCS+Cel”通过将存储电容器120的电容CCS与有机EL元件127的寄生电容（等效电容）Cel的电容Cel组合而获得。因此，驱动晶体管121的漏极电流流到有机EL元件127的寄生电容Cel中，并因此开始充电。结果，驱动晶体管121的源电势Vs上升。
在图10的时序图中，该上升用ΔV表示。作为阈值校正的结果，该上升（即作为迁移率校正参数的电势校正值ΔV）被从保持在存储电容器120中的栅-源电压“Vgs=Vin+Vth”中减去，并且“Vgs=Vin+Vth-ΔV”，其意味着施加负反馈。驱动晶体管121的源电势Vs此时是通过从栅电势Vg（=Vin）中减去保持在存储电容器中的电压“Vgs=Vin+Vth-ΔV”而获得的值“-Vth+ΔV”。
因此，在像素电路10的驱动定时中，在写和迁移率校正时段H中，执行信号振幅Vin的采样以及用于校正迁移率μ的ΔV（负反馈的量或者迁移率校正参数）的调整。写扫描部分104可调整写和迁移率校正时段H的时间宽度。因此，可以优化驱动电流Ids的负反馈的量。
电势校正值ΔV是Ids·t/Cel。即使当由于每个像素电路10中的迁移率μ的变化而导致驱动电流Ids变化时，也获得对应于每个像素电路10中的驱动电流Ids的电势校正值ΔV。因此，每个像素电路10中的迁移率μ的变化可被校正。具体的，当信号振幅Vin固定时，驱动晶体管121的迁移率μ越大，电势校正值ΔV的绝对值越大。换言之，迁移率μ越大，电势校正值ΔV越大，从而每个像素电路10中的迁移率μ的变化可被移除。
像素电路10还具有自举功能。具体的，在信号振幅Vin的信息被保持在存储电容器120中的阶段中，写扫描部分104取消写驱动脉冲WS向写扫描线104WS的施加（即，将写驱动脉冲WS设置到无效L（低）），从而将采样晶体管125设置在非导通状态，并且因此将驱动晶体管121的栅端子G从视频信号线106HS电气断开（发射时段I）。在发射时段I之前，水平驱动部分106在合适的后续时间点将视频信号线106HS的电势返回到基准电势（Vofs）。
有机EL元件127的发光状态持续到第（m+m’-1）水平扫描时段为止。这终止形成第（n，m）子像素的有机EL元件127的发光操作。此后，进入到下个帧（或者场），再次重复阈值校正预备操作、阈值校正操作、迁移率校正操作以及发光操作。
在发射时段I中，驱动晶体管121的栅端子G与视频信号线106HS断开。由于取消了将信号电势（Vofs+Vin）施加到驱动晶体管121的栅端子G，所以驱动晶体管121的栅电势Vg变得能够上升。存储电容器120连接在驱动晶体管121的栅端子G和源端子S之间。通过存储电容器120的效应执行自举操作。假设自举增益是1（理想值），则驱动晶体管121的栅电势Vg与驱动晶体管121的源电势Vs的变化操作地关联，从而栅-源电压Vgs可保持恒定。此时，流过驱动晶体管121的驱动电流Ids流到有机EL元件127，并且有机EL元件127的阳极电势根据驱动电流Ids而上升。假设该上升量为Vel。随着源电压Vs的上升，最终消除有机EL元件127的反向偏压状态。因此，有机EL元件127实际上以流入到有机EL元件127中的驱动电流Ids开始发射光。
通过将“Vsig+Vth-ΔV”或者“Vin+Vth-ΔV”代入到前述的表示晶体管特性的公式（1）中，可以将驱动电流Ids与栅-源电压Vgs的关系表示为公式（5A）或者公式（5B）（两个公式将被一起称为公式（5））。
Ids=k·μ·(Vsig–Vofs–ΔV)2    (5A)
Ids=k·μ·(Vin–Vofs–ΔV)2    (5B)
公式（5）显示阈值电压Vth的项被消除，并且施加到有机EL元件127的驱动电流Ids不取决于驱动晶体管121的阈值电压Vth。即，例如当Vofs设置在0伏特时，流过有机EL元件127的电流Ids与通过从控制有机EL元件127的亮度的视频信号Vsig的值中减去第二节点ND2（驱动晶体管121的源端子）处的电势校正值ΔV而获得的值的平方成比例，电势校正ΔV值来源于驱动晶体管121的迁移率μ。换言之，流过有机EL元件127的电流Ids不取决于有机EL元件127的阈值电压VthEL或者驱动晶体管121的阈值电压Vth。即，由有机EL元件127发射的光量（亮度）不受有机EL元件127的阈值电压VthEL或者驱动晶体管121的阈值电压Vth的影响。第（n，m）有机EL元件127的亮度是对应于电流Ids的值。
另外，较高迁移率μ的驱动晶体管121具有较大的电势校正值ΔV，并因此具有较小值的栅-源电压Vgs。因此，即使当公式（5）中的迁移率μ为较大的值时，（Vsig-Vofs-ΔV）2的值也较小，从而可校正漏极电流Ids。即，即使在驱动晶体管121的迁移率μ彼此不同的情况下，当视频信号Vsig值相同时，漏极电流Ids也基本相同。结果，流过有机EL元件127并控制有机EL元件127的亮度的电流Ids被均匀化。即，有机EL元件127的亮度变化可被校正，该变化由迁移率μ的变化（以及k的变化）导致。
另外，存储电容器120连接在驱动晶体管121的栅端子G和源端子S之间，并且由于存储电容器120的效应而在发射时段开始时执行自举操作。驱动晶体管121的栅电势Vg和源电势Vs上升，而同时驱动晶体管121的栅-源电压“Vgs=Vin+Vth-ΔV”保持恒定。当驱动晶体管121的源电势Vs变成“-Vth+ΔV+Vel”时，栅电势Vg变成“Vin+Vel”。此时，由于驱动晶体管121的栅-源电压Vgs恒定，所以驱动晶体管121将恒定电流（驱动电流Ids）馈给通过有机EL元件127。结果，有机EL元件127的阳极端子A的电势（=节点ND122的电势）上升到一电压，使得作为饱和状态中的驱动电流Ids的电流可流过有机EL元件127。
有机EL元件127的长发光时间改变有机EL元件127的I-V特性。因此，节点ND122的电势随着时间的过去而改变。然而，即使当由于有机EL元件127的长期退化而导致这种有机EL元件127的阳极电势变化时，存储电容器120保持的栅-源电压Vgs也被恒定保持在“Vin+Vth-ΔV”。驱动晶体管121作为恒流源操作。因此，即使当有机EL元件127的I-V特性随着时间的过去而变化，并且驱动晶体管121的源电势Vs相应变化时，由于驱动晶体管121的栅-源电压Vgs被存储电容器120保持恒定（≈Vin+Vth-ΔV），因此流过有机EL元件127的电流也不变，并且因此有机EL元件127的发光亮度也保持恒定。实际上，自举增益小于“1”。因此，栅-源电压Vgs从“Vin+Vth-ΔV”降低，但是依然保持对应于自举增益的栅-源电压Vgs。
如以上所描述的，当设计驱动定时时，像素电路10自动形成阈值校正电路和迁移率校正电路。具体的，为了阻止驱动晶体管121的特性变化（本示例中为阈值电压Vth和载流子迁移率μ的变化）对驱动电流Ids的影响，像素电路10用作驱动信号均匀化电路，用于通过校正阈值电压Vth和载流子迁移率μ的影响而保持驱动电流恒定。不仅可执行自举操作，还可执行阈值校正操作和迁移率校正操作。因此，通过对应于阈值电压Vth和用于迁移率校正的电势校正值ΔV的电压调整通过自举操作保持的栅-源电压Vgs。因此，有机EL元件127的发光亮度不受驱动晶体管121的阈值电压Vth或者迁移率μ的的变化影响，也不受有机EL元件127的长期退化的影响。结果，显示装置1可以对应于输入视频信号Vsig（信号振幅Vin）的稳定灰度进行显示，并且因此提供高图像质量的图像。
另外，可由使用n-沟道型驱动晶体管121的源跟随器电路形成像素电路10。因此，即使当原样地使用具有当前情形中的阳极和阴极电极的有机EL元件127时，像素电路10也可驱动有机EL元件127。另外，像素电路10可仅利用n-沟道型晶体管形成，包括驱动晶体管121、驱动晶体管121外围部分的采样晶体管125等。因此，可获得晶体管制造成本的降低。
[发生亮度不足现象的原因]
在采样时段和迁移率校准时段中的信号写入操作时，如何用较大的量（magnitude）和较高的保真度（fidelity）（具有线性）将对应于信号电势Vin的信息写到存储电容器120中非常重要。“较大的量”由所谓的写增益Gin定义。为了关于视频信号Vsig的信号电势Vin高效地确保亮度，在驱动电流Ids随着驱动晶体管121的栅电势Vg的上升而流动并且源电势Vs在写入的时间不上升的情况下（即在写入时间驱动晶体管121的低源电势Vs的情况下），优选将电容CCS的存储电容器120保持的电压与视频信号Vsig的比（写增益Gin）设置地尽量大。使用存储电容器120的电容CCS、在驱动晶体管121的栅端子G处形成的寄生电容C121gs的电容Cgs、以及有机EL元件127的寄生电容Cel，可以将这种情况下的写增益Gin表示为
Gin=C2/（C1+C2）=（CCS+Cgs）/{（CCS+Cgs）+Cel}
当考虑辅助电容310时，将Cel变为“Cel+Csub”就足够。
寄生电容C121gs的电容Cgs可认为小于存储电容器120的电容CCS和有机EL元件127的寄生电容Cel。因此，当有机EL元件127的寄生电容Cel充分大于存储电容器120的电容CCS时，或者换言之，当加到驱动晶体管121的栅端子G和源端子S之间的电容值（在此情况中为存储电容器120的电容CCS）减小时或当加到驱动晶体管121的源端子S（即有机EL元件127的阳极端子A）和阴极线路cath（有机EL元件127的阴极端子K）之间的电容值（在此情况中为有机EL元件127的寄生电容Cel）增加时，写增益Gin无限靠近“1”。因此，更接近信号电势Vin的大小的电压信息可被写到存储电容器120。
另一方面，已经发现对于“较高保真度（具有线性）”需要考虑背栅效应（也称为基底偏压效应（substrate bias effect））。具体的，当使用具有背栅效应的场效应晶体管作为写晶体管TRW时，发生以下现象：即使当输入高视频信号电平以获得高亮度时，也可能不能获得对应于输入视频信号电平的亮度。例如假设使用MOS晶体管。通常，在像素电路10中，MOS晶体管的基电势（base voltage）（背栅电势）基本设在发射状态中使用的最低电压。例如，如图4和图5的第一比较例中，施加作为固定电势的最低电压（地电势）给基电势。在这种情况中，必要发光亮度越大，栅电势和源电势需要越高，并且源端子和基端子（背栅端子）之间的基-源电压Vbs增加越多。然而，在这种情况中，随着基-源电压Vbs增加，由于基底偏压效应采样晶体管125的阈值电压Vth增加，并且因此使得写入困难，而且朝着抑制亮度的方向上起作用。因此亮度不足现象发生。亮度不足现象根据灰度（gradation）而不同，这意味着对于每个灰度具有γ特性（线性失去）。在彩色显示的情况中，担心色调偏移。为了消除亮度不足现象，需要进一步增加采样晶体管125的栅-源电压Vgs。结果，视频信号Vsig的电压需要被设置地更高。
[作为测量亮度不足现象的对策的方法]
本实施例通过将基于“与信号写入有关的信号”的晶体管特性控制信号Vb施加到采样晶体管125的晶体管特性控制端子，来消除由背栅效应导致的亮度不足现象，并且从而改进信号写入时的晶体管特性。“改进晶体管特性”是指例如改进写能力，并且降低阈值电压Vth。
图11和12是帮助解释针对由背栅效应导致的亮度不足现象的对策的原理的图。图11是帮助解释晶体管特性（Vgs-Ids特性）对基底电势的依赖性的图。图12是帮助解释驱动根据第一实施例的像素电路的方法的时序图，注意力指向晶体管特性控制信号Vb。
如已知的，由于背栅效应，背栅型薄膜晶体管或者MOS晶体管的晶体管特性不同。例如，一般地，MOS晶体管通常被当做如具有双极晶体管的三端子器件。但是，更精确地，MOS晶体管还应被当做四端子器件，这是因为形成源区和漏区的基底或者阱应当被当做控制端子（晶体管特性控制端子）。当晶体管特性控制信号Vb（也被称为背栅电压、基底电势或者基电势）施加到源端子和晶体管特性控制端子（例如基底（还称为本体））之间时，可控制晶体管特性。背栅电压通常被施加为负电压，从而二极管在截断状态。例如，当施加背栅电压时，紧直接位于源和漏沟道之下的耗尽层被改变，如在二极管中一样，并且半导体表面的电势改变。因此，根据是否施加了背栅电压，改变耗尽层中的电荷。如图11中所示，晶体管特性（Vgs-Ids特性）被改变。因此，阈值电压Vth被改变。已知，当考虑背栅效应时，阈值电压Vth以约背栅电压的1/2次幂的速度增加。附带的，虽然在简单的理论中，阈值电压Vth以约背栅电压的1/2次幂的速度增加，通常即使将该增加看作线性增加，实践中也不存在问题。
如图11中所示，随着基底电势（即，晶体管特性控制信号Vb）上升，阈值下降，从而可以促进通过采样晶体管125对信号电压的写入。即，如在图12中，基于“与信号写入有关的信号”的晶体管特性控制信号Vb足以能够至少在信号写入时间（具体为在写入开始之后紧挨的一定（certain）时段）降低采样晶体管125的阈值电压Vth。“在写入开始之后紧挨的一定时段”不需要是视频信号写处理步骤的整个时段（第一实施例中的采样时段和迁移率校正时段），而是指其足以改变采样晶体管125的阈值电压Vth，以便在从开始的该一定时段期间降低采样晶体管125的阈值电压Vth。“一定时段”是在对应于视频信号的振幅的电压基本被写到存储电容器120之前的时段就足够。
在每个像素电路10A中，晶体管特性控制部分620A构造为设置采样晶体管125的晶体管特性控制信号Vb。当在从信号写入开始起的一定时段期间提高采样晶体管125的晶体管特性控制信号Vb时，可以使阈值电压Vth更低，从而可以促进通过采样晶体管125对信号电压的写入。输入高视频信号电平以获得高亮度，并且通过以与高视频信号电平的输入操作关联的方式类似地提高用于采样晶体管125的晶体管特性控制信号Vb，改变阈值电压Vth。从而可以抑制或者消除亮度不足现象。以上所描述的构造可消除难以产生高亮度（写入困难）或者需要设置更高的信号电压的问题。
[第二实施例]
图13和14是示出根据第二实施例的像素电路10B以及包括该像素电路10B的显示装置的形式的图。在像素阵列部分102中具有根据第二实施例的像素电路10B的显示装置将被称为根据第二实施例的显示装置1B。图13示出了（每个像素的）基本构造。图14示出具体构造（整个显示装置）。图15是帮助解释第二实施例的操作的时序图，注意力指向晶体管特性控制信号Vb。
如图13和图14中所示，第二实施例在每个像素电路10B中具有晶体管特性控制部分620B。晶体管特性控制部分620B具有电容元件622，该电容元件622连接在采样晶体管125的晶体管特性控制端子（背栅端子）以及控制输入端子（栅端子）之间。特性控制扫描部分621不是必须的。附带的，在图13中通过电阻元件RBG表示采样晶体管125的背栅的线路电阻。晶体管特性控制部分620B还可包括用于调整通过电容元件622施加到晶体管特性控制端子的信号的时间常数的时间常数调整部分624，但是时间常数调整部分624不是必须的。作为例子，时间常数调整部分624具有电阻元件625，该电阻元件625连接在采样晶体管125的晶体管特性控制端子和用于施加晶体管特性控制信号Vb的线路之间。在图13中，电阻元件625设置在电容元件622和采样晶体管125的背栅端子之间。然而，电阻元件625可设置在电容元件622和采样晶体管125的栅端子之间。
关于如何产生用于抑制由背栅效应导致的亮度不足现象的晶体管特性控制信号Vb，根据第一实施例的晶体管特性控制部分620A使用“与信号写入有关的信号”，并且还可使用任意信号，只要与信号写入有关的信号被使用即可。另一方面，第二实施例使用用于执行采样晶体管125的开/关控制的写脉冲WS作为“与信号写入有关的信号”的具体例子。在第二实施例中，电容元件622被加在采样晶体管125的背栅和栅线（写扫描线104WS）之间，从而将信号写入时间的写脉冲WS的上升沿的耦合（coupling）电压输入到基电势，并且从而促进通过采样晶体管125对信号电压的写入。
如图15中所示，当写脉冲WS通过电容元件622耦合到背栅端子时，对于从采样时段和迁移率校正时段开始起的一定时段，晶体管特性控制信号Vb可增加。因此，改变采样晶体管125的阈值电压Vth以变得更低，从而可以促进通过采样晶体管125对信号电压的写入。附带的，由于信号写入时间的写脉冲WS的下降沿的耦合，对于从下降沿开始起的一定时段，用于采样晶体管125的晶体管特性控制信号Vb下降。然而，这不产生问题。另外，不同于后面要描述的第三实施例，对于从初始化节点ND121（第一节点）的时段开始起的一定时段，用于采样晶体管125的晶体管特性控制信号增加。然而，这不产生问题。
附带的，采样晶体管125的基电势是固定电势，并且理想地耦合电压不输入到基电压。而且，由于实际上存在背栅的线路电阻（电阻元件RBG），所以当电阻元件622连接在作为晶体管特性控制端子的背栅端子和控制输入端子之间时，耦合电压可被输入到背栅端子，如在第二实施例中。
然而，背栅的线路电阻（电阻元件RBG）具有较小的电阻值，并且可能存在通过电容元件622的耦合具有较小影响的情况。即，通过电容元件622和线路电阻（=电阻元件RBG）限定的时间常数较小，并且耦合电压施加时间较短。当在采样时段和迁移率校正时段开始时增加晶体管特性控制信号Vb的时段期望被延长到一定程度时，优选通过在采样晶体管125的晶体管特性控制端子和用于施加晶体管特性控制信号Vb线路之间提供电阻元件625来形成时间常数调整部分624。由于电阻元件625的插入，在电阻元件625和电阻元件RBG之间划分写脉冲WS的电压。然而，可以提高由电容元件622和电阻元件625（以及背栅的线路电阻=电阻元件RBG）限定的时间常数。因此，可延长在采样时段和迁移率校正时段开始时增加晶体管特性控制信号Vb的时段。
[第三实施例]
图16和17是示出根据第三实施例的像素电路10C以及包括像素电路10C的显示装置的形式的图。在像素阵列部分102中具有根据第三实施例的像素电路10C的显示装置将被称为根据第三实施例的显示装置1C。图16示出（一个像素的）基本构造。图17示出具体构造（整个显示装置）。图18示出帮助解释第三实施例的操作的时序图，注意力指向晶体管特性控制信号Vb。
如图16和图17中所示，第三实施例在每个像素电路10C中具有晶体管特性控制部分620C。晶体管特性控制部分620C具有电容元件632，该电容元件632连接在采样晶体管125的晶体管特性控制端子（背栅端子）与作为视频信号线DTL的视频信号线106HS之间。特性控制扫描部分621不是必须的。附带的，在图16中通过电阻元件RBG表示采样晶体管125的背栅的线路电阻。晶体管特性控制部分620C还可包括用于调整通过电容元件632施加到晶体管特性控制端子的信号的时间常数的时间常数调整部分634，但是时间常数调整部分634不是必须的。作为例子，时间常数调整部分634具有电阻元件635，该电阻元件635连接在采样晶体管125的晶体管特性控制端子和用于施加晶体管特性控制信号Vb的线路之间。在图16中，电阻元件635设置在电容元件632和采样晶体管125的背栅端子之间。然而，电阻元件635可设置在电容元件632和视频信号线106HS之间。
第三实施例具有与第二实施例类似的构造，但是不同之处在于：第三实施例通过将电容元件632加到采样晶体管125的背栅和视频信号线DTL（视频信号线106HS）之间，而将信号写入时视频信号Vsig的上升沿的耦合电压输入到基电势，从而促进通过采样晶体管125对信号电压的写入。
如图18中所示，当视频信号线的电势的上升沿通过电容元件632耦合到背栅端子时，对于从采样时段和迁移率校正时段的开始起的一定时段，晶体管特性控制信号Vb可增加。因此，采样晶体管125的阈值电压Vth改变以变得更低，所以可以促进通过采样晶体管125对信号电压的写入。
附带的，如第二实施例，也如第三实施例中，考虑到背栅的线路电阻（电阻元件RBG）的电阻值较小，可提供与时间常数调整部分624相似的时间常数调整部分634来延长在采样时段和迁移率校正时段的开始处增加晶体管特性控制信号Vb的时段到一定程度。
在第二实施例中，将恒定的晶体管特性控制信号Vb施加到采样晶体管125的背栅端子，而与视频信号的振幅无关。在第三实施例中，具有对应于视频信号振幅的大小的晶体管特性控制信号Vb被施加到采样晶体管125的背栅端子。即，由背栅效应导致的亮度不足现象根据视频信号Vsig而不同，并且第三实施例在反映这些差别时可控制每个像素电路10B中的晶体管特性控制端子。
[第四实施例]
图19和20是示出根据第四实施例的像素电路10D以及包括该像素电路10D的显示装置的形式的图。在像素阵列部分102中具有根据第四实施例的像素电路10D的显示装置将被称为根据第四实施例的显示装置1D。图19示出（一个像素的）基本构造。图20示出具体构造（整个显示装置）。图21是帮助解释第四实施例的操作的时序图，注意力指向晶体管特性控制信号Vb。
如图19和图20中所示，第四实施例在每个像素电路10D中具有晶体管特性控制部分620D。晶体管特性控制部分620D具有缓冲器（buffer）642，该缓冲器642连接在采样晶体管125的晶体管特性控制端子（背栅端子）和控制输入端子（栅端子）之间。特性控制扫描部分621不是必须的。附带的，在图19中，通过电阻元件RBG表示采样晶体管125的背栅端子的线路电阻。晶体管特性控制部分620D还可包括振幅调整部分644，该振幅调整部分644用于调整施加到晶体管特性控制端子的晶体管特性控制信号Vb，但是振幅调整部分644不是必不可少的。作为例子，振幅调整部分644具有电阻元件645，该电阻元件645连接在采样晶体管125的晶体管特性控制端子和缓冲器642之间。晶体管特性控制部分620D还可包括脉冲宽度调整部分646，该脉冲宽度调整部分646用于调整施加到晶体管特性控制端子的晶体管控制信号Vb的脉冲宽度，但是脉冲宽度调整部分646不是必不可少的。作为例子，脉冲宽度调整部分646具有微分（differentiating）电路647，用于将缓冲器642的输入侧上的写脉冲WS微分。通过电阻元件和电容元件足以形成微分电路647。
第四实施例与第二实施例相似之处在于使用信号写入时间的写脉冲WS。但是，第四实施例与第二实施例的不同之处在于：第四实施例基本通过缓冲器642而不是通过电容元件的电压耦合，将写脉冲WS输入到采样晶体管125的基电势，从而促进通过采样晶体管125对信号电压的写入。插入振幅调整部分644（电阻元件645）促进施加到采样晶体管125的背栅端子的晶体管特性控制信号Vb的大小的调整，如图21所示。插入脉冲宽度调整部分646（微分电路647）促进施加到采样晶体管125的背栅端子的晶体管控制信号Vb的脉冲宽度ΔT的调整，如图21中所示。第四实施例具有比第二实施例或者第三实施例更加复杂的电路构造，但是促进了施加到采样晶体管125的背栅端子的晶体管特性控制信号Vb的大小和施加时间的调整。
[第五实施例]
图22A到22E是帮助解释第五实施例的图。第五实施例是包括显示装置的电子装置的例子，该显示装置应用了用于抑制或者消除以上所描述的由背栅效应导致的亮度不足现象的技术。根据本实施例的抑制显示不均匀性的处理适用于显示装置，包括在各种电子装置使用的电流驱动型显示元件，该电子装置例如游戏机、电子书、电子字典、手机等。
例如，图22A示出了电子装置700是使用作为图像显示装置的例子的显示模块704的电视机的情况中的外观的例子的立体图：。电视机702具有设置在由基座706支撑的前面板703的前表面中的显示模块704，并且在显示表面上具有滤波玻璃705。图22B是示出电子装置700是数码相机712的情况中的外观的例子的图。数码相机712包括显示模块714、控制开关716和快门按钮717等。图22C是示出电子装置700是视频摄像机722的情况中的外观的例子的图。视频摄像机722具有用于成像在主体723的前面的对象的成像透镜725，并且还包括显示模块724、用于获取图像的开始/停止开关726等。图22D是电子装置700是计算机732的情况中的外观例子的图。计算器732包括下侧壳733a、上侧壳733b、显示模块734、网络摄像头735、键盘736等。图22E是示出电子装置700是便携电话742的情况中的外观例子的图。便携电话742是折叠型。便携电话742包括上侧壳743a、下侧壳743b、显示模块744a、子显示器744b、摄像头745、连接部分746（本例子中为铰链部分）、图像灯747等。
通过使用根据本实施例的显示装置制造显示模块704、显示模块714、显示模块724、显示模块734、显示模块744a以及子显示器744b。因此，每个电子装置700不仅可以校正由驱动晶体管的阈值电压和迁移率的变化（以及k的变化）而导致的亮度变化，还可以抑制或者消除由背栅效应导致的亮度不足现象，并且可因此实现高图像质量的显示。
以上已经使用本说明书中的实施例描述了本说明书中公开的技术。但是，权利要求中描述的内容的技术范围不限于前面实施例中描述的范围。可对前面的实施例做各种变化和改进，而不背离本说明书中所公开的技术的精神，并且通过增加这种改变和改进而获得的形式也包含于本说明书中公开的技术的技术范围。前面的实施例不限于涉及权利要求的技术，并且不是实施例中描述的所有特征的组合都是解决由本说明书中公开的技术所覆盖的问题所必须的。前面的实施例包括各个阶段中的技术，并且通过合适地组合多个公开的构造要求可提取出各种技术。即使当从本实施例中公开的所有构造要求中省略一些构造要求时，省略一些构造要求产生的构造也可提取为本说明书中公开的技术，只要获得对应于由本说明书中公开的技术所覆盖的问题的效果即可。
例如，关于消除由背栅效应所导致的亮度不足现象，能够以与将对应于视频信号的驱动电压写到存储电容器的处理操作关联的方式控制写晶体管的特性就足够，并且可采用各种构造，只要可以以与将对应于视频信号的驱动电压写到存储电容器的处理操作关联的方式控制写晶体管的特性即可。用于提供此的电路元件包含在像素电路中不是必须的，并且可以通过由设置在像素电路外侧的控制部分109（前面的例子中的特性控制扫描部分621）设计像素电路10的定时（参照第一实施例与第二到第四实施例实施例之间的差别）来实现该提供。
可选择地，在不在像素电路10的外侧提供独立的特性控制扫描部分621，可以存在如下构造：该构造通过逻辑电路使用由另一扫描部分输出的驱动脉冲产生对应于晶体管特性控制信号Vb的高/低的扫描脉冲，使扫描脉冲进行电平转换，并且接着输出具有合适电平Vb_H和Vb_L的晶体管特性控制信号Vb。
另外，在前面的实施例和例子中，当写晶体管具有能够控制阈值电压的晶体管控制端子（例如背栅端子等）时，晶体管特性控制端子用于以与将对应于视频信号的驱动电压写到存储电容器的处理操作关联的方式，控制写晶体管的特性。但是，这仅是例子，并且本技术不限于使用晶体管特性控制端子执行控制的构造，只要对于“在写开始之后紧挨的一定时段”，写晶体管的写能力增加即可。不言而喻，可以选用补充构造，例如在补充构造中n-沟道晶体管与p-沟道晶体管交换，并且多个电力和信号的极性相应反转。
基于前面的实施例的说明，涉及权利要求的技术是例子，并且例如提取以下技术。该技术如下列出。
[补充说明1]
一种像素电路包括：
显示部分；
存储电容器；
写晶体管，用于将对应于视频信号的驱动电压写到所述存储电容器；以及
驱动晶体管，用于基于写到所述存储电容器的驱动电压，驱动所述显示部分；
其中能够以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
[补充说明2]
根据补充说明1所述的像素电路，还包括：
特性控制部分，其构造为以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
[补充说明3]
根据补充说明1或2所述的像素电路，
其中在将对应于所述视频信号的驱动电压写到所述存储电容器的处理的时段中，增加所述写晶体管的写能力。
[补充说明4]
根据补充说明3所述的像素电路，
其中与将对应于所述视频信号的驱动电压写到所述存储电容器的处理的开始的同时增加所述写晶体管的写能力。
[补充说明5]
根据补充说明3所述的像素电路，
其中与将对应于所述视频信号的驱动电压写到所述存储电容器的处理的开始的同时降低所述写晶体管的阈值电压。
[补充说明6]
根据补充说明1至5中的任一个所述的像素电路，
其中所述写晶体管具有能够控制阈值电压的特性控制端子，并且
特性控制部分用于将控制所述阈值电压的控制信号施加到所述特性控制端子。
[补充说明7]
根据补充说明6所述的像素电路，
其中所述写晶体管是金属氧化物膜型场效应晶体管。
[补充说明8]
根据补充说明6所述的像素电路，
其中所述写晶体管是背栅型薄膜晶体管。
[补充说明9]
根据补充说明6至8中的任一个所述的像素电路，
其中在所述写晶体管的特性控制端子和控制电极端子之间设置电容元件，向所述控制电极端子施加用于控制所述写晶体管的导通/非导通的控制信号。
[补充说明10]
根据补充说明6至8中的任一个所述的像素电路，
其中在所述特性控制端子和用于传送视频信号的视频信号线之间设置电容元件。
[补充说明11]
根据补充说明10所述的像素电路，还包括：
时间常数调整部分，其构造为通过所述电容元件调整施加到所述特性控制端子的信号的时间常数。
[补充说明12]
根据补充说明11所述的像素电路，
其中所述时间常数调整部分具有连接到所述特性控制端子的电阻元件。
[补充说明13]
根据补充说明6至8中的任一个所述的像素电路，
其中对应于用于控制所述写晶体管的导通/非导通的控制信号的脉冲信号被施加到所述特性控制端子。
[补充说明14]
根据补充说明13所述的像素电路，还包括以下至少一个：
脉冲宽度调整部分，其构造为调整用于控制所述写晶体管的导通/非导通的控制信号的脉冲宽度，以及将所述控制信号施加给所述特性控制端子，所述脉冲宽度将所述写晶体管设置在导通状态中；以及
振幅调整部分，其构造为调整施加给所述特性控制端子的信号的振幅。
[补充说明15]
根据补充说明1至14中的任一个所述的像素电路，还包括：
像素部分，在所述像素部分中布置显示元件，
其中特性控制部分控制每个显示元件中的写晶体管的特性。
[补充说明16]
根据补充说明15所述的像素电路，
其中所述像素部分具有以二维矩阵形式布置的所述显示元件。
[补充说明17]
根据补充说明1至16中的任一个所述的像素电路，
其中显示元件是自发光型。
[补充说明18]
一种显示装置，包括：
多个像素电路，所述像素电路包括显示部分、存储电容器、将对应于视频信号的驱动电压写到所述存储电容器的写晶体管、以及用于基于写到所述存储电容器的驱动电压驱动所述显示部分的驱动晶体管，所述像素电路被布置；以及
特性控制部分，其构造为以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
[补充说明19]
一种电子装置，包括：
多个像素电路，所述像素电路包括显示部分、存储电容器、用于将对应于视频信号的驱动电压写到所述存储电容器的写晶体管、以及用于基于写到所述存储电容器的驱动电压驱动所述显示部分的驱动晶体管，所述像素电路被布置；
信号产生部分，用于产生施加到所述写晶体管的视频信号；以及
特性控制部分，其构造为以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
[补充说明20]
一种驱动像素电路的像素电路驱动方法，所述像素电路包括用于将对应于视频信号的驱动电压写到存储电容器的写晶体管以及用于驱动显示部分的驱动晶体管，所述驱动方法包括：
以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
本公开包含涉及2011年6月8日在日本专利局提交的日本在先专利申请JP 2011-128238中所公开的主题，通过引用将其全部内容合并于此。

Claims (20)

1.一种像素电路，包括：
发光元件；
存储电容器；
写晶体管，用于将对应于视频信号的驱动电压写到所述存储电容器；以及
驱动晶体管，用于基于写到所述存储电容器的驱动电压，驱动所述发光元件，
其中能够以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
2.根据权利要求1所述的像素电路，还包括：
特性控制部分，其构造为以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
3.根据权利要求1所述的像素电路，
其中在将对应于所述视频信号的驱动电压写到所述存储电容器的处理的时段中，增加所述写晶体管的写能力。
4.根据权利要求3所述的像素电路，
其中与将对应于所述视频信号的驱动电压写到所述存储电容器的处理的开始的同时增加所述写晶体管的写能力。
5.根据权利要求3所述的像素电路，
其中与将对应于所述视频信号的驱动电压写到所述存储电容器的处理的开始的同时降低所述写晶体管的阈值电压。
6.根据权利要求1所述的像素电路，
其中所述写晶体管具有能够控制阈值电压的特性控制端子，并且
特性控制部分用于将控制所述阈值电压的控制信号施加到所述特性控制端子。
7.根据权利要求6所述的像素电路，
其中所述写晶体管是金属氧化物膜型场效应晶体管。
8.根据权利要求6所述的像素电路，
其中所述写晶体管是背栅型薄膜晶体管。
9.根据权利要求6所述的像素电路，
其中在所述写晶体管的特性控制端子和控制电极端子之间设置电容元件，向所述控制电极端子施加用于控制所述写晶体管的导通/非导通的控制信号。
10.根据权利要求9所述的像素电路，还包括：
时间常数调整部分，其构造为通过所述电容元件调整施加到所述特性控制端子的信号的时间常数。
11.根据权利要求10所述的像素电路，
其中所述时间常数调整部分具有连接到所述特性控制端子的电阻元件。
12.根据权利要求6所述的像素电路，
其中在所述特性控制端子和用于传输所述视频信号的视频信号线之间设置电容元件。
13.根据权利要求6所述的像素电路，
其中对应于用于控制所述写晶体管的导通/非导通的控制信号的脉冲信号被施加到所述特性控制端子。
14.根据权利要求13所述的像素电路，还包括以下至少一个：
脉冲宽度调整部分，其构造为调整用于控制所述写晶体管的导通/非导通的控制信号的脉冲宽度，以及将所述控制信号施加给所述特性控制端子，所述脉冲宽度将所述写晶体管设置在导通状态中；以及
振幅调整部分，其构造为调整施加给所述特性控制端子的信号的振幅。
15.根据权利要求1所述的像素电路，还包括：
像素部分，在所述像素部分中布置发光元件，
其中特性控制部分控制每个发光元件中的写晶体管的特性。
16.根据权利要求15所述的像素电路，
其中所述像素部分具有以二维矩阵形式布置的所述发光元件。
17.一种显示装置，包括：
多个像素电路，所述像素电路包括发光元件、存储电容器、将对应于视频信号的驱动电压写到所述存储电容器的写晶体管、以及用于基于写到所述存储电容器的驱动电压驱动所述发光元件的驱动晶体管，所述像素电路被布置；以及
特性控制部分，其构造为以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
18.一种显示装置，包括：
多个像素电路；
多个信号线；以及
多个扫描线，
其中所述像素电路包括发光元件、存储电容器、写晶体管以及驱动晶体管，
根据来自扫描线的控制信号将所述写晶体管设置在导通状态中，并且所述写晶体管将来自信号线的视频信号施加到所述存储电容器；
所述存储电容器保持对应于所施加的视频信号的驱动电压；
基于所述驱动电压，驱动所述驱动晶体管，以便馈送通过所述发光元件的电流，
所述写晶体管包括背栅端子和栅端子，以及
在所述背栅端子和所述栅端子之间连接电容元件和电阻元件。
19.一种电子装置，包括：
多个像素电路，所述像素电路包括发光元件、存储电容器、用于将对应于视频信号的驱动电压写到所述存储电容器的写晶体管、以及用于基于写到所述存储电容器的驱动电压驱动所述发光元件的驱动晶体管，所述像素电路被布置；
信号产生部分，用于产生施加到所述写晶体管的视频信号；以及
特性控制部分，其构造为以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
20.一种驱动像素电路的像素电路驱动方法，所述像素电路包括用于将对应于视频信号的驱动电压写到存储电容器的写晶体管以及用于驱动显示部分的驱动晶体管，所述驱动方法包括：
以与将对应于所述视频信号的驱动电压写到所述存储电容器的处理操作关联的方式，控制所述写晶体管的特性。
CN201210179273.8A 2011-06-08 2012-06-01 像素电路、显示装置、电子装置和像素电路驱动方法 Active CN102819996B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-128238 2011-06-08
JP2011128238A JP5842263B2 (ja) 2011-06-08 2011-06-08 表示素子、表示装置、及び、電子機器

Publications (2)

Publication Number Publication Date
CN102819996A true CN102819996A (zh) 2012-12-12
CN102819996B CN102819996B (zh) 2016-12-14

Family

ID=47292793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210179273.8A Active CN102819996B (zh) 2011-06-08 2012-06-01 像素电路、显示装置、电子装置和像素电路驱动方法

Country Status (3)

Country Link
US (1) US8917264B2 (zh)
JP (1) JP5842263B2 (zh)
CN (1) CN102819996B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103886838A (zh) * 2014-03-24 2014-06-25 京东方科技集团股份有限公司 像素补偿电路、阵列基板及显示装置
CN104778924A (zh) * 2015-04-28 2015-07-15 陕西科技大学 一种amoled像素阵列驱动显示装置
WO2016169369A1 (zh) * 2015-04-21 2016-10-27 北京大学深圳研究生院 一种显示装置及其像素电路
CN104464615B (zh) * 2013-09-25 2018-04-27 乐金显示有限公司 有机发光显示装置
CN110010058A (zh) * 2019-05-20 2019-07-12 京东方科技集团股份有限公司 阵列基板及显示面板
CN110164363A (zh) * 2018-06-27 2019-08-23 上海视涯信息科技有限公司 一种有机发光显示装置的像素电路及其驱动方法
CN110827730A (zh) * 2019-11-28 2020-02-21 京东方科技集团股份有限公司 一种检测ltpsamoled显示基板像素区晶体管特性的电路与方法
CN111739461A (zh) * 2019-03-25 2020-10-02 三星显示有限公司 显示装置及其驱动方法
CN112585671A (zh) * 2018-08-13 2021-03-30 三星显示有限公司 像素电路以及具有该像素电路的显示装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140058283A (ko) * 2012-11-06 2014-05-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
JP6201465B2 (ja) * 2013-07-08 2017-09-27 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
KR20150006637A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102068263B1 (ko) * 2013-07-10 2020-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
US9583063B2 (en) 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US9521723B2 (en) * 2014-06-11 2016-12-13 Stmicroelectronics International N.V. Integrated device comprising a matrix of OLED active pixels with improved dynamic range
KR20170068511A (ko) * 2014-10-06 2017-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JPWO2016072140A1 (ja) 2014-11-04 2017-08-10 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
US10140924B2 (en) 2014-11-04 2018-11-27 Sony Corporation Display device, method for driving display device, and electronic device
CN106158804B (zh) * 2015-04-02 2018-11-16 台达电子工业股份有限公司 一种半导体封装结构及其半导体功率器件
CN105489165B (zh) * 2016-01-29 2018-05-11 深圳市华星光电技术有限公司 像素补偿电路、方法、扫描驱动电路及平面显示装置
KR20180071467A (ko) * 2016-12-19 2018-06-28 엘지디스플레이 주식회사 전계발광 표시장치와 그의 전기적 특성 보상방법
KR102585451B1 (ko) * 2016-12-27 2023-10-06 삼성디스플레이 주식회사 발광 표시 장치
WO2018190503A1 (en) 2017-04-11 2018-10-18 Samsung Electronics Co., Ltd. Pixel circuit of display panel and display device
EP3389039A1 (en) * 2017-04-13 2018-10-17 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
WO2018197986A1 (ja) * 2017-04-28 2018-11-01 株式会社半導体エネルギー研究所 光モジュール、又は電子機器
KR102344964B1 (ko) 2017-08-09 2021-12-29 엘지디스플레이 주식회사 표시장치, 전자기기 및 바디 바이어싱 회로
CN107833559B (zh) * 2017-12-08 2023-11-28 合肥京东方光电科技有限公司 像素驱动电路、有机发光显示面板及像素驱动方法
CN109300436B (zh) * 2018-09-27 2020-04-03 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路及驱动方法
WO2020065961A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置
KR102538484B1 (ko) * 2018-10-04 2023-06-01 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR102538488B1 (ko) * 2018-10-04 2023-06-01 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR102654918B1 (ko) * 2018-10-08 2024-04-05 삼성디스플레이 주식회사 표시장치
JP2020086045A (ja) 2018-11-21 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 表示装置、及び、電子機器
CN109658870B (zh) * 2019-02-18 2021-11-12 京东方科技集团股份有限公司 像素电路、阵列基板及显示面板
KR102656469B1 (ko) * 2019-07-09 2024-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
JP7253796B2 (ja) * 2019-10-28 2023-04-07 株式会社Joled 画素回路、及び、表示装置
TWI732602B (zh) * 2019-12-24 2021-07-01 友達光電股份有限公司 顯示面板以及其畫素電路
US11756478B2 (en) * 2021-05-11 2023-09-12 Tcl China Star Optoelectronics Technology Co., Ltd. Driving circuit, display panel, and panel
CN115273739B (zh) * 2022-09-26 2023-01-24 惠科股份有限公司 显示面板、驱动方法及显示设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050231448A1 (en) * 2004-04-20 2005-10-20 Hisao Tanabe Organic EL display apparatus
JP2007256881A (ja) * 2006-03-27 2007-10-04 Sony Corp ディスプレイ装置
US20090184898A1 (en) * 2008-01-21 2009-07-23 Sony Corporation Electroluminescent display panel and electronic apparatus
CN101645233A (zh) * 2008-08-04 2010-02-10 索尼株式会社 显示设备和电子装置
CN101667391A (zh) * 2008-09-03 2010-03-10 佳能株式会社 像素电路、发光显示装置及其驱动方法
CN101908309A (zh) * 2009-06-03 2010-12-08 索尼公司 显示装置及其驱动方法和执行像素占空控制的电子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240059A (ja) 1991-01-21 1992-08-27 Nec Corp 生産用トレー管理装置
JPH04240068A (ja) 1991-01-21 1992-08-27 Fujitsu Ltd 研磨定盤
KR100799886B1 (ko) * 2002-03-04 2008-01-31 산요덴키가부시키가이샤 유기 일렉트로 루미네센스 표시 장치 및 그 응용
US7333099B2 (en) * 2003-01-06 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit, display device, and electronic apparatus
JP4967946B2 (ja) * 2007-09-14 2012-07-04 ソニー株式会社 表示装置及び表示装置の駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050231448A1 (en) * 2004-04-20 2005-10-20 Hisao Tanabe Organic EL display apparatus
JP2007256881A (ja) * 2006-03-27 2007-10-04 Sony Corp ディスプレイ装置
US20090184898A1 (en) * 2008-01-21 2009-07-23 Sony Corporation Electroluminescent display panel and electronic apparatus
CN101645233A (zh) * 2008-08-04 2010-02-10 索尼株式会社 显示设备和电子装置
CN101667391A (zh) * 2008-09-03 2010-03-10 佳能株式会社 像素电路、发光显示装置及其驱动方法
CN101908309A (zh) * 2009-06-03 2010-12-08 索尼公司 显示装置及其驱动方法和执行像素占空控制的电子装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464615B (zh) * 2013-09-25 2018-04-27 乐金显示有限公司 有机发光显示装置
CN103886838B (zh) * 2014-03-24 2016-04-06 京东方科技集团股份有限公司 像素补偿电路、阵列基板及显示装置
WO2015143835A1 (zh) * 2014-03-24 2015-10-01 京东方科技集团股份有限公司 像素补偿电路、阵列基板及显示装置
CN103886838A (zh) * 2014-03-24 2014-06-25 京东方科技集团股份有限公司 像素补偿电路、阵列基板及显示装置
US9564081B2 (en) 2014-03-24 2017-02-07 Boe Technology Group Co., Ltd. Pixel compensation circuit, array substrate and display apparatus
WO2016169369A1 (zh) * 2015-04-21 2016-10-27 北京大学深圳研究生院 一种显示装置及其像素电路
CN104778924A (zh) * 2015-04-28 2015-07-15 陕西科技大学 一种amoled像素阵列驱动显示装置
CN110164363A (zh) * 2018-06-27 2019-08-23 上海视涯信息科技有限公司 一种有机发光显示装置的像素电路及其驱动方法
CN110164363B (zh) * 2018-06-27 2021-06-22 上海视欧光电科技有限公司 一种有机发光显示装置的像素电路及其驱动方法
CN112585671A (zh) * 2018-08-13 2021-03-30 三星显示有限公司 像素电路以及具有该像素电路的显示装置
CN111739461A (zh) * 2019-03-25 2020-10-02 三星显示有限公司 显示装置及其驱动方法
CN110010058A (zh) * 2019-05-20 2019-07-12 京东方科技集团股份有限公司 阵列基板及显示面板
CN110827730A (zh) * 2019-11-28 2020-02-21 京东方科技集团股份有限公司 一种检测ltpsamoled显示基板像素区晶体管特性的电路与方法
US11538375B2 (en) 2019-11-28 2022-12-27 Chongqing Boe Display Technology Co., Ltd. Pixel circuit and testing method

Also Published As

Publication number Publication date
US8917264B2 (en) 2014-12-23
JP2012255875A (ja) 2012-12-27
JP5842263B2 (ja) 2016-01-13
CN102819996B (zh) 2016-12-14
US20120313923A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
CN102819996A (zh) 像素电路、显示装置、电子装置和像素电路驱动方法
US11257426B2 (en) Electronic devices with low refresh rate display pixels
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN102842281B (zh) 像素电路、显示装置、电子设备、和驱动像素电路的方法
US10593265B2 (en) Compensation circuit in which a magnitude relationship between channel width-to-length ratios of driving transistors of any two sub-pixels is identical with a magnitude relationship between channel width-to-length ratios of two sense transistors corresponding to the two sub-pixels, manufacturing method thereof, pixel circuit, compensation device and display device
CN101615376B (zh) 显示设备
US20160063922A1 (en) Organic Light-Emitting Diode Display
US11386838B2 (en) Pixel circuit and method of driving the same, display panel
CN108257549A (zh) 电致发光显示器
CN101770745B (zh) 显示装置、显示装置驱动方法及电子设备
CN110010072A (zh) 像素电路及其驱动方法、显示装置
CN102867840A (zh) 像素电路、显示器、电子装置和像素电路的驱动方法
CN102779497A (zh) 像素电路、显示装置、电子设备和驱动像素电路的方法
CN110728946A (zh) 像素电路及其驱动方法、显示面板
US20150145849A1 (en) Display With Threshold Voltage Compensation Circuitry
CN109872692A (zh) 像素电路及其驱动方法、显示装置
CN109979394A (zh) 像素电路及其驱动方法、阵列基板及显示装置
CN106067291A (zh) 一种像素驱动电路及其驱动方法、显示装置
CN102820005A (zh) 显示装置、像素电路、电子设备和显示装置的驱动方法
US20100033477A1 (en) Display panel module and electronic apparatus
CN110062943A (zh) 像素电路及其驱动方法、显示装置
CN109920376A (zh) 显示装置、用于显示装置的驱动方法和电子设备
CN108376534A (zh) 像素电路及其驱动方法、显示面板
US11302245B2 (en) Pixel circuit, driving method thereof, and display device
CN207966467U (zh) 像素电路及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150714

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150714

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231207

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.

TR01 Transfer of patent right