CN102810619B - 发光二极管 - Google Patents

发光二极管 Download PDF

Info

Publication number
CN102810619B
CN102810619B CN201210171813.8A CN201210171813A CN102810619B CN 102810619 B CN102810619 B CN 102810619B CN 201210171813 A CN201210171813 A CN 201210171813A CN 102810619 B CN102810619 B CN 102810619B
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
light
hole
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210171813.8A
Other languages
English (en)
Other versions
CN102810619A (zh
Inventor
叶寅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everlight Electronics Co Ltd
Original Assignee
Everlight Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everlight Electronics Co Ltd filed Critical Everlight Electronics Co Ltd
Publication of CN102810619A publication Critical patent/CN102810619A/zh
Application granted granted Critical
Publication of CN102810619B publication Critical patent/CN102810619B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明提出一种发光二极管，其包括一基板及一发光二极管芯片。基板包括一本体、多个第三接垫、一第四接垫、一第一电极、一第二电极、多个第一导电贯孔及一第二导电贯孔。本体具有一第一表面及相对第一表面的一第二表面。此些第三接垫(first？pads)与此第二接垫设置于本体的第一表面上。第一电极与第二电极设置于本体的第二表面上。此些第一导电贯孔贯穿本体，且各自电性连接各别一个第三接垫及此第一电极。此第二导电贯孔贯穿本体，且电性连接第四接垫及第二电极。

Description

发光二极管
技术领域
本发明是有关于一种发光二极管，且特别是有关于一种倒装芯片式发光二极管。
背景技术
已知的发光二极管封装的制作方法通常是先将多个金球放置于基板的电极上方，并借由共晶接合方式(eutecticbonding)将倒装芯片式发光二极管芯片与基板上的电极电性连接。之后，供应一绝缘胶体(此后称为“底胶”，underfill)填充于发光二极管芯片及基板之间的空间，用以增加反射率。如此一来，借由倒装芯片方式，可避免传统水平式芯片电极阻挡光线，造成出光率降低的现象。然而，当发光二极管芯片借由倒装芯片方式与基板结合时，常会遇到对位偏差的问题，造成发光效果无法均一的现象。并且，将底胶涂布于发光二极管芯片及基板之间，除了反射效果不佳外还需耗费较高的成本。
已知的倒装芯片式发光二极管，一般具有N型半导体层、P型半导体层及发光层。多个金属导体柱由P型半导体层经过发光层至N型半导体贯穿该倒装芯片发光二极管。位于倒装芯片发光二极管的底面的一N型电极与多个金属导体柱连接。位于倒装芯片发光二极管的底面的一P型电极与P型半导体层连接。之后，该倒装芯片式发光二极管借由共晶方式(eutecticbonding)或回焊方式(Reflow)，与基板上的电极电性连接，而不需要再借由金球进行电性连接。如此可解决发光二极管芯片借由倒装芯片方式与基板结合时，遇到的对位偏差的问题，也避免了使用底胶的需求。然而，以上述方式将倒装芯片式发光二极管与基板进行电性连接时，因半导体层(平台或外延)接近基板电极，因此经回焊或共晶接合后，可能造成反向电流或是短路的现象。
发明内容
为解决已知发光二极管于封装时可能造成的问题，本发明披露一种包含硅基板或绝缘基板的发光二极管芯片。
发光二极管芯片包括一透明基板以及一半导体层，其中半导体层包含一N型半导体层、一发光层及一P型半导体层依序成长于透明基板表面。发光二极管芯片还包括P型半导体层与硅基板或绝缘基板之间的一接触层。发光二极管芯片包括由硅基板或绝缘基板的底面贯穿至N型半导体层中的多个第一金属导体柱、由硅基板或绝缘基板的底面贯穿至P型半导体层中的多个第二金属导体柱、设置于硅基板或绝缘基板的底面并与该多个第一金属导体柱连接的一N型电极、设置于硅基板或绝缘基板的底面并与该第二多个金属导体连接的一P型电极。该发光二极管芯片以倒装芯片方式与硅基板电性连接。如此，硅基板或绝缘基板可将发光二极管倒装芯片结构垫高，而避免产生反向电流或是短路的现象。此外，硅基板或绝缘基板还可以是齐纳二极管(Zenerdiode)，避免发光二极管倒装芯片结构因高电流而造成击穿的现象。
在本发明的上述实施例中，多个金属导体柱以镶嵌制程(damasceneprocess)形成于硅基板或绝缘基板中。之后，硅基板或绝缘基板再借由共晶接合的方式，与发光二极管芯片的半导体层连接。
在本发明的上述实施例中，硅基板或绝缘基板与发光二极管芯片的半导体层连接。借由光刻及金属沉积法，形成多个第一金属导柱及多个第二金属导柱于发光二极管芯片中。一绝缘层形成于金属导柱侧壁周围，避免电性连接而造成短路。
在本发明的上述实施例中，发光二极管芯片的透明基板还包含一图案化结构，该图案化结构配置于透明基板的另一个侧的半导体层中。图案化结构可包括规则化图案或不规则化图案，用以增加出光性。
在本发明的上述实施例中，该发光二极管芯片的P型电极和N型电极可借由共晶方式或回焊方式，与基板上的电极电性连接。
在本发明的上述实施例中，该发光二极管倒装芯片结构的上方设置有一光学转换材料，该光学转换材料可被发光二极管倒装芯片结构所激发，并混光形成白光。
根据一观点，一种发光二极管包括一基板及一发光二极管芯片。基板包括一本体、多个第三接垫、一第四接垫、一第一电极、一第二电极、多个第一导电贯孔及一第二导电贯孔。本体具有一第一表面及相对第一表面的一第二表面。此些第三接垫设置于第一表面上。此第四接垫设置于第一表面上。第一电极设置于该第二表面上。第二电极设置于该第二表面上。此些第一导电贯孔贯穿该本体，且电性连接此些第三接垫及该第一电极。第二导电贯孔贯穿该本体，且电性连接该第四接垫及该第二电极。发光二极管芯片倒装芯片接合地连接至基板并可包括：一透明基板、配置于透明基板上的一第一型半导体层、配置于第一型半导体层上的一第二型半导体层、第一型半导体层与第二型半导体层之间的一有源半导体层、配置于第一型半导体层并电性连接此些第三接垫的一第一接垫以及配置于第二型半导体层上并电性连接此第四接垫的一第二接垫。
根据另一观点，一种发光二极管包括一基板，此基板包括具有一第一表面以及相对于第一表面的一第二表面的一本体。倒装芯片式发光二极管还包括设置于该第二表面上的第一电极以及设置于该第二表面上的第二电极。倒装芯片式发光二极管还包括一透明基板、设置于该透明基板上的一第一型半导体层、设置于该第一型半导体层上的一第二型半导体层、设置于该第一型半导体层及该第二型半导体层之间的一有源半导体层、设置于该第二型半导体层及该基板的该第一表面之间的一粘着层、贯穿该基板的该本体、该粘着层、该第二型半导体层及该有源半导体层的多个第一导电贯孔以及贯穿该基板的该本体的多个第二导电贯孔。第一导电贯孔电性连接该第一型半导体层及该第一电极。第二导电贯孔电性连接该第二型半导体层及该第二电极。
根据一观点，一种发光二极管(Flipchiptypelightemittingdiode)的制造方法，包括以下步骤：提供一基板，该基板包括一本体、多个第三接垫、一第四接垫、一第一电极、一第二电极、多个第一导电贯孔及一第二导电贯孔。本体具有一第一表面及相对第一表面的一第二表面。此些第三接垫设置于该第一表面上。此第四接垫设置于该第一表面上。第一电极设置于该第二表面上。第二电极设置于该第二表面上。此些第一导电贯孔贯穿该本体，且各自电性连接第三接垫各别一个及该第一电极。第二导电贯孔贯穿该本体，且电性连接该第四接垫及该第二电极。此方法也提供一发光二极管芯片，该发光二极管芯片包括一透明基板、一第一型半导体层、一第二型半导体层、一有源半导体层、一第一接垫及一第二接垫。第一型半导体层设置于该透明基板上。第二型半导体层设置于该第一型半导体层上。有源半导体层设置于该第一型半导体层及该第二型半导体层之间。第一接垫设置于该第一型半导体层上。第二接垫设置于该第二型半导体层上。此方法更包括接合该基板及该发光二极管芯片，使得该第一接垫及该第二接垫分别电性连接于这些第三接垫及该第四接垫。
根据另一观点，一种发光二极管(Flipchiptypelightemittingdiode)的制造方法，包括以下步骤：提供一透明基板。形成一第一型半导体层于该透明基板上。形成一有源半导体层于该第一型半导体层上。形成一第二型半导体层于该有源半导体层上。形成一粘着层于该第二型半导体层上。形成一基板，该基板包括一本体，本体(body)具有相对的一第一表面及一第二表面。形成多个第一导电贯孔，这些第一导电贯孔贯穿该基板的该本体、该粘着层、该第二型半导体层及该有源半导体层。形成一第二导电贯孔，该第二导电贯孔贯穿该基板的该本体。形成一第一电极于该基板的本体的该第二表面上，该第一电极电性连接于这些第一导电贯孔。并且，形成一第二电极于该基板的本体的该第二表面上，该第二电极电性连接于该第二导电贯孔。
其中，上述基板在不同实施例中可以为硅基板或绝缘基板。若是硅基板，就必须在导电贯孔的侧壁上及硅基板表面设置绝缘层。若是绝缘基板，就不需要在导电贯孔的侧壁上及硅基板表面额外设置绝缘层。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1绘示本发明的一第一实施例的发光二极管芯片的结构与制造方法流程图。
图2绘示本发明的一第一实施例的硅基板的结构与制造方法流程图。
图3绘示本发明的一第一实施例的倒装芯片式发光二极管芯片的结构与制造方法流程图。
图4～5绘示本发明的一第二实施例的倒装芯片式发光二极管芯片的结构与制造方法流程图。
图6绘示本发明的一第三实施例的硅基板的结构与制造方法流程图。
图7绘示本发明的一第三实施例的倒装芯片式发光二极管芯片的结构与制造方法流程图。
图8～9绘示本发明的一第四实施例的倒装芯片式发光二极管芯片的结构与制造方法流程图。
主要元件符号说明：
10：发光二极管芯片
11：透明基板
12：外延堆叠层
12a：第二型半导体层
12b：有源半导体层
12c：第一型半导体层
13：第三导电贯孔
13a、16、28、44a、84a：绝缘层
14、63：第一接垫
15、64：第二接垫
17：电流分散层
20、60：硅基板
20a、60a：第一表面
20b、60b：第二表面
21、44、61、84：第一导电贯孔
22、45、62、85：第二导电贯孔
23：第三接垫
24：第四接垫
25、65：第一电极
26、66：第二电极
27、67：通孔
29、69a：金属层
30、70、80：倒装芯片式发光二极管
41：阻障层
42：接合层
43、69：本体
47、87：第一通孔
48、88：第二通孔
d1、d2、d3、d4、d5：距离
具体实施方式
第一实施例
请参考图1～3，本发明提供一种倒装芯片式发光二极管30，其包括一硅基板20及一发光二极管芯片10。硅基板20包括一本体43、多个第三接垫23、一第四接垫24、一第一电极25、一第二电极26、多个第一导电贯孔21及一第二导电贯孔22。硅基板20的本体43具有一第一表面20a及相对第一表面20a的一第二表面20b。此些第三接垫23设置于该第一表面20a上。第四接垫24设置于该第一表面20a上。第一电极25设置于该第二表面20b下。第二电极26设置于该第二表面20b下。此些第一导电贯孔21贯穿硅基板20的本体43，且电性连接至少一个第三接垫23及第一电极25。第二导电贯孔22贯穿硅基板20的本体43，且电性连接第四接垫24及第二电极26。
此外，硅基板20还包括一绝缘层28，绝缘层28设置于第一导电贯孔21及本体43之间，绝缘层28设置于第二导电贯孔22及本体43之间，绝缘层28设置于本体43的侧壁表面上，绝缘层28设置于第一表面20a及第二表面20b的未被第一导电贯孔21及第二导电贯孔22贯穿的面积上。
发光二极管芯片10以倒装芯片方式设置于硅基板20上，且其包括一透明基板11、一第一型半导体层12c、一第二型半导体层12a、一有源半导体层12b、至少一第一接垫14以及至少一第二接垫15。在一实施例中，第一型半导体层12c、第二型半导体层12a及有源半导体层12b构成一外延堆叠层12。在外延堆叠层12中，第一型半导体层12c设置于透明基板11上，第二型半导体层12a设置于该第一型半导体层12c上，且有源半导体层12b设置于第一型半导体层12c及第二型半导体层12a之间。第一接垫14设置于外延堆叠层12的第二型半导体层12a上，且电性连接至这些第三接垫23。第二接垫15设置于外延堆叠层12的第二型半导体层12a上，且电性连接至第四接垫24。
在一实施例中，发光二极管芯片10还包括一绝缘层16，绝缘层16设置外延堆叠层12的第二型半导体层12a上，用以隔离第一接垫14及第二接垫15。在一实施例中，第二接垫15及第二型半导体层12a之间，以及绝缘层16及第二型半导体层12a之间，还可以设置一电流均匀分布层或是一电流分散层17。此电流均匀分布层或是电流分散层17例如是金属导电层或透明导电层。另外，硅基板20的本体43的外围侧面实质上垂直于第二表面20b。第一接垫14及第二接垫15之间的距离d1、第三接垫23及第四接垫24之间的距离d2、第一电极25及第二电极26之间的距离d3相同。或者是，第一接垫14及第二接垫15之间的距离d1分别大于第三接垫23及第四接垫24之间的距离d2以及第一电极25及第二电极26之间的距离d3。发光二极管芯片10的外围侧面齐平于、对应于或是对准于硅基板20的本体43的外围侧面。硅基板20可改善倒装芯片式发光二极管30的整体散热效果。
在一实施例中，第一型半导体层12c为P型半导体层，第二型半导体层12a为N型半导体层。第一接垫14及第二接垫15分别为P型及N型接触层。或者是，第一型半导体层12c为N型半导体层，第二型半导体层12a为P型半导体层。第一接垫14及第二接垫15分别为N型及P型接触层。透明基板11可以为蓝宝石(sapphire)。倒装芯片式发光二极管30还包括一粘着层(adhesivelayer)，设置于发光二极管芯片10及硅基板20之间。其粘着层包括一欧姆接触层(ohmiccontactlayer)、一反射层(reflectivelayer)、一焊接层(bondinglayer)及一阻障层(barrierlayer)的至少一者以上或上述任意组合。透明基板11上具有一规则的表面粗化表面或具有一不规则的表面粗化表面。发光二极管芯片10还包括多个第三导电贯孔13，第三导电贯孔13贯穿外延堆叠层12的第二型半导体层12a及有源半导体层12b，且电性连接于第一接垫14及外延堆叠层12的该第一型半导体层12c。第三导电贯孔13的数目可以等同于第一导电贯孔21的数目，以增加电流扩散效果。第三接垫23、第一电极25、第一接垫14的配置，可以是单一接垫、多重接垫、单一电极、多重电极、单一接触层及多重接触层的搭配设计，而接垫、电极及接触层的数目可以分别等同于第三导电贯孔13的数目或第一导电贯孔21的数目。另外，发光二极管芯片10还包括一绝缘层13a，绝缘层13a设置于此些第三导电贯孔13、第二型半导体层12a及有源半导体层12b之间，用以隔离此些第三导电贯孔13、第二型半导体层12a及有源半导体层12b。再者，在发光二极管芯片10中，例如是在第一接垫14或第二接垫15附近，更可设置一反射层，用以反射有源半导体层12b所产生的光线，使得光线经由透明基板11的规则或不规则粗化表面发射至外界，以增加发光二极管芯片10的出光效果。
请参考图1～3，本发明再提供一种倒装芯片式发光二极管30的制造方法，包括以下步骤：
首先，提供一硅基板20，硅基板20包括一本体43。本体43具有一第一表面20a及相对第一表面20a的一第二表面20b。
接着，形成多个通孔27，以贯穿硅基板20的本体43。本步骤可以利用激光、机械或蚀刻等方式进行硅基板20的钻孔动作。
然后，形成一绝缘层28于硅基板20的本体43及通孔27处。绝缘层28设置于通孔27的侧壁上，绝缘层28设置于硅基板20的本体43的侧面上。绝缘层28设置于第一表面20a及第二表面20b的未被通孔27贯穿的表面上。本步骤可以利用沉积方式进行。
接着，形成一金属层29于硅基板20的本体43上，并填满通孔27。本步骤可以利用电镀或沉积方式进行。
然后，平坦化金属层29，以形成第一导电贯孔21及第二导电贯孔22。本步骤可以利用化学机械研磨(ChemicalMechanicalPolishing，CMP)或蚀刻方式进行。
接着，形成多个第三接垫23、一第四接垫24、一第一电极25及一第二电极26。第三接垫23透过第一导电贯孔21电性连接于第一电极25，第四接垫24透过第二导电贯孔22电性连接于第二电极26。本步骤可以依序利用金属层电镀（或沉积）及平坦化（化学机械研磨或蚀刻）步骤完成。
因此，完成硅基板20的制程。硅基板20包括一本体43、多个第三接垫23、一第四接垫24、一第一电极25、一第二电极26、多个第一导电贯孔21及一第二导电贯孔22。本体43具有一第一表面20a及相对第一表面20a的一第二表面20b。此些第三接垫23与第四接垫24设置于第一表面20a上。第一电极25与第二电极26设置于该第二表面20b上。此些第一导电贯孔21贯穿硅基板20的本体43，且电性连接第三接垫23及第一电极25。第二导电贯孔22贯穿硅基板20的本体43，且电性连接第四接垫24及第二电极26。此外，硅基板20还包括一绝缘层28，绝缘层28设置于第一导电贯孔21及本体43之间，绝缘层28设置于第二导电贯孔22及本体43之间，绝缘层28设置于本体43的侧面上，诸如第一表面20a及第二表面20b的未被第一导电贯孔21及第二导电贯孔22贯穿的面积上。
然后，提供一发光二极管芯片10，发光二极管芯片10包括一透明基板11、一第一型半导体层12c、一第二型半导体层12a、一有源半导体层12b、一第一接垫14及一第二接垫15。在一实施例中，第一型半导体层12c、第二型半导体层12a及有源半导体层12b构成一外延堆叠层12。在外延堆叠层12中，第一型半导体层12c设置于透明基板11上，第二型半导体层12a设置于第一型半导体层12c上而有源半导体层12b设置于第一型半导体层12c及第二型半导体层12a之间。第一接垫14设置于外延堆叠层12的第一型半导体层12c上。第二接垫15设置于外延堆叠层12的第二型半导体层12a下。
之后，接合硅基板20及发光二极管芯片10，使得第一接垫14及第二接垫15分别电性连接于第三接垫23及第四接垫24。
发光二极管芯片10还包括一绝缘层16，绝缘层16设置于外延堆叠层12的第二型半导体层12a上，用以隔离第一接垫14及第二接垫15。
在一实施例中，首先，进行一大片硅基板及一发光二极管晶片的对位式倒装芯片接合步骤以形成一倒装芯片接合结构。在一实施例中，大片硅基板包括多个硅基板20，发光二极管晶片包括多个发光二极管芯片10。接着，切割上述倒装芯片接合结构，以形成一颗一颗的倒装芯片式发光二极管30。
在另一实施例中，首先，进行一大片硅基板及多颗发光二极管芯片10的对位式倒装芯片接合。在一实施例中，大片硅基板包含多个硅基板20。接着，切割大片硅基板，以形成多个独立的倒装芯片式发光二极管30。
在又一实施例中，首先，进行多个硅基板20及发光二极管晶片的对位式倒装芯片接合步骤。在一实施例中，发光二极管晶片包含多个发光二极管芯片10。接着，进行发光二极管晶片的切割步骤，以形成多个独立的倒装芯片式发光二极管30。
在更一实施例中，进行单个硅基板20及单颗发光二极管芯片10的对位式倒装芯片接合步骤。因此，不需要进行切割步骤，即可形成单颗倒装芯片式发光二极管30。
在一实施例中，第一型半导体层12c为P型半导体层，该第二型半导体层12a为N型半导体层，而第一接垫14及第二接垫15分别为P型接触层及N型接触层。或者是，第一型半导体层12c为N型半导体层，第二型半导体层12a为P型半导体层，而第一接垫14及第二接垫15分别为N型接触层及P型接触层。透明基板11为蓝宝石(sapphire)。在一实施例中，接合步骤包括形成一粘着层(adhesivelayer)于发光二极管芯片10及硅基板20之间。粘着层包含一欧姆接触层(ohmiccontactlayer)、一反射层(reflectivelayer)、一焊接层(bondinglayer)及一阻障层(barrierlayer)的至少一者以上或上述任意组合。透明基板11上包含一规则的表面粗化表面或一不规则的表面粗化表面。发光二极管芯片10还包括多个第三导电贯孔13，第三导电贯孔13贯穿外延堆叠层12的第二型半导体层12a及有源半导体层12b，且这些第三导电贯孔电性连接于外延堆叠层12的第一型半导体层12c及第一接垫14。另外，发光二极管芯片10包括一绝缘层13a，绝缘层13a设置于此些第三导电贯孔13、第二型半导体层12a及有源半导体层12b之间，用以隔离此些第三导电贯孔13、第二型半导体层12a及有源半导体层12b。再者，在发光二极管芯片10中，例如是在第一接垫14或第二接垫15附近，设置一反射层，用以反射有源半导体层12b所产生的光线，使得光线经由透明基板11的规则或不规则粗化表面发射至外界，以增加发光二极管芯片10的出光效果。
第二实施例
请参考图4～5，本发明更提供一种倒装芯片式发光二极管50，其包括一硅基板20、一透明基板11、一第一型半导体层12c、一第二型半导体层12a、一有源半导体层12b、一粘着层、多个第一导电贯孔44、一第二导电贯孔45、一第一电极25及一第二电极26。硅基板20包括一本体43。硅基板20的本体43包括一第一表面20a及相对第一表面20a的一第二表面20b。第一电极25与第二电极26设置于第二表面20b上。在一实施例中，第一型半导体层12c、第二型半导体层12a及有源半导体层12b构成一外延堆叠层12。在外延堆叠层12中，第一型半导体层12c设置于透明基板11上，第二型半导体层12a设置于第一型半导体层12c上，且有源半导体层12b设置于第一型半导体层12c及第二型半导体层12a之间。粘着层设置于第二型半导体层12a及硅基板20的第一表面20a之间，并包括一阻障层41及一焊接层42。阻障层41接触外延堆叠层12的第二型半导体层12a，而焊接层42接触硅基板20的第一表面20a。此些第一导电贯孔44贯穿硅基板20的本体43、粘着层（例如是阻障层41及焊接层42）与外延堆叠层12的第二型半导体层12a及有源半导体层12b。此些第一导电贯孔44电性连接外延堆叠层12的第一型半导体层12c及第一电极25。第二导电贯孔45贯穿硅基板20的本体43，且电性连接外延堆叠层12的第二型半导体层12a及第二电极26。在一实施例中，第二导电贯孔45贯穿硅基板20的本体43及粘着层（例如是阻障层41及焊接层42）。另外，硅基板20的本体43的外围侧面实质上垂直于第二表面20b。硅基板20有助于改善倒装芯片式发光二极管50的散热效果。
在一实施例中，第一型半导体层12c为P型半导体层，第二型半导体层12a为N型半导体层。或者是，第一型半导体层12c为N型半导体层，第二型半导体层12a为P型半导体层。透明基板11为蓝宝石。粘着层可包含一欧姆接触层、一反射层、一焊接层及一阻障层的至少一者以上或上述任意组合。透明基板11上包含一规则的表面粗化表面或一不规则的表面粗化表面。第一电极25可以是单一电极或多重电极，而第一电极的数目可以等同于第一导电贯孔44的数目。
在一实施例中，倒装芯片式发光二极管50还包括一绝缘层44a。绝缘层44a设置于第一导电贯孔44及硅基板20的本体43之间。绝缘层44a设置于第一导电贯孔44及粘着层（例如是阻障层41及焊接层42）之间。绝缘层44a设置于第一导电贯孔44及外延堆叠层12的第二型半导体层12a及有源半导体层12b之间。绝缘层44a设置于第二导电贯孔45及硅基板20的本体43之间。绝缘层44a设置于硅基板20的本体43的侧面上。另外，绝缘层44a设置于第二表面20b的未被第一导电贯孔44及第二导电贯孔45贯穿的表面上。再者，在焊接层42及硅基板43之间可设置一绝缘层。另外，在倒装芯片式发光二极管50中，例如是在第一电极25或第二电极26附近，可设置一反射层，用以反射有源半导体层12b所产生的光线，使得光线经由透明基板11的规则或不规则粗化表面发射至外界，以增加倒装芯片式发光二极管50的出光效果。
请参考图4～5，本发明又提供一种倒装芯片式发光二极管50的制造方法，包括以下步骤：
首先，提供一透明基板11。
接着，形成一第一型半导体层12c于透明基板11上。
然后，形成一有源半导体层12b于第一型半导体层12c上。
接着，形成一第二型半导体层12a于有源半导体层12b上。在一实施例中，第一型半导体层12c、第二型半导体层12a及有源半导体层12b构成一外延堆叠层12。
然后，形成一粘着层于外延堆叠层12的第二型半导体层12a上。
接着，形成一硅基板20于粘着层上。硅基板20包括一本体43，本体43包含一第一表面20a及相对第一表面20a的一第二表面20b。第一表面20a接触粘着层。粘着层包含一阻障层41及一焊接层42。阻障层41接触外延堆叠层12的第二型半导体层12a，焊接层42接触硅基板20的第一表面20a。
然后，形成多个第一通孔47及一第二通孔48。第一通孔47贯穿硅基板20的本体43、焊接层42、阻障层41、第二型半导体层12a及有源半导体层12b。第二通孔48贯穿硅基板20的本体43。本步骤可以利用激光、机械或蚀刻等方式进行硅基板20的钻孔动作。
接着，形成一绝缘层44a于硅基板20的本体43、第一通孔47及第二通孔48处。尤其是，绝缘层44a设置于第一通孔47及第二通孔48的侧壁上。绝缘层44a也设置于硅基板20的本体43的侧面上，例如设置于第二表面20b的未被第一通孔47及第二通孔48贯穿的面积上。
然后，形成多个第一导电贯孔44，使得第一导电贯孔44贯穿硅基板的本体43、粘着层（例如是阻障层41及焊接层42）与外延堆叠层12的第二型半导体层12a及有源半导体层12b。本步骤可以依序利用金属层电镀（或沉积）及平坦化（化学机械研磨或蚀刻）步骤完成。
接着，形成一第二导电贯孔45，第二导电贯孔45贯穿硅基板20的本体43及粘着层（例如是阻障层41及焊接层42）。
然后，形成一第一电极25于硅基板20的第二表面20b上，使得第一电极25电性连接于此些第一导电贯孔44。
接着，形成一第二电极26于硅基板20的第二表面20b上，使得第二电极26电性连接于第二导电贯孔45。
在一实施例中，首先进行晶片半导体制程步骤。接着，进行切割步骤，以形成多个独立的倒装芯片式发光二极管50。
在一实施例中，第一型半导体层12c为P型半导体层，第二型半导体层12a为N型半导体层。或者是，第一型半导体层12c为N型半导体层，第二型半导体层12a为P型半导体层。透明基板11为蓝宝石。粘着层包括一欧姆接触层、一反射层、一焊接层及一阻障层的至少一者以上或上述任意组合。透明基板11上包含一规则的表面粗化表面或具有一不规则的表面粗化表面。此外，绝缘层44a设置于第一导电贯孔44及硅基板20的本体43之间。绝缘层44a设置于第一导电贯孔44及粘着层（例如是阻障层41及焊接层42）之间。绝缘层44a设置于第一导电贯孔44及外延堆叠层12的第二型半导体层12a及有源半导体层12b之间。绝缘层44a设置于第二导电贯孔45及硅基板20的本体43之间。绝缘层44a设置于硅基板20的本体43的侧面上，例如第二表面20b的未被第一导电贯孔44及第二导电贯孔45贯穿的面积上。另外，在焊接层42及硅基板20的本体43之间可设置一绝缘层。再者，在倒装芯片式发光二极管50中，例如是在第一电极25或第二电极26附近，可设置一反射层，用以反射有源半导体层12b所产生的光线，使得光线经由透明基板11的规则或不规则粗化表面发射至外界，以增加倒装芯片式发光二极管50的出光效果。
第三实施例
请参考图1与6～7，本发明又提供一种倒装芯片式发光二极管70，其包括一硅基板或绝缘基板60及一发光二极管芯片10。为简化说明，发光二极管芯片10的描述在此不再重复。绝缘基板60包括一本体69、多个第一接垫63、一第二接垫64、一第一电极65、一第二电极66、多个第一导电贯孔61及一第二导电贯孔62。绝缘基板60的本体69包含一第一表面60a及相对第一表面60a的一第二表面60b。此些第一接垫63与第二接垫64设置于第一表面60a上。第一电极与第二电极66设置于第二表面60b上。此些第一导电贯孔61贯穿绝缘基板60的本体69，且电性连接此些第一接垫63及第一电极65。第二导电贯孔62贯穿绝缘基板60的本体69，且电性连接第二接垫64及第二电极66。在一实施例中，绝缘基板60的本体69的外围侧面实质上垂直于第二表面60b。在一实施例中，第一接垫14及第二接垫15之间的距离d1、第三接垫63及第四接垫64之间的距离d4以及第一电极65及第二电极66之间的距离d5相同。或者是，第一接垫14及第二接垫15之间的距离d1分别大于第一接垫63及第二接垫64之间的距离d4以及第一电极65及第二电极66之间的距离d5。在一实施例中，发光二极管芯片10的外围侧面齐平于、对应于、或是对准于绝缘基板60的本体69的外围侧面。
绝缘基板60可以是不导电但可导热的基板。倒装芯片式发光二极管70还包括一粘着层，粘着层设置于发光二极管芯片10及绝缘基板60之间。粘着层包含一欧姆接触层、一反射层、一焊接层及一阻障层的至少一者以上或上述任意组合。第三导电贯孔13的数目可以等同于第一导电贯孔61的数目。关于第一接垫63、第一电极65、第一接垫14的配置，可以是单一接垫、多重接垫、单一电极、多重电极、单一接触层及多重接触层的搭配设计。接垫、电极及接触层的数目可以分别等同于第三导电贯孔13的数目或第一导电贯孔61的数目。绝缘基板60改善倒装芯片式发光二极管70的整体散热效果。
请再参考图1与6～7，本发明再提供一种倒装芯片式发光二极管70的制造方法，包括以下步骤：
首先，提供一绝缘基板60。绝缘基板60包括一本体69。本体69具有一第一表面60a及相对第一表面60a的一第二表面60b。
接着，形成多个通孔67，以贯穿绝缘基板60的本体69。本步骤可以利用激光、机械或蚀刻等方式进行绝缘基板60的钻孔动作。
然后，形成一金属层69a于绝缘基板60的本体69上，并填满通孔67。本步骤可以利用电镀或沉积方式进行。
接着，平坦化金属层69a，以形成多个第一导电贯孔61及一第二导电贯孔62。本步骤可以利用化学机械研磨或蚀刻方式进行。
然后，形成第一接垫63、第二接垫64、第一电极65及第二电极66。第一导电贯孔61电性连接于第一接垫63以及第一电极65，第二导电贯孔62电性连接于第二接垫64以及第二电极66。本步骤可以依序利用金属层电镀（或沉积）及平坦化（化学机械研磨或蚀刻）步骤完成。
上述绝缘基板60的制程提供绝缘基板60。绝缘基板60包括一本体69、多个第一接垫63、一第二接垫64、一第一电极65、一第二电极66、多个第一导电贯孔61及一第二导电贯孔62。本体69具有一第一表面60a及相对第一表面60a的一第二表面60b，伴随此些第一接垫63与第二接垫64设置于第一表面60a上，伴随第一电极65与第二电极66设置于第二表面60b上。此些第一导电贯孔61贯穿绝缘基板60的本体69，且电性连接第一接垫63及第一电极65。第二导电贯孔62贯穿绝缘基板60的本体69，且电性连接第二接垫64及第二电极66。
接着，提供一发光二极管芯片10。发光二极管芯片10包括一透明基板11、一第一型半导体层12c、一第二型半导体层12a、一有源半导体层12b、一第一接垫14及一第二接垫15。在一实施例中，第一型半导体层12c、第二型半导体层12a及有源半导体层12b构成一外延堆叠层12。在外延堆叠层12中，第一型半导体层12c设置于透明基板11上，第二型半导体层12a对应设置于第一型半导体层12c上，而有源半导体层12b设置于第一型半导体层12c及第二型半导体层12a之间。第一接垫14设置于外延堆叠层12的第一型半导体层12c上。第二接垫15设置于外延堆叠层12的第二型半导体层12a上。
之后，用该第一接垫14及该第二接垫15分别电性连接于此些第一接垫63及第二接垫64使绝缘基板60及发光二极管芯片10接合在一起。
在一实施例中，首先，进行一大片绝缘基板及发光二极管晶片的对位式倒装芯片接合步骤以形成一倒装芯片接合结构。在一实施例中，大片绝缘基板包括多个绝缘基板60，而发光二极管晶片具有多个发光二极管芯片10。接着，切割上述倒装芯片接合结构以形成独立的倒装芯片式发光二极管70。
在另一实施例中，首先，进行一大片绝缘基板及多颗发光二极管芯片10的对位式倒装芯片接合。在一实施例中，大片绝缘基板包含多个绝缘基板60。接着，进行大片绝缘基板的切割步骤，以形成独立的倒装芯片式发光二极管70。
在又一实施例中，首先，进行多个绝缘基板60及一发光二极管晶片的对位式倒装芯片接合步骤。在一实施例中，发光二极管晶片包含多个发光二极管芯片10。接着，进行发光二极管晶片的切割步骤，以形成独立的倒装芯片式发光二极管70。
在更一实施例中，进行单个绝缘基板60及单颗发光二极管芯片10的对位式倒装芯片接合步骤。因此，不需要进行切割步骤，即可形成单颗倒装芯片式发光二极管70。
第四实施例
请参考图8～9，本发明更提供一种倒装芯片式发光二极管80，其包括一绝缘基板60、一透明基板11、一第一型半导体层12c、一第二型半导体层12a、一有源半导体层12b、一粘着层、多个第一导电贯孔84、一第二导电贯孔85、一第一电极65及一第二电极66。绝缘基板60包括一本体69。绝缘基板60的本体69包含相对的一第一表面60a及相对第一表面60a的一第二表面60b，第一电极65与第二电极66设置于第二表面60b上。在一实施例中，第一型半导体层12c、第二型半导体层12a及有源半导体层12b构成一外延堆叠层12。在外延堆叠层12中，第一型半导体层12c设置于透明基板11上，第二型半导体层12a设置于第一型半导体层12c上，而有源半导体层12b设置于第一型半导体层12c及第二型半导体层12a之间。粘着层设置于第二型半导体层12a及绝缘基板60的第一表面60a之间，并包含一阻障层41及一焊接层42。阻障层41接触外延堆叠层12的第二型半导体层12a，焊接层42接触绝缘基板60的第一表面60a。此些第一导电贯孔84贯穿绝缘基板60的本体69、粘着层（例如是阻障层41及焊接层42）与外延堆叠层12的第二型半导体层12a及有源半导体层12b。此些第一导电贯孔84电性连接外延堆叠层12的第一型半导体层12c及第一电极65。第二导电贯孔85贯穿绝缘基板60的本体69，且电性连接外延堆叠层12的第二型半导体层12a及第二电极66。在一实施例中，第二导电贯孔85贯穿绝缘基板60的本体69及粘着层（例如是阻障层41及焊接层42）。此外，绝缘基板60的本体69的外围侧面垂直于第二表面60b。绝缘基板60改善了倒装芯片式发光二极管80的整体散热效果。
倒装芯片式发光二极管80还包括一绝缘层84a。绝缘层84a设置于此些第一导电贯孔84及本体69的粘着层外围的一部分之间，设置于此些第一导电贯孔84及粘着层之间，以及设置于此些第一导电贯孔84及外延堆叠层12的第二型半导体层12a及有源半导体层12b之间。绝缘层84a也设置于第二导电贯孔85及及本体69的粘着层外围的一部分之间，以及设置于第二导电贯孔85及粘着层之间。
在一实施例中，第一型半导体层12c为P型半导体层，第二型半导体层12a为N型半导体层。或者是，第一型半导体层12c为N型半导体层，第二型半导体层12a为P型半导体层。透明基板11为蓝宝石。粘着层包含一欧姆接触层、一反射层、一焊接层及一阻障层的至少一者以上或上述任意组合。第一电极65可以包含单一电极或多重电极。第一电极的数目可以等同于第一导电贯孔84的数目。透明基板11包含一规则的表面粗化表面或具有一不规则的表面粗化表面。此外，在倒装芯片式发光二极管80中，例如是在第一电极65或第二电极66附近，可设置一反射层，用以反射有源半导体层12b所产生的光线，使得光线经由透明基板11的规则或不规则粗化表面发射至倒装芯片式发光二极管80外界，以增加倒装芯片式发光二极管80的出光效果。
请再参考图8～9，本发明又提供一种倒装芯片式发光二极管80的制造方法，包括以下步骤：
首先，提供一透明基板11。
接着，形成一第一型半导体层12c于透明基板11上。
然后，形成一有源半导体层12b于该第一型半导体层12c上。
接着，形成一第二型半导体层12a于有源半导体层12b上。第一型半导体层12c、第二型半导体层12a及有源半导体层12b构成一外延堆叠层12。
然后，形成一粘着层于外延堆叠层12的第二型半导体层12a上。
接着，将一绝缘基板60接合于粘着层上。绝缘基板60包括一本体69，本体69包含一第一表面60a及相对第一表面60a的一第二表面60b。第一表面60a接触粘着层。粘着层包含一阻障层41及一焊接层42。阻障层41接触外延堆叠层12的第二型半导体层12a，焊接层42接触绝缘基板60的第一表面60a。
然后，形成多个第一通孔87及一第二通孔88。第一通孔87贯穿绝缘基板60的本体69、焊接层42、阻障层41、第二型半导体层12a及有源半导体层12b。第二通孔88贯穿绝缘基板60的本体69。本步骤可以利用激光、机械或蚀刻等方式进行绝缘基板60的钻孔动作。
接着，形成一绝缘层84a于部分第一通孔87及部分第二通孔88处。其中，绝缘层84a设置于第一通孔87及第二通孔88的侧壁上。绝缘层84a覆盖外延堆叠层12的第一通孔87以及粘着层的侧壁且更覆盖第一通孔87与第二通孔88的在粘着层中以及在粘着层的外围的本体69的一部分上的至少一部分的侧壁。本步骤可以利用沉积方式进行。
然后，形成多个第一导电贯孔84。第一导电贯孔84贯穿绝缘基板的本体69、粘着层（例如是阻障层41及焊接层42）与外延堆叠层12的第二型半导体层12a及有源半导体层12b。本步骤可以依序利用金属层电镀（或沉积）及平坦化（化学机械研磨或蚀刻）步骤完成。
接着，形成一第二导电贯孔85。第二导电贯孔85贯穿绝缘基板60的本体69。在一实施例中，第二导电贯孔85贯穿绝缘基板60的本体69及粘着层（例如是阻障层41及焊接层42）。
然后，形成一第一电极65于绝缘基板60的第二表面60b上。第一电极65电性连接于此些第一导电贯孔84。
接着，形成一第二电极66于绝缘基板60的第二表面60b上。第二电极66电性连接于第二导电贯孔85。
在一实施例中，首先，进行晶片半导体制程步骤。接着，进行切割步骤，以形成多个独立的倒装芯片式发光二极管80。
在一实施例中，第一型半导体层12c为P型半导体层，第二型半导体层12a为N型半导体层。或者是，第一型半导体层12c为N型半导体层，第二型半导体层12a为P型半导体层。透明基板11为蓝宝石。粘着层包含一欧姆接触层、一反射层、一焊接层及一阻障层的至少一者以上或上述任意组合。透明基板11上包含一规则的表面粗化表面或具有一不规则的表面粗化表面。此外，绝缘层84a设置于第一导电贯孔84及本体69的粘着层外围的一部分之间，设置于第一导电贯孔84及粘着层（例如是阻障层41及焊接层42）之间，以及设置于第一导电贯孔84及外延堆叠层12的第二型半导体层12a及有源半导体层12b之间。再者，在焊接层42及绝缘基板60之间可设置一绝缘层。另外，在倒装芯片式发光二极管80中，例如是在第一电极65或第二电极66附近，可设置一反射层，用以反射有源半导体层12b所产生的光线，使得光线经由透明基板11的规则或不规则粗化表面发射至倒装芯片式发光二极管80外界，以增加倒装芯片式发光二极管80的出光效果。
结论
为解决已知发光二极管于封装时可能造成的问题，本发明揭露一种包含硅基板或绝缘基板的发光二极管芯片。发光二极管芯片包含一透明基板以及一半导体层，半导体层包含一N型半导体层、一发光层及一P型半导体层依序成长于透明基板表面。发光二极管芯片还包含一接触层及一硅基板或绝缘基板。接触层位于P型半导体层与硅基板或绝缘基板之间。发光二极管芯片包含多个第一金属导体柱由硅基板或绝缘基板的底面贯穿至N型半导体层中、多个第二金属导体柱由硅基板或绝缘基板的底面贯穿至P型半导体层中、一N型电极设置于硅基板或绝缘基板的底面并与多个第一金属导体柱电性连接、以及一P型电极设置于硅基板或绝缘基板的底面，并与多个第二金属导体电性连接。发光二极管芯片以倒装芯片方式与一基板电性连接。如此，硅基板或绝缘基板可将发光二极管倒装芯片结构垫高，而避免产生短路的现象。此外，硅基板或绝缘基板可为齐纳二极管，避免发光二极管倒装芯片结构因高电流而造成击穿的现象。
在本发明的上述实施例中，借由光阻蚀刻或是镶嵌制程于硅基板或绝缘基板上形成多数个金属导体柱。之后，硅基板或绝缘基板借由共晶接合的方式，与发光二极管芯片的半导体层连接。
在本发明的上述实施例中，硅基板或绝缘基板与发光二极管芯片的半导体层连接。借由光阻蚀刻及金属沉积，形成多个第一金属导柱及多个第二金属导柱于发光二极管芯片中。金属导柱侧壁周围还形成一绝缘层，避免电性连接而造成短路。
在本发明的上述实施例中，发光二极管芯片的透明基板还包含一图案化结构，图案化结构位于成长于透明基板的另一个面的半导体层中。图案化结构可为规则化图案或不规则化图案，用以增加出光性。
在本发明的上述实施例中，发光二极管芯片的P型电极和N型电极，可借由共晶方式或回焊方式，与一基板上的电极电性连接。
在本发明的上述实施例中，发光二极管倒装芯片结构的上方设置有至少一光学转换材料。光学转换材料可被发光二极管倒装芯片结构所激发，并混光形成白光。
上述基板可以为硅基板或绝缘基板。若是硅基板，就必须在导电贯孔的侧壁及硅基板表面设置绝缘层。若是绝缘基板，就不需要在导电贯孔及硅基板周围额外设置绝缘层。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (22)

1.一种发光二极管，包括：
一基板，包括：
一本体，具有一第一表面及相对该第一表面的一第二表面；
多个第三接垫，设置于该第一表面上；
一第四接垫，设置于该第一表面上；
一第一电极，设置于该第二表面上；
一第二电极，设置于该第二表面上；
多个第一导电贯孔，贯穿该本体，且电性连接所述第三接垫及该第一电极；
一第二导电贯孔，贯穿该本体，且电性连接该第四接垫及该第二电极；以及
多个第三导电贯孔；以及
一发光二极管芯片，以倒装芯片方式设置于该基板上，且包括：
一透明基板；
一第一型半导体层，设置于该透明基板上；
一有源半导体层，设置于该第一型半导体层上；
一第二型半导体层，设置于该有源半导体层上；
一第一接垫，设置于该第二型半导体层上，且电性连接至所述第三接垫；以及
一第二接垫，设置于该第二型半导体层上，且电性连接至该第四接垫，
其中该多个第三导电贯孔贯穿该第二型半导体层以及该有源半导体层，并且该多个第三导电贯孔电性连接该第一接垫与该第一型半导体层，
其中该发光二极管芯片的一外围侧面齐平于该基板的该本体的一外围侧面。
2.如权利要求1所述的发光二极管，其特征在于，该基板包括硅基板或绝缘基板。
3.如权利要求1所述的发光二极管，其特征在于，该第一型半导体层及该第二型半导体层包括N型半导体层及P型半导体层的搭配组合。
4.如权利要求1所述的发光二极管，其特征在于，该透明基板包括蓝宝石。
5.如权利要求1所述的发光二极管，还包括一粘着层，设置于该发光二极管芯片及该基板之间。
6.如权利要求5所述的发光二极管，其特征在于，该粘着层包括一欧姆接触层、一反射层、一焊接层、一阻障层或上述至少一者或多者的组合。
7.如权利要求1所述的发光二极管，其特征在于，该透明基板上具有一规则的表面粗化表面或是一不规则的表面粗化表面。
8.如权利要求1所述的发光二极管，其特征在于，所述第三导电贯孔的数量等于所述第一导电贯孔的数量。
9.如权利要求1所述的发光二极管，其特征在于，该第一接垫与该第二接垫之间的一距离大于或等于所述第三接垫与该第四接垫之间的一距离以及该第一电极与该第二电极之间的一距离中的一者或是两者。
10.如权利要求1所述的发光二极管，其特征在于，所述第三接垫、该第一电极与该第一接垫的配置包括一单一接垫、多重接垫、一单一电极、多重电极、一单一接触层或多重接触层的搭配组合。
11.如权利要求1所述的发光二极管，还包括一绝缘层，配置于所述第三导电贯孔、该第二型半导体层以及该有源半导体层之间以将所述第三导电贯孔、该第二型半导体层以及该有源半导体层隔离。
12.如权利要求1所述的发光二极管，还包括一绝缘层，配置于所述第一导电贯孔与该本体之间以及该第二导电贯孔与该本体之间，位于该本体的一侧壁表面上以及位于该本体的该第一表面与该本体的该第二表面中不被所述第一导电贯孔及该第二导电贯孔所贯穿的面积上。
13.如权利要求12所述的发光二极管，还包括一电流分散层，配置于该第二接垫与该第二型半导体层之间以及该绝缘层与该第二型半导体层之间。
14.一种发光二极管，包括：
一基板，包括一本体，该本体具有一第一表面及相对该第一表面的一第二表面；
一透明基板；
一第一型半导体层，设置于该透明基板上；
一有源半导体层，设置于该第一型半导体层上；
一第二型半导体层，对应设置于该有源半导体层上；
多个第一导电贯孔，贯穿该基板的该本体、该第二型半导体层及该有源半导体层；
一第二导电贯孔，贯穿该基板的该本体；
一绝缘层，配置于所述第一导电贯孔与该基板的该本体之间、所述第一导电贯孔与该第二型半导体层以及该有源半导体层之间、该第二导电贯孔与该基板的该本体之间以及位于该基板的该本体的一侧壁表面上。
15.如权利要求14所述的发光二极管，其特征在于，该基板包括硅基板或绝缘基板。
16.如权利要求14所述的发光二极管，其特征在于，该第一型半导体层及该第二型半导体层包括N型半导体层及P型半导体层的搭配组合。
17.如权利要求14所述的发光二极管，其特征在于，该透明基板包括蓝宝石。
18.如权利要求14所述的发光二极管，还包括一粘着层，配置于该第二型半导体层与该基板的该第一表面之间。
19.如权利要求18所述的发光二极管，该绝缘层还配置于所述第一导电贯孔与该粘着层之间。
20.如权利要求18所述的发光二极管，其特征在于，该粘着层包括一反射层、一焊接层、一阻障层或上述至少一者或多者的任何组合。
21.如权利要求14所述的发光二极管，其特征在于，该透明基板上具有一规则的表面粗化表面或是一不规则的表面粗化表面。
22.如权利要求14所述的发光二极管，还包括：
一第一电极，配置于该本体的该第二表面上；以及
一第二电极，配置于该本体的该第二表面上，
其中所述第一导电贯孔电性连接该第一型半导体层以及该第一电极，且该第二导电贯孔电性连接该第二型半导体层以及该第二电极。
CN201210171813.8A 2011-05-30 2012-05-29 发光二极管 Expired - Fee Related CN102810619B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161491307P 2011-05-30 2011-05-30
US61/491,307 2011-05-30
US201161527586P 2011-08-25 2011-08-25
US61/527,586 2011-08-25

Publications (2)

Publication Number Publication Date
CN102810619A CN102810619A (zh) 2012-12-05
CN102810619B true CN102810619B (zh) 2015-11-18

Family

ID=46178445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210171813.8A Expired - Fee Related CN102810619B (zh) 2011-05-30 2012-05-29 发光二极管

Country Status (6)

Country Link
US (1) US9171995B2 (zh)
EP (2) EP3133651A1 (zh)
JP (2) JP5887638B2 (zh)
KR (2) KR101488379B1 (zh)
CN (1) CN102810619B (zh)
TW (1) TWI488338B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6102408B2 (ja) * 2013-03-27 2017-03-29 豊田合成株式会社 発光装置、及びその製造方法
WO2014174400A1 (en) * 2013-04-23 2014-10-30 Koninklijke Philips N.V. Side interconnect for light emitting device
DE102013109316A1 (de) * 2013-05-29 2014-12-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR102075981B1 (ko) 2014-02-21 2020-02-11 삼성전자주식회사 발광다이오드 패키지의 제조방법
CN103794689A (zh) * 2014-02-25 2014-05-14 深圳市兆明芯科技控股有限公司 覆晶式led芯片的制作方法
DE102014103828A1 (de) 2014-03-20 2015-09-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen
KR102019914B1 (ko) 2014-06-11 2019-11-04 엘지이노텍 주식회사 발광 소자
CN105591009A (zh) * 2014-10-24 2016-05-18 展晶科技(深圳)有限公司 发光二极管封装结构
TWI622190B (zh) * 2014-11-18 2018-04-21 錼創科技股份有限公司 發光元件
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
DE102017117414A1 (de) * 2017-08-01 2019-02-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
CN107910407A (zh) * 2017-11-10 2018-04-13 江苏新广联半导体有限公司 一种大功率倒装led芯片的制作方法
DE102018111954B4 (de) * 2018-05-17 2022-02-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines halbleiterbauelements mit isolierendem substrat und halbleiterbauelement mit isolierendem substrat und optoelektronische vorrichtung dieses umfassend
CN109524526B (zh) * 2018-11-19 2020-07-31 华中科技大学鄂州工业技术研究院 深紫外发光二极管芯片及其制备方法
KR102170219B1 (ko) * 2019-09-03 2020-10-26 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
TWI744194B (zh) * 2021-02-23 2021-10-21 晶呈科技股份有限公司 發光二極體封裝結構及其製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101517758A (zh) * 2006-08-11 2009-08-26 普瑞光电股份有限公司 可安装于表面的晶片
CN102024890A (zh) * 2009-09-10 2011-04-20 纳普拉有限公司 发光二极管、发光装置、照明装置、显示器及信号灯

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW465123B (en) 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
JP2002368263A (ja) 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2005079551A (ja) * 2003-09-03 2005-03-24 Toyoda Gosei Co Ltd 半導体発光素子形成用複合基板及びその製造方法、並びに半導体発光素子の製造方法。
TWI220578B (en) * 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
JP2005322722A (ja) * 2004-05-07 2005-11-17 Korai Kagi Kofun Yugenkoshi 発光ダイオード
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
TWI422044B (zh) 2005-06-30 2014-01-01 Cree Inc 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
JP5073946B2 (ja) 2005-12-27 2012-11-14 新光電気工業株式会社 半導体装置および半導体装置の製造方法
JP4996096B2 (ja) * 2006-01-06 2012-08-08 新光電気工業株式会社 発光装置及びその製造方法
US7902564B2 (en) * 2006-12-22 2011-03-08 Koninklijke Philips Electronics N.V. Multi-grain luminescent ceramics for light emitting devices
US8232564B2 (en) * 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP2008300501A (ja) 2007-05-30 2008-12-11 Panasonic Corp 半導体発光素子、半導体発光装置およびその製造方法
DE102007030129A1 (de) 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
WO2009007974A2 (en) 2007-07-12 2009-01-15 Hi-G-Tek Inc. Valve cover lock
KR20090010623A (ko) * 2007-07-24 2009-01-30 삼성전기주식회사 발광다이오드 소자
JP5251038B2 (ja) * 2007-08-23 2013-07-31 豊田合成株式会社 発光装置
JP2009134965A (ja) * 2007-11-29 2009-06-18 Stanley Electric Co Ltd 照明装置及び照明装置の製造方法
US20090173956A1 (en) 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device
DE102008034560B4 (de) * 2008-07-24 2022-10-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
JP2010103186A (ja) * 2008-10-21 2010-05-06 Sony Corp 半導体発光装置の製造方法
US20100109025A1 (en) * 2008-11-05 2010-05-06 Koninklijke Philips Electronics N.V. Over the mold phosphor lens for an led
DE102009019161A1 (de) * 2009-04-28 2010-11-04 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
DE102009032486A1 (de) 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR20110008550A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 발광 소자 및 그 제조 방법
JP5326957B2 (ja) * 2009-09-15 2013-10-30 豊田合成株式会社 発光素子の製造方法及び発光素子
DE102009053064A1 (de) 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
CN102194947B (zh) * 2010-03-17 2015-11-25 Lg伊诺特有限公司 发光器件和发光器件封装
JP4657374B1 (ja) * 2010-06-16 2011-03-23 有限会社ナプラ 発光ダイオード、発光装置、照明装置及びディスプレイ
US8492788B2 (en) * 2010-10-08 2013-07-23 Guardian Industries Corp. Insulating glass (IG) or vacuum insulating glass (VIG) unit including light source, and/or methods of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101517758A (zh) * 2006-08-11 2009-08-26 普瑞光电股份有限公司 可安装于表面的晶片
CN102024890A (zh) * 2009-09-10 2011-04-20 纳普拉有限公司 发光二极管、发光装置、照明装置、显示器及信号灯

Also Published As

Publication number Publication date
JP6103601B2 (ja) 2017-03-29
US9171995B2 (en) 2015-10-27
JP5887638B2 (ja) 2016-03-16
JP2014239247A (ja) 2014-12-18
CN102810619A (zh) 2012-12-05
KR20120134020A (ko) 2012-12-11
EP2533313A2 (en) 2012-12-12
JP2012248833A (ja) 2012-12-13
EP2533313B1 (en) 2020-03-18
TW201248924A (en) 2012-12-01
KR101647000B1 (ko) 2016-08-09
TWI488338B (zh) 2015-06-11
EP3133651A1 (en) 2017-02-22
KR101488379B1 (ko) 2015-01-30
KR20140130661A (ko) 2014-11-11
EP2533313A3 (en) 2016-02-17
US20120305967A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
CN102810619B (zh) 发光二极管
US11563152B2 (en) Light emitting diode package and method of manufacturing the same
CN102479916B (zh) 发光二极管芯片结构
US20110156077A1 (en) Light emitting device and light emitting device package
CN103140927B (zh) 发光二极管芯片
CN101621101A (zh) 发光二极管及其制造方法
KR20130045507A (ko) 발광 소자
CN101032034A (zh) 用于封装发光器件的芯片级方法和芯片级封装的发光器件
CN102891160A (zh) 半导体发光装置和发光设备
KR20120030761A (ko) 발광 소자 패키지 및 발광 모듈
KR20160051394A (ko) 발광소자 및 조명시스템
KR20140049689A (ko) 발광소자
US8598611B2 (en) Vertical solid-state transducers and solid-state transducer arrays having backside terminals and associated systems and methods
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
CN102522400B (zh) 一种防静电损伤的垂直发光器件及其制造方法
CN102104037B (zh) 一种具有集成电路的发光器件及其制造方法
CN101494260B (zh) 发光二极管元件
KR101063907B1 (ko) 발광 소자
CN103208584A (zh) 具有倾斜结构的发光二极管封装
KR102412600B1 (ko) 발광 소자 및 발광 모듈
JP6148772B1 (ja) 発光ダイオード
KR20150035111A (ko) 주변 발광부를 구비하는 발광다이오드 칩
CN102983242B (zh) 发光二极管元件
KR20190093494A (ko) 발광 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151118