CN102779476A - 显示装置的驱动方法 - Google Patents

显示装置的驱动方法 Download PDF

Info

Publication number
CN102779476A
CN102779476A CN2012101447102A CN201210144710A CN102779476A CN 102779476 A CN102779476 A CN 102779476A CN 2012101447102 A CN2012101447102 A CN 2012101447102A CN 201210144710 A CN201210144710 A CN 201210144710A CN 102779476 A CN102779476 A CN 102779476A
Authority
CN
China
Prior art keywords
transistor
display device
switch
oxide semiconductor
action
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101447102A
Other languages
English (en)
Other versions
CN102779476B (zh
Inventor
三宅博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102779476A publication Critical patent/CN102779476A/zh
Application granted granted Critical
Publication of CN102779476B publication Critical patent/CN102779476B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明的显示装置的驱动方法在使用发光元件等的显示装置中降低耗电量而不损失显示质量。在本发明的显示装置的驱动方法中，进行第一动作及第二动作，在第一动作中将晶体管的阈值电压保持在电容元件中，在第二动作中通过利用由电容元件进行的电容耦合，从而将对与图像信号对应的信号电位加上阈值电压后的电位输入到该晶体管的栅极，以使该晶体管的漏极电流流到发光元件，对于多个帧进行一次第一动作。在此，包括对电容元件与被输入电源电位的布线之间的电连接进行选择的开关，作为该开关使用其沟道形成在氧化物半导体层中的晶体管。

Description

显示装置的驱动方法
技术领域
本发明涉及一种使用晶体管的半导体装置及该半导体装置的驱动方法。尤其是，本发明涉及在各像素中设置晶体管及负载元件，通过控制在负载元件中流过的电流来进行显示的显示装置及显示装置的驱动方法。作为负载元件可以使用根据流过的电流值来控制亮度的电光元件。例如，作为该负载元件可以使用电致发光元件（以下称为EL元件）等发光元件。此外，本发明涉及一种使用上述半导体装置的电子设备。 
背景技术
使用发光元件的显示装置由于在具有高可视性且最适合于薄型化的同时对视角没有限制，所以受到关注。使用发光元件的有源矩阵型的显示装置可以采用在各像素中至少设置有发光元件、控制对像素的视频信号的输入的晶体管（开关用晶体管）、控制供应到该发光元件的电流值的晶体管（驱动用晶体管）的结构。 
在此，将驱动用晶体管的漏极电流（当晶体管处于导通状态时，在源极与漏极之间流过的电流）供应到发光元件。当在像素之间在驱动用晶体管的阈值电压中产生偏差时，驱动用晶体管的漏极电流也产生偏差，而该偏差还反映到发光元件的亮度。此外，当因随时间劣化等而使得驱动用晶体管的阈值电压发生变动时，驱动用晶体管的漏极电流也发生变动，而发光元件的亮度也随之发生变化。由此，通过预见驱动用晶体管的阈值电压的偏差或变动从而能够校正施加到驱动用晶体管的栅极与源极之间的电压的像素结构的建议在力图提高显示装置的图像质量方面是重要的课题。例如，提出了专利文献1所记载的像素结构。 
在专利文献1所记载的显示装置中，在将驱动用晶体管（在专利文献1中是驱动晶体管）的阈值电压保持在电容元件中之后，对图像信号（在专 利文献1中是Vsig）加上该阈值电压，并将其施加到驱动用晶体管的栅极与源极之间。这样提出了如下结构，即：即使在阈值电压产生偏差或变动的情况下，也降低驱动用晶体管的漏极电流的偏差或变动，并抑制被供应该漏极电流的发光元件的亮度的偏差或变动，从而提高显示质量（参照专利文献1中的图4、图5及其说明）。 
[专利文献1]日本专利申请公开2005-345722号公报 
在专利文献1所记载的显示装置中，对于每个场（也称为帧）进行将驱动用晶体管的阈值电压保持在电容元件中的动作。在某个像素中，在进行将阈值电压保持在电容元件中的动作期间，不能在该像素中进行显示。此外，在将阈值电压保持在电容元件中的动作中，需要切换具有作为开关的功能的多个晶体管的开启和关闭。由于对于每个帧进行该动作，所以还需要使用来驱动这些开关的驱动电路进行动作，从而耗电量较大。 
发明内容
因此，本发明的目的之一是在使用发光元件等的显示装置中降低耗电量而不损失显示质量。 
在本发明的一个方式的显示装置的驱动方法中，进行第一动作及第二动作，在第一动作中将晶体管的阈值电压保持在电容元件中（以下，也称为阈值电压获得动作），在第二动作中通过利用由电容元件进行的电容耦合，将对与图像信号对应的信号电位加上阈值电压后的电位输入到上述晶体管的栅极，以使上述晶体管的漏极电流流到负载元件，对于多个帧进行一次第一动作。例如，对于10个帧以上进行一次第一动作。例如，对于3600个帧以上进行一次第一动作。在一分钟以上进行一次第一动作。 
在本发明的一个方式的显示装置的驱动方法中，进行第一动作及第二动作，在第一动作中将晶体管的阈值电压保持在电容元件中，在第二动作中将与图像信号对应的信号电位输入到电容元件的一对电极的一方，将电容元件的一对电极的另一方的电位输入到上述晶体管的栅极，以使上述晶体管的漏极电流流到负载元件，对于多个帧进行一次第一动作。例如，对于10个帧以上进行一次第一动作。例如，对于3600个帧以上进行一次第 一动作。在一分钟以上进行一次第一动作。 
例如，进行第一动作的频率低于进行第二动作的频率。 
在此，也可以为，包括对电容元件与被输入电源电位的布线之间的电连接进行选择的开关，且该开关使用截止电流极小的晶体管来构成。也可以为，包括多个上述开关，且多个开关中的任一个或所有多个开关使用截止电流极小的晶体管来构成。此外，也可以为，包括：对电容元件与被输入第一电源电位的第一布线之间的电连接进行选择的第一开关；对电容元件与被输入不同于第一电源电位的第二电源电位的第二布线之间的电连接进行选择的第二开关，且第一开关及第二开关使用截止电流极小的晶体管来构成。也可以为，包括多个上述第一开关，且多个第一开关中的任一个或所有多个第一开关使用截止电流极小的晶体管来构成。也可以为，包括多个上述第二开关，且多个第二开关中的任一个或所有多个第二开关使用截止电流极小的晶体管来构成。 
作为负载元件可以使用根据流过的电流值来控制亮度的电光元件。例如，作为该负载元件可以使用电致发光元件（EL元件）等发光元件。 
在此，在n沟道型晶体管中，晶体管的截止电流是指在使漏极的电位高于源极的电位的状态下，当以源极的电位为基准时的栅极的电位为0V以下时在源极与漏极之间流过的电流。或者，在p沟道型晶体管中，晶体管的截止电流是指在使漏极的电位低于源极的电位的状态下，当以源极的电位为基准时的栅电极的电位为0V以上时在源极与漏极之间流过的电流。 
在此，作为截止电流极小的晶体管，可以使用在由具有比硅宽的带隙的半导体构成的层或衬底中形成有沟道的晶体管。作为具有比硅宽的带隙的半导体，有化合物半导体，例如有氧化物半导体、氮化物半导体等。例如，作为截止电流极小的晶体管，可以使用其沟道形成在氧化物半导体层中的晶体管。 
通过以对于多个帧进行一次的比例进行阈值电压获得动作，从而可以降低显示装置的耗电量。 
尤其是，通过使用截止电流极小的晶体管以作为对电容元件与被输入电源电位的布线之间的电连接进行选择的开关，从而可以防止在进行阈值 电压获得动作之后保持在电容元件中的电荷经由该开关发生泄露。这样，可以在较长时间将所获得的阈值电压持续保持在电容元件中。由此，可以进一步降低进行阈值电压获得动作的频率。其结果是，可以获得降低耗电量的显示装置而不损失显示质量。 
附图说明
图1A和图1B是示出像素电路的结构的图及示出驱动方法的时序图。 
图2A和图2B是示出像素电路的结构的图及示出驱动方法的时序图。 
图3A和图3B是示出像素电路的结构的图及示出驱动方法的时序图。 
图4A和图4B是示出像素电路的结构的图及示出驱动方法的时序图。 
图5是示出显示装置的结构的剖视图。 
图6A至图6E是说明氧化物半导体层的结晶结构的图。 
图7A至图7C是说明氧化物半导体层的结晶结构的图。 
图8A至图8C是说明氧化物半导体层的结晶结构的图。 
图9A至图9C是示出其沟道形成在氧化物半导体层中的晶体管的特性的图。 
图10A和图10B是示出其沟道形成在氧化物半导体层中的晶体管的特性的图。 
图11A和图11B是示出其沟道形成在氧化物半导体层中的晶体管的特性的图。 
图12是示出XRD光谱的图。 
图13是示出其沟道形成在氧化物半导体层中的晶体管的特性的图。 
图14A和图14B是示出其沟道形成在氧化物半导体层中的晶体管的特性的图。 
具体实施方式
以下，参照附图对实施方式进行详细说明。但是，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为 各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。 
另外，“源极”和“漏极”的功能在使用极性不同的晶体管的情况或电路动作中电流方向发生变化的情况等下，有时会互相调换。因此，在本说明书中，“源极”及“漏极”的术语可以被互相调换来使用。 
“电连接”包括经由“具有某种电作用的元件”进行连接的情况。在此，“具有某种电作用的元件”只要能够进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、其他具有各种功能的元件等。 
在将电路图上独立的结构要素图示为它们彼此电连接的情况下，实际上也有一个导电层兼具有多个结构要素的功能的情况，例如布线的一部分还用作电极的情况等。本说明书中的电连接的范畴内还包括这种一个导电层兼具有多个构成要素的功能的情况。 
术语“上”或“下”不局限于构成要素的位置关系为“直接在…之上”或“直接在…之下”。例如，“栅极绝缘层上的栅电极”这一表述包括在栅极绝缘层和栅电极之间包含其它构成要素的情况。 
附图等所示的各结构的位置、大小、范围等为了容易理解而有时不表示为实际的位置、大小、范围等。因此，所公开的发明不一定局限于附图等所公开的位置、大小、范围等。 
“第一”、“第二”、“第三”等的序数词是为了避免构成要素的混淆而附记的。
(实施方式1) 
以下说明本发明的一个方式的显示装置的驱动方法。 
（显示装置的结构） 
首先，说明显示装置的结构。在图1A中示出显示装置的一个方式。显示装置具有多个像素100。像素100包括：晶体管11；负载元件200；电容元件12；开关201；开关202；开关203；开关204；以及开关205。晶体 管11相当于驱动用晶体管。 
晶体管11的源极和漏极中的一方经由开关203与端子V1电连接。晶体管11的源极和漏极中的一方与负载元件200的一对电极中的一方电连接。晶体管11的源极和漏极中的一方经由开关205与电容元件12的一对电极中的一方电连接。电容元件12的一对电极中的一方经由开关201与端子D电连接。电容元件12的一对电极中的另一方与晶体管11的栅极电连接。负载元件200的一对电极中的另一方与端子V0电连接。晶体管11的源极和漏极中的另一方经由开关204与端子V2电连接。晶体管11的源极和漏极中的另一方经由开关202与栅极电连接。 
对端子V0、端子V1、端子V2施加电源电位。换言之，施加高电源电位或低电源电位。也可以说端子V0、端子V1、端子V2与被施加电源电位的布线电连接。例如，当作为晶体管11使用n沟道型晶体管时，可以采用对端子V0及端子V1施加低电源电位而对端子V2施加高电源电位的结构。此外，例如，当作为晶体管11使用p沟道型晶体管时，可以采用对端子V0及端子V1施加高电源电位而对端子V2施加低电源电位的结构。 
在此，作为负载元件200可以使用根据在一对电极之间流过的电流的电流值来控制亮度的电光元件。例如，作为负载元件200可以使用电致发光元件（EL元件）等发光元件。当作为负载元件200使用EL元件时，可以将负载元件200的一对电极中的一方用作阳极而将一对电极中的另一方用作阴极。此外，也可以将负载元件200的一对电极中的一方用作阴极而将一对电极中的另一方用作阳极。 
此外，开关201、开关202、开关203、开关204及开关205分别可以使用晶体管构成。在此，作为晶体管11以及构成开关201、开关202、开关203、开关204及开关205的晶体管，既可以使用n沟道型晶体管又可以使用p沟道型晶体管。用于像素100的晶体管可以都是同一导电型的晶体管，也可以组合不同导电型的晶体管来构成像素100。通过使用于像素100的晶体管都采用同一导电型的晶体管，可以使显示装置的制造工序简化。 
（显示装置的驱动方法） 
以下，说明图1A所示的结构的像素100的驱动方法。图1B是示出图 1A所示的结构的像素100的驱动方法的时序图。在图1B中，将第一帧F1及第二帧F2的期间T1至T3中的开关201、开关202、开关203、开关204及开关205的各个状态（处于导通状态还是处于截止状态）分别示出在“201”、“202”、“203”、“204”及“205”的栏中。此外，在第一帧中的期间T2中，开关203和开关204中的一方或双方可处于截止状态的情况表示为“一方截止(off)或双方截止”。此外，将晶体管11的状态示出在“11”的栏中。另外，在“11”的栏中，“导通(on)→截止”示出晶体管11的状态从导通状态变为截止状态。在“11”的栏中，“sig1”示出晶体管11能够使与图像信号的信号电位Vsig1对应的漏极电流流过的状态。“sig2”示出晶体管11能够使与图像信号的信号电位Vsig2对应的漏极电流流过的状态。将输入到端子D的信号示出在“D”的栏中。在“D”的栏中，“Vsig1”示出将与图像信号对应的信号电位Vsig1输入到端子D。“Vsig2”示出将与图像信号对应的信号电位Vsig2输入到端子D。另外，信号电位Vsig1及信号电位Vsig2根据所显示的图像而不同，因此可以彼此相同或不同。此外，“D”的栏中的阴影部分可以是任意电位。 
以下，详细说明各期间的动作。在第一帧F1中的期间T1中，通过使开关202、开关203、开关204及开关205成为导通状态，从而在电容元件12中积累电荷。由此，在电容元件12的一对电极之间保持晶体管11的阈值电压（以下，也称为Vth）以上的电压。此时，保持在电容元件12中的电压施加到栅极与源极之间，而晶体管11处于导通状态。 
接着，在第一帧F1中的期间T2中，在使开关202及开关205继续处于导通状态的情况下，使开关203和开关204中的一方或双方成为截止状态。这样，积累在电容元件12中的电荷在晶体管11的源极与漏极之间移动。然后，当电容元件12的一对电极之间的电压变得与晶体管11的阈值电压（Vth）相等时，晶体管11成为截止状态，而该电荷的移动停止。这样，在电容元件12的一对电极之间保持晶体管11的阈值电压（Vth），可以获得晶体管11的阈值电压（Vth）。在第一帧F1中的期间T1及期间T2中进行的动作相当于阈值电压获得动作。 
然后，在第一帧F1中的期间T3中，使开关201成为导通状态，使开 关202、开关203及开关205成为截止状态，使开关204成为导通状态。此外，对端子D输入信号电位Vsig1。这样，通过利用由电容元件12进行的电容耦合，对晶体管11的栅极输入对信号电位Vsig1加上晶体管11的阈值电压（Vth）后的电位。而且，晶体管11使与图像信号的信号电位Vsig1对应的漏极电流流过，而对负载元件200供应该漏极电流。这样，显示装置进行显示。 
当在第一帧F1中进行阈值电压获得动作之后，在连续的第二帧F2中不进行阈值电压获得动作。在第二帧F2中，开关202、开关203及开关205继续处于截止状态。此外，开关204继续处于导通状态。这样，在第二帧F2中不需要使用来驱动这些开关的驱动电路进行动作，所以可以降低显示装置的耗电量。 
在第二帧F2中的期间T3中，对端子D输入图像信号的信号电位Vsig2，通过利用由电容元件12进行的电容耦合，对晶体管11的栅极输入对信号电位Vsig2加上晶体管11的阈值电压（Vth）后的电位。而且，晶体管11使与图像信号的信号电位Vsig2对应的漏极电流流过，而对负载元件200供应该漏极电流。这样，显示装置进行显示。 
此外，在图1B中，作为典型例子示出第一帧F1及第二帧F2，但是不局限于此。对于多个帧进行一次的阈值电压获得动作。在进行阈值电压获得动作的帧中进行与第一帧F1相同的驱动，而在不进行阈值电压获得动作的帧中进行与第二帧F2相同的驱动。 
在此，通过使用截止电流极小的晶体管来构成对电容元件12与被输入电源电位的端子（端子V1、端子V2、端子V0）之间的电连接进行选择的开关，从而在进行阈值电压获得动作之后，可以抑制从电容元件12泄漏电荷。例如，通过使用截止电流极小的晶体管来构成对电容元件12与端子V2之间的电连接进行选择的开关202，从而可以降低来自电容元件12的泄露。作为截止电流极小的晶体管，可以使用其沟道形成在氧化物半导体层中的晶体管。 
在进行阈值电压获得动作之后，通过抑制从电容元件12泄漏电荷，从而可以进一步降低进行阈值电压获得动作的频率。例如，对于10个帧以上 进行一次的阈值电压获得动作。例如，对于3600个帧以上进行一次的阈值电压获得动作。可在一分钟以上进行一次的阈值电压获得动作。这样，可以进一步降低显示装置的耗电量而不损失显示质量。 
本实施方式可以与其他实施方式适当地组合而实施。 
(实施方式2) 
以下说明本发明的显示装置的驱动方法的其他方式。 
（显示装置的结构） 
首先，说明显示装置的结构。在图2A中示出显示装置的一个方式。显示装置具有多个像素100。图2A所示的像素100相当于在图1A所示的像素100中省略开关204后的结构。其他结构与图1A相同，所以省略说明。 
（显示装置的驱动方法） 
以下，说明图2A所示的结构的像素100的驱动方法。图2B是示出图2A所示的结构的像素100的驱动方法的时序图。在图2B中，将第一帧F1及第二帧F2的各个期间T1至T3中的开关201、开关202、开关203及开关205的各个状态（处于导通状态还是处于截止状态）分别示出在“201”、“202”、“203”及“205”的栏中。此外，将晶体管11的状态示出在“11”的栏中。另外，在“11”的栏中，“导通→截止”示出晶体管11的状态从导通状态变为截止状态。在“11”的栏中，“sig1”示出晶体管11能够使与图像信号的信号电位Vsig1对应的漏极电流流过的状态。“sig2”示出晶体管11能够使与图像信号的信号电位Vsig2对应的漏极电流流过的状态。将输入到端子D的信号示出在“D”的栏中。在“D”的栏中，“Vsig1”示出将与图像信号对应的信号电位Vsig1输入到端子D。“Vsig2”示出将与图像信号对应的信号电位Vsig2输入到端子D。另外，信号电位Vsig1及信号电位Vsig2根据所显示的图像而不同，因此可以彼此相同或不同。此外，“D”的栏中的阴影部分可以是任意电位。 
以下，详细说明各期间的动作。在第一帧F1中的期间T1中，通过使开关202、开关203及开关205成为导通状态，从而在电容元件12中积累电荷。由此，在电容元件12的一对电极之间保持晶体管11的阈值电压（以 下，也称为Vth）以上的电压。此时，保持在电容元件12中的电压施加到栅极与源极之间，而晶体管11处于导通状态。 
接着，在第一帧F1中的期间T2中，在使开关202及开关205继续处于导通状态的情况下，使开关203成为截止状态。这样，积累在电容元件12中的电荷在晶体管11的源极与漏极之间移动。然后，当电容元件12的一对电极之间的电压变得与晶体管11的阈值电压（Vth）相等时，晶体管11成为截止状态，而该电荷的移动停止。这样，在电容元件12的一对电极之间保持晶体管11的阈值电压（Vth），可以获得晶体管11的阈值电压（Vth）。在第一帧F1中的期间T1及期间T2进行的动作相当于阈值电压获得动作。 
然后，在第一帧F1中的期间T3中，使开关201成为导通状态，使开关202、开关203及开关205成为截止状态。此外，对端子D输入信号电位Vsig1。这样，通过利用由电容元件12进行的电容耦合，对晶体管11的栅极输入对信号电位Vsig1加上晶体管11的阈值电压（Vth）后的电位。而且，晶体管11使与图像信号的信号电位Vsig1对应的漏极电流流过，而对负载元件200供应该漏极电流。这样，显示装置进行显示。 
当在第一帧F1中进行阈值电压获得动作之后，在连续的第二帧F2中不进行阈值电压获得动作。在第二帧F2中，开关202、开关203及开关205继续处于截止状态。这样，在第二帧F2中不需要使用来驱动这些开关的驱动电路进行动作，所以可以降低显示装置的耗电量。 
在第二帧F2中的期间T3中，对端子D输入图像信号的信号电位Vsig2，通过利用由电容元件12进行的电容耦合，对晶体管11的栅极输入对信号电位Vs ig2加上晶体管11的阈值电压（Vth）后的电位。而且，晶体管11使与图像信号的信号电位Vsig2对应的漏极电流流过，而对负载元件200供应该漏极电流。这样，显示装置进行显示。 
此外，在图2B中，作为典型例子示出第一帧F1及第二帧F2，但是不局限于此。对于多个帧进行一次的阈值电压获得动作。在进行阈值电压获得动作的帧中进行与第一帧F1相同的驱动，而在不进行阈值电压获得动作的帧中进行与第二帧F2相同的驱动。 
在此，通过使用截止电流极小的晶体管来构成对电容元件12与被输入电源电位的端子（端子V1、端子V2、端子V0）之间的电连接进行选择的开关，从而在进行阈值电压获得动作之后，可以抑制从电容元件12泄漏电荷。例如，通过使用截止电流极小的晶体管来构成对电容元件12与端子V2之间的电连接进行选择的开关202，从而可以降低来自电容元件12的泄露。作为截止电流极小的晶体管，可以使用其沟道形成在氧化物半导体层中的晶体管。 
在进行阈值电压获得动作之后，通过抑制从电容元件12泄漏电荷，从而可以进一步降低进行阈值电压获得动作的频率。例如，对于10个帧以上进行一次的阈值电压获得动作。例如，对于3600个帧以上进行一次的阈值电压获得动作。可在一分钟以上进行一次的阈值电压获得动作。这样，可以进一步降低显示装置的耗电量而不损失显示质量。 
本实施方式可以与其他实施方式适当地组合而实施。 
(实施方式3) 
以下说明本发明的显示装置的驱动方法的其他方式。 
（显示装置的结构） 
首先，说明显示装置的结构。在图3A中示出显示装置的一个方式。显示装置具有多个像素100。像素100包括：晶体管11；负载元件200；电容元件12；开关201；开关202；开关203；开关204；以及开关205。晶体管11相当于驱动用晶体管。 
晶体管11的源极和漏极中的一方经由开关203与端子V1电连接。晶体管11的源极和漏极中的一方经由开关204与负载元件200的一对电极中的一方电连接。晶体管11的源极和漏极中的一方经由开关205与电容元件12的一对电极中的一方电连接。电容元件12的一对电极中的一方经由开关201与端子D电连接。电容元件12的一对电极中的另一方与晶体管11的栅极电连接。负载元件200的一对电极中的另一方与端子V0电连接。晶体管11的源极和漏极中的另一方与端子V2电连接。晶体管11的栅极经由开关202与端子V3电连接。 
对端子V0、端子V1、端子V2、端子V3施加电源电位。换言之，施加高电源电位或低电源电位。也可以说端子V0、端子V1、端子V2、端子V3与被施加电源电位的布线电连接。例如，当作为晶体管11使用n沟道型晶体管时，可以采用对端子V0及端子V1施加低电源电位而对端子V2及端子V3施加高电源电位的结构。此外，例如，当作为晶体管11使用p沟道型晶体管时，可以采用对端子V0及端子V1施加高电源电位而对端子V2及端子V3施加低电源电位的结构。 
在此，作为负载元件200可以使用根据在一对电极之间流过的电流的电流值来控制亮度的电光元件。例如，作为负载元件200可以使用电致发光元件（EL元件）等发光元件。当作为负载元件200使用EL元件时，可以将负载元件200的一对电极的一方用作阳极而将一对电极中的另一方用作阴极。此外，也可以将负载元件200的一对电极的一方用作阴极而将一对电极中的另一方用作阳极。 
此外，开关201、开关202、开关203、开关204及开关205分别可以使用晶体管构成。在此，作为晶体管11以及构成开关201、开关202、开关203、开关204及开关205的晶体管，既可以使用n沟道型晶体管又可以使用p沟道型晶体管。用于像素100的晶体管可以都是同一导电型的晶体管，也可以组合不同导电型的晶体管构成像素100。通过使用于像素100的晶体管都采用同一导电型的晶体管，可以使显示装置的制造工序简化。 
（显示装置的驱动方法） 
以下，说明图3A所示的结构的像素100的驱动方法。图3B是示出图3A所示的结构的像素100的驱动方法的时序图。在图3B中，将第一帧F1及第二帧F2的各个期间T1至T3中的开关201、开关202、开关203、开关204及开关205的各个状态（处于导通状态还是处于截止状态）分别示出在“201”、“202”、“203”、“204”及“205”的栏中。此外，将在第一帧中的期间T1及期间T2中开关204既可以处于导通状态又可以处于截止状态的情况表示为“导通/截止”。此外，将晶体管11的状态示出在“11”的栏中。另外，在“11”的栏中，“导通→截止”示出晶体管11的状态从导通状态变为截止状态。在“11”的栏中，“sig1”示出晶体管11能够使 与图像信号的信号电位Vsig1对应的漏极电流流过的状态。“sig2”示出晶体管11能够使与图像信号的信号电位Vsig2对应的漏极电流流过的状态。将输入到端子D的信号示出在“D”的栏中。在“D”的栏中，“Vsig1”示出将与图像信号对应的信号电位Vsig1输入到端子D。“Vsig2”示出将与图像信号对应的信号电位Vsig2输入到端子D。另外，信号电位Vsig1及信号电位Vsig2根据所显示的图像而不同，因此可以彼此相同或不同。此外，“D”的栏中的阴影部分可以是任意电位。 
以下，详细说明各期间的动作。在第一帧F1中的期间T1中，通过使开关202、开关203及开关205成为导通状态，从而在电容元件12中积累电荷。由此，在电容元件12的一对电极之间保持晶体管11的阈值电压（以下，也称为Vth）以上的电压。此时，保持在电容元件12中的电压施加到栅极与源极之间，而晶体管11处于导通状态。 
接着，在第一帧F1中的期间T2中，在开关202及开关205继续处于导通状态的情况下，使开关203成为截止状态。这样，积累在电容元件12中的电荷在晶体管11的源极与漏极之间移动。然后，当电容元件12的一对电极之间的电压变得与晶体管11的阈值电压（Vth）相等时，晶体管11成为截止状态，而该电荷的移动停止。这样，在电容元件12的一对电极之间保持晶体管11的阈值电压（Vth），可以获得晶体管11的阈值电压（Vth）。在第一帧F1中的期间T1及期间T2进行的动作相当于阈值电压获得动作。 
然后，在第一帧F1中的期间T3中，使开关201成为导通状态，使开关202、开关203及开关205成为截止状态，使开关204成为导通状态。此外，对端子D输入信号电位Vsig1。这样，通过利用由电容元件12进行的电容耦合，对晶体管11的栅极输入对信号电位Vsig1加上晶体管11的阈值电压（Vth）后的电位。而且，晶体管11使与图像信号的信号电位Vsig1对应的漏极电流流过，而对负载元件200供应该漏极电流。这样，显示装置进行显示。 
当在第一帧F1中进行阈值电压获得动作之后，在连续的第二帧F2中不进行阈值电压获得动作。在第二帧F2中，开关202、开关203及开关205继续处于截止状态。此外，开关204继续处于导通状态。这样，在第二帧 F2中不需要使用来驱动这些开关的驱动电路进行动作，所以可以降低显示装置的耗电量。 
在第二帧F2中的期间T3中，对端子D输入图像信号的信号电位Vsig2，通过利用由电容元件12进行的电容耦合，对晶体管11的栅极输入对信号电位Vsig2加上晶体管11的阈值电压（Vth）后的电位。而且，晶体管11使与图像信号的信号电位Vsig2对应的漏极电流流过，而对负载元件200供应该漏极电流。这样，显示装置进行显示。 
此外，在图3B中，作为典型例子示出第一帧F1及第二帧F2，但是不局限于此。对于多个帧进行一次的阈值电压获得动作。在进行阈值电压获得动作的帧中进行与第一帧F1相同的驱动，而在不进行阈值电压获得动作的帧中进行与第二帧F2相同的驱动。 
在此，通过使用截止电流极小的晶体管来构成对电容元件12与被输入电源电位的端子（端子V1、端子V2、端子V3、端子V0）之间的电连接进行选择的开关，从而在进行阈值电压获得动作之后，可以抑制从电容元件12泄漏电荷。例如，通过使用截止电流极小的晶体管来构成对电容元件12与端子V3之间的电连接进行选择的开关202，从而可以降低来自电容元件12的泄露。作为截止电流极小的晶体管，可以使用其沟道形成在氧化物半导体层中的晶体管。 
在进行阈值电压获得动作之后，通过抑制从电容元件12泄漏电荷，从而可以进一步降低进行阈值电压获得动作的频率。例如，对于10个帧以上进行一次的阈值电压获得动作。例如，对于3600个帧以上进行一次的阈值电压获得动作。可在一分钟以上进行一次的阈值电压获得动作。这样，可以进一步降低显示装置的耗电量而不损失显示质量。 
本实施方式可以与其他实施方式适当地组合而实施。 
(实施方式4) 
以下说明本发明的显示装置的驱动方法的其他方式。 
（显示装置的结构） 
首先，说明显示装置的结构。在图4A中示出显示装置的一个方式。显 示装置具有多个像素100。图4A所示的像素100相当于在图3A所示的像素100中将端子V2也用作端子V3的结构。其他结构与图3A相同，所以省略说明。 
（显示装置的驱动方法） 
以下，说明图4A所示的结构的像素100的驱动方法。图4B是示出图4A所示的结构的像素100的驱动方法的时序图。在图4B中，将第一帧F1及第二帧F2的各个期间T1至T3中的开关201、开关202、开关203、开关204及开关205的各个状态（处于导通状态还是处于截止状态）分别示出在“201”、“202”、“203”、“204”及“205”的栏中。此外，将在第一帧中的期间T1及期间T2中开关204既可以处于导通状态又可以处于截止状态的情况表示为“导通/截止”。此外，将晶体管11的状态示出在“11”的栏中。另外，在“11”的栏中，“导通→截止”示出晶体管11的状态从导通状态变为截止状态。在“11”的栏中，“sig1”示出晶体管11能够使与图像信号的信号电位Vsig1对应的漏极电流流过的状态。“sig2”示出晶体管11能够使与图像信号的信号电位Vs ig2对应的漏极电流流过的状态。将输入到端子D的信号示出在“D”的栏中。在“D”的栏中，“Vsig1”示出将与图像信号对应的信号电位Vsig1输入到端子D。“Vsig2”示出将与图像信号对应的信号电位Vsig2输入到端子D。另外，信号电位Vsig1及信号电位Vsig2根据所显示的图像而不同，因此可以彼此相同或不同。此外，“D”的栏中的阴影部分可以是任意电位。 
以下，详细说明各期间的动作。在第一帧F1中的期间T1中，通过使开关202、开关203及开关205成为导通状态，从而在电容元件12中积累电荷。由此，在电容元件12的一对电极之间保持晶体管11的阈值电压（以下，也称为Vth）以上的电压。此时，保持在电容元件12中的电压施加到栅极与源极之间，而晶体管11处于导通状态。 
接着，在第一帧F1中的期间T2中，在开关202及开关205继续处于导通状态的情况下，使开关203成为截止状态。这样，积累在电容元件12中的电荷在晶体管11的源极与漏极之间移动。然后，当电容元件12的一对电极之间的电压变得与晶体管11的阈值电压（Vth）相等时，晶体管11 成为截止状态，而该电荷的移动停止。这样，在电容元件12的一对电极之间保持晶体管11的阈值电压（Vth），可以获得晶体管11的阈值电压（Vth）。在第一帧F1中的期间T1及期间T2进行的动作相当于阈值电压获得动作。 
然后，在第一帧F1中的期间T3中，使开关201成为导通状态，使开关202、开关203及开关205成为截止状态，使开关204成为导通状态。此外，对端子D输入信号电位Vsig1。这样，通过利用由电容元件12进行的电容耦合，对晶体管11的栅极输入对信号电位Vsig1加上晶体管11的阈值电压（Vth）后的电位。而且，晶体管11使与图像信号的信号电位Vsig1对应的漏极电流流过，而对负载元件200供应该漏极电流。这样，显示装置进行显示。 
当在第一帧F1中进行阈值电压获得动作之后，在连续的第二帧F2中不进行阈值电压获得动作。在第二帧F2中，开关202、开关203及开关205继续处于截止状态。此外，开关204继续处于导通状态。这样，在第二帧F2中不需要使用来驱动这些开关的驱动电路进行动作，所以可以降低显示装置的耗电量。 
在第二帧F2中的期间T3中，对端子D输入图像信号的信号电位Vsig2，通过利用由电容元件12进行的电容耦合，对晶体管11的栅极输入对信号电位Vsig2加上晶体管11的阈值电压（Vth）后的电位。而且，晶体管11使与图像信号的信号电位Vsig2对应的漏极电流流过，而对负载元件200供应该漏极电流。这样，显示装置进行显示。 
此外，在图4B中，作为典型例子示出第一帧F1及第二帧F2，但是不局限于此。对于多个帧进行一次的阈值电压获得动作。在进行阈值电压获得动作的帧中进行与第一帧F1相同的驱动，而在不进行阈值电压获得动作的帧中进行与第二帧F2相同的驱动。 
在此，通过使用截止电流极小的晶体管来构成对电容元件12与被输入电源电位的端子（端子V1、端子V2、端子V0）之间的电连接进行选择的开关，从而在进行阈值电压获得动作之后，可以抑制从电容元件12泄漏电荷。例如，通过使用截止电流极小的晶体管来构成对电容元件12与端子V2之间的电连接进行选择的开关202，从而可以降低来自电容元件12的泄露。 作为截止电流极小的晶体管，可以使用其沟道形成在氧化物半导体层中的晶体管。 
在进行阈值电压获得动作之后，通过抑制从电容元件12泄漏电荷，从而可以进一步降低进行阈值电压获得动作的频率。例如，对于10个帧以上进行一次的阈值电压获得动作。例如，对于3600个帧以上进行一次的阈值电压获得动作。可在一分钟以上进行一次的阈值电压获得动作。这样，可以进一步降低显示装置的耗电量而不损失显示质量。 
本实施方式可以与其他实施方式适当地组合而实施。 
(实施方式5) 
在本实施方式中，对具有图1A、图2A、图3A及图4A所示的像素100的显示装置的具体结构的一个方式进行说明。 
图5是示出显示装置的结构的剖视图。在图5中，作为典型例子示出构成开关203的晶体管2202以及晶体管11、电容元件12、用作负载元件200的EL元件2200。其他开关也可以采用与晶体管2202或晶体管11相同的结构。 
晶体管2202在具有绝缘表面的衬底800上包括：用作栅极的导电层801；导电层801上的栅极绝缘膜802；在与导电层801重叠的位置上位于栅极绝缘膜802上的半导体层803；以及用作源极或漏极并位于半导体层803上的导电层804及导电层805。 
晶体管11在具有绝缘表面的衬底800上包括：用作栅极的导电层806；导电层806上的栅极绝缘膜802；在与导电层806重叠的位置上位于栅极绝缘膜802上的半导体层807；以及用作源极或漏极并位于半导体层807上的导电层808及导电层809。 
电容元件12在具有绝缘表面的衬底800上包括：导电层806；导电层806上的栅极绝缘膜802；在与导电层806重叠的位置上位于栅极绝缘膜802上的导电层810。 
此外，在导电层804、导电层805、导电层808、导电层809及导电层810上依次形成有绝缘膜823及绝缘膜824。而且，在绝缘膜824上设置有 用作阳极的导电层825。 
此外，具有导电层825的一部分露出的开口部的绝缘层827设置在绝缘膜824上。在导电层825的一部分及绝缘层827上依次层叠地设置有场致发光层828及用作阴极的导电层829。导电层825、场致发光层828、导电层829重叠的区域相当于EL元件2200。 
作为半导体层803，可以使用氧化物半导体层。通过使用氧化物半导体层以作为半导体层803，可以显著降低晶体管2202的截止电流。这样，显示装置在进行阈值电压获得动作之后，通过抑制从电容元件12泄漏电荷，从而可以进一步降低进行阈值电压获得动作的频率。例如，对于10个帧以上进行一次的阈值电压获得动作。例如，对于3600个帧以上进行一次的阈值电压获得动作。可在一分钟以上进行一次的阈值电压获得动作。这样，可以进一步降低显示装置的耗电量而不损失显示质量。 
本实施方式可以与其他实施方式适当地组合而实施。 
(实施方式6) 
在本实施方式中，对实施方式5中的图5所示的显示装置的更具体的结构进行说明。 
以下说明使用氧化物半导体层形成图5中的半导体层803及半导体层807的结构。 
作为所使用的氧化物半导体，优选至少包含铟（In）或锌（Zn）。尤其是优选包含In及Zn。另外，优选的是，作为用来减少使用所述氧化物半导体的晶体管的电特性偏差的稳定剂，除了上述元素以外，还包含镓（Ga）。另外，作为稳定剂，优选包含锡（Sn）。另外，作为稳定剂，优选包含铪（Hf）。另外，作为稳定剂，优选包含铝（Al）。 
另外，作为其他稳定剂，也可以包含镧系元素的镧（La）、铈（Ce）、镨（Pr）、钕（Nd）、钐（Sm）、铕（Eu）、钆（Gd）、铽（Tb）、镝（Dy）、钬（Ho）、铒（Er）、铥（Tm）、镱（Yb）以及镥（Lu）中的任何一种或多种。 
例如，作为氧化物半导体，可以使用：氧化铟；氧化锡；氧化锌；二 元金属氧化物的In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物、In-Ga类氧化物；三元金属氧化物的In-Ga-Zn类氧化物（也称为IGZO）、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物；四元金属氧化物的In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。 
在此，例如，“In-Ga-Zn类氧化物”是指以In、Ga以及Zn为主要组分的氧化物，对In、Ga以及Zn的比率没有限制。此外，也可以包含In、Ga及Zn以外的金属元素。 
例如，可以使用其原子数比为In∶Ga∶Zn=1∶1∶1(=1/3∶1/3∶1/3)或In∶Ga∶Zn=2∶2∶1(=2/5∶2/5∶1/5)的In-Ga-Zn类氧化物或接近其组成的氧化物。或者，优选使用其原子数比为In∶Sn∶Zn=1∶1∶1(=1/3∶1/3∶1/3)、In∶Sn∶Zn=2∶1∶3(=1/3∶1/6∶1/2)或In∶Sn∶Zn=2∶1∶5(=1/4∶1/8∶5/8)的In—Sn—Zn类氧化物或接近其组成的氧化物。 
但是，本发明不局限于此，可以根据所需要的半导体特性（迁移率、阈值、偏差等）而使用适当的组成的氧化物。另外，优选采用适当的载流子浓度、杂质浓度、缺陷密度、金属元素和氧的原子数比、原子间结合距离以及密度等，以得到所需要的半导体特性。 
此外，例如In、Ga、Zn的原子数比为In∶Ga∶Zn=a∶b∶c（a+b+c=1）的氧化物的组成接近原子数比为In∶Ga∶Zn=A∶B∶C（A+B+C=1）的氧化物的组成是指a、b、c满足（a-A）2+（b-B）2+（c-C）2≤r2的状态，r例如可以为0.05。其他氧化物也是同样的。 
此外，优选降低氧化物半导体层中的成为电子供体（施主）的水分或氢等杂质。具体而言，利用二次离子质谱分析法（SIMS：Secondary Ion Mass Spectrometry）测量的氧化物半导体层的氢浓度的测量值为5×1019/cm3以下，优选为5×1018/cm3以下，更优选为5×1017/cm3以下，进一步优选为1×1016/cm3以下。 
在此，说明氧化物半导体层中的氢浓度的分析。使用二次离子质谱分析法测量半导体层中的氢浓度。已知的是：在SIMS分析中，由于其原理而难以获得样品表面附近或与材质不同的层的叠层界面附近的准确数据。因此，当使用SIMS来分析层中的厚度方向上的氢浓度分布时，作为氢浓度，采用在对象的层所存在的范围中没有值的极端变动且可以获得大致一定的值的区域中的平均值。另外，当作为测量对象的层的厚度较小时，有时因受邻近的层内的氢浓度的影响而找不到可以获得大致一定的值的区域。此时，作为该层中的氢浓度，采用该层所存在的区域中的氢浓度的极大值或极小值。再者，当在该层所存在的区域中没有具有极大值的山型峰值、具有极小值的谷型峰值时，采用拐点的值以作为氢浓度。 
氧化物半导体层可通过对形成在具有绝缘表面的衬底800上的氧化物半导体膜进行蚀刻加工来形成。将上述氧化物半导体膜的厚度设定为2nm以上且200nm以下，优选为3nm以上且50nm以下，更优选为3nm以上且20nm以下。将氧化物半导体用作靶材并使用溅射法来形成氧化物半导体膜。另外，氧化物半导体膜可以在稀有气体（例如氩）气氛、氧气氛或稀有气体（例如氩）及氧的混合气氛下通过溅射法来形成。 
在作为氧化物半导体使用In—Sn—Zn-O类材料时，可以使用关于原子数比In∶S∶Zn为1∶2∶2、2∶1∶3、1∶1∶1或20∶45∶35等的氧化物靶材。 
另外，当作为氧化物半导体使用In—Zn-O类材料时，使用以原子数比设定为In∶Zn=50∶1至1∶2（换算为摩尔数比则为In2O3∶ZnO=25∶1至1∶4），优选为In∶Zn=20∶1至1∶1（换算为摩尔数比则为In2O3∶ZnO=10∶1至1∶2），更优选为In∶Zn=1.5∶1至15∶1（换算为摩尔数比则为In2O3∶ZnO=15∶2至3∶4）的氧化物靶材。例如，当原子数比为In∶Zn∶O=X∶Y∶Z时，可以使用满足Z>1.5X+Y的关系的氧化物靶材。 
当使用溅射法来制造氧化物半导体膜时，除了靶材中的氢浓度以外尽 量降低腔室内的水、氢是重要的。具体而言，在形成氧化物半导体膜之前在腔室内进行焙烧、降低引入到腔室内的气体中的水、氢浓度以及防止在用来从腔室排出气体的排气系统中发生的倒流等是有效的。 
另外，也可以在使用溅射法形成氧化物半导体膜之前，进行引入氩气体并产生等离子体的反溅射，以去除附着在被成膜表面上的灰尘。反溅射是指不对靶材一侧施加电压而使用RF电源在氩气氛中对衬底一侧施加电压从而在衬底附近形成等离子体以进行表面改性的方法。另外，也可以使用氮、氦等代替氩气氛。另外，也可以在对氩气氛添加氧、一氧化二氮等的气氛下进行反溅射。另外，也可以在对氩气氛添加氯、四氟化碳等的气氛下进行反溅射。 
另外，为了使氧化物半导体膜尽量不包含氢、羟基及水分，作为成膜的预处理，也可在溅射装置的预热室中对衬底800进行预热，并使吸附到衬底800的水分或氢等杂质脱离且进行排气。注意，预热的温度是100℃以上且400℃以下，优选是150℃以上且300℃以下。另外，设置在预热室中的排气单元优选是低温泵。另外，也可以省略该预热处理。 
例如，将通过使用包含In（铟）、Ga（镓）及Zn（锌）在内的靶材的溅射法而得到的厚度为30nm的In-Ga-Zn类氧化物半导体的薄膜用作氧化物半导体膜。作为上述靶材，例如可以使用各金属的组成比为In∶Ga∶Zn=1∶1∶0.5、In∶Ga∶Zn=1∶1∶1或In∶Ga∶Zn=1∶1∶2的靶材。另外，包含In、Ga及Zn的靶材的相对密度为90％以上且100％以下，优选为95％以上且低于100％。通过采用相对密度高的靶材，从而所形成的氧化物半导体膜成为致密的膜。 
例如，将衬底放置在保持为减压状态的处理室内，去除处理室内的残留水分并引入被去除了氢及水分的溅射气体，使用上述靶材来形成氧化物半导体膜。在进行成膜时，也可以将衬底温度设定为100℃以上且600℃以下，优选为200℃以上且400℃以下。通过边加热衬底边进行成膜，从而可以降低所形成的氧化物半导体膜中含有的杂质浓度。另外，可以减轻由于溅射带来的损伤。为了去除残留在处理室中的水分，优选使用吸附型真空泵。例如，优选使用低温泵、离子泵、钛升华泵。另外，作为排气单元， 也可以使用配备有冷阱的涡轮泵。在使用低温泵对处理室进行排气时，例如排出氢原子、水（H2O）等的包含氢原子的化合物（更优选地，还有包含碳原子的化合物）等，由此可降低该处理室中形成的氧化物半导体膜所包含的杂质浓度。 
作为成膜条件的一个例子，可以应用如下条件：衬底与靶材之间的距离为100mm，压力为0.6Pa，直流（DC）电源为0.5kW，采用氧（氧流量比率为100％）气氛。另外，脉冲直流（DC）电源是优选的，因为可以减少在成膜时产生的灰尘并可以实现均匀的膜厚度分布。 
另外，通过将溅射装置的处理室的泄漏率设定为1×10-10Pa·m3/秒以下，从而可以减少通过溅射法形成膜的过程中混入到氧化物半导体膜中的碱金属、氢化物等杂质。另外，通过使用上述吸附型真空泵以作为排气系统，从而可以降低碱金属、氢原子、氢分子、水、羟基或氢化物等杂质从排气系统倒流。 
另外，通过将靶材的纯度设定为99.99％以上，从而可以减少混入到氧化物半导体膜中的碱金属、氢原子、氢分子、水、羟基或氢化物等。此外，通过使用该靶材，从而在氧化物半导体膜中可以降低锂、钠、钾等碱金属的浓度。 
注意，已经指出，由于氧化物半导体对杂质是不敏感的，因此即使在膜中包含相当多的金属杂质也没有问题，而也可以使用包含较多量的碱金属诸如钠（Na）等的廉价的钠钙玻璃（神谷、野村以及细野，“アモルファス酸化物半導体の物性とデバイス開発の現状（Carri er Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors:The present status：非晶氧化物半导体的物性及器件开发的现状）”，固体物理，2009年9月号，Vol.44，pp.621-633）。但是，这种考虑是不适当的。因为碱金属不是构成氧化物半导体的元素，所以是杂质。在碱土金属不是构成氧化物半导体的元素的情况下，碱土金属也是杂质。尤其是，碱金属中的Na在与氧化物半导体层接触的绝缘膜为氧化物的情况下扩散到该绝缘膜中而成为Na+。另外，在氧化物半导体层内，Na使构成氧化物半导体的金属与氧的键合断裂或挤进其键合之中。其结果 是，例如，会引起因阈值电压漂移到负方向而导致的常通化、迁移率降低等的晶体管特性的劣化，而且还会产生特性偏差。在氧化物半导体层中的氢浓度充分低时，该杂质所导致的晶体管的特性劣化及特性偏差会表现得很明显。因此，当氧化物半导体层中的氢浓度为1×1018/cm3以下，尤其是1×1017/cm3以下时，优选降低上述杂质的浓度。具体而言，利用二次离子质谱分析法测量的Na浓度的测量值优选为5×1016/cm3以下，更优选为1×1016/cm3以下，进一步优选为1×1015/cm3以下。同样地，Li浓度的测量值优选为5×1015/cm3以下，更优选为1×1015/cm3以下。同样地，K浓度的测量值优选为5×1015/cm3以下，更优选为1×1015/cm3以下。 
氧化物半导体膜处于单晶、多晶（polycrystal）或非晶等状态。 
优选氧化物半导体膜是CAAC-OS（C Axis Aligned Crystalline Oxide Semiconductor：C轴取向结晶氧化物半导体）膜。 
CAAC-OS膜不是完全的单晶，也不是完全的非晶。CAAC-OS膜是具有结晶部及非晶部的结晶-非晶混合相结构的氧化物半导体膜。另外，在很多情况下，该结晶部的尺寸为能够容纳在一边短于100nm的立方体内的尺寸。另外，在使用透射电子显微镜（TEM:Transmission Electron Microscope）观察时的图像中，包括在CAAC-OS膜中的非晶部与结晶部的边界不明确。另外，利用TEM无法在CAAC-OS膜中观察到晶界（grain boundary）。因此，在CAAC-OS膜中，因晶界而引起的电子迁移率的降低得到抑制。 
包括在CAAC-OS膜中的结晶部的c轴在与CAAC-OS膜的被形成面的法线向量或表面的法线向量平行的方向上一致，在从垂直于ab面的方向看时具有三角形或六角形的原子排列，且在从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。另外，不同结晶部间的a轴及b轴的方向也可以彼此不同。在本说明书中，在只记载“垂直”时，也包括85°以上且95°以下的范围。另外，在只记载“平行”时，也包括-5°以上且5°以下的范围。 
另外，在CAAC-OS膜中，结晶部的分布也可以不均匀。例如，在CAAC-OS膜的形成过程中，在从氧化物半导体膜的表面一侧进行结晶生长时，与被形成面附近相比，有时在表面附近，结晶部所占的比例会变高。另外，通 过对CAAC-OS膜添加杂质，有时在该杂质添加区中结晶部也会产生非晶化。 
因为包括在CAAC-OS膜中的结晶部的c轴在与CAAC-OS膜的被形成面的法线向量或表面的法线向量平行的方向上一致，所以有时会根据CAAC-OS膜的形状（被形成面的截面形状或表面的截面形状）而朝向彼此不同的方向。另外，结晶部的c轴方向是与形成CAAC-OS膜时的被形成面的法线向量或表面的法线向量平行的方向。通过进行成膜或在成膜之后进行加热处理等的晶化处理来形成结晶部。 
使用CAAC-OS膜的晶体管可以降低因照射可见光或紫外光而产生的电特性变动。因此，该晶体管的可靠性高。 
另外，构成氧化物半导体膜的氧的一部分也可以用氮取代。 
非晶状态的氧化物半导体由于可以比较容易地得到平坦的表面，所以可以减少使用该氧化物半导体制造晶体管时的界面散乱，可以比较容易得到较高的迁移率。 
另外，具有结晶性的氧化物半导体可以进一步降低块体内缺陷，通过提高表面的平坦性，可以得到处于非晶状态的氧化物半导体的迁移率以上的迁移率。为了提高表面的平坦性，优选在平坦的表面上形成氧化物半导体，具体地说，优选的是，在平均面粗糙度(Ra)为1nm以下，优选为0.3nm以下，更优选为0.1nm以下的表面上形成氧化物半导体。 
注意，Ra是将JISB0601中定义的中心线平均粗糙度扩大至三维以使其能够应用于面的参数，可以将它表示为“将从基准面到指定面的偏差的绝对值平均而得到的值”，以如下数学式1定义。 
[数学式1] 
Ra = 1 S 0 ∫ y 1 y 2 ∫ x 1 x 2 | f ( x , y ) - Z 0 | dxdy
另外，在上述式中，S0表示测量面（由坐标（x1,y1）（x1,y2）（x2,y1）（x2,y2）所表示的四个点围绕的长方形的区域)的面积，Z0表示测量面的平均高度。通过利用原子力显微镜（AFM：Atomic Force Microscope）可以评价Ra。 
CAAC-OS膜可以通过溅射法来制造。作为靶材材料可以使用上述材料。 当通过使用溅射法形成CAAC-OS膜时，优选为气氛中的氧气比高。例如，当在氩和氧的混合气体气氛中进行溅射法时，氧气比优选为30％以上，更优选为40％以上。这是因为可通过从气氛中补充氧来促进CAAC-OS膜的结晶化的缘故。 
另外，优选的是，在利用溅射法形成CAAC-OS膜时，预先将形成有CAAC-OS膜的衬底加热到150℃以上，更优选加热到170℃以上。这是因为随着衬底温度的上升，CAAC-OS膜的结晶化被促进的缘故。 
另外，优选的是，在氮气氛中或真空中对CAAC-OS膜进行热处理之后，在氧气氛中或在氧和其他气体的混合气氛中进行热处理。这是因为：通过从后一者的热处理的气氛中供应氧，可以减少在前一者的热处理中产生的氧缺损（或氧缺陷）。 
另外，形成CAAC-OS膜的膜表面（被形成面）优选为平坦。这是因为：由于CAAC-OS膜具有大致垂直于该被形成面的c轴，所以存在于该被形成面的凹凸会引发CAAC-OS膜中的晶界的产生。因此，优选在形成CAAC-OS膜之前对该被形成表面进行化学机械抛光（CMP，即Chemical Mechanical Polishing）等平坦化处理。另外，该被形成面的平均粗糙度优选为0.5nm以下，更优选为0.3nm以下。 
另外，有时在通过溅射等形成的氧化物半导体膜中包含作为杂质的水分或氢（包括羟基）。在本发明的一个方式中，为了减少氧化物半导体膜中的水分或氢等杂质（实现脱水化或脱氢化），在减压气氛下、氮或稀有气体等惰性气体气氛下、氧气气氛下或超干燥空气（使用CRDS（cavity ring—down laser spectroscopy：光腔衰荡光谱法）方式的露点计进行测量时的水分量是20ppm（露点换算为-55℃）以下，优选的是1ppm以下，更优选的是10ppb以下的空气）气氛下对氧化物半导体膜进行加热处理。 
通过对氧化物半导体膜进行加热处理，可以使氧化物半导体膜中的水分或氢脱离。具体而言，在250℃以上且750℃以下，优选在400℃以上且低于衬底的应变点的温度下进行加热处理，即可。例如，以500℃进行3分钟以上且6分钟以下左右的加热处理即可。若对加热处理使用RTA法，则可以在短时间内进行脱水化或脱氢化，因此也能以超过玻璃衬底的应变 点的温度进行处理。 
在本实施方式中使用加热处理装置之一的电炉。 
注意，加热处理装置除了电炉以外，还可以具备利用电阻发热体等的发热体所产生的热传导或热辐射对被处理物进行加热的装置。例如，可以使用GRTA（Gas RapidThermal Annealing：气体快速热退火）装置、LRTA（Lamp Rapid Thermal Annealing：灯快速热退火）装置等的RTA（Rapid Thermal Annealing：快速热退火）装置。LRTA装置是通过利用从卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光（电磁波）的辐射来加热被处理物的装置。GRTA装置是指使用高温气体进行加热处理的装置。作为气体，使用不会由于加热处理而与被处理物产生反应的惰性气体如氩等的稀有气体或氮。 
在加热处理中，优选在氮或氦、氖、氩等的稀有气体中不包含水分或氢等。或者，优选将引入到加热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N（99.9999％）以上，更优选设定为7N（99.99999％）以上（即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下）。 
通过上述工序可以降低氧化物半导体膜中的氢浓度。 
这样在使氧化物半导体膜中的水分或氢脱离之后，对氧化物半导体膜（或使用氧化物半导体膜形成的氧化物半导体层）添加（供应）氧。这样，通过减少氧化物半导体膜（氧化物半导体层）中或其界面等的氧缺陷，可以使氧化物半导体层成为i型化或无限趋近于i型。 
例如，关于氧的添加，可通过形成接触于氧化物半导体膜（或者，使用氧化物半导体膜形成的氧化物半导体层）且具有其氧量多于化学计量组成比的区域的绝缘膜，然后进行加热来进行。这样，可以对氧化物半导体膜（氧化物半导体层）供应绝缘膜中的过剩的氧。这样，可以使氧化物半导体膜（氧化物半导体层）包含过剩的氧。过剩包含的氧例如存在于构成氧化物半导体膜（氧化物半导体层）的结晶的晶格间。 
另外，也可以将具有其氧量多于化学计量组成比的区域的绝缘膜仅用于与氧化物半导体膜（氧化物半导体层）接触的绝缘膜中的位于上层的绝缘膜和位于下层的绝缘膜中的某一方，但是优选用于双方的绝缘膜。通过 将具有其氧量多于化学计量组成比的区域的绝缘膜用于与氧化物半导体膜（氧化物半导体层）接触的绝缘膜中的位于上层及下层的绝缘膜，以形成夹着氧化物半导体膜（氧化物半导体层）的结构，从而可以进一步提高上述效果。 
在此，具有其氧量多于化学计量组成比的区域的绝缘膜既可以为单层的绝缘膜又可以为由层叠的多个绝缘膜构成。此外，该绝缘膜优选尽量不包含水分或氢等杂质。当在绝缘膜中包含氢时，该氢侵入到氧化物半导体膜（氧化物半导体层），或氢抽出氧化物半导体膜（氧化物半导体层）中的氧，而使氧化物半导体膜低电阻化（n型化），因此有可能形成寄生沟道。因此，为了使绝缘膜尽量不含有氢，当形成膜时不使用氢是重要的。此外，绝缘膜优选使用阻挡性高的材料。例如，作为阻挡性高的绝缘膜，可以使用氮化硅膜、氮氧化硅膜、氮化铝膜、氧化铝膜或氮氧化铝膜等。当使用多个层叠的绝缘膜时，将氮的含有比率低的氧化硅膜、氧氮化硅膜等的绝缘膜形成在与上述阻挡性高的绝缘膜相比更接近氧化物半导体膜（氧化物半导体层）的一侧。然后，以夹着含氮比率低的绝缘膜且与氧化物半导体膜（氧化物半导体层）重叠的方式形成阻挡性高的绝缘膜。通过使用阻挡性高的绝缘膜，可以防止水分或氢等杂质侵入到氧化物半导体膜（氧化物半导体层）内或者氧化物半导体膜（氧化物半导体层）与其他绝缘膜的界面及其附近。另外，通过以与氧化物半导体膜（氧化物半导体层）接触的方式形成氮比率低的氧化硅膜、氧氮化硅膜等的绝缘膜，从而可以防止使用阻挡性高的材料的绝缘膜直接接触于氧化物半导体膜（氧化物半导体层）。 
此外，使氧化物半导体膜（氧化物半导体层）中的水分或氢脱离之后的氧的添加也可以在氧气氛下对氧化物半导体膜（氧化物半导体层）进行加热处理来实施。上述用于氧气氛下的加热处理的氧气优选不包含水、氢等。或者，优选将引入到加热处理装置中的氧气的纯度设定为6N（99.9999％）以上，更优选设定为7N（99.99999％）以上（即，将氧中的杂质浓度设定为1ppm以下，优选设定为0.1ppm以下）。 
或者，使氧化物半导体膜（氧化物半导体层）中的水分或氢脱离之后 的氧添加也可以利用离子注入法或离子掺杂法等进行。例如，将以2.45GHz的微波等离子体化后的氧添加到氧化物半导体膜（氧化物半导体层），即可。 
对如上所述那样形成的氧化物半导体膜进行蚀刻来形成氧化物半导体层，并将其用作为半导体层803或半导体层807。 
此外，与由氧化物半导体层形成的半导体层803或半导体层807接触的绝缘膜（在图5中，相当于栅极绝缘膜802及绝缘膜823）也可以使用包含第13族元素及氧的绝缘材料。较多情况下氧化物半导体材料包含第13族元素，包含第13族元素的绝缘材料与氧化物半导体的搭配良好，因此通过将包含第13族元素的绝缘材料用于与氧化物半导体层接触的绝缘膜，可以良好地保持与氧化物半导体层的界面状态。 
包含第13族元素的绝缘材料是指包含一种或多种第13族元素的绝缘材料。作为包含第13族元素的绝缘材料，例如有氧化镓、氧化铝、氧化铝镓、氧化镓铝等。在此，氧化铝镓是指含铝量（原子％）多于含镓量（原子％）的物质，并且氧化镓铝是指含镓量（原子％）等于或多于含铝量（原子％）的物质。 
例如，当以接触于包含镓的氧化物半导体层的方式形成绝缘膜时，通过将包含氧化镓的材料用于绝缘膜，从而可以良好地保持氧化物半导体层和绝缘膜之间的界面特性。例如，通过以使氧化物半导体层和包含氧化镓的绝缘膜相接触的方式进行设置，从而可以减少在氧化物半导体层和绝缘膜之间的界面上的氢的堆积（pileup）。另外，在对绝缘膜使用属于与氧化物半导体的组分元素相同的族的元素时，可以获得同样的效果。例如，使用包含氧化铝的材料来形成绝缘膜也是有效的。另外，由于氧化铝具有使水不容易透过的特性，因此从防止水侵入到氧化物半导体层中的角度来看，使用该材料是优选的。 
此外，关于与由氧化物半导体层形成的半导体层803或半导体层807接触的绝缘膜，优选为通过进行氧气氛下的热处理或氧掺杂等使得绝缘材料成为氧多于化学计量组成比的状态。氧掺杂是指对块体添加氧的处理。为了明确表示不仅对薄膜表面添加氧，而且对薄膜内部添加氧，使用该术 语“块体”。此外，氧掺杂包括将等离子体化后的氧添加到块体中的氧等离子体掺杂。另外，也可以使用离子注入法或离子掺杂法进行氧掺杂。 
例如，当使用氧化镓以作为与由氧化物半导体层形成的半导体层803或半导体层807接触的绝缘膜时，通过进行氧气氛下的热处理或氧掺杂，可以将氧化镓的组成设定为Ga2Ox（X=3+α，0<α<1）。 
此外，当使用氧化铝以作为与由氧化物半导体层形成的半导体层803或半导体层807接触的绝缘膜时，通过进行氧气氛下的热处理或氧掺杂，可以将氧化铝的组成设定为Al2Ox（X=3+α，0<α<1）。 
此外，当使用氧化镓铝（氧化铝镓）以作为与由氧化物半导体层形成的半导体层803或半导体层807接触的绝缘膜时，通过进行氧气氛下的热处理或氧掺杂，可以将氧化镓铝（氧化铝镓）的组成设定为GaxAl2-xO3+α（0<X<2，0<α<1）。 
通过进行氧掺杂处理，从而可以形成具有其氧量多于化学计量组成比的区域的绝缘膜。通过使具备这种区域的绝缘膜与氧化物半导体层接触，从而绝缘膜中的过剩的氧被供应到氧化物半导体层中，可以减少氧化物半导体层中或氧化物半导体层与绝缘膜的界面中的氧缺陷，可以使氧化物半导体层成为i型化或无限趋近于i型。 
另外，也可以将具有其氧量多于化学计量组成比的区域的绝缘膜仅用于与由氧化物半导体层形成的半导体层803或半导体层807接触的绝缘膜中的位于上层的绝缘膜和位于下层的绝缘膜中的某一方，但是优选用于双方的绝缘膜。通过将具有其氧量多于化学计量组成比的区域的绝缘膜用于与由氧化物半导体层形成的半导体层803或半导体层807接触的绝缘膜中的位于上层及下层的绝缘膜以成为夹着由氧化物半导体层形成的半导体层803或半导体层807的结构，从而可以进一步提高上述效果。 
此外，用于由氧化物半导体层形成的半导体层803或半导体层807的上层或下层的绝缘膜既可以是上层和下层具有相同构成元素的绝缘膜，又可以是具有不同构成元素的绝缘膜。例如，既可以采用上层和下层都是其组成为Ga2Ox（X=3+α，0<α<1）的氧化镓的结构，又可以采用上层和下层中的一方是其组成为Ga2Ox（X=3+α，0<α<1）的氧化镓，另一方是其组成为 Al2Ox（X=3+α，0<α<1）的氧化铝的结构。 
另外，与由氧化物半导体层形成的半导体层803或半导体层807接触的绝缘膜也可以是具有其氧量多于化学计量组成比的区域的绝缘膜的叠层。例如，也可以在由氧化物半导体层形成的半导体层803或半导体层807的上层形成组成为Ga2Ox（X=3+α，0<α<1）的氧化镓，且在其上形成组成为GaxAl2-xO3+α（0<X<2，0<α<1）的氧化镓铝（氧化铝镓）。此外，既可以采用使由氧化物半导体层形成的半导体层803或半导体层807的下层成为具有其氧量多于化学计量组成比的区域的绝缘膜的叠层，又可以采用使由氧化物半导体层形成的半导体层803或半导体层807的上层及下层双方成为具有其氧量多于化学计量组成比的区域的绝缘膜的叠层。 
本实施方式可以与上述实施方式适当地组合而实施。 
(实施方式7) 
在本实施方式中说明CAAC-OS膜。 
以下，参照图6A至图8C详细说明包括在CAAC-OS膜中的结晶结构的一个例子。另外，在没有特别的说明时，在图6A至图8C中，以上方向为c轴方向，并以与c轴方向正交的面为ab面。另外，在只说“上一半”或“下一半”时，其是指以ab面为边界时的上一半或下一半。另外，在图6A至图6E中，由圆圈包围的O表示四配位O，而双重圆圈表示三配位O。 
图6A示出具有一个六配位In以及靠近In的六个四配位氧原子（以下称为四配位O）的结构。这里，将对于一个金属原子只示出靠近其的氧原子的结构称为小组。虽然图6A所示的结构采用八面体结构，但是为了容易理解示出平面结构。另外，在图6A的上一半及下一半中分别具有三个四配位O。图6A所示的小组的电荷为0。 
图6B示出具有一个五配位Ga、靠近Ga的三个三配位氧原子（以下称为三配位O）以及靠近Ga的两个四配位O的结构。三配位O都存在于ab面上。在图6B的上一半及下一半分别具有一个四配位O。另外，因为In也采用五配位，所以也可采用图6B所示的结构。图6B所示的小组的电荷为0。 
图6C示出具有一个四配位Zn以及靠近Zn的四个四配位O的结构。在图6C的上一半具有一个四配位O，并且在下一半具有三个四配位O。或者，也可以在图6C的上一半具有三个四配位O，并且在下一半具有一个四配位O。图6C所示的小组的电荷为0。 
图6D示出具有一个六配位Sn以及靠近Sn的六个四配位O的结构。在图6D的上一半具有三个四配位O，并且在下一半具有三个四配位O。图6D所示的小组的电荷为+1。 
图6E示出包括两个Zn的小组。在图6E的上一半具有一个四配位O，并且在下一半具有一个四配位O。图6E所示的小组的电荷为-1。 
在此，将多个小组的集合体称为中组，而将多个中组的集合体称为大组（也称为单元胞）。 
这里，说明这些小组彼此键合的规则。图6A所示的六配位In的上一半的三个O在下方向上分别具有三个靠近的In，而In的下一半的三个O在上方向上分别具有三个靠近的In。图6B所示的五配位Ga的上一半的一个O在下方向上具有一个靠近的Ga，而Ga的下一半的一个O在上方向上具有一个靠近的Ga。图6C所示的四配位Zn的上一半的一个O在下方向上具有一个靠近的Zn，而Zn的下一半的三个O在上方向上分别具有三个靠近的Zn。这样，金属原子的上方向上的四配位O的个数与位于该O的下方向上的靠近的金属原子的个数相等，同样地，金属原子的下方向的四配位O的个数与位于该O的上方向上的靠近的金属原子的个数相等。因为O为四配位，所以位于下方向上的靠近的金属原子的个数和位于上方向上的靠近的金属原子的个数的总和成为4。因此，在位于一金属原子的上方向上的四配位O的个数和位于另一金属原子的下方向上的四配位O的个数的总和为4时，具有金属原子的两种小组可以彼此键合。例如，在六配位金属原子（In或Sn）通过上一半的四配位O键合时，因为四配位O的个数为3，所以其与五配位金属原子（Ga或In）和四配位金属原子（Zn）中的任何一个键合。 
具有这些配位数的金属原子在c轴方向上通过四配位O键合。另外，除此以外，以使层结构的总计电荷成为0的方式使多个小组键合来构成中组。 
图7A示出构成In-Sn-Zn-O类层结构的中组的模型图。图7B示出由三个中组构成的大组。另外，图7C示出从c轴方向上观察图7B的层结构时的原子排列。 
在图7A中，为了容易理解，省略三配位O，关于四配位O只示出其个数，例如，以被圆圈包围的3表示Sn的上一半及下一半分别具有三个四配位O。同样地，在图7A中，以被圆圈包围的1表示In的上一半及下一半分别具有一个四配位O。同样地，在图7A中示出：下一半具有一个四配位O而上一半具有三个四配位O的Zn；以及上一半具有一个四配位O而下一半具有三个四配位O的Zn。 
在图7A中，构成In-Sn-Zn-O类层结构的中组具有如下结构：从上往下依次为，上一半及下一半分别具有三个四配位O的Sn与上一半及下一半分别具有一个四配位O的In键合；该In与上一半具有三个四配位O的Zn键合；通过该Zn的下一半的一个四配位O与上一半及下一半分别具有三个四配位O的In键合；该In与上一半具有一个四配位O的由两个Zn构成的小组键合；通过该小组的下一半的一个四配位O与上一半及下一半分别具有三个四配位O的Sn键合。多个上述中组彼此键合而构成大组。 
这里，三配位O及四配位O的每一个键合的电荷分别可以被认为是-0.667及-0.5。例如，In（六配位或五配位）、Zn（四配位）以及Sn（五配位或六配位）的电荷分别为+3、+2以及+4。因此，包含Sn的小组的电荷为+1。因此，为了形成包含Sn的层结构，需要用来抵消电荷+1的电荷-1。作为具有电荷-1的结构，可以举出图6E所示的包含两个Zn的小组。例如，因为若对于一个包含Sn的小组有一个包含两个Zn的小组则电荷被抵消，因此可以使层结构的总计电荷为0。 
具体而言，通过使图7B所示的大组重复从而可以得到In—Sn—Zn-O类结晶（In2SnZn3O8）。注意，可得到的In—Sn—Zn-O类的层结构可以由组成式In2SnZn2O7（ZnO）m（m是0或自然数）表示。 
此外，使用如下材料时也与上述相同：四元金属氧化物的In—Sn—Ga—Zn-O类氧化物；三元金属氧化物的In—Ga—Zn-O类氧化物（也表示为IGZO）、In—Al-Zn-O类氧化物、Sn—Ga—Zn-O类氧化物、Al-Ga—Zn-O 类氧化物、Sn-Al-Zn-O类氧化物、In-Hf-Zn-O类氧化物、In-La-Zn-O类氧化物、In-Ce-Zn-O类氧化物、In-Pr-Zn-O类氧化物、In-Nd-Zn-O类氧化物、In-Sm-Zn-O类氧化物、In-Eu-Zn-O类氧化物、In-Gd-Zn-O类氧化物、In-Tb-Zn-O类氧化物、In-Dy-Zn-O类氧化物、In-Ho-Zn-O类氧化物、In-Er-Zn-O类氧化物、In-Tm-Zn-O类氧化物、In-Yb-Zn-O类氧化物、In-Lu-Zn-O类氧化物；二元金属氧化物的In-Zn-O类氧化物、Sn-Zn-O类氧化物、Al-Zn-O类氧化物、Zn-Mg-O类氧化物、Sn-Mg-O类氧化物、In-Mg-O类氧化物、In-Ga-O类氧化物等。 
例如，图8A示出构成In-Ga-Zn-O类的层结构的中组的模型图。 
在图8A中，构成In-Ga-Zn-O类层结构的中组具有如下结构：从上往下依次为，上一半和下一半分别有三个四配位O的In与上一半具有一个四配位O的Zn键合；通过该Zn的下一半的三个四配位O与上一半及下一半分别具有一个四配位O的Ga键合；通过该Ga的下一半的一个四配位O与上一半及下一半分别具有三个四配位O的In键合。多个上述中组彼此键合而构成大组。 
图8B示出由三个中组构成的大组。另外，图8C示出从c轴方向上观察图8B的层结构时的原子排列。 
在此，因为In（六配位或五配位）、Zn（四配位）、Ga（五配位）的电荷分别是+3、+2、+3，所以包含In、Zn及Ga中的任一个的小组的电荷为0。因此，若组合这些小组则中组的总计电荷一直为0。 
此外，构成In—Ga—Zn-O类层结构的中组不局限于图8A所示的中组，而也可以是组合In、Ga、Zn的排列不同的中组而形成的大组。 
本实施方式可以与上述实施方式适当地组合而实施。 
(实施方式8) 
在本实施方式中，详细说明其沟道形成在氧化物半导体层中的晶体管的特性。 
其沟道形成在以In、Sn、Zn为主要组分的氧化物半导体层中的晶体管可通过在形成氧化物半导体膜时加热衬底进行成膜或在形成氧化物半导体 膜之后进行热处理从而得到良好的特性。另外，主要组分是指占组成比5atomic％以上的元素。 
通过在形成以In、Sn、Zn为主要组分的氧化物半导体膜之后有意地加热衬底，可以提高晶体管的场效应迁移率。另外，可使晶体管的阈值电压向正方向漂移，可以实现常断化。 
例如，图9A至图9C示出使用以In、Sn、Zn为主要组分且沟道长度L为3μm且沟道宽度W为10μm的氧化物半导体膜以及厚度为100nm的栅极绝缘膜的晶体管的特性。另外，Vd为10V。 
图9A示出未有意地加热衬底而通过溅射法形成以In、Sn、Zn为主要组分的氧化物半导体膜时的晶体管特性。此时场效应迁移率为18.8cm2/Vsec。另一方面，若通过有意地加热衬底来形成以In、Sn、Zn为主要组分的氧化物半导体膜，则可以提高场效应迁移率。图9B示出将衬底加热为200℃来形成以In、Sn、Zn为主要组分的氧化物半导体膜时的晶体管特性，此时的场效应迁移率为32.2cm2/Vsec。 
通过在形成以In、Sn、Zn为主要组分的氧化物半导体膜之后进行热处理，从而可以进一步提高场效应迁移率。图9C示出在200℃下通过溅射形成以In、Sn、Zn为主要组分的氧化物半导体膜之后在650℃下进行热处理时的晶体管特性。此时场效应迁移率为34.5cm2/Vsec。 
通过有意地加热衬底，从而可以期待如下效果：减少溅射成膜中的水分被引入到氧化物半导体膜中。此外，通过在成膜后进行热处理，还可以从氧化物半导体膜中释放而去除氢、羟基或水分，如上述那样可以提高场效应迁移率。上述场效应迁移率的提高可以认为不仅是因为通过脱水化·脱氢化去除杂质，而且是因为通过高密度化使原子间距离变短的缘故。此外，通过从氧化物半导体去除杂质而使其高纯度化，从而可以实现结晶化。可以预测到像这样被高纯度化的非单晶氧化物半导体能够实现理想的超过100cm2/Vsec的场效应迁移率。 
也可以为，对以In、Sn、Zn为主要组分的氧化物半导体注入氧离子，通过热处理来释放该氧化物半导体所含有的氢、羟基或水分，在该热处理的同时或通过在该热处理之后的热处理使氧化物半导体晶化。通过上述晶 化或再晶化的处理可以得到结晶性良好的非单晶氧化物半导体。 
通过有意地加热衬底来进行成膜及/或在成膜后进行热处理，可获得如下效果：不仅可以提高场效应迁移率，而且还有助于实现晶体管的常断化。将未有意地加热衬底而形成的以In、Sn、Zn为主要组分的氧化物半导体膜用作沟道形成区的晶体管具有阈值电压会漂移到负一侧的倾向。然而，在采用通过有意地加热衬底而形成的氧化物半导体膜时，可以解决该阈值电压的负漂移化的问题。换言之，阈值电压向晶体管成为常断的方向漂移，并且从图9A和图9B的对比中也可以确认到该倾向。 
另外，也可以通过改变In、Sn及Zn的比率来控制阈值电压，通过采用In∶Sn∶Zn=2∶1∶3以作为组成比，从而可以实现晶体管的常断化。另外，通过采用In∶Sn∶Zn=2∶1∶3以作为靶材的组成比，从而可以获得结晶性高的氧化物半导体膜。 
将有意要得到的衬底加热温度或热处理温度设定为150℃以上，优选设定为200℃以上，更优选设定为400℃以上，通过在更高的温度下进行成膜或进行热处理，从而可以实现晶体管的常断化。 
另外，通过有意地加热衬底来形成膜及/或在成膜后进行热处理，可以提高对于栅极偏压·应力的稳定性。例如，在2MV/cm，150℃且施加一个小时的条件下，可以使漂移分别为小于±1.5V，优选为小于1.0V。 
实际上，对在形成氧化物半导体膜后不进行加热处理的样品1和进行了650℃的加热处理的样品2的晶体管进行了BT测试。 
首先，将衬底温度设定为25℃，将Vd设定为10V，对晶体管的Vg-Id特性进行测量。另外，Vd示出漏极电压（漏极和源极的电位差）。接着，将衬底温度设定为150℃，将Vd设定为0.1V。然后，对Vg施加20V以使施加到栅极绝缘膜的电场强度成为2MV/cm，一直保持该状态一个小时。接着，将Vg设定为0V。接着，将衬底温度设定为25℃，将Vd设定为10V，对晶体管的Vg-Id进行测量。将该测试称为正BT测试。 
同样地，首先将衬底温度设定为25℃，将Vd设定为10V，对晶体管的Vg-Id特性进行测量。接着，将衬底温度设定为150℃，将Vd设定为0.1V。然后，对Vg施加-20V以使施加到栅极绝缘膜的电场强度成为-2MV/cm，一 直保持该状态一个小时。接着，将Vg设定为0V。接着，将衬底温度设定为25℃，将Vd设定为10V，对晶体管的Vg-Id进行测量。将该测试称为负BT测试。 
图10A示出样品1的正BT测试的结果，而图10B示出负BT测试的结果。另外，图11A示出样品2的正BT测试的结果，而图11B示出负BT测试的结果。 
样品1的因正BT测试及负BT测试而发生的阈值电压变动分别为1.80V及-0.42V。另外，样品2的因正BT测试及负BT测试而发生的阈值电压变动分别为0.79V及0.76V。样品1及样品2的BT测试前后的阈值电压变动都较小，由此可知其可靠性较高。 
热处理可以在氧气氛中进行，但是也可以首先在氮、惰性气体或减压下进行热处理之后在含有氧的气氛中进行热处理。通过首先进行脱水化·脱氢化之后将氧添加到氧化物半导体，从而可以进一步提高热处理的效果。此外，作为之后添加氧的方法，也可以采用以电场加速氧离子并将其注入到氧化物半导体膜中的方法。 
虽然在氧化物半导体中及该氧化物半导体与接触于该氧化物半导体的膜的界面容易产生由氧缺陷导致的缺陷，但是通过该热处理使氧化物半导体中含有过剩的氧，从而可以利用过剩的氧来补偿不断产生的氧缺陷。过剩的氧是主要存在于晶格间的氧，并且若将该氧浓度设定为1×1016/cm3以上且2×1020/cm3以下，则可以在不使结晶产生形变等的状态下使氧化物半导体中含有氧。 
此外，通过利用热处理使得至少在氧化物半导体的一部分中含有结晶，从而可以获得更稳定的氧化物半导体膜。例如，在使用组成比为In∶Sn∶Zn=1∶1∶1的靶材，未有意地加热衬底而进行溅射成膜来形成的氧化物半导体膜中，通过利用X射线衍射（XRD:X—Ray Diffraction)观察到光晕图案（halo pattern）。通过对该所形成的氧化物半导体膜进行热处理，可以使其结晶化。虽然热处理温度是任意的温度，但是例如通过进行650℃的热处理，从而可以利用X射线衍射观察到明确的衍射峰值。 
实际进行了In—Sn—Zn-O膜的XRD分析。XRD分析中，使用Bruker AXS 公司制造的X射线衍射装置D8ADVANCE并利用平面外（Out-of-Plane）法来进行测量。 
作为进行XRD分析的样品，准备样品A及样品B。以下说明样品A及样品B的制造方法。 
在完成了脱氢化处理的石英衬底上形成厚度为100nm的In-Sn-Zn-O膜。 
在氧气氛下使用溅射装置以100W（DC）的功率来形成In-Sn-Zn-O膜。作为靶材使用原子数比为In∶Sn∶Zn=1∶1∶1的In-Sn-Zn-O靶材。另外，将成膜时的衬底加热温度设定为200℃。通过上述步骤制造的样品为样品A。 
接着，对以与样品A相同的方法制造的样品以650℃的温度进行加热处理。关于加热处理，首先，在氮气氛下进行一个小时的加热处理，然后不降低温度地在氧气氛下再进行一个小时的加热处理。通过上述步骤制造的样品为样品B。 
图12示出样品A及样品B的XRD光谱。在样品A中没有观察到起因于结晶的峰值，但是在样品B中当2θ为35deg附近及37deg至38deg时观察到起因于结晶的峰值。 
这样，通过在形成以In、Sn、Zn为主要组分的氧化物半导体时有意地进行加热及/或在成膜后进行热处理，可以提高晶体管特性。 
该衬底加热或热处理起到不使膜中含有对于氧化物半导体而言不佳的杂质的氢或羟基或者从膜中去除该杂质的作用。换言之，通过去除在氧化物半导体中成为施主杂质的氢从而可以实现高纯度化，由此可以实现晶体管的常断化，并且通过使氧化物半导体被高纯度化从而可以使截止电流成为1aA/μm以下。在此，上述截止电流值的单位表示每1μm沟道宽度的电流值。 
具体而言，如图13所示那样，当衬底温度为125℃时可以使截止电流成为1aA/μm（1×10-18A/μm）以下，当为85℃时可成为100zA/μm（1×10-19A/μm）以下，当为室温（27℃）时可成为1zA/μm（1×10-21A/μm）以下。优选地，当衬底温度为125℃时可以使截止电流成为0.1aA/μm（1×10-19A/μm）以下，当为85℃时可成为10zA/μm（1×10-20A/μm）以下，当为室温时可成为0.1zA/μm （1×10-22A/μm）以下。 
当然，为了防止当形成氧化物半导体膜时氢或水分混入到膜中，优选为，充分抑制来自成膜室外部的泄漏或来自成膜室内壁的脱气以实现溅射气体的高纯度化。例如，为了防止水分被包含在膜中，作为溅射气体优选使用其露点为-70℃以下的气体。另外，优选使用靶材本身不含有氢或水分等杂质的被高纯度化的靶材。以In、Sn、Zn为主要组分的氧化物半导体可以通过热处理来去除膜中的水分，但是与以In、Ga、Zn为主要组分的氧化物半导体相比水分的释放温度高，所以优选预先形成原本就不含有水分的膜。 
另外，在使用形成氧化物半导体膜之后进行了650℃的加热处理的样品B的晶体管中，对衬底温度与电特性的关系进行评价。 
用于测量的晶体管的沟道长度L为3μm，沟道宽度W为10pm，Lov的单侧为3μm（合计为6μm），dW为0μm。另外，将Vd设定为10V。此外，在衬底温度为-40℃，-25℃，25℃，75℃，125℃及150℃下进行测量。在此，在晶体管中，将栅电极与一对电极重叠的宽度称为Lov，并且将一对电极相对于氧化物半导体膜超出的部分称为dW。 
图14A示出衬底温度与阈值电压的关系，而图14B示出衬底温度与场效应迁移率的关系。 
根据图14A可知衬底温度越高阈值电压越低。另外，作为其范围，在-40℃至150℃的衬底温度下阈值电压为1.09V至-0.23V。 
此外，根据图14B可知衬底温度越高场效应迁移率越低。另外，作为其范围，在-40℃至150℃的衬底温度下，场效应迁移率为36cm2/Vs至32cm2/Vs。由此，可知在上述温度范围内电特性变动较小。 
在将上述那样的以In、Sn、Zn为主要组分的氧化物半导体用于沟道形成区的晶体管中，可以在将截止电流保持为1aA/μm以下的状态下，将场效应迁移率设定为30cm2/Vsec以上，优选设定为40cm2/Vsec以上，更优选设定为60cm2/Vsec以上，能够满足LSI所要求的导通电流值。例如，在L/W=33nm/40nm的FET中，当栅极电压为2.7V，漏极电压为1.0V时，可以流过12μA以上的导通电流。另外，在晶体管的动作所要求的温度范围内也 可以确保足够的电特性。 
本实施方式可以与上述实施方式适当地组合而实施。 
实施例1 
本实施方式中说明的显示装置的驱动方法可以应用于设置在各种电子设备中的显示装置。 
实施方式所说明的显示装置的驱动方法可以应用于设置在如下电子设备中的显示装置，该电子设备例如为个人计算机、具备记录介质的图像重放装置（典型的是，可重放数字通用光盘（DVD：Digital Versatile Disc）等记录介质且可显示其图像的具有显示器的装置、移动电话、包括便携型的游戏机、便携式信息终端、电子书阅读器、摄像机、数字静态照相机、护目镜型显示器（头戴式显示器）、导航系统、复印机、传真机、打印机、多功能打印机、自动存取款机（ATM）等。 
这样，可以提供降低了耗电量的电子设备而不损失显示屏幕的显示质量。 
本实施例可以与上述实施方式适当地组合而实施。 
标号说明 
11晶体管 
12电容元件 
100像素 
200负载元件 
201开关 
202开关 
203开关 
204开关 
205开关 
800基板 
801导电层 
802栅极绝缘膜 
803半导体层 
804导电层 
805导电层 
806导电层 
807半导体层 
808导电层 
809导电层 
810导电层 
823绝缘膜 
824绝缘膜 
825导电层 
827绝缘层 
828场致发光层 
829导电层 
2200EL元件 
2202晶体管。 

Claims (20)

1.一种显示装置的驱动方法，包括如下步骤：
进行将晶体管的阈值电压保持在电容元件中的第一动作；以及
进行对所述晶体管的栅极输入电位的第二动作，以使所述晶体管的漏极电流流到负载元件，
其中，所述电位是通过利用由所述电容元件进行的电容耦合使与图像信号对应的信号电位和所述晶体管的所述阈值电压的电位相加而形成的，
并且，对于多个帧进行一次所述第一动作。
2.根据权利要求1所述的显示装置的驱动方法，
其中，包括决定是否将所述电容元件与被输入电源电位的布线进行电连接的开关，
并且，所述开关使用其沟道形成在氧化物半导体层中的晶体管来形成。
3.根据权利要求1所述的显示装置的驱动方法，
其中，包括：决定是否将所述电容元件与被输入第一电源电位的第一布线进行电连接的第一开关；以及决定是否将所述电容元件与被输入不同于所述第一电源电位的第二电源电位的第二布线进行电连接的第二开关，
并且，所述第一开关及所述第二开关都使用其沟道形成在氧化物半导体层中的晶体管来形成。
4.根据权利要求1所述的显示装置的驱动方法，其中，对于10个以上的帧进行一次所述第一动作。
5.根据权利要求1所述的显示装置的驱动方法，其中，所述第一动作的频率低于所述第二动作的频率。
6.根据权利要求1所述的显示装置的驱动方法，其中，所述负载元件是根据流过的电流值来控制亮度的电光元件。
7.根据权利要求1所述的显示装置的驱动方法，其中，所述负载元件是电致发光元件。
8.一种显示装置的驱动方法，包括如下步骤：
进行将晶体管的阈值电压保持在电容元件中的第一动作；以及
进行对所述电容元件的一对电极中的一方输入与图像信号对应的信号电位并对所述晶体管的栅极输入所述电容元件的一对电极中的另一方的电位的第二动作，以使所述晶体管的漏极电流流到负载元件，
其中，对于多个帧进行一次所述第一动作。
9.根据权利要求8所述的显示装置的驱动方法，
其中，包括决定是否将所述电容元件与被输入电源电位的布线进行电连接的开关，
并且，所述开关使用其沟道形成在氧化物半导体层中的晶体管来形成。
10.根据权利要求8所述的显示装置的驱动方法，
其中，包括：决定是否将所述电容元件与被输入第一电源电位的第一布线进行电连接的第一开关；以及决定是否将所述电容元件与被输入不同于所述第一电源电位的第二电源电位的第二布线进行电连接的第二开关，
并且，所述第一开关及所述第二开关都使用其沟道形成在氧化物半导体层中的晶体管来形成。
11.根据权利要求8所述的显示装置的驱动方法，其中，对于10个以上的帧进行一次所述第一动作。
12.根据权利要求8所述的显示装置的驱动方法，其中，所述第一动作的频率低于所述第二动作的频率。
13.根据权利要求8所述的显示装置的驱动方法，其中，所述负载元件是根据流过的电流值来控制亮度的电光元件。
14.根据权利要求8所述的显示装置的驱动方法，其中，所述负载元件是电致发光元件。
15.一种显示装置，包括：
第一至第六晶体管；
包括第一电极及第二电极的电容元件；以及
负载元件，
其中，所述第一电极与所述第一晶体管的源极和漏极中的一方及所述第五晶体管的源极和漏极中的一方电连接，
所述第二电极与所述第六晶体管的栅极及所述第二晶体管的源极和漏极中的一方电连接，
所述第二晶体管的源极和漏极中的另一方与所述第六晶体管的源极和漏极中的一方及所述第四晶体管的源极和漏极中的一方电连接，
并且，所述第六晶体管的源极和漏极中的另一方与所述第五晶体管的源极和漏极中的另一方、所述第三晶体管的源极和漏极中的一方及所述负载元件的一对电极中的一方电连接。
16.根据权利要求15所述的显示装置，
其中，所述第六晶体管包括氧化物半导体。
17.根据权利要求15所述的显示装置，
其中，所述第一晶体管的源极和漏极中的另一方与第一端子电连接，
并且，与图像信号对应的信号电位被输入到所述第一端子。
18.根据权利要求15所述的显示装置，
其中，所述负载元件的一对电极的另一方与第二端子电连接。
19.根据权利要求15所述的显示装置，
其中，所述第三晶体管的源极和漏极中的另一方与第三端子电连接。
20.根据权利要求15所述的显示装置，
其中，所述第四晶体管的源极和漏极中的另一方与第四端子电连接。
CN201210144710.2A 2011-05-12 2012-05-10 显示装置的驱动方法 Expired - Fee Related CN102779476B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011107032 2011-05-12
JP2011-107032 2011-05-12

Publications (2)

Publication Number Publication Date
CN102779476A true CN102779476A (zh) 2012-11-14
CN102779476B CN102779476B (zh) 2016-02-10

Family

ID=47124380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210144710.2A Expired - Fee Related CN102779476B (zh) 2011-05-12 2012-05-10 显示装置的驱动方法

Country Status (5)

Country Link
US (1) US8912985B2 (zh)
JP (1) JP5898559B2 (zh)
KR (1) KR101914921B1 (zh)
CN (1) CN102779476B (zh)
TW (1) TWI557711B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
KR102570976B1 (ko) * 2016-11-25 2023-08-28 엘지디스플레이 주식회사 표시장치와 그 소자 특성 센싱 방법
KR20200102041A (ko) 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679071A (zh) * 2002-08-30 2005-10-05 株式会社半导体能源研究所 电流源电路、使用其的显示器件及其驱动方法
CN1697006A (zh) * 2004-05-15 2005-11-16 三星Sdi株式会社 显示器和多路分解器
US20060208971A1 (en) * 2003-05-02 2006-09-21 Deane Steven C Active matrix oled display device with threshold voltage drift compensation
US20060256057A1 (en) * 2005-04-29 2006-11-16 Min-Koo Han Pixel structure using voltage programming-type for active matrix organic light emitting device
US20060290614A1 (en) * 2005-06-08 2006-12-28 Arokia Nathan Method and system for driving a light emitting device display
CN101198200A (zh) * 2006-10-26 2008-06-11 株式会社半导体能源研究所 电子设备、显示装置、以及半导体装置和其驱动方法
CN101471032A (zh) * 2007-12-27 2009-07-01 乐金显示有限公司 发光显示器及其驱动方法

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7612749B2 (en) 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4484451B2 (ja) 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP4103850B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006317696A (ja) * 2005-05-12 2006-11-24 Sony Corp 画素回路および表示装置、並びに画素回路の制御方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5025242B2 (ja) 2005-12-02 2012-09-12 株式会社半導体エネルギー研究所 半導体装置、表示装置、モジュール、及び電子機器
CN102176304B (zh) 2005-12-02 2013-07-03 株式会社半导体能源研究所 半导体器件
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
TWI603307B (zh) 2006-04-05 2017-10-21 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2453432B1 (en) * 2009-07-10 2017-02-15 Sharp Kabushiki Kaisha Display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679071A (zh) * 2002-08-30 2005-10-05 株式会社半导体能源研究所 电流源电路、使用其的显示器件及其驱动方法
US20060208971A1 (en) * 2003-05-02 2006-09-21 Deane Steven C Active matrix oled display device with threshold voltage drift compensation
CN1697006A (zh) * 2004-05-15 2005-11-16 三星Sdi株式会社 显示器和多路分解器
US20060256057A1 (en) * 2005-04-29 2006-11-16 Min-Koo Han Pixel structure using voltage programming-type for active matrix organic light emitting device
US20060290614A1 (en) * 2005-06-08 2006-12-28 Arokia Nathan Method and system for driving a light emitting device display
CN101198200A (zh) * 2006-10-26 2008-06-11 株式会社半导体能源研究所 电子设备、显示装置、以及半导体装置和其驱动方法
CN101471032A (zh) * 2007-12-27 2009-07-01 乐金显示有限公司 发光显示器及其驱动方法

Also Published As

Publication number Publication date
US8912985B2 (en) 2014-12-16
US20120287024A1 (en) 2012-11-15
KR101914921B1 (ko) 2018-11-05
TWI557711B (zh) 2016-11-11
TW201305996A (zh) 2013-02-01
CN102779476B (zh) 2016-02-10
JP5898559B2 (ja) 2016-04-06
JP2012252326A (ja) 2012-12-20
KR20120127267A (ko) 2012-11-21

Similar Documents

Publication Publication Date Title
JP7467704B2 (ja) 半導体装置
US11600348B2 (en) Semiconductor device
JP6116149B2 (ja) 半導体装置
US20160315202A1 (en) Display device and electronic device
JP2014075580A (ja) 半導体装置及び半導体装置の作製方法
CN102376714A (zh) 半导体装置及其驱动方法
CN103178826A (zh) 电平移位电路及半导体集成电路
CN102779476B (zh) 显示装置的驱动方法
KR101966990B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160210