CN102768476A - 光刻胶的去除方法 - Google Patents

光刻胶的去除方法 Download PDF

Info

Publication number
CN102768476A
CN102768476A CN2012102623737A CN201210262373A CN102768476A CN 102768476 A CN102768476 A CN 102768476A CN 2012102623737 A CN2012102623737 A CN 2012102623737A CN 201210262373 A CN201210262373 A CN 201210262373A CN 102768476 A CN102768476 A CN 102768476A
Authority
CN
China
Prior art keywords
photoresist
pressure
homogeneity
power
removal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102623737A
Other languages
English (en)
Other versions
CN102768476B (zh
Inventor
李俊良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201210262373.7A priority Critical patent/CN102768476B/zh
Publication of CN102768476A publication Critical patent/CN102768476A/zh
Priority to TW101151228A priority patent/TW201405661A/zh
Application granted granted Critical
Publication of CN102768476B publication Critical patent/CN102768476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种光刻胶的去除方法,所述方法利用在去除光刻胶的过程中,当压强在特定压强范围内变动和/或电源功率在特定电源功率范围内变动时,边缘位置光刻胶的去除速率与中央位置光刻胶的去除速率之差会减小,使光刻胶的去除均匀性会有明显改变的原理,通过不断调整压强和/或电源功率来获得多个光刻胶的去除均匀性,获取最小光刻胶去除均匀性所对应的压强及电源功率,根据所获得的压强及电源功率来设置光刻胶的去除工艺条件,使得待形成电路图形的半导体器件上的光刻胶去除更为均匀。

Description

光刻胶的去除方法
技术领域
本发明涉及光刻胶的去除,特别是涉及一种能均匀去除光刻胶的方法。
背景技术
半导体器件制造技术中,通常利用光刻工艺将掩模版上的掩模图形转移到位于半导体结构表面上的光刻胶层中。通常光刻的基本工艺包括涂胶、曝光及显影等步骤。涂胶的目的是在半导体结构表面建立薄而均匀、并没有缺陷的光掩模层;曝光的目的是利用曝光光源将掩模图形转移到光刻胶层中;显影是将光刻胶层中曝光或者未曝光的区域去除,从而在半导体结构表面形成图案化的光刻胶层。形成图案化的光刻胶层之后,可以以图案化的光刻胶层为掩模对半导体结构进行刻蚀,从而将掩模图形转移到半导体结构中,进而在半导体结构中形成电路图形。
在半导体结构中形成电路图形之后需将光刻胶层去除。现有去除光刻胶层的方法是等离子体干法去胶:将带有光刻胶层的半导体结构置于等离子体处理腔室内,向等离子体处理腔室内通入灰化气体,在上下两个电极间的电场作用下灰化气体被解离为等离子体,等离子体和光刻胶发生反应,从而将光刻胶去除。然而,现有去除光刻胶的方法常常会存在光刻胶去除不均匀的问题,即不同位置处光刻胶的去除速率不相同,导致部分光刻胶还未被完全去除的情况下,另一部分光刻胶已经被完全去除以致暴露出下方的半导体结构。进一步地研究还发现,现有光刻胶的去除均匀性通常比较差。如果要保证半导体结构上方的光刻胶没有残留,需继续产生等离子体,这样势必会导致上方光刻胶已被去除的半导体结构继续暴露在等离子体环境中,以致半导体结构表面被损伤。
发明内容
本发明要解决的技术问题是使待形成电路图形的半导体结构上的光刻胶的去除更为均匀。
为解决上述问题,本发明提供了一种光刻胶的去除方法,包括:
(a)确定去除光刻胶所需的压强范围及电源功率范围;
(b)在所述压强范围内选择M个不同的压强值,依次分别为第一压强、第二压强、……、第M-1压强、第M压强,M为大于1的整数,在所述电源功率范围内选择N个不同的电源功率值,依次分别为第一电源功率、第二电源功率、……、第N-1电源功率、第N电源功率,N为大于1的整数,将所述M个不同的压强值与所述N个不同的电源功率值两两进行组合从而获得M×N个工艺参数组合;
(c)将表面形成有光刻胶的半导体结构置于等离子体处理腔室中,所述等离子体处理腔室内设有呈相对设置的上电极、下电极,所述上电极或下电极与射频电源电连接,以预设流量向所述等离子体处理腔室中通入含有氮气的灰化气体,控制等离子体处理腔室的压强、并将电源功率供给至与所述射频电源连接的上电极或下电极,在所述上电极与下电极之间产生等离子体以刻蚀光刻胶,所述压强及电源功率符合所述M×N个工艺参数组合中的任意一个,刻蚀一段时间之后,停止去除光刻胶,测量若干位置处光刻胶的去除速率,以计算获得光刻胶的第一去除均匀性;
(d)重复所述步骤(c)M×N-1次,确保M×N次进行所述步骤(c)时所采用的工艺参数组合互不相同,从而依次获得光刻胶的第二去除均匀性、……、第M×N-1去除均匀性、第M×N去除均匀性;
(e)比较获得的所述第一去除均匀性、第二去除均匀性、……、第M×N-1去除均匀性、第M×N去除均匀性,将最小去除均匀性所对应的压强及电源功率分别作为最佳压强、最佳电源功率;
(f)将表面形成有光刻胶的待形成电路图形的半导体结构置于等离子体处理腔室中,向所述等离子体处理腔室中通入含有氮气的灰化气体,控制等离子体处理腔室的压强为所述最佳压强、并将所述最佳电源功率供给至与所述射频电源连接的上电极或下电极,在所述上电极与下电极之间产生等离子体以去除光刻胶。
可选地,所述压强范围为10mTorr~500mTorr,所述电源功率范围为大于0且不大于1500W。
可选地,所述灰化气体还包括氢气。
可选地,所述氮气的流量不大于1000sccm,所述氢气的流量不大于1500sccm。
可选地,所述射频电源的频率为500KMZ~13.56MHZ。
可选地,所述第一去除均匀性、第二去除均匀性、……、第M×N-1去除均匀性及第M×N去除均匀性的计算公式均为:(最高去除速率-最低去除速率)/(2×去除速率平均值)。
与现有技术相比,本发明具有以下优点:
在去除光刻胶的过程中,当压强在特定压强范围内变动和/或电源功率在特定电源功率范围内变动时,边缘位置光刻胶的去除速率与中央位置光刻胶的去除速率之差会减小,使光刻胶的去除均匀性会有明显改变,由此,可通过不断调整压强和/或电源功率来获得多个光刻胶的去除均匀性,获取最小光刻胶去除均匀性所对应的压强及电源功率,根据所获得的压强及电源功率来设置光刻胶的去除工艺条件,使得待形成电路图形的半导体器件上的光刻胶去除更为均匀。
附图说明
图1是一种等离子体处理装置的结构示意图;
图2是压强与光刻胶去除速率之间的关系曲线图。
具体实施方式
如前所述,现有去除光刻胶的方法常常会存在光刻胶去除不均匀的问题。
经发明人研究发现,导致光刻胶去除不均匀的其中一个重要原因是:与位于中央位置的光刻胶相比,位于边缘位置的光刻胶去除速率较慢。因此,若要提高光刻胶的去除均匀性,需在控制位于边缘位置的光刻胶去除速率的同时,还需同时控制位于中央区域的光刻胶去除速率,以使边缘位置光刻胶的去除速率与中央位置光刻胶的去除速率之差不会过大。
发明人尝试通过设计试验(Design Of Experiment,简称DOE)来研究去除光刻胶的工艺参数与光刻胶去除均匀性之间的关系。在进行多次设计试验的过程中发明人偶然得知,在初步选择(此时不考虑光刻胶去除均匀性的问题)去除光刻胶所需的电源功率、灰化气体流量、灰化气体中各种气体的流量之比及压强的合适范围之后:
当保持电源功率、压强及灰化气体中各种气体的流量之比不变,仅在选择的灰化气体流量范围内改变灰化气体流量时,光刻胶的去除均匀性改变不明显,光刻胶的去除均匀性很差,很难低于3%;
当保持电源功率、压强及灰化气体流量不变,仅在选择的灰化气体中各种气体的流量比范围内改变灰化气体中各种气体的流量之比时,光刻胶的去除均匀性改变不明显,光刻胶去除均匀性很差,很难低于3%;
当保持电源功率、灰化气体流量及灰化气体中各种气体的流量之比不变,仅在选择的压强范围内改变压强时,边缘位置光刻胶的去除速率与中央位置光刻胶的去除速率之差会减小,使光刻胶的去除均匀性改变较为明显,进一步地,光刻胶的去除均匀性可低于3%;
当保持灰化气体流量、灰化气体中各种气体的流量之比及压强不变,仅在选择的电源功率范围内改变电源功率时,边缘位置光刻胶的去除速率与中央位置光刻胶的去除速率之差会减小,使光刻胶的去除均匀性改变较为明显,进一步地,光刻胶的去除均匀性可低于3%;
当保持灰化气体流量及灰化气体中各种气体的流量之比不变,仅在选择的压强范围内改变压强及在选择的电源功率范围内改变电源功率时,光刻胶的去除均匀性更佳。
需说明的是,发明人还发现:当在选择的压强范围内按照从小到大或从大到小的方式逐渐改变压强时,光刻胶去除均匀性的变化趋势并非类似于直线那样逐渐增大或逐渐减小,其变化趋势类似于波浪那样,以逐渐增大、逐渐减小相互交替的方式变化;当在选择的电源功率范围内按照从小到大或从大到小的方式逐渐改变电源功率时,光刻胶去除均匀性的变化趋势也并非类似于直线那样逐渐增大或逐渐减小,其变化趋势类似于波浪那样,以逐渐增大、逐渐减小相互交替的方式变化;当在选择的压强范围及选择的电源功率范围内按照从小到大或从大到小的方式逐渐改变压强及电源功率时,光刻胶去除均匀性的变化趋势也并非类似于直线那样逐渐增大或逐渐减小,其变化趋势类似于波浪那样,以逐渐增大、逐渐减小相互交替的方式变化。
据此,发明人提出了一种能均匀去除光刻胶的方法。
下面结合附图,通过具体实施例,对本发明的技术方案进行清楚、完整的描述,显然,所描述的实施例仅仅是本发明的可实施方式的一部分,而不是其全部。根据这些实施例,本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式,都属于本发明的保护范围。
图1是一种等离子体处理装置的结构示意图,本实施例中以电容耦合型等离子体处理装置(Capacitively Coupled Plasmas,简称CCP)为例。如图1所示,等离子体处理装置100包括:等离子体处理腔室110;设置在等离子体处理腔室110底壁上的支撑台120,支撑台120既用于支撑待处理半导体结构130,还用作下电极;设置在支撑台120上方的静电吸盘(ESC)140,静电吸盘140不仅用于固定待处理半导体结构130,还用于调节半导体结构130的温度;设置在等离子体处理腔室110顶壁上的喷淋头150,喷淋头150与支撑台120呈相对设置,喷淋头150中设有进气孔151及多个与进气孔151连通的气孔152,喷淋头150既用于向等离子体处理腔室110中通入反应气体,还用作上电极;设置在等离子体处理腔室110中的排气孔160,排气孔160与真空泵161连接,用以调节等离子体处理腔室110的真空度。在一个实施例中,上电极(即为喷淋头150)及下电极(即为支撑台120)中一个与射频(RF)电源连接,另一个接地,以在上电极与下电极之间能产生电场。图中下电极通过匹配器121电连接到射频电源122,而上电极通过等离子体处理腔室110接地。
对在等离子体处理装置100中去除光刻胶的过程作一下简单介绍:首先,将表面形成有光刻胶的半导体结构130置于静电吸盘140上,利用真空泵161抽取等离子体处理腔室110中的气体,使其保持在所需真空度;然后,对静电吸盘140施加电压使半导体结构130被紧紧吸附在静电吸盘140上,与此同时,通过进气孔151向等离子体反应腔室110中通入灰化气体直至等离子体处理腔室110达到所需压强;然后,利用射频电源122给下电极(即为支撑台120)施加功率,这样在上电极与下电极之间会产生电场,在电场的作用下,气体被解离为等离子体,产生的等离子体可以与光刻胶发生反应使光刻胶得以去除。
如前所述,去除光刻胶的过程中,当压强在特定压强范围内变动和/或电源功率在特定电源功率范围内变动时,光刻胶的去除均匀性会有明显改变。因此,可通过控制压强和/或电源功率来改变光刻胶的去除均匀性。
首先,确定去除光刻胶所需的压强范围及电源功率范围。
可利用本领域技术人员所熟知的手段来获得所述去除光刻胶所需的压强范围及电源功率范围,在实际制程中,本领域技术人员可以根据自己的经验来获得所述去除光刻胶所需的压强范围及电源功率范围。在本发明的一个实施例中,所述压强范围为10mTorr~500mTorr,电源功率范围为大于0且不大于1500W。优选地,射频电源的频率为500KMZ~13.56MHZ,如2MHZ。
具体地,确定去除光刻胶所需的压强范围的方法可为:向等离子体处理腔室中通入灰化气体直至达到某一压强值,在等离子体处理腔室内的上下两电极之间产生等离子体,观察等离子体的均匀性,若等离子体的均匀性符合要求则所采用的压强符合要求,利用不同的压强进行多次试验之后可以获得多个符合要求的压强,所述多个符合要求的压强即可构成所述压强范围。
具体地,确定去除光刻胶所需的电源功率范围的方法可为:光刻胶的去除速率主要受灰化气体的流量及电源功率的影响,预先设定光刻胶所需的去除速率之后,首先确定灰化气体的流量,灰化气体的流量需在气体流量计的量程之内,调节电源功率,若光刻胶的去除速率在所需的去除速率之内,则所采用的电源功率符合要求,利用不同的电源功率进行多次试验之后可以获得多个符合要求的电源功率,所述多个符合要求的电源功率即可构成所述电源功率范围。
然后,将表面形成有光刻胶的半导体结构置于上述等离子体处理腔室中,等离子体处理腔室内设有呈相对设置的上电极、下电极,上电极或下电极与射频电源电连接。在本实施例中,下电极与射频电源电连接,上电极接地。所述半导体结构只要是能作为支撑光刻胶的载体即可,不一定是待形成电路图形的半导体结构。半导体结构表面上的光刻胶可以是没有经过图形化处理的光刻胶。在本实施例中,半导体结构是直径为300mm的晶片,晶片的整个表面涂有光刻胶。
然后,以预设流量向等离子体处理腔室中通入含有氮气的灰化气体,控制等离子体处理腔室的压强为第一压强、并将第一电源功率供给至与射频电源连接的上电极或下电极,本实施例中,将第一电源功率供给至下电极,在上电极与下电极之间产生等离子体,在等离子体的作用下光刻胶会被去除,一段时间之后,停止去除光刻胶,测量若干位置处光刻胶的去除速率,以计算获得光刻胶的第一去除均匀性。
在本发明的一个实施例中,灰化气体中除了包含氮气之外还包括氢气。去除光刻胶时氮气的流量不大于1000sccm,氢气的流量不大于1500sccm。所述第一压强在所述压强范围内,所述第一电源功率在所述电源功率范围内。如前所述,与位于中央位置的光刻胶相比,位于边缘位置的光刻胶去除速率较慢,因此,为了能更为准确的反映光刻胶的去除均匀性,优选地,所述若干位置均匀排布在晶片的直径上。且所述若干位置的数量越大,所获得的光刻胶去除均匀性更为精确。在本实施例中,半导体结构是直径为300mm的晶片且晶片的整个表面涂有光刻胶,可沿着晶片的直径方向选取49个位置,49个位置从晶片的中心排布到晶片的边缘。更进一步地,可使49个位置呈等间距排布。
然后,将表面形成有光刻胶的半导体结构置于上述等离子体处理腔室中,以所述预设流量向等离子体处理腔室中通入所述含有氮气的灰化气体,控制等离子体处理腔室的压强为第二压强、并将第二电源功率供给至与射频电源连接的上电极或下电极,以改变光刻胶的去除均匀性,本实施例中,将第二电源功率供给至下电极,在上电极与下电极之间产生等离子体,在等离子体的作用下光刻胶会被去除,一段时间之后,停止去除光刻胶,测量所述若干位置处光刻胶的去除速率,以计算获得光刻胶的第二去除均匀性。需说明的是,此步骤中半导体结构上的光刻胶是重新形成的。
所述第二压强在所述压强范围内,所述第二电源功率在所述电源功率范围内。所述第二压强、第二电源功率不同时等于所述第一压强、第一电源功率,换言之,所述第一压强与所述第二压强不相等,或者所述第二电源功率与所述第一电源功率不相等,或者所述第一压强与所述第二压强不相等且所述第二电源功率与所述第一电源功率不相等。需说明的是,获得光刻胶第二去除均匀性时光刻胶上的若干位置需与获得光刻胶第一去除均匀性时光刻胶上的若干位置相同。另外,获得光刻胶第二去除均匀性时所采用的灰化气体流量需与获得光刻胶第一去除均匀性时所采用的灰化气体流量相同,当灰化气体至少包含两种气体时,所述灰化气体流量是指各种灰化气体的流量。
当根据上述方法再获得第三去除均匀性、第四去除均匀性、……第X(X为大于2的整数)去除均匀性时,可找到最小的去除均匀性,且最小的去除均匀性很容易低于3%。由此可见,去除光刻胶时所采用的压强和/或电源功率会对光刻胶的去除均匀性产生明显影响。
光刻胶的去除均匀性可利用多种计算方式获得,在本发明的一个实施例中,所述第一、第二去除均匀性的计算公式可为:(最高去除速率-最低去除速率)/(2×去除速率平均值)。
下面通过具体试验数据及试验图来说明本发明的上述结论。
以下表1至表5中,是利用氮气及氢气来去除直径为300mm的晶片上的光刻胶,光刻胶覆盖在晶片的整个表面上,沿着晶片的直径方向选取49个位置,49个位置从晶片的中心排布到晶片的边缘,且49个位置呈等间距排布,测量49个位置处的光刻胶去除速率,并按照前述方法获得表中的去除均匀性。
如表1所示,在两次去除光刻胶的试验中,保持压强及电源功率不变,仅改变灰化气体中氮气及氢气的流量(将氮气的流量由250sccm调整至75sccm,将氢气的流量由250sccm调整至75sccm),光刻胶的去除均匀性仅改变了0.2%,改变不明显,且光刻胶的去除均匀性均高于3%。
表1
Figure BDA00001938075500091
如表2所示,在两次去除光刻胶的试验中,保持压强及电源功率不变,仅改变灰化气体中氮气与氢气的流量比(将氮气与氢气的流量比由3:1调整至1:1),光刻胶的去除均匀性仅改变了0.2%,改变不明显,且光刻胶的去除均匀性均高于3%。
表2
Figure BDA00001938075500101
如表3所示,在两次去除光刻胶的试验中,保持压强、氮气流量及氢气流量不变,仅改变电源功率(将电源功率由800W调整值500W),光刻胶的去除均匀性改变了1.2%,改变明显。
表3
Figure BDA00001938075500102
如表4所示,在四次去除光刻胶的试验中,保持压强、氮气流量及氢气流量不变,仅改变电源功率(将电源功率由550W依次调整值500W、450W、400W),光刻胶的去除均匀性改变超过了1%,改变明显,且如第二组及第三组试验数据所显示,光刻胶的去除均匀性小于3%。当电源功率逐渐减小时,光刻胶的去除均匀性先由3.4%减小至2.1%,然后增大至2.6%,再增大至4.0%,换句话说,当电源功率逐渐增大或减小时,光刻胶的去除均匀性的变化趋势类似于波浪那样,以逐渐增大、逐渐减小相互交替的方式变化,而不类似于直线那样逐渐增大或逐渐减小。
由表3、表4可知,当不断调整电源功率以进行多次试验时可获得最小的去除均匀性。本领域技术人员应该知晓的是,具体的试验次数不应局限于本发明的实施例。
表4
Figure BDA00001938075500111
如表5所示,在三次去除光刻胶的试验中,保持电源功率、氮气流量及氢气流量不变,仅改变压强(将压强由200mTorr依次调整至210mTorr、230mTorr),光刻胶的去除均匀性的改变大于1.5%,改变明显。当压强逐渐增大时,光刻胶的去除均匀性先由5.0%减小至3.5%,然后增大至8.6%,换句话说,当压强逐渐增大或减小时,去除均匀性的变化趋势类似于波浪那样,以逐渐增大、逐渐减小相互交替的方式变化,而不类似于直线那样逐渐增大或逐渐减小。
表5
Figure BDA00001938075500112
由表5可知,当不断调整压强以进行多次试验时可获得最小的去除均匀性。本领域技术人员应该知晓的是,具体的试验次数不应局限于本发明的实施例。
结合表3、表4、表5可知,当不断调整压强及电源功率以进行多次试验时可获得最小的去除均匀性。例如,在一个实施例中,当压强为200mTorr,电源功率为500W,氮气流量为150sccm,氢气流量为150sccm,光刻胶的去除均匀性为2.1%,小于3%。
图2是压强与光刻胶去除速率之间的关系曲线图,图2是以晶片(即为半导体结构)的中心为坐标原点,以晶片的直径为横坐标,以光刻胶的去除速率为纵坐标,由图2可知,在相同的工艺条件(电源功率为500W,氮气流量为150sccm,氢气流量为150sccm)下不同位置处光刻胶的去除速率不相等,与中央位置的光刻胶相比,边缘位置的光刻胶的去除速率较慢,当仅改变压强时,光刻胶的去除均匀性会发生明显改变。
鉴于上述,可提出一种去除光刻胶的方法:先根据上述来改变光刻胶的去除均匀性,当光刻胶的去除均匀性达到最小时可以对应获得所采用的压强及电源功率,然后,根据所获得的压强及电源功率来设置光刻胶的去除工艺条件,使得待形成电路图形的半导体器件上的光刻胶去除更为均匀。
首先,执行步骤(a),确定去除光刻胶所需的压强范围及电源功率范围。
可利用本领域技术人员所熟知的手段来获得所述去除光刻胶所需的压强范围及电源功率范围,在实际制程中,本领域技术人员可以根据自己的经验来获得所述去除光刻胶所需的压强范围及电源功率范围。在本发明的一个实施例中,所述压强范围为10mTorr~500mTorr,电源功率范围为大于0且不大于1500W。优选地,射频电源的频率为500KMZ~13.56MHZ,如2MHZ。
具体地,可采用如前所述的方式来确定去除光刻胶所需的压强范围及电源功率范围。
然后,执行步骤(b),在所述压强范围内选择M个不同的压强值,依次分别为第一压强、第二压强、……、第M-1压强、第M压强,M为大于1的整数,在所述电源功率范围内选择N个不同的电源功率值,依次分别为第一电源功率、第二电源功率、……、第N-1电源功率、第N电源功率,N为大于1的整数,将所述M个不同的压强值与所述N个不同的电源功率值两两进行组合从而获得M×N个工艺参数组合。
由于M个压强值互不相同且N个电源功率值互不相同,故M×N个工艺参数组合也互不相同。
然后,执行步骤(c),将表面形成有光刻胶的半导体结构置于上述等离子体处理腔室中,等离子体处理腔室内设有呈相对设置的上电极、下电极,上电极或下电极与射频电源电连接,以预设流量向所述等离子体处理腔室中通入含有氮气的灰化气体,控制等离子体处理腔室的压强、并将电源功率供给至与所述射频电源连接的上电极或下电极,使所述压强及电源功率符合所述M×N个工艺参数组合中的任意一个,在所述上电极与下电极之间产生等离子体,一段时间之后,停止去除光刻胶,测量若干位置处光刻胶的去除速率,以计算获得光刻胶的第一去除均匀性。在本实施例中,电源功率供给至下电极,上电极接地。
所述半导体结构只要是能作为支撑光刻胶的载体即可,不一定是待形成电路图形的半导体结构。半导体结构表面上的光刻胶可以是没有经过图形化处理的光刻胶。在本实施例中,半导体结构是直径为300mm的晶片,晶片的整个表面涂有光刻胶。
在本发明的一个实施例中,灰化气体中除了包含氮气之外还包括氢气。去除光刻胶时氮气的流量不大于1000sccm,氢气的流量不大于1500sccm。如前所述,与位于中央位置的光刻胶相比,位于边缘位置的光刻胶去除速率较慢,因此,为了能更为准确的反映光刻胶的去除均匀性,优选地,所述若干位置均匀排布在晶片的直径上。且所述若干位置的数量越大,所获得的光刻胶去除均匀性更为精确。在本实施例中,半导体结构是直径为300mm的晶片且晶片的整个表面涂有光刻胶,可沿着晶片的直径方向选取49个位置,49个位置从晶片的中心排布到晶片的边缘。更进一步地,可使49个位置呈等间距排布。
然后,执行步骤(d),重复所述步骤(c)M×N-1次,确保M×N次进行所述步骤(c)时所采用的工艺参数组合互不相同,即不存在M×N次进行所述步骤(c)时所采用的压强及电源功率同时相等的情形,从而依次获得光刻胶的第二去除均匀性、……、第M×N-1去除均匀性、第M×N去除均匀性。
需说明的是,获得光刻胶第一去除均匀性、第二去除均匀性、……、第M×N-1去除均匀性、第M×N去除均匀性时光刻胶上的若干位置均相同,且每次测量光刻胶去除均匀性时半导体结构上的光刻胶均是重新形成的。另外,获得光刻胶第一去除均匀性、第二去除均匀性、……、第M×N-1去除均匀性、第M×N去除均匀性时所采用的灰化气体流量相同,当灰化气体至少包含两种气体时,所述灰化气体流量是指各种灰化气体的流量。
然后,执行步骤(e),比较获得的所述第一去除均匀性、第二去除均匀性、……、第M×N-1去除均匀性、第M×N去除均匀性,将最小去除均匀性所对应的压强及电源功率分别作为最佳压强、最佳电源功率。
最后,执行步骤(f),将表面形成有光刻胶的待形成电路图形的半导体结构置于等离子体处理腔室中,向所述等离子体处理腔室中通入含有氮气的灰化气体,控制等离子体处理腔室的压强为所述最佳压强、并将所述最佳电源功率供给至与所述射频电源连接的上电极或下电极,在所述上电极与下电极之间产生等离子体以去除光刻胶。在本实施例中,最佳电源功率供给至下电极,上电极接地。
所述M、N的具体大小可具体情况随作调整,当所述压强、电源功率范围较宽时,为了减少步骤(c)的执行次数,M、N值可较小;相反,当所述压强、电源功率范围较窄时,为了使获得的所述最佳压强、最佳电源功率更为精确,M、N值可较大。
光刻胶的去除均匀性可利用多种计算方式获得,在本发明的一个实施例中,所述第一去除均匀性、第二去除均匀性、……、第M×N-1去除均匀性及第M×N去除均匀性的计算公式均为:(最高去除速率-最低去除速率)/(2×去除速率平均值)。
综上所述,与现有技术相比,本发明具有以下优点:
在去除光刻胶的过程中,当压强在特定压强范围内变动和/或电源功率在特定电源功率范围内变动时,边缘位置光刻胶的去除速率与中央位置光刻胶的去除速率之差会减小,使光刻胶的去除均匀性会有明显改变,由此,可通过不断调整压强和/或电源功率来获得多个光刻胶的去除均匀性,获取最小光刻胶去除均匀性所对应的压强及电源功率,根据所获得的压强及电源功率来设置光刻胶的去除工艺条件,使得待形成电路图形的半导体器件上的光刻胶去除更为均匀。
上述通过实施例的说明,应能使本领域专业技术人员更好地理解本发明,并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此,本发明不应被理解为限制于本文所示的上述实施例,其保护范围应由所附的权利要求书来界定。

Claims (6)

1.一种光刻胶的去除方法,其特征在于,包括:
(a)确定去除光刻胶所需的压强范围及电源功率范围;
(b)在所述压强范围内选择M个不同的压强值,依次分别为第一压强、第二压强、……、第M-1压强、第M压强,M为大于1的整数,在所述电源功率范围内选择N个不同的电源功率值,依次分别为第一电源功率、第二电源功率、……、第N-1电源功率、第N电源功率,N为大于1的整数,将所述M个不同的压强值与所述N个不同的电源功率值两两进行组合从而获得M×N个工艺参数组合;
(c)将表面形成有光刻胶的半导体结构置于等离子体处理腔室中,所述等离子体处理腔室内设有呈相对设置的上电极、下电极,所述上电极或下电极与射频电源电连接,以预设流量向所述等离子体处理腔室中通入含有氮气的灰化气体,控制等离子体处理腔室的压强、并将电源功率供给至与所述射频电源连接的上电极或下电极,在所述上电极与下电极之间产生等离子体以刻蚀光刻胶,所述压强及电源功率符合所述M×N个工艺参数组合中的任意一个,刻蚀一段时间之后,停止去除光刻胶,测量若干位置处光刻胶的去除速率,以计算获得光刻胶的第一去除均匀性;
(d)重复所述步骤(c)M×N-1次,确保M×N次进行所述步骤(c)时所采用的工艺参数组合互不相同,从而依次获得光刻胶的第二去除均匀性、……、第M×N-1去除均匀性、第M×N去除均匀性;
(e)比较获得的所述第一去除均匀性、第二去除均匀性、……、第M×N-1去除均匀性、第M×N去除均匀性,将最小去除均匀性所对应的压强及电源功率分别作为最佳压强、最佳电源功率;
(f)将表面形成有光刻胶的待形成电路图形的半导体结构置于等离子体处理腔室中,向所述等离子体处理腔室中通入含有氮气的灰化气体,控制等离子体处理腔室的压强为所述最佳压强、并将所述最佳电源功率供给至与所述射频电源连接的上电极或下电极,在所述上电极与下电极之间产生等离子体以去除光刻胶。
2.根据权利要求1所述的方法,其特征在于,所述压强范围为10mTorr~500mTorr,所述电源功率范围为大于0且不大于1500W。
3.根据权利要求1所述的方法,其特征在于,所述灰化气体还包括氢气。
4.根据权利要求3所述的方法,其特征在于,所述氮气的流量不大于1000sccm,所述氢气的流量不大于1500sccm。
5.根据权利要求1所述的方法,其特征在于,所述射频电源的频率为500KMZ~13.56MHZ。
6.根据权利要求1所述的方法,其特征在于,所述第一去除均匀性、第二去除均匀性、……、第M×N-1去除均匀性及第M×N去除均匀性的计算公式均为:(最高去除速率-最低去除速率)/(2×去除速率平均值)。
CN201210262373.7A 2012-07-26 2012-07-26 光刻胶的去除方法 Active CN102768476B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210262373.7A CN102768476B (zh) 2012-07-26 2012-07-26 光刻胶的去除方法
TW101151228A TW201405661A (zh) 2012-07-26 2012-12-28 光刻膠的去除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210262373.7A CN102768476B (zh) 2012-07-26 2012-07-26 光刻胶的去除方法

Publications (2)

Publication Number Publication Date
CN102768476A true CN102768476A (zh) 2012-11-07
CN102768476B CN102768476B (zh) 2014-08-20

Family

ID=47095918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210262373.7A Active CN102768476B (zh) 2012-07-26 2012-07-26 光刻胶的去除方法

Country Status (2)

Country Link
CN (1) CN102768476B (zh)
TW (1) TW201405661A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104345581A (zh) * 2013-07-23 2015-02-11 中微半导体设备(上海)有限公司 一种等离子体去除光刻胶的方法
CN111403829B (zh) * 2020-04-24 2021-10-01 中国科学院上海硅酸盐研究所 具有低温工作特性的水系凝胶态电解质、极片添加剂以及固态钠离子电池

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453157A (en) * 1994-05-16 1995-09-26 Texas Instruments Incorporated Low temperature anisotropic ashing of resist for semiconductor fabrication
JPH1167626A (ja) * 1997-08-12 1999-03-09 Hitachi Ltd レジスト除去方法および装置
US7067441B2 (en) * 2003-11-06 2006-06-27 Texas Instruments Incorporated Damage-free resist removal process for ultra-low-k processing
JP3886621B2 (ja) * 1997-11-25 2007-02-28 宮崎沖電気株式会社 レジスト除去方法
CN101546136A (zh) * 2008-03-25 2009-09-30 中芯国际集成电路制造(上海)有限公司 一种光刻胶去除方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356325B2 (en) * 2005-04-04 2008-04-08 Broadcom Corporation Local oscillation routing plan applicable to a multiple RF band RF MIMO transceiver
CN102044479B (zh) * 2009-10-13 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453157A (en) * 1994-05-16 1995-09-26 Texas Instruments Incorporated Low temperature anisotropic ashing of resist for semiconductor fabrication
JPH1167626A (ja) * 1997-08-12 1999-03-09 Hitachi Ltd レジスト除去方法および装置
JP3886621B2 (ja) * 1997-11-25 2007-02-28 宮崎沖電気株式会社 レジスト除去方法
US7067441B2 (en) * 2003-11-06 2006-06-27 Texas Instruments Incorporated Damage-free resist removal process for ultra-low-k processing
CN101546136A (zh) * 2008-03-25 2009-09-30 中芯国际集成电路制造(上海)有限公司 一种光刻胶去除方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104345581A (zh) * 2013-07-23 2015-02-11 中微半导体设备(上海)有限公司 一种等离子体去除光刻胶的方法
CN104345581B (zh) * 2013-07-23 2018-07-31 中微半导体设备(上海)有限公司 一种等离子体去除光刻胶的方法
CN111403829B (zh) * 2020-04-24 2021-10-01 中国科学院上海硅酸盐研究所 具有低温工作特性的水系凝胶态电解质、极片添加剂以及固态钠离子电池

Also Published As

Publication number Publication date
TW201405661A (zh) 2014-02-01
CN102768476B (zh) 2014-08-20
TWI501317B (zh) 2015-09-21

Similar Documents

Publication Publication Date Title
US10629464B2 (en) Plasma processing apparatus and heater temperature control method
CN107452616B (zh) 使用电不对称效应控制等离子体处理空间的系统和方法
CN102473634B (zh) 等离子体处理装置和等离子体处理方法
TWI469212B (zh) Plasma etching method
KR101892960B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US20120164834A1 (en) Variable-Density Plasma Processing of Semiconductor Substrates
JP4970434B2 (ja) プラズマリアクタ及びプラズマリアクタの使用方法
KR20140124762A (ko) 전원 시스템, 플라즈마 에칭 장치 및 플라즈마 에칭 방법
US11075057B2 (en) Device for treating an object with plasma
CN103325652A (zh) 基板处理装置
JP2009239222A (ja) プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
KR102475069B1 (ko) 반도체 제조 장치, 이의 동작 방법
CN102768476B (zh) 光刻胶的去除方法
US10998170B2 (en) Method for ion mass separation and ion energy control in process plasmas
TWI829787B (zh) 被處理體之電漿蝕刻方法及電漿蝕刻裝置
CN111492460B (zh) 用于干洗半导体基板的等离子体装置
US20190318913A1 (en) Apparatus and Method for Controlling Ion Energy Distribution in Process Plasmas
KR20200051505A (ko) 배치대 및 기판 처리 장치
TW202247280A (zh) 曝露於輻射後處置基板的腔室及方法
CN111937114B (zh) 用于在加工等离子体时控制离子能量分布的装置和方法
JP2016021434A (ja) ステンシルマスク、プラズマ処理装置及びプラズマ処理方法
KR102077512B1 (ko) 멀티 채널 rf 전원 공급장치
TW201351469A (zh) 電容耦合等離子反應器及其控制方法
TWI851944B (zh) 用於循環與選擇性材料移除與蝕刻的處理腔室
KR20160075113A (ko) 공정챔버 세척방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.

Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc.