CN102749518B - 凸块接点的电阻测量结构及包含其的封装基板 - Google Patents

凸块接点的电阻测量结构及包含其的封装基板 Download PDF

Info

Publication number
CN102749518B
CN102749518B CN201110208532.0A CN201110208532A CN102749518B CN 102749518 B CN102749518 B CN 102749518B CN 201110208532 A CN201110208532 A CN 201110208532A CN 102749518 B CN102749518 B CN 102749518B
Authority
CN
China
Prior art keywords
projection
connection
connection gasket
resistance measuring
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110208532.0A
Other languages
English (en)
Other versions
CN102749518A (zh
Inventor
陈智
张元蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spring Foundation of NCTU
Original Assignee
Spring Foundation of NCTU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spring Foundation of NCTU filed Critical Spring Foundation of NCTU
Publication of CN102749518A publication Critical patent/CN102749518A/zh
Application granted granted Critical
Publication of CN102749518B publication Critical patent/CN102749518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G01R31/71—Testing of solder joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种凸块接点的电阻测量结构以及包含该结构的封装基板，该电阻测量结构包括：多个连接凸块，排列呈一线；至少一第一连接垫；以及至少一第二连接垫；其中，该多个连接凸块中的第n个连接凸块与第n+1个连接凸块以该第一连接垫电性连接，该第n+1个连接凸块与第n+2个连接凸块以该第二连接垫电性连接，n为1以上的奇数；该第一连接垫与一第一电压测量垫连接；该第二连接垫与一辅助连接垫连接，该辅助连接垫与一辅助凸块(auxiliary bump)连接，一第二电压测量垫连接至该辅助凸块。

Description

凸块接点的电阻测量结构及包含其的封装基板
技术领域
本发明是关于一种凸块接点的电阻测量结构以及包含该结构的封装基板，尤指一种结合了凯文结构与花环结构的凸块接点的电阻测量结构以及包含该结构的封装基板。
背景技术
电阻测量是电子材料检测中最基本也是最重要的一种。从测量到的电阻，可以进而推知材料的电阻系数。而应用于封装基板中，则可测试连接焊锡凸块是否有缺陷。
已知测量电阻的方法中，有使用凯文结构(kevin structure，或称四点探针结构(four point probe structure))进行电阻测量。如图1所示，欲测量待测物10的电阻时，提供四根探针11，12，13，14，其中探针13，14提供电流通路而另兩根探针11，12测量电压V1，V2。
覆晶式焊锡接点中，高操作电流密度将导致电迁移(electromigration)可靠度问题。2006年，本发明的发明人之一(陈智等人)提出了一种将凯文结构加入焊锡接点的设计，并利用该结构监测电迁移期间，焊锡接点中孔洞形成的情形。
当凯文结构应用于连接半导体芯片与印刷电路板的焊锡球的电阻测量时，如图2所示，欲测量焊锡凸块B1，B2的电阻时，每一焊锡凸块B1，B2的旁边须配置有一辅助凸块B1’，B2’。当欲测量焊锡凸块B1的电阻时，需提供电流线路I1，并测量电压测量垫P1，P1’各自的电压V1+，V1-，并透过以下公式计算焊锡凸块B1的电阻：
ΔV1＝V1+-V1-；
R1＝ΔV1/I1。
当欲测量焊锡凸块B2的电阻时，需提供电流线路I2，并测量电压测量垫P2，P2’各自的电压V2+，V2-，并透过以下公式计算焊锡凸块B2的电阻：
ΔV2＝V2+-V2-；
R2＝ΔV2/I2。
以此已知的测量方法，当欲测量n个焊锡凸块的电阻时，则必须提供n个辅助凸块、2n个电压测量垫、以及2n个电流线路。此外，该结构虽能对单一焊锡接点的变化做精确测量，但无法对整个回路上的多个焊锡接点做整体的观测，于可靠度分析上并无明显帮助。且因观测的结构局限于单一焊锡接点上，故若整体结构于他处有产生微结构的变化，该结构将无法得知。此外，因观测局限于单一接点上，若欲比较不同的测试结构，则需生产大量具不同结构的试片，此一作法将大幅增加测试与比较各结构参数所需的成本，将不利于设计层面的可靠度检验。
因此，本领域亟需一种凸块接点的电阻测量结构，使可于测量总电阻的同时，观察到各分段的电阻，并可减少大量凯文结构同时存在时所需的测量用金属垫数量，大幅缩减试片面积、降低可靠度测试成本、降低缺陷分析的定位难度、降低测试试片的生产成本、与降低参数最佳化所需的时间，且可大幅提升现有封装与测试产业的可靠度分析效率。
发明内容
为达成上述目的，本发明提供了一种凸块接点的电阻测量结构，包括：多个连接凸块，排列呈一线；至少一第一连接垫；以及至少一第二连接垫；其中，该多个连接凸块中的第n个连接凸块与第n+1个连接凸块以该第一连接垫电性连接，该第n+1个连接凸块与第n+2个连接凸块以该第二连接垫电性连接，n为1以上的奇数(即，n＝1，3，5，...等)；该第一连接垫与一第一电压测量垫连接；该第二连接垫与一辅助连接垫连接，该辅助连接垫与一辅助凸块(auxiliary bump)连接，一第二电压测量垫连接至该辅助凸块。
以本发明的凸块接点的电阻测量结构测量电阻，当欲测量n个焊锡凸块的电阻时，仅需提供n/2个辅助凸块、n个电压测量垫、以及1对电流线路。相较于已知技术中(须提供n个辅助凸块、2n个电压测量垫、以及2n个电流线路)，本发明的凸块接点的电阻测量结构可降低辅助凸块的使用量(仅需已知技术中一半数量的辅助凸块)、可降低电压测量垫的使用量(仅需已知的技术中一半数量的电压测量垫)。再者，本发明的凸块接点的电阻测量结构可大幅降低可靠度测试的成本、降低缺陷分析的定位难度、降低测试试片的生产成本、与降低参数最佳化所需的时间，于封装与测试产业将有重大帮助，且可大幅提升现有封装与测试产业的可靠度分析效率。
本发明的凸块接点的电阻测量结构结合了凯文结构与花环结构。
如图3所示，其为一种花环结构的示意图，其中多个焊锡接点互相连接，测量时是测量结构的总电阻。此花环结构经常用以作为可靠度分析的工具，于测试结果中可取得大量焊锡接点可靠度的整体结果，并可了解无铅焊锡接点早期变化特性。然而，相对上，因结构回路的总电阻值(多个欧姆)远大于单一接点(多个微欧姆)，因此受限于结构回路总电阻值的噪声与误差(如下图12.3b所示)，对于单一接点的特性与其对电阻变化的关联无法做精确观测，亦无法确认结构回路上单一接点的变化。
本发明的凸块接点的电阻测量结构，结合了花环结构与凯文结构的优点，在测试结构回路的头尾两侧测量结构回路的总阻值，并于测试结构中的焊锡接点间加入测量小区域电位降的电压测量垫，藉此分析小区域电阻值变化与微观结构的关系。本发明的凸块接点的电阻测量结构中，此一结合可同时取得巨观的统计性分析结果与微观的小区域变化。并且，将此凸块接点的电阻测量结构称之为凯文-花环复合结构(Kelvin-daisy compositestructure)，将花环结构中的电迁移测试结构体依焊锡接点的分布分段，并于各分段点加入测量电位用的导线，即可于测量总电阻的同时，观察到各分段的电阻，此分段电阻即可用于推得各焊锡接点的微结构变化，同时保留两种结构的优点，并可减少大量凯文结构同时存在时所需的测量用金属垫数量，大幅缩减试片面积、降低测试成本。
本发明的凸块接点的电阻测量结构中，该连接凸块及/或辅助凸块较佳为一焊锡凸块。
本发明的凸块接点的电阻测量结构中，该第一连接垫、第一电压测量垫、及/或第二电压测量垫较佳为设于一印刷电路板的表面。
本发明的凸块接点的电阻测量结构中，该第二连接垫较佳为设于一芯片的表面。
本发明的凸块接点的电阻测量结构，较佳可更包括：一电流导入线，与多个连接凸块一端的连接凸块连接；以及一电流导出线，与多个连接凸块另一端的连接凸块连接。
本发明的凸块接点的电阻测量结构中，该第一连接垫及该第二连接垫的材质较佳可为可导电的材质，例如铜、镍、锡等金属。
本发明另提供一种封装基板，其具有一凸块接点的电阻测量结构，该封装基板包括：一印刷电路板，其表面包括有至少一第一连接垫；一芯片，其表面包括有至少一第二连接垫；以及多个连接凸块，排列呈一线；其中，该多个连接凸块中的第n个连接凸块与第n+1个连接凸块以该第一连接垫电性连接，该第n+1个连接凸块与第n+2个连接凸块以该第二连接垫电性连接，n为1以上的奇数(即，n＝1，3，5，...等)；该第二连接垫与一辅助连接垫连接，该辅助连接垫与一辅助凸块(auxiliary bump)连接。
本发明的封装基板中，其所具有的凸块接点的电阻测量结构为一种结合了凯文结构与花环结构的凯文-花环复合结构，因此可同时取得宏观的统计性分析结果与微观的小区域变化，同时保留两种结构的优点，并可减少大量凯文结构同时存在时所需的测量用金属垫数量，大幅缩减试片面积、降低测试成本。
本发明的封装基板较佳可更包括一第一电压测量垫，该第一电压测量垫与该第一连接垫连接。
本发明的封装基板较佳可更包括一第二电压测量垫，该第二电压测量垫连接至该辅助凸块。
本发明的封装基板中，该连接凸块较佳为一焊锡凸块。
本发明的封装基板中，该辅助凸块较佳为一焊锡凸块。
本发明的封装基板中，该第一电压测量垫、及/或第二电压测量垫较佳是设于印刷电路板的表面。
本发明的封装基板较佳可更包括：一电流导入线，与多个连接凸块的第一个连接凸块连接；以及一电流导出线，与多个连接凸块的最后一个连接凸块连接。
本发明的封装基板中，该第一连接垫及该第二连接垫的材质较佳可为可导电的材质，例如铜、镍、锡等金属。
附图说明
图1是已知四点探针结构示意图。
图2是已知凯文结构应用于连接半导体芯片与印刷电路板的焊锡球的电阻测量结构示意图。
图3是本发明中的花环结构示意图。
图4是本发明实施例1的凸块接点的电阻测量结构的连接示意图。
图5是本发明实施例2的封装基板的凸块接点的电阻测量结构的电性连接示意图。
图6是图5中线X-X’之处的剖面图。
具体实施方式
[实施例1]
如图4所示，为本实施例的凸块接点的电阻测量结构的连接示意图，包括有：第1个至第5个焊锡凸块B1-B5，排列呈一线；第一连接垫C1，C3，C5；以及第二连接垫C2，C4，C6；第1个焊锡凸块B1与第2个焊锡凸块B2以该第一连接垫C1电性连接，该第2个焊锡凸块B2与第3个焊锡凸块B3以该第二连接垫C2电性连接，第一连接垫C1与一第一电压测量垫P1连接；第二连接垫C2与一辅助连接垫P2’连接，该辅助连接垫P2’与一辅助凸块(auxiliary bump)B2’连接，一第二电压测量垫P2连接至该辅助凸块B2’。
第3个焊锡凸块B3与第4个焊锡凸块B4以该第一连接垫C3电性连接，该第4个焊锡凸块B4与第5个焊锡凸块B5以该第二连接垫C4电性连接，第一连接垫C3与一第一电压测量垫P3连接；第二连接垫C4与一辅助连接垫P4’连接，该辅助连接垫P4’与一辅助凸块B4’连接，一第二电压测量垫P4连接至该辅助凸块B4’。
电流I由结构3的左端的电流导入线导入，并由结构3右端的电流导出线导出。
当欲测量第2个焊锡凸块B2的电阻R2时，由第一电压测量垫P1及第二电压测量垫P2分别测得电压值V1，V2，并通过以下公式计算电阻R2：
ΔV2＝V2-V1；
R2＝ΔV2/I。
另外，当欲测量第3个焊锡凸块B3的电阻R3时，由第一电压测量垫P3及第二电压测量垫P2分别测得电压值V3，V2，并通过以下公式计算：
ΔV3＝V3-V2；
R3＝ΔV3/I。
本发明的凸块接点的电阻测量结构结合了凯文结构与花环结构，藉此，可同时取得宏观的统计性分析结果与微观的小区域变化，使得大幅降低可靠度测试的成本、降低缺陷分析的定位难度、降低测试试片的生产成本、与降低参数最佳化所需的时间，于封装与测试产业将有重大帮助，且可大幅提升现有封装与测试产业的可靠度分析效率。
[实施例2]
如图5所示，为本实施例的封装基板的凸块接点的电阻测量结构的电性连接示意图，而图6是图5中线X-X’的剖面图。请同时参阅图5及6，本实施例中，如图5所示，辅助凸块B2’，B4’、第一电压测量垫P1，P3、以及第二电压测量垫P2，P4位于第1个至第5个焊锡凸块B1-B5的同一侧。第一连接垫C1，C3、第一电压测量垫P1，P3、以及第二电压测量垫P2，P4位于印刷电路板31(如图6所示)的表面，第二连接垫C2，C4位于半导体芯片32(如图6所示)的表面。该些焊锡凸块B1-B5则配置于第一连接垫与第二连接垫之间。
测试时，电流由焊锡凸块B1-B5左端的电流导入线33导入，并由右端的电流导出线34导出，并使用第一电压测量垫P1，P3、以及第二电压测量垫P2，P4测量电压，已如同实施例1的相同公式计算电阻。当测试完成后，可由切割线L处进行切割，将第一电压测量垫P1，P3、以及第二电压测量垫P2，P4切除，减少封装基板的整体体积。
本发明的凸块接点的电阻测量结构及/或封装基板结合了凯文结构与花环结构，凯文-花环复合结构的优点在于，可取得测试结构的统计性分析结果与早期变化结果，亦可针对各欲观测分段或焊锡接点做详细的电阻分析，精确定位于可靠度测试中受破坏的位置，结合参数化的结构设计，可大幅缩减可靠度测试所需的时间、缩小测试试片面积、降低测试试片生产的成本。
使用本发明的凸块接点的电阻测量结构及/或封装基板，当欲测量n个焊锡凸块的电阻时，仅需提供n/2个辅助凸块、n个电压测量垫、以及1对电流线路。相较于已知技术中(须提供n个辅助凸块、2n个电压测量垫、以及2n个电流线路)，本发明的凸块接点的电阻测量结构及/或封装基板可降低辅助凸块的使用量(仅需已知技术中一半数量的辅助凸块)、可降低电压测量垫的使用量(仅需已知技术中一半数量的电压测量垫)。
综上所述，本发明的凸块接点的电阻测量结构及/或封装基板可同时取得宏观的统计性分析结果与微观的小区域变化，使得大幅降低可靠度测试的成本、降低缺陷分析的定位难度、降低测试试片的生产成本、与降低参数最佳化所需的时间，于封装与测试产业将有重大帮助，且可大幅提升现有封装与测试产业的可靠度分析效率。
上述实施例仅为了方便说明而举例而已，本发明所主张的权利范围自应以权利要求范围所述为准，而非仅限于上述实施例。

Claims (17)

1.一种凸块接点的电阻测量结构，包括：
多个连接凸块，排列呈一线﹔
至少一第一连接垫﹔以及
至少一第二连接垫﹔
其中，该多个连接凸块中的第n个连接凸块与第n+1个连接凸块以该第一连接垫电性连接，该第n+1个连接凸块与第n+2个连接凸块以该第二连接垫电性连接，n为1以上的奇数﹔
该第一连接垫与一第一电压测量垫连接﹔
该第二连接垫与一辅助连接垫连接，该辅助连接垫与一辅助凸块(auxiliary bump)连接，一第二电压测量垫连接至该辅助凸块；
其中，该凸块接点的电阻测量结构为凯文-花环复合结构。
2.如权利要求1所述的凸块接点的电阻测量结构，其中，该连接凸块为一焊锡凸块。
3.如权利要求1所述的凸块接点的电阻测量结构，其中，该辅助凸块为一焊锡凸块。
4.如权利要求1所述的凸块接点的电阻测量结构，其中，该第一连接垫设于一印刷电路板的表面。
5.如权利要求1所述的凸块接点的电阻测量结构，其中，该第二连接垫设于一芯片的表面。
6.如权利要求1所述的凸块接点的电阻测量结构，其中，该第一电压测量垫设于一印刷电路板的表面。
7.如权利要求1所述的凸块接点的电阻测量结构，其中，该第二电压测量垫设于一印刷电路板的表面。
8.如权利要求1所述的凸块接点的电阻测量结构，其中，该第一连接垫及该第二连接垫的材质是金属。
9.一种封装基板，其具有一凸块接点的电阻测量结构，该封装基板包括：
一印刷电路板，其表面包括有至少一第一连接垫﹔
一芯片，其表面包括有至少一第二连接垫﹔以及
多个连接凸块，排列呈一线﹔
其中，该多个连接凸块中的第n个连接凸块与第n+1个连接凸块以该第一连接垫电性连接，该第n+1个连接凸块与第n+2个连接凸块以该第二连接垫电性连接，n为1以上的奇数﹔
该第二连接垫与一辅助连接垫连接，该辅助连接垫与一辅助凸块连接；
其中，该凸块接点的电阻测量结构为凯文-花环复合结构。
10.如权利要求9所述的封装基板，更包括一第一电压测量垫，该第一电压测量垫与该第一连接垫连接。
11.如权利要求9所述的封装基板，更包括一第二电压测量垫，该第二电压测量垫连接至该辅助凸块。
12.如权利要求9所述的封装基板，其中，该连接凸块为一焊锡凸块。
13.如权利要求9所述的封装基板，其中，该辅助凸块为一焊锡凸块。
14.如权利要求10所述的封装基板，其中，该第一电压测量垫设于一印刷电路板的表面。
15.如权利要求11所述的封装基板，其中，该第二电压测量垫设于一印刷电路板的表面。
16.如权利要求9所述的封装基板，更包括：一电流导入线，与多个连接凸块的第一个连接凸块连接﹔以及一电流导出线，与多个连接凸块的最后一个连接凸块连接。
17.如权利要求9所述的封装基板，其中，该第一连接垫及该第二连接垫的材质是金属。
CN201110208532.0A 2011-04-22 2011-07-22 凸块接点的电阻测量结构及包含其的封装基板 Active CN102749518B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100114142A TWI439704B (zh) 2011-04-22 2011-04-22 凸塊接點之電阻測量結構及包含其之封裝基板
TW100114142 2011-04-22

Publications (2)

Publication Number Publication Date
CN102749518A CN102749518A (zh) 2012-10-24
CN102749518B true CN102749518B (zh) 2015-06-17

Family

ID=47020815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110208532.0A Active CN102749518B (zh) 2011-04-22 2011-07-22 凸块接点的电阻测量结构及包含其的封装基板

Country Status (3)

Country Link
US (1) US20120268147A1 (zh)
CN (1) CN102749518B (zh)
TW (1) TWI439704B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472131B2 (en) * 2012-11-02 2016-10-18 Apple Inc. Testing of integrated circuit to substrate joints
CN103134990B (zh) * 2013-02-20 2015-09-30 上海华力微电子有限公司 一种电阻测试方法
CN104465420B (zh) * 2013-09-18 2017-06-16 中芯国际集成电路制造(上海)有限公司 用于获取晶圆级键合结构电阻的方法及其半导体结构
CN103675459A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 一种在集成电路中测量导线电阻的方法
US10043720B2 (en) * 2015-12-02 2018-08-07 Arizona Board Of Regents Systems and methods for interconnect simulation and characterization
CN105611729A (zh) * 2016-03-10 2016-05-25 安捷利电子科技（苏州）有限公司 一种印制电路板
TWI706142B (zh) * 2017-08-07 2020-10-01 聯華電子股份有限公司 電性測試結構
US11243297B2 (en) * 2018-12-19 2022-02-08 Continental Automotive Systems, Inc. Methods and systems for testing bonding of a sensor assembly
TWI716106B (zh) * 2019-09-16 2021-01-11 力成科技股份有限公司 封裝基板之電阻量測方法及其封裝基板
CN113538878B (zh) * 2020-04-13 2022-06-24 创意电子股份有限公司 电源传输装置与方法
CN114609445A (zh) * 2020-12-04 2022-06-10 深圳市中兴微电子技术有限公司 一种焊点电迁移的测量方法及装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2974068B1 (ja) * 1998-06-15 1999-11-08 日本電気株式会社 エレクトロマイグレーション試験用半導体素子
JP2000243800A (ja) * 1999-02-17 2000-09-08 Sharp Corp 配線のエレクトロマイグレーション耐性評価方法
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
TWI255001B (en) * 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
JP2003243538A (ja) * 2002-02-12 2003-08-29 Hitachi Ltd 半導体集積回路装置
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US6700207B2 (en) * 2002-08-05 2004-03-02 Lsi Logic Corporation Flip-chip ball grid array package for electromigration testing
DE10255378B4 (de) * 2002-11-27 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Teststruktur zum Bestimmen der Stabilität elektronischer Vorrichtungen die miteinander verbundene Substrate umfassen
US7102372B2 (en) * 2004-11-02 2006-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for testing conductive bumps
US7501832B2 (en) * 2005-02-28 2009-03-10 Ridgetop Group, Inc. Method and circuit for the detection of solder-joint failures in a digital electronic package
KR100794313B1 (ko) * 2006-12-27 2008-01-11 삼성전자주식회사 범프 패드를 포함한 반도체 메모리 장치 및 그것의 테스트방법
CN101442016A (zh) * 2007-11-23 2009-05-27 日月光半导体制造股份有限公司 晶圆凸块结构及制造方法
CN101825683B (zh) * 2009-03-02 2012-10-10 财团法人工业技术研究院 集成电路装置与其测量系统和方法
CN102053395B (zh) * 2009-10-28 2013-05-01 财团法人工业技术研究院 凸块结构、芯片封装结构及该凸块结构的制备方法

Also Published As

Publication number Publication date
TWI439704B (zh) 2014-06-01
TW201243348A (en) 2012-11-01
US20120268147A1 (en) 2012-10-25
CN102749518A (zh) 2012-10-24

Similar Documents

Publication Publication Date Title
CN102749518B (zh) 凸块接点的电阻测量结构及包含其的封装基板
KR101121644B1 (ko) 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
TW201131180A (en) Test method for passive device embedded printed circuit board
CN105609440A (zh) 功率半导体模块的制造方法及其中间装配单元
CN102243274B (zh) 一种测算Pb-Sn-Al层状复合材料界面电阻率的方法
JPWO2016024534A1 (ja) プローブカードおよびこのプローブカードが備える積層配線基板
Kim et al. High-frequency through-silicon Via (TSV) failure analysis
JP2014182005A (ja) 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法
JP2004085247A (ja) プローブカード
CN205900538U (zh) 一种可靠性测试结构
CN205248238U (zh) 一种可靠性测试结构
CN101009268A (zh) 基板及其电测方法
CN109752413B (zh) 测试两基板之间多个焊球的结构及其方法
JP2015064382A (ja) プローブの電気的接点を強化した構造を備えた集積回路用プローブカード
CN204102893U (zh) 一种半导体测试结构
CN216670129U (zh) 一种电迁移测试装置
JP5836872B2 (ja) 半導体装置の特性評価装置
TW201122504A (en) Co-used daisy chain test carrier
CN212540578U (zh) 一种测试结构
CN100452391C (zh) 半导体对准测试结构
US9989572B1 (en) Method and apparatus for testing interposer dies prior to assembly
WO2020017159A1 (ja) プローブ、検査治具、検査装置、及びプローブの製造方法
JP2013051355A (ja) 貫通配線の検査方法、貫通配線基板の製造方法
CN102867796B (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法
TW201142310A (en) Method for measuring the resistance of a chip resistor having a low resistance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant