CN102739166A - 混频器电路 - Google Patents

混频器电路 Download PDF

Info

Publication number
CN102739166A
CN102739166A CN2012101025793A CN201210102579A CN102739166A CN 102739166 A CN102739166 A CN 102739166A CN 2012101025793 A CN2012101025793 A CN 2012101025793A CN 201210102579 A CN201210102579 A CN 201210102579A CN 102739166 A CN102739166 A CN 102739166A
Authority
CN
China
Prior art keywords
circuit
transistor
signal
branch
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101025793A
Other languages
English (en)
Inventor
阿卜杜勒拉蒂夫·贝拉瓦尔
塞·陶尔·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Technology UK Ltd
Original Assignee
Icera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Icera LLC filed Critical Icera LLC
Publication of CN102739166A publication Critical patent/CN102739166A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing
    • H03D2200/0074—Mixing using a resistive mixer or a passive mixer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种用于将驱动信号供给到混频器电路的驱动器电路。该驱动器电路包括：第一电路分支，具有被布置为分别接收输入信号和偏置信号的第一和第二电路部件；和第二电路分支，具有第一和第二电路部件，所述第一电路部件被配置为接收所述输入信号。该驱动器电路还包括具有第一输入端和第二输入端的运算放大器，第一输入端连接到第一电路分支的第一和第二电路部件的接合节点，第二输入端连接到第二电路分支的第一和第二电路部件的接合节点，所述运算放大器被布置为提供运算放大器输出信号到第二电路分支的第二电路部件，使得第二电路分支的接合节点处的电压等于第一电路分支的接合节点处的电压，所述电压依赖于输入信号并提供驱动信号。

Description

混频器电路
技术领域
本发明涉及一种用于在收发器中转换频率的混频器及其驱动器电路。
背景技术
无线设备被用于启用语音和数据的移动通信已经许多年。这类设备可以包括例如移动电话和无线启用的个人数字助理(PDA)。图1是这类无线设备的内核部件的一般框图。无线内核10包括基带处理器12，用于控制无线设备的应用特定功能以及用于向射频(RF)收发器芯片14提供和接收语音或数据信号。RF收发器芯片14负责发射信号的频率向上转换以及接收信号的频率向下转换。RF收发器芯片14包括接收器内核16和发射器内核20，接收器内核16连接到天线18用于接收从基站发射的信号，发射器内核20用于经由增益电路22通过天线18发射信号。本领域技术人员应予以理解的是，图1是仅简化框图，还可以包括启用适当操作或功能可能需要的其他功能块。
一般而言，发射器内核20负责将电磁信号从基带向上转换到较高频率用于发射，而接收器内核16负责在这些频率到达接收器时将它们向下转换回其原来的频带，这些过程分别公知为向上转换和向下转换。原始(或基带)信号可表现为例如数据、语音或视频。这些基带信号可由诸如麦克风或摄像机这样的换能器(transducer)产生、由计算机生成或者从电子存储设备传送。
图2示出了通过发射器内核20到天线18的示例性发射路径。如图2所示，发射路径可包括混频器202，其被布置为从基带处理器12接收基带信号。该混频器负责使用由本地振荡器204产生的本地振荡信号将基带信号向上转换到较高频率。发射路径可进一步包括：滤波器206，用于去除基带分量并抑制谐波；和功率放大器208，用于放大调制信号的功率。发射路径中的部件并不全面，本领域技术人员应予以理解的是，具体的配置将取决于所依附的通信标准和所选择的架构实现方式。
下面，将参照图3描述已知的无源CMOS(互补对称金属-氧化物-半导体)混频器电路300。
基带信号是通过根据任一已知协议对载有数据的基带载波进行调制而生成的模拟信号。
CMOS无源混频器电路300从基带处理器接收差分基带信号(VBBP、VBBM)。本文中使用术语“差分”来描述基带信号(VBBP、VBBM)具有相同的振幅并且基本上处于彼此相反的相位，即具有180度相位差。混频器电路300包括n型金属氧化物半导体场效应(NMOS)晶体管302、304、306和308，这些NMOS晶体管被布置为接收基带信号VBBP和VBBM以及差分本地振荡器信号(VLOP、VLOM)。NMOS晶体管302、304、306和308提供差分输出VOP和VOM。
尽管已经关于NMOS晶体管描述了CMOS无源混频器电路300，但本领域技术人员应予以理解的是，也可将晶体管302、304、306和308选为p型金属氧化物半导体场效应(PMOS)晶体管。
工作时，混频器电路300使用本地振荡器信号(VLOP、VLOM)将基带信号(VBBP、VBBM)向上转换到期望的RF发射频率。
为了使无源混频器300工作，要求基带信号以最小失真驱动在输出端具有负载的无源混频器。基带处理器带来的任何失真都将使无源混频器的线性度(linearity)降低。
用于RF信令(signalling)的已知协议之一使用复杂的同相位(I)和正交相位(Q)信号，其中每个均可以为差分格式。
国际公布WO 2010/025556公开了一种具有驱动器电路430的IQ无源混频器400，下面将参照图4对其进行描述。
用于I路径和Q路径的差分基带输入信号被标为VBBQP、VBBQM、VBBIP和VBBIM。这些基带输入信号被输入到驱动器电路430。
驱动器电路430包括源极跟随器NMOS晶体管440、444、448和452，这些晶体管连接到偏置NMOS晶体管442、446、450和454。源极跟随器NMOS晶体管440、444、448和452的栅极端接收基带输入信号VBBQP、VBBQM、VBBIP和VBBIM。偏置NMOS晶体管442、446、450和454接收偏置电压VBIAS。源极跟随器NMOS晶体管440、444、448和452的输出在被提供到IQ无源混频器400之前经过电阻器460、462、464和466。
无源IQ混频器400包括NMOS晶体管402、404、406、408、410、412、414和416，这些晶体管用于I/Q路径，并且被提供以标为VLOIP、VLOIM、VLOQP和VLOQM本地振荡器信号。
无源IQ混频器400的输出，即VOP和VOM，是向上转换后的频率信号，可以用于在发送之前驱动放大器，例如通过ac耦合电容器(图4中未示出)驱动功率放大器208。
LO信号(VLOIP、VLOIM、VLOQP和VLOQM)均为从0V到1.2V的矩形波形(SQ2占空比)，并且被设计为具有低的上升和下降时间，这种布置使得能够省却常规上被用在发射器输出端处的表面声波(SAW)滤波器。因此，有助于使所需外部部件的数目、所需板面积最小化，从而降低芯片的总体成本。
将电容性负载设置在IQ无源混频器400的输出端减小了由源极跟随器NMOS晶体管440、444、448和452引起的失真，但源极跟随器晶体管不再是线性的。这限制了IQ无源混频器400的线性度。
就执行向上转换频率变换的混频器而言，所使用的一般规格被称为FRF-3BB(Δ)。这是向上转换后的RF信号与第三阶失真之比，其中第三阶失真为FLO-3.FBB(FLO是本地振荡器频率且FBB是基带输入信号的频率)。对于2G应用，要求典型的Δ为55dB。对于3G语音应用，要求典型的Δ为45dB。
因而，为了具有高Δ，要求图4中所示源极跟随器NMOS晶体管440、444、448和452具有大跨导(gm)。源极跟随器晶体管的跨导与源极跟随器晶体管的漏极电流ID直接成正比，因此为了获得高Δ值，源极跟随器晶体管的电流消耗也必定会增大。
跨导gm随基带输入信号而变化，这是由于漏极电流的波动所致。为了使这些波动的影响最小化，添加了附加的电阻器460、462、464和468，与源极跟随器NMOS晶体管440、444、448和452的本征电阻(1/gm)串联，以改善IQ无源混频器400的线性度。
这个设计对电阻器460、462、464和468的电阻值和Δ值进行了折衷考虑。利用高值电阻器，Δ值增大而SNR下降。类似地，利用低值电阻器，SNR增大而Δ值减小。
本发明旨在提供一种具有改善的线性度的用于混频器电路的驱动器电路。
发明内容
根据本发明的一个方面，提供一种用于将驱动信号供给到混频器电路的驱动器电路，所述驱动器电路包括：
第一电路分支，其具有第一和第二电路部件，所述第一和第二电路部件被布置为分别接收输入信号和偏置信号；
第二电路分支，其具有第一和第二电路部件，所述第一电路部件被布置为接收所述输入信号；和
运算放大器，其具有第一输入端和第二输入端，所述第一输入端连接到所述第一电路分支的所述第一和第二电路部件的接合节点，所述第二输入端连接到所述第二电路分支的所述第一和第二电路部件的接合节点，所述运算放大器被布置为将运算放大器输出信号提供到所述第二电路分支的第二电路部件，使得所述第二电路分支的所述接合节点处的电压等于所述第一电路分支的所述接合节点处的电压，所述电压依赖于所述输入信号并提供所述驱动信号。
本发明的又一个方面提供一种用于将输入信号与频率信号混频的CMOS无源混频器电路，所述CMOS无源混频器电路包括多个晶体管，其中所述多个晶体管中的至少一个晶体管被布置为接收从驱动器电路输出的驱动信号，所述驱动器电路包括：
第一电路分支，具有第一和第二电路部件，被布置为分别接收输入信号和偏置信号；
第二电路分支，具有第一和第二电路部件，所述第一电路部件被布置为接收所述输入信号；和
运算放大器，具有第一输入端和第二输入端，所述第一输入端连接到所述第一电路分支的所述第一和第二电路部件的接合节点，所述第二输入端连接到所述第二电路分支的所述第一和第二电路部件的接合节点，所述运算放大器被布置为将运算放大器输出信号提供到所述第二电路分支的第二电路部件，使得所述第二电路分支的所述接合节点处的电压等于所述第一电路分支的所述接合节点处的电压，所述电压依赖于所述输入信号并提供所述驱动信号。
通过提供运算放大器使其连接为对第一电路分支的接合节点表现出高阻抗，并且在第二电路分支的接合节点处提供驱动信号，能够改善驱动器电路的线性度。在第一电路分支构成源极跟随器布置中的晶体管的情况下，可以通过改变供给到这些晶体管之一的栅极的偏置信号而由该晶体管的跨导来决定线性度。照这样，可以对电流消耗编程。
上述驱动器电路允许大振幅(高功率水平)输入信号而不降低驱动器电路的线性度，以便获得高信噪比。
此外，驱动器的电流消耗能够被显著减小且同时仍保持良好的线性度。
在本发明的实施例中，驱动器电路包括至少一个进一步的电路分支，其具有第一和第二电路部件，所述第一电路部件被布置为接收所述第一输入信号，并且所述第二电路部件被布置为接收所述运算放大器输出信号。可以提供切换装置，用于有选择地给所述至少一个电路分支的所述第一晶体管供给所述第一输入信号，以藉此通过选择将被供给所述第一输入信号的进一步的电路分支的数目来控制所述驱动信号的功率水平。照这样，代替用一个具有复制品电路(replica circuit)的源极跟随器来线性驱动无源混频器，上述驱动器电路能够用多个源极跟随器驱动多个无源混频器。通过允许依据并联连接的具有驱动器的无源混频器的数目来对向上转换的RF输出功率编程，可编程性得以改善。
因而，根据本发明实施例的驱动器电路能够提供具有可编程电流消耗的可编程输出功率。
附图说明
为了更好地理解本发明以及显示本发明如何可以实施，下面将通过示例的方式参照附图，附图中：
图1是现有技术的无线内核的框图；
图2是图1所示无线内核的发射器内核的框图；
图3是现有技术的无源CMOS混频器电路的电路图；
图4是IQ混频器电路和驱动器电路的电路图；
图5a是使用NMOS器件的根据本发明一个实施例的驱动器电路的电路图；
图5b是使用PMOS器件的根据本发明一个实施例的驱动器电路的电路图；以及
图6是根据本发明另一个实施例的驱动器电路的电路图。
具体实施方式
下面，将参照图5a描述根据本发明优选实施例的驱动器电路。
如图5a所示，驱动器电路500包括源极跟随器NMOS晶体管502，其与偏置NMOS晶体管504串联连接，使得晶体管502的漏极端连接到电源电压AVDD，AVDD可以例如为1.2V，但应予以理解的是，也可以使用其他的AVDD值。晶体管502的源极端与晶体管504的漏极端在节点A处相连接，并且晶体管504的源极端连接到电源电压AVSS；电源电压AVSS可以为0V。晶体管502的栅极端接收基带输入信号VIN。晶体管504的栅极端接收直流(DC)偏置电压输入信号VBIAS。
驱动器电路500还包括源极跟随器NMOS晶体管506，其与晶体管508串联连接，使得晶体管506的漏极端连接到电源电压AVDD，晶体管506的源极端与晶体管508的漏极端在节点B处相连接，并且晶体管508的源极端连接到电源电压AVSS。晶体管506的栅极端接收基带输入信号VIN。基带输入信号VIN可以是上面参照图4描述的差分基带输入信号VBBQP、VBBQM、VBBIP和VBBIM其中之一。
节点A连接到运算放大器510的反相输入端。节点B连接到运算放大器510的正相(非反相)输入端。运算放大器510的输出端连接到晶体管508的栅极端。节点B还通过线511提供作为驱动器电路500的输出的驱动信号。如图5a所示，基带输入信号VIN可以通过线511被供给到晶体管512，该晶体管是CMOS无源混频器电路，例如如图4所示IQ无源混频器400的一部分。
应予以理解的是，为了将基带输入信号VBBQP、VBBQM、VBBIP或VBBIM中的每个供给到IQ无源混频器400，将需要多个驱动器电路500。
同时参照图4和图5a，驱动器电路500可代替各I路径和Q路径上的驱动器电路430的源极跟随NMOS晶体管、偏置NMOS晶体管和电阻器。例如，源极跟随器NMOS晶体管440、偏置NMOS晶体管442和电阻器460可由驱动器电路500代替，其中源极跟随器NMOS晶体管502将会在其栅极端处接收基带输入信号VBBQP。
在图4所示驱动电路430中，由于直流(DC)偏置电压输入信号VBIAS，所以偏置NMOS晶体管442、446、450和454为恒流源，这是由于这些晶体管接收恒定偏置电压而灌入恒定电流。
在驱动器电路500工作时，运算放大器510被用于通过控制晶体管508的栅极端而将节点A的电压复制到节点B。节点B处的输出电压然后被用于直接驱动CMOS无源混频器电路中的晶体管512。从电流流过晶体管508的时间长度(占输入信号的比例)在50％左右这一意义上来说，源极跟随器NMOS晶体管506、晶体管508和运算放大器510像驱动无源混频器的AB类驱动器一样动作。源极跟随器NMOS晶体管506动作，以将AC电流拉入晶体管512中，并且用晶体管508从晶体管512灌入AC电流。
这相对于上面讨论的具有恒流源的源极跟随器是具有优势的，这是由于恒流源只能灌入恒定电流因而要求在高电流下偏置以确保工作期间的线性度。
在驱动器电路500中，偏置NMOS晶体管504控制晶体管502的偏置电流。节点A处的电压未被用于驱动CMOS无源混频器的晶体管，反而显示出op-amp的高阻抗。节点B处的电压是使用运算放大器510从节点A处的电压复制的，被用于驱动CMOS无源混频器的晶体管。晶体管508在其栅极端处不接收直流(DC)偏置电压输入信号VBIAS，而接收op-amp的输出，该输出具有变化的电流幅度。运算放大器510输出端处的电流幅度依据输出信号和流过晶体管508的DC电流量而变化。DC电流越高，从源极跟随器晶体管506得到的线性度就越好。
请注意，由于在这种情况下不需要电阻器(即参照图4描述的电阻器460、462、464、468之一)，所以无需对线性度和SNR进行折衷考虑。此外，由于源极跟随器晶体管502输出(节点A)不需要直接驱动带有负载的CMOS无源混频器，所以无源混频器电路可以获得非常高的线性度。这使本发明更加具有鲁棒性，从而使其解决了上面提及的获得能同时实现高Δ和SNR的高度线性CMOS无源混频器所存在的问题。
这种情况下线性度主要由晶体管502的跨导决定，并且通过改变流过晶体管502的偏置电流即可容易地对该线性度进行编程。流过晶体管502的偏置电流可以通过改变DC偏置电压VBIAS或者将附加的偏置晶体管与偏置晶体管504并联连接来改变。这使驱动器电路500具有高度的灵活性，因而无需额外的硬件即可被用于例如第二代(2G)和第三代(3G)应用中，从而令所占硅面积较少且设计复杂性较低。本领域技术人员将认识到哪些电信标准被称为2G和3G。
尽管描述了使用NMOS晶体管的驱动器电路500，但应认识到，源极跟随器晶体管502、506和偏置晶体管504、508也可以是PMOS器件。图5b示出了使用PMOS器件的驱动器电路500。
尽管上面描述了可用多个驱动器电路500将基带输入信号VBBQP、VBBQM、VBBIP和VBBIM提供到单个IQ无源混频器，例如图4中的混频器400，但下面将参照图6来描述对图5a所示驱动器电路500的修改，该修改允许将单个基带输入信号提供给多个IQ无源混频器。
如图6所示，驱动器电路600包括驱动器电路500和多个附加电路分支。为了简明起见，图6中仅示出了这些附加电路分支之一的电路元件。
每个附加电路分支均包括源极跟随器NMOS晶体管602，其与偏置NMOS晶体管604串联连接，使得源极跟随器NMOS晶体管602的漏极端连接到电源电压AVDD，源极跟随器NMOS晶体管602的源极端与偏置NMOS晶体管604的漏极端在节点C处相连接，并且偏置NMOS晶体管604的源极端连接到电源电压AVSS。源极跟随器NMOS晶体管602的栅极端接收基带输入信号VIN；这是被供给到晶体管502和506的栅极端的同一基带输入信号。运算放大器510的输出端连接到偏置NMOS晶体管604的栅极端。节点C通过线611提供驱动器电路600的进一步输出。
如图6所示，基带输入信号VIN可通过线611被供给到晶体管612，该晶体管是CMOS无源混频器电路，例如如图4所示IQ无源混频器400的一部分。应重点注意的是，晶体管512和晶体管612不是同一CMOS无源混频器电路的一部分。照这样，驱动器电路600可将基带输入信号VIN供给到多个晶体管，因此这多个晶体管中的每个是单独的CMOS无源混频器电路的一部分。
每个附加电路分支还包括开关607和609，这两个开关被用于控制晶体管602的输入。每次只可接通开关607和609中的一个。当开关607被接通时，晶体管602的栅极端被提供以基带输入信号VIN。当开关609被接通时，晶体管602的栅极端连接到电源电压AVSS，该电源电压AVSS可为0V。当开关607被接通时，基带输入信号VIN将被供给到晶体管612的源极端，而当开关609被接通时，基带输入信号VIN将不被供给到晶体管612的源极端。
应予以理解的是，在驱动器电路600中可以实现任何数目的附加电路分支，以便给任何数目的IQ无源混频器电路都供给基带输入信号VIN。此外，假设对每个附加电路分支上的开关加以控制，驱动器电路600可启用高度可编程的IQ无源混频器电路。
使用驱动器电路600，可依据并联连接的具有驱动器电路600的IQ无源混频器的数目，来对相应的IQ无源混频器电路中向上转换后的RF输出信号(VRF)的功率水平进行编程。因而，本发明能够提供具有可编程电流消耗的可编程输出功率。
尽管上面已经参照图5a所示驱动器电路500描述了电路修改，但应予以理解的是，也可对图5b所示驱动器电路500(使用PMOS器件)进行电路修改。
虽然已经参照优选实施例具体示出并描述了本发明，但本领域技术人员将理解的是，在不脱离由随附权利要求书所限定的本发明的范围的情况下，可对形式和细节做出各种改变。

Claims (14)

1.一种用于将驱动信号供给到混频器电路的驱动器电路，所述驱动器电路包括：
第一电路分支，所述第一电路分支具有第一电路部件和第二电路部件，所述第一电路部件和第二电路部件被布置为分别接收输入信号和偏置信号；
第二电路分支，所述第二电路分支具有第一电路部件和第二电路部件，所述第一电路部件被布置为接收所述输入信号；和
运算放大器，所述运算放大器具有第一输入端和第二输入端，所述第一输入端连接到所述第一电路分支的所述第一电路部件和所述第二电路部件的接合节点，所述第二输入端连接到所述第二电路分支的所述第一电路部件和第二电路部件的接合节点，所述运算放大器被布置为将运算放大器输出信号提供到所述第二电路分支的所述第二电路部件，使得所述第二电路分支的所述接合节点处的电压等于所述第一电路分支的所述接合节点处的电压，所述电压依赖于所述输入信号并提供所述驱动信号。
2.根据权利要求1所述的驱动器电路，其中，所述第一和第二电路分支的所述第一和第二电路部件是串联连接的第一晶体管和第二晶体管。
3.根据权利要求2所述的驱动器电路，其中，所述第一电路分支的所述第一晶体管具有被布置为接收第一输入信号的栅极，并且所述第一电路分支的所述第二晶体管具有被布置为接收所述偏置信号的栅极。
4.根据权利要求2所述的驱动器电路，其中，所述第二电路分支的所述第一晶体管被布置为接收第一输入信号，并且所述第二电路分支的所述第二晶体管被布置为接收所述运算放大器输出信号。
5.根据前述权利要求中任一项所述的驱动器电路，其中，所述运算放大器的所述第一输入端是反相输入端，并且所述运算放大器的所述第二输入端是正相输入端。
6.根据前述权利要求中任一项所述的驱动器电路，其中，所述输入信号是基带输入信号。
7.根据前述权利要求中任一项所述的驱动器电路，其中，所述偏置信号是可变的，以控制所述驱动器电路的线性度。
8.根据前述权利要求中任一项所述的驱动器电路，还包括至少一个进一步的电路分支，所述至少一个进一步的电路分支具有第一电路部件和第二电路部件，所述第一电路部件被布置为接收第一输入信号，并且所述第二电路部件被布置为接收所述运算放大器输出信号。
9.根据权利要求8所述的驱动器电路，其中，所述至少一个进一步的电路分支的所述第一电路部件和所述第二电路部件是串联连接的第一晶体管和第二晶体管。
10.根据权利要求2或9所述的驱动器电路，其中，所述第一晶体管和所述第二晶体管都是NMOS器件。
11.根据权利要求2或9所述的驱动器电路，其中，所述第一晶体管和所述第二晶体管都是PMOS器件。
12.根据权利要求9所述的驱动器电路，其中，所述至少一个进一步的电路分支包括切换装置，用于有选择地给所述至少一个电路分支的所述第一晶体管供给第一输入信号，以藉此通过选择将被提供以所述第一输入信号的进一步的电路分支的数目来控制所述驱动信号的功率水平。
13.根据权利要求12所述的驱动器电路，其中，所述切换装置包括第一开关和第二开关，所述第一开关和所述第二开关被配置为控制所述至少一个电路分支的所述第一晶体管的输入，其中，当所述第一开关被接通时，所述第一晶体管被提供以所述第一输入信号，并且当所述第二开关被接通时，所述第一晶体管被连接到电压源轨，所述第一开关和所述第二开关被布置为使得所述第一开关和所述第二开关中每次只有一个能够被接通。
14.一种用于将输入信号与频率信号混频的CMOS无源混频器电路，所述CMOS无源混频器电路包括多个晶体管，其中所述多个晶体管中的至少一个晶体管被布置为接收从驱动器电路输出的驱动信号，所述驱动器电路包括：
第一电路分支，所述第一电路分支具有第一电路部件和第二电路部件，所述第一电路部件和第二电路部件被布置为分别接收输入信号和偏置信号；
第二电路分支，所述第二电路分支具有第一电路部件和第二电路部件，所述第一电路部件被布置为接收所述输入信号；和
运算放大器，所述运算放大器具有第一输入端和第二输入端，所述第一输入端连接到所述第一电路分支的所述第一电路部件和第二电路部件的接合节点，所述第二输入端连接到所述第二电路分支的所述第一电路部件和第二电路部件的接合节点，所述运算放大器被布置为将运算放大器输出信号提供到所述第二电路分支的所述第二电路部件，使得所述第二电路分支的所述接合节点处的电压等于所述第一电路分支的所述接合节点处的电压，所述电压依赖于所述输入信号并提供所述驱动信号。
CN2012101025793A 2011-04-08 2012-04-09 混频器电路 Pending CN102739166A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/083,188 2011-04-08
US13/083,188 US8493136B2 (en) 2011-04-08 2011-04-08 Driver circuit and a mixer circuit receiving a signal from the driver circuit

Publications (1)

Publication Number Publication Date
CN102739166A true CN102739166A (zh) 2012-10-17

Family

ID=46160298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101025793A Pending CN102739166A (zh) 2011-04-08 2012-04-09 混频器电路

Country Status (5)

Country Link
US (1) US8493136B2 (zh)
CN (1) CN102739166A (zh)
DE (1) DE102012006889A1 (zh)
GB (1) GB2489809B (zh)
TW (1) TW201301747A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105471391A (zh) * 2015-12-18 2016-04-06 无锡士康通讯技术有限公司 高线性度全平衡混频器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736348B2 (en) * 2011-09-23 2014-05-27 Silicon Laboratories Inc. Current efficient mixer architecture
US9263990B2 (en) 2013-05-21 2016-02-16 Qualcomm Incorporated Impedance transformer for use with a quadrature passive CMOS mixer
JP2017069412A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
US10084438B2 (en) 2016-03-16 2018-09-25 Mediatek Inc. Clock generator using passive mixer and associated clock generating method
US10014828B1 (en) 2017-07-25 2018-07-03 Globalfoundries Inc. Transmitter system and method of calibration
US10469039B2 (en) 2018-03-23 2019-11-05 Globalfoundries Inc. Injection lock power amplifier with back-gate bias
US10822999B2 (en) 2018-07-24 2020-11-03 Raytheon Technologies Corporation Systems and methods for fan blade de-icing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6110305A (ja) * 1984-06-26 1986-01-17 Nec Corp バツフア増幅器
US5815027A (en) * 1995-06-07 1998-09-29 Siemens Aktiengesellschaft Circuit configuration for detecting a load current of a power semiconductor component with a source-side load
CN101490947A (zh) * 2006-07-11 2009-07-22 高通股份有限公司 用于变频的系统、方法、和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848500B2 (ja) * 1991-04-04 1999-01-20 三菱電機株式会社 インタフェースシステム
JPH06110305A (ja) 1992-09-28 1994-04-22 Matsushita Electric Ind Co Ltd 画像形成装置
US6133780A (en) * 1999-06-04 2000-10-17 Taiwan Semiconductor Manufacturing Corporation Digitally tunable voltage reference using a neuron MOSFET
US6181170B1 (en) * 1999-07-09 2001-01-30 Motorola Inc. Driver having substantially constant and linear output resistance, and method therefor
JP3680122B2 (ja) * 2001-08-10 2005-08-10 シャープ株式会社 基準電圧発生回路
US6587001B1 (en) 2002-09-25 2003-07-01 Raytheon Company Analog load driver
US7102411B2 (en) * 2003-03-06 2006-09-05 Broadcom Corporation High linearity passive mixer and associated LO buffer
JP4335078B2 (ja) 2004-06-22 2009-09-30 旭化成エレクトロニクス株式会社 ソースフォロワ回路
JP2008236339A (ja) * 2007-03-20 2008-10-02 Toshiba Corp 半導体集積回路
CN102204401A (zh) 2008-09-05 2011-09-28 艾色拉加拿大有限公司 具有针对无线应用的可切换输出的无源发射机架构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6110305A (ja) * 1984-06-26 1986-01-17 Nec Corp バツフア増幅器
US5815027A (en) * 1995-06-07 1998-09-29 Siemens Aktiengesellschaft Circuit configuration for detecting a load current of a power semiconductor component with a source-side load
CN101490947A (zh) * 2006-07-11 2009-07-22 高通股份有限公司 用于变频的系统、方法、和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105471391A (zh) * 2015-12-18 2016-04-06 无锡士康通讯技术有限公司 高线性度全平衡混频器
CN105471391B (zh) * 2015-12-18 2018-04-13 无锡士康通讯技术有限公司 高线性度全平衡混频器

Also Published As

Publication number Publication date
GB2489809B (en) 2013-08-14
US8493136B2 (en) 2013-07-23
GB2489809A (en) 2012-10-10
GB201206006D0 (en) 2012-05-16
US20120256676A1 (en) 2012-10-11
DE102012006889A1 (de) 2012-10-11
TW201301747A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
CN102739166A (zh) 混频器电路
US6819914B2 (en) Differential mixer injection with optional step gain control
US6865382B2 (en) Mixer having low noise, controllable gain, and/or low supply voltage operation
US7668527B2 (en) Multi-function passive frequency mixer
US6972610B2 (en) High linearity passive mixer and associated LO buffer
CN102232269B (zh) 用于无线接收器的可重新配置的无源混频器
CN101507103B (zh) 多功能无源混频器
CN102780483B (zh) 带有可配置数模转换器混频器接口和可配置混频器的射频数模转换器
US9838068B2 (en) Transmitter/receiver apparatus, transmitter apparatus and transmitting/receiving method
CN102204401A (zh) 具有针对无线应用的可切换输出的无源发射机架构
US10153934B1 (en) Reconfigurable wideband current-mode filters
US8963612B1 (en) Multiple mode RF circuit
EP1810413A1 (en) Rf transmitter using digital-to-rf conversion
KR101345530B1 (ko) 고주파 스위칭 어셈블리, 송신기 및 방법
CN102075488A (zh) 正交调制器和内置正交调制器的半导体集成电路
ES2575013T3 (es) Receptor de radio
US8818310B2 (en) Noise reduction and tilt reduction in passive FET multi-phase mixers
US8260218B2 (en) Mixer circuit and RF transmitter using such mixer circuit
CN102751949A (zh) 本地振荡器时钟信号
KR101051568B1 (ko) 혼합 장치
KR20070043988A (ko) 입력 신호를 주파수 변환하는 무선 수신기 프론트엔드 및방법
EP4154400A1 (en) A filter circuitry using active inductor
KR20210019825A (ko) 폴디드 스위칭 구조의 단측파대역 주파수 혼합기
JP2005051594A (ja) 周波数変換器並びに受信機及び送信機

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HUIDA TECHNOLOGY ENGLAND CO., LTD.

Free format text: FORMER OWNER: ICERA INC.

Effective date: 20130125

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130125

Address after: London, England

Applicant after: NVIDIA TECHNOLOGY UK LIMITED

Address before: Delaware

Applicant before: Icera Inc

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121017