CN105471391A - 高线性度全平衡混频器 - Google Patents

Abstract

本发明公开了一种高线性度全平衡混频器，PMOS管PM1的漏极与PMOS管PM3的漏极均与输入信号VRF+连接，PMOS管PM1的源极与PMOS管PM4的源极连接，PMOS管PM3的源极与PMOS管PM2的源极连接，PMOS管PM2的漏极与PMOS管PM4的漏极均与输入信号VRF-连接，PMOS管PM1的栅极和PMOS管PM2的栅极均与本振信号VLO+连接，PMOS管PM3的栅极和PMOS管PM4的栅极均与本振信号VLO-连接，PMOS管PM1的源极与PMOS管PM5的源极连接，PMOS管PM5的源极与运放器的反相输入端连接，PMOS管PM5的漏极与运放器的正向输出端连接，PMOS管PM5的栅极接地，PMOS管PM2的源极与PMOS管PM6的源极连接，PMOS管PM6的源极与运放器的同相输入端连接，PMOS管PM6的漏极与运放器的负向输出端连接，PMOS管PM6的栅极接地。实现在低电压下提高混频器线性度的优点。

Description

高线性度全平衡混频器

技术领域

本发明涉及电子电路领域，具体地，涉及一种高线性度全平衡混频器。

背景技术

混频器是射频电路中非常重要的部分，其作用是实现信号载波的变化，产生不同于输入信号频率的新频率分量。在接收机系统中，混频器把射频信号下变频为中频信号，以便后续电路处理；在发射机系统中，混频器把中频信号上变频为射频信号，经功率放大器放大后，由天线发射出去。混频器性能的好坏将直接影响射频前端电路的整体性能。

混频器核心的工作原理是将两个输入信号在时域相乘，然后输出这两个信号频率之和或差实现频率转换的目的，其实质相当于一个乘法器，如图1所示：

假设输入端A、B分别为信号Acos(ω₁t),Bcos(ω₂t),则混频器的输出信号为：

$Acos\left({\mathrm{\ω}}_{1}t\right)*Bcos\left({\mathrm{\ω}}_{2}t\right)=\frac{AB}{2}\[cos({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t+cos({\mathrm{\ω}}_1+{\mathrm{\ω}}_2)t\]---\left(1\right)$

两者相乘的结果包含频率相加和相减，也就是通常说的上变频和下变频。针对不同的应用(升/降频)，可以取出有用的信号，同时用滤波器去除另一个信号。

然而实际上混频器是非线性器件，并不能做到理想的乘法器，输出会产生谐波失真，非线性系统的模型可近似等效为：

y(t)≈α₁x(t)+α₂x²(t)+α₃x³(t)(2)

如果一个正弦信号作用于一个非线性系统，输出一般将包含输入信号频率的整数倍频，

式(2)中，如果x(t)＝Acos(ωt)，那么

$\begin{array}{c}y\left(t\right)={\mathrm{\α}}_{1}Acos\left(\mathrm{\ω}t\right)+{\mathrm{\α}}_2{A}^2{\cos }^2\left(\mathrm{\ω}t\right)+{\mathrm{\α}}_3{A}^3{\cos }^3\left(\mathrm{\ω}t\right)\\ =\frac{{\mathrm{\α}}_2{A}^2}{2}+({\mathrm{\α}}_{1}A+\frac{3{\mathrm{\α}}_3{A}^3}{4})\cos \left(\mathrm{\ω}t\right)+\frac{{\mathrm{\α}}_2{A}^2}{2}\cos \left(2\mathrm{\ω}t\right)+\frac{{\mathrm{\α}}_3{A}^3}{4}\cos \left(3\mathrm{\ω}t\right)\end{array}---\left(3\right)$

如果有两个频率ω₁，ω₂信号加到混频器的输入端，输出往往包含不属于输入信号频率谐波的部分，而是两者谐波的组合，这种现象就叫做交调。假设

x(t)＝A₁cos(ω₁t)+A₂cos(ω₂t)，将此式代入式(2)中，展开可以得到交调分量

$\begin{array}{c}\mathrm{\ω}={\mathrm{\ω}}_1\±{\mathrm{\ω}}_2:{\mathrm{\α}}_2{A}_1{A}_2\cos ({\mathrm{\ω}}_1+{\mathrm{\ω}}_2)t+{\mathrm{\α}}_2{A}_1{A}_2\cos ({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t\\ =2{\mathrm{\ω}}_1\±{\mathrm{\ω}}_2:\frac{3{\mathrm{\α}}_3{A_1}^2{A}_2}{4}\cos (2{\mathrm{\ω}}_1+{\mathrm{\ω}}_2)t+\frac{3{\mathrm{\α}}_3{A_1}^2{A}_2}{4}\cos (2{\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t\\ =2{\mathrm{\ω}}_2\±{\mathrm{\ω}}_1:\frac{3{\mathrm{\α}}_3{A_2}^2{A}_1}{4}\cos (2{\mathrm{\ω}}_2+{\mathrm{\ω}}_1)t+\frac{3{\mathrm{\α}}_3{A_2}^2{A}_1}{4}\cos (2{\mathrm{\ω}}_2-{\mathrm{\ω}}_1)t\end{array}---\left(4\right)$

和基波频率分量：

$\mathrm{\ω}={\mathrm{\ω}}_1,{\mathrm{\ω}}_2:({\mathrm{\α}}_1{A}_1+\frac{3}{4}{\mathrm{\α}}_3{A_1}^3+\frac{3}{2}{\mathrm{\α}}_3{A}_1{A_2}^2){\mathrm{cos\ω}}_{1}t+({\mathrm{\α}}_1{A}_2+\frac{3}{4}{\mathrm{\α}}_3{A_2}^3+\frac{3}{2}{\mathrm{\α}}_3{A}_2{A_1}^2){\mathrm{cos\ω}}_{2}t---\left(5\right)$

特别感兴趣的是在2ω₁-ω₂和2ω₂-ω₁处的三阶交调乘积项(IM3)。

图2a至图2c是混频器双声测试下的三阶交调失真的示意图，两个频率分别为ω₁和ω₂的正弦信号通过本振频率为ω_LO的混频器时，输出信号经过频谱搬移后频率分别为ω₁-ω_LO，ω₂-ω_LO，而在信号两旁频率为2ω₁-ω₂-ω_LO和2ω₂-ω₁-ω_LO处出现了三阶交调乘积项。

交调是RF系统中一个让人讨厌的现象，如果一个弱信号和两个较强的干扰信号一起经过三阶非线性调制，那么干扰信号会有一个交调乘积项落入到信号频带内，它将破坏有用的信号，降低电路的性能，通常用IIP3或OIP3来表征混频器对IM3的抑制能力。混频器的线性度直接决定接收机的动态范围。另外，随着工艺尺寸的缩短，芯片的电源电压在不断降低，这对提高混频器的线性度提出挑战。

现有的，基于Gilbert单元的混频器是使用最广泛的有源双平衡混频器，其电路图如图3所示。

Gilbert混频器由一个跨导输入级(M5，M6)和换向开关对(M1～M4)构成，跨导输入级M5,M6将输入的RF电压信号转换为电流信号，然后由本振信号控制的开关M1～M4对电流信号进行周期性换向，相当于是射频电流信号与本振信号v_LO控制的单位幅度方波信号的乘积，从而实现混频过程。Gilbert混频器具有诸多优点，如提供了很高的LO、RF、IF之间的隔离度，提供较高的增益等。但是，从图3电路很容易看出，Gilbert混频器堆叠了三个MOS管限制了其在低电压下工作；另外，与无源混频器相比，Gilbert混频器通过跨导单元将输入电压转化为电流，引起了跨导单元的非线性，所以会对混频器整体线性度产生影响，其线性度不如无源混频器。

发明内容

本发明的目的在于，针对上述问题，提出一种高线性度全平衡混频器，以实现在低电压下提高混频器线性度的优点。

为实现上述目的，本发明采用的技术方案是：

一种高线性度全平衡混频器，包括PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM4、PMOS管PM5、PMOS管PM6和运放器，所述PMOS管PM1的漏极与PMOS管PM3的漏极均与输入信号VRF+连接，所述PMOS管PM1的源极与PMOS管PM4的源极连接，所述PMOS管PM3的源极与PMOS管PM2的源极连接，所述PMOS管PM2的漏极与PMOS管PM4的漏极均与输入信号VRF-连接，所述PMOS管PM1的栅极和PMOS管PM2的栅极均与本振信号VLO+连接，所述PMOS管PM3的栅极和PMOS管PM4的栅极均与本振信号VLO-连接，所述PMOS管PM1的源极与PMOS管PM5的源极连接，所述PMOS管PM5的源极与运放器的反相输入端连接，所述PMOS管PM5的漏极与运放器的正向输出端连接，所述PMOS管PM5的栅极接地，所述PMOS管PM2的源极与PMOS管PM6的源极连接，所述PMOS管PM6的源极与运放器的同相输入端连接，所述PMOS管PM6的漏极与运放器的负向输出端连接，所述PMOS管PM6的栅极接地，所述运放器的正向输出端和负向输出端之间连接电容CL。

优选的，所述PMOS管PM1的衬底和源极连接在一起，所述PMOS管PM2的衬底和源极连接在一起，PMOS管PM3的衬底和源极连接在一起，PMOS管PM4的衬底和源极连接在一起，PMOS管PM5的衬底和源极连接在一起，PMOS管PM6的衬底和源极连接在一起。

优选的，所述PMOS管PM1、PMOS管PM2、PMOS管PM3，PMOS管PM4，PMOS管PM5，PMOS管PM6采用CMOS工艺制作中，均将PMOS管单独做在一个N阱中。

优选的，所述PMOS管PM5和PMOS管PM6为常导通状态。

优选的，当本振信号v_LO+为低，本振信号v_LO-为高时，PMOS管PM1和PMOS管PM2导通，PMOS管PM3和PMOS管PM4断开，输入信号v_RF+和输入信号v_RF-分别通过PMOS管PM1和PMOS管PM2输入到运放器，经运放器运放放大后输出；当本振信号v_LO-为低，本振信号v_LO+为高时，PMOS管PM3和PMOS管PM4导通，PMOS管PM1和PMOS管PM2断开，输入信号v_RF+和输入信号v_RF-分别通过PMOS管PM3和PMOS管PM4输入到运放器，经运放器运放放大后输出。

本发明的技术方案具有以下有益效果：

本发明的技术方案，PMOS管PM1至PMOS管PM4工作在深度线性区，开关PMOS管PM5和PMOS管PM6为常导通的PMOS管，工作在深度线性区，相当于电阻，与运放器共同构成一个跨阻放大器。这个跨阻放大器一方面能够给混频器提供一定的转换增益，另一方面也给PMOS管PM1至PMOS管PM4构成的混频部分提供虚地(运放的输入端)，实现更高线性的混频。从而达到低电压高线性度的目的。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为理想混频器示意图；

图2a至图2c为混频器双声测试下的三阶交调失真的示意图；

图3为现有的Gilbert混频器的电子电路图；

图4为本发明实施例所述的高线性度全平衡混频器原理结构图；

图5为本发明实施例所述的高线性度全平衡混频器的电子电路图；

图6为Gilbert双平衡混频器的输出信号频谱图；

图7为本发明实施例所述的高线性度全平衡混频器的输出信号频谱图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

如图5所示，一种高线性度全平衡混频器，包括PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM4、PMOS管PM5、PMOS管PM6和运放器，PMOS管PM1的漏极与PMOS管PM3的漏极均与输入信号VRF+连接，PMOS管PM1的源极与PMOS管PM4的源极连接，PMOS管PM3的源极与PMOS管PM2的源极连接，PMOS管PM2的漏极与PMOS管PM4的漏极均与输入信号VRF-连接，PMOS管PM1的栅极和PMOS管PM2的栅极均与本振信号VLO+连接，PMOS管PM3的栅极和PMOS管PM4的栅极均与本振信号VLO-连接，PMOS管PM1的源极与PMOS管PM5的源极连接，PMOS管PM5的源极与运放器的反相输入端连接，PMOS管PM5的漏极与运放器的正向输出端连接，PMOS管PM5的栅极接地，PMOS管PM2的源极与PMOS管PM6的源极连接，PMOS管PM6的源极与运放器的同相输入端连接，PMOS管PM6的漏极与运放器的负向输出端连接，PMOS管PM6的栅极接地，运放器的正向输出端和负向输出端之间连接电容CL。

优选的，PMOS管PM1的衬底和源极连接在一起，PMOS管PM2的衬底和源极连接在一起，PMOS管PM3的衬底和源极连接在一起，PMOS管PM4的衬底和源极连接在一起。

优选的，PMOS管PM1、PMOS管PM2、PMOS管PM3和PMOS管PM4，PMOS管PM5，PMOS管PM6采用CMOS工艺制作中，均将PMOS管单独做在一个N阱中。

优选的，PMOS管PM5和PMOS管PM6为常导通状态。

优选的，当本振信号v_LO+为低，本振信号v_LO-为高时，PMOS管PM1和PMOS管PM2导通，PMOS管PM3和PMOS管PM4断开，输入信号v_RF+和输入信号v_RF-分别通过PMOS管PM1和PMOS管PM2输入到运放器，经运放器运放放大后输出；当本振信号v_LO-为低，本振信号v_LO+为高时，PMOS管PM3和PMOS管PM4导通，PMOS管PM1和PMOS管PM2断开，输入信号v_RF+和输入信号v_RF-分别通过PMOS管PM3和PMOS管PM4输入到运放器，经运放器放大后输出。

由图4所示，开关S1～S4由工作在深度线性区的MOS管构成，开关S5和开关S6由常导通的MOS管构成，相当于电阻，与图4中的运放器共同构成一个跨阻放大器(TIA)。这个跨阻放大器一方面能够给混频器提供一定的转换增益，另一方面也给S1～S4构成的混频部分提供虚地(运放的输入端)，实现更高线性的混频。其工作过程如下：本振信号v_LO+，v_LO-分别控制MOS管的栅极，如图中虚线所示，当v_LO+为低，v_LO-为高时，开关S1，开关S2导通，开关S3，开关S4断开，v_RF+，v_RF-分别通过开关S1，开关S2经运放放大到输出；当v_LO-为低，v_LO+为高时，开关S3，开关S4导通，开关S1，开关S2断开，v_RF+，v_RF-分别通过开关S3，开关S4经运放放大到输出。为了实现混频器能够在低压下工作，开关S1～S4不能由通常使用的NMOS管来实现，而是由PMOS管实现。在CMOS工艺中，PMOS管可以单独做在一个N阱中，衬底电位可以和其源端接在一起，为了增加开关S1～S4间的阈值匹配和消除衬底偏置效应，本电路结构中PMOS管的衬底和源端接在一起。最终的电路如图5所示。

为了说明本混频器电路的高线性度，在相同仿真环境下分别仿真了Gilbert双平衡混频器和本文发明提出的全平衡混频器的线性度。此时的仿真的电压为1.2V，双音输入信号的频率间隔为12.5kHz，幅度大小为5mV，本振信号与输入信号的频率间隔为450kHz，对混频输出信号作FFT，其波形图分别如图6和图7所示。

从图6和图7可以看出两者的IDM3分别为74dB和92dB，即本技术方案提出的混频器结构IDM3高于Gilbert混频器18dB，这是很大的改进。将IDM3＝92dB换算成IIP3＝12dBm，表1给出近些年学术界与本文工作的对比。

Parameters	[3]	[4]	[5]	[6]	[7]	This
							Technology CMOS[um]	0.18	0.18	0.13	0.13	0.18	0.13
Voltage conversion gain	8.7	30	14	14.5	30	-4
							NF[dB]	11	NA	13.9	24.5	7.3	34
IIP3[dBm]	-10	-4	-11	-21	-8	12
							Power dissipation[mW]	1.6	2.1	1.85	1.68	1.8	0.6
Architecture	SHD	Low-IF	Low-IF	DCR	DCR	Low-IF

表1、本技术方案的高线性度全平衡混频器与学术界混频器性能对比表。

其中表1中的[3]～[7]代表的文献分别如下：

[3]F.-C.Chang，P.-C.Huang，S.-F.Chao，andH.Wang，“AlowpowerfoldedmixerforUWBsystemsapplicationsin0.18-mCMOStechnology,”IEEEMicrow.WirelessCompon.Lett.,vol.17,no.5,pp.367–369,May2007.

[4]P.Choi,H.C.Park,S.Kim,S.Park,I.Nam,T.W.Kim,S.Park,S.Shin,M.S.Kim,K.Kang,Y.Ku,H.Choi,S.K.Park,andK.Lee,“Anexperimentalcoin-sizeradioforextremelylow-powerWPAN(IEEE802.15.4)applicationat2.4GHz,”IEEEJ.Solid-StateCircuits,vol.38,no.12,pp.2258–2268,Dec.2003.

[5]J.-B.Seo,J.-H.kim,H.Sun,andT.-Y.Yun,“Alow-powerandhighgainmixerforUWBsystems,”IEEEMicrow.WirelessCompon.Lett.,vol.18,no.12,pp.803–805,Dec.2008.

[6]J.A.M.Jarvinen,J.Kaukovuori,J.Ryynanen,J.Jussila,K.Kivekas,M.Honkanen,andK.A.I.Halonen,“2.4GHzreceiverforsensorapplications,”IEEEJ.Solid-StateCircuits,vol.40,no.7,pp.1426–1433,Jul.2005.

[7]Trung-KienNguyen,VladimirKrizhanovskii,JeongseonLee,andSeok-KyunHan,“AlowpowerRFdirect-conversionreceiver/transmitterfor2.4-GHz-BandIEEE802.15.4Standardin0.18umCMOSTechnology,”IEEETransactionsonmicrowavetheoryandtechniques,vol.54,no.12,Dec2006。

最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种高线性度全平衡混频器，其特征在于，包括PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM4、PMOS管PM5、PMOS管PM6和运放器，所述PMOS管PM1的漏极与PMOS管PM3的漏极均与输入信号VRF+连接，所述PMOS管PM1的源极与PMOS管PM4的源极连接，所述PMOS管PM3的源极与PMOS管PM2的源极连接，所述PMOS管PM2的漏极与PMOS管PM4的漏极均与输入信号VRF-连接，所述PMOS管PM1的栅极和PMOS管PM2的栅极均与本振信号VLO+连接，所述PMOS管PM3的栅极和PMOS管PM4的栅极均与本振信号VLO-连接，所述PMOS管PM1的源极与PMOS管PM5的源极连接，所述PMOS管PM5的源极与运放器的反相输入端连接，所述PMOS管PM5的漏极与运放器的正向输出端连接，所述PMOS管PM5的栅极接地，所述PMOS管PM2的源极与PMOS管PM6的源极连接，所述PMOS管PM6的源极与运放器的同相输入端连接，所述PMOS管PM6的漏极与运放器的负向输出端连接，所述PMOS管PM6的栅极接地，所述运放器的正向输出端和负向输出端之间连接电容CL。

2.根据权利要求1所述的高线性度全平衡混频器，其特征在于，所述PMOS管PM1的衬底和源极连接在一起，所述PMOS管PM2的衬底和源极连接在一起，PMOS管PM3的衬底和源极连接在一起，PMOS管PM4的衬底和源极连接在一起，PMOS管PM5的衬底和源极连接在一起，PMOS管PM6的衬底和源极连接在一起。

3.根据权利要求2所述的高线性度全平衡混频器，其特征在于，所述PMOS管PM1、PMOS管PM2、PMOS管PM3和PMOS管PM4，PMOS管PM5，PMOS管PM6采用CMOS工艺制作中，均将PMOS管单独做在一个N阱中。

4.根据权利要求3所述的高线性度全平衡混频器，其特征在于，所述PMOS管PM5和PMOS管PM6为常导通状态。

5.根据权利要求1至4任一项所述的高线性度全平衡混频器，其特征在于，当本振信号v_LO+为低，本振信号v_LO-为高时，PMOS管PM1和PMOS管PM2导通，PMOS管PM3和PMOS管PM4断开，输入信号v_RF+和输入信号v_RF-分别通过PMOS管PM1和PMOS管PM2输入到运放器，经运放器运放放大后输出；当本振信号v_LO-为低，本振信号v_LO+为高时，PMOS管PM3和PMOS管PM4导通，PMOS管PM1和PMOS管PM2断开，输入信号v_RF+和输入信号v_RF-分别通过PMOS管PM3和PMOS管PM4输入到运放器，经运放器运放放大后输出。