CN106533364A - 一种无源混频器及运行方法 - Google Patents

一种无源混频器及运行方法 Download PDF

Info

Publication number
CN106533364A
CN106533364A CN201611046704.8A CN201611046704A CN106533364A CN 106533364 A CN106533364 A CN 106533364A CN 201611046704 A CN201611046704 A CN 201611046704A CN 106533364 A CN106533364 A CN 106533364A
Authority
CN
China
Prior art keywords
nmos tube
pmos
drain electrode
grid
bnm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611046704.8A
Other languages
English (en)
Other versions
CN106533364B (zh
Inventor
宋树祥
陈新菡
蒋品群
蔡超波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangxi Normal University
Original Assignee
Guangxi Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangxi Normal University filed Critical Guangxi Normal University
Priority to CN201611046704.8A priority Critical patent/CN106533364B/zh
Publication of CN106533364A publication Critical patent/CN106533364A/zh
Application granted granted Critical
Publication of CN106533364B publication Critical patent/CN106533364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明涉及一种无源混频器及运行方法，包括跨导放大级电路、开关混频级电路和跨阻放大级电路；所述跨导放大级电路增大跨导值，接入射频电压信号，通过电流复用将射频电压信号转化为射频电流信号；所述开关混频级电路接入本振信号，将射频电流信号与本振信号进行调制混频，并对混频后的信号进行滤波，输出中频电流信号；跨阻放大级电路通过辅助运放单元BN和辅助运放单元BP降低输入阻抗、增大等效跨导值和增益，将中频电流信号转换成中频电压信号输出。相对现有技术，本发明宽频带，转换增益高，端口隔离度好，功耗低。

Description

一种无源混频器及运行方法
技术领域
本发明涉及一种无源混频器及运行方法。
背景技术
在射频信号接收链路中，混频器的作用是将输入射频信号下变频至中频或者基带以便于后续模块进行处理。从整个接收链路考虑，混频器应具有较高的转换增益以抑制后级中频放大电路，以及滤波电路的噪声对整个接收链路噪声系数的影响。此外，混频器本身应具有较好的端口隔离度以减小在中频端的本振泄漏。这使得研究高增益混频器具有重要的意义。
传统的混频器结构分为有源混频器和无源混频器。由于没有直流电流流过混频开关管，无源混频器的闪烁噪声远小于有源混频器的闪烁噪声，且无源混频器的线性度通常会高于有源混频器，从而使得无源混频器受到许多设计者的青睐。
典型的无源混频器由跨导放大级、开关混频级和跨阻放大级组成。其中，跨阻放大级通常由带有电阻负反馈的运算跨导放大器组成，由于跨阻放大级要提供基带低阻抗输入节点，这使得运算跨导放大器需要提供足够高的基带增益。传统运算跨导放大器采用基于密勒补偿的两级级联结构，为获得足够大的增益带宽积并使得闭环反馈环路稳定，这种方法需要消耗极大的功耗，存在着增益、带宽和相位裕度相互制约的缺陷；此外，运算跨导放大器输入端的射频电流会通过负载电容馈通至其输出端，从而在输出端产生不期望的射频电压，降低了端口隔离度。
发明内容
本发明的目的是提供一种无源混频器及运行方法，所要解决的技术问题是：如何增宽频带，提升转换增益，降低功耗。
本发明解决上述技术问题的技术方案如下：一种无源混频器，包括跨导放大级电路、开关混频级电路和跨阻放大级电路；
所述跨导放大级电路，用于增大跨导值，接入射频电压信号，通过电流复用将射频电压信号转化为射频电流信号；
所述开关混频级电路，与所述跨导放大级电路连接，用于接入本振信号，将射频电流信号与本振信号进行调制混频，并对混频后的信号进行滤波，输出中频电流信号；
所述跨阻放大级电路，与所述开关混频级电路连接，用于通过辅助运放单元BN和辅助运放单元BP降低输入阻抗、增大等效跨导值和增益，将中频电流信号转换成中频电压信号输出。
本发明的有益效果是：跨导放大级电路、开关混频级电路和跨阻放大级电路协调运作，能实现对信号混频，同时能增宽频带、转换增益高、功耗低、端口隔离度好、线性度高。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述跨导放大级电路包括输入跨导模块、共模反馈模块和偏置模块，所述共模反馈模块和偏置模块均与所述输入跨导模块连接；所述共模反馈模块用于向所述输入跨导模块输出稳定静态电压；所述偏置模块用于接入外部电压，向所述输入跨导模块输出偏置电流；所述输入跨导模块用于根据偏置电流和稳定静态电压稳定运行，接入射频电压信号，将射频电压信号转化为射频电流信号。
采用上述进一步方案的有益效果是：跨导放大级电路为反相器跨导放大结构，采用电流复用技术，提高了跨导放大级的跨导值，提高了整个混频器的转换增益，抑制后级噪声。
进一步，所述输入跨导模块包括NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、电容C1～C4和电阻R1～R4，所述NMOS管M1的栅极经电容C1与信号输入正极端Vin1连接，还经电阻R1接入偏置电压vb03；所述NMOS管M1的漏极与PMOS管M3的漏极连接；所述NMOS管M1的源极与所述偏置模块连接；所述NMOS管M2的栅极经电容C2与信号输入负极端Vin2连接，还经电阻R2接入偏置电压vb03；所述NMOS管M2的漏极与PMOS管M4的漏极连接，还与所述开关混频级电路连接；所述NMOS管M2的源极与所述偏置模块连接；所述PMOS管M3的栅极经电容C3与信号输入正极端Vin1连接，还经电阻R3接入偏置电压vb02；所述PMOS管M3的漏极与所述开关混频级电路连接；所述PMOS管M4的源极与所述偏置模块连接；所述PMOS管M4的栅极经电容C4与信号输入负极端Vin2连接，还经电阻R4接入偏置电压vb02；所述PMOS管M3的源极与所述偏置模块连接；所述PMOS管M7的栅极接入偏置电压vb01，所述PMOS管M7的源极接入电压VDD。
采用上述进一步方案的有益效果是：输入跨导模块采用电流复用结构，增大跨导，根据偏置电流和稳定静态电压稳定运行，接入射频电压信号，将射频电压信号转化为射频电流信。
进一步，所述共模反馈模块包括NMOS管M8、NMOS管M9、NMOS管M10，PMOS管M11、PMOS管M12、电阻R5和电阻R6，所述NMOS管M8的栅极经电阻R5分别与所述NMOS管M1和PMOS管M3的漏极连接，所述NMOS管M8的栅极还经电阻R6分别与所述NMOS管M2和PMOS管M4的漏极连接，其漏极与所述PMOS管M11的漏极连接，其源极与所述NMOS管M10的漏极连接；所述NMOS管M9的栅极接入偏置电压vcm，其源极与所述NMOS管M10的漏极连接，其漏极分别与PMOS管M12的漏极和偏置模块连接；所述NMOS管M10的栅极接入偏置电压vb05，其源极接地；所述PMOS管M11的栅极与所述PMOS管M12的栅极连接，所述PMOS管M11的栅极还与其漏极连接，所述PMOS管M12的栅极还与其漏极连接，所述PMOS管M11和PMOS管M12的源极均接入电压VDD。
采用上述进一步方案的有益效果是：共模反馈电路能稳定输入跨导模块静态工作点，保障输入跨导模块稳定运行。
进一步，所述偏置模块包括NMOS管M5、NMOS管M6和PMOS管M7，所述NMOS管M5的漏极分别与所述NMOS管M1的源极和NMOS管M2的源极连接，所述NMOS管M5的栅极与所述NMOS管M9的漏极连接，所述NMOS管M5和NMOS管M6的源极均接地，所述NMOS管M6的栅极接入偏置电压vb04，所述NMOS管M6的漏极分别与所述NMOS管M1的源极和NMOS管M2的源极连接。
采用上述进一步方案的有益效果是：偏置模块能为输入跨导模块提供偏置电压，保障输入跨导模块稳定运行。
进一步，所述开关混频级电路包括NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、电容C5、电容C6和电容C7，所述NMOS管M13的源极经电容C5与所述PMOS管M3的漏极连接，还与所述NMOS管M14的源极连接；所述NMOS管M13的栅极与本振信号输入正端LO+连接，所述NMOS管M13的漏极与所述跨阻放大级电路连接；所述NMOS管M14的栅极和NMOS管M15的栅极均与本振信号输入负端LO-连接；所述NMOS管M14的漏极与所述NMOS管M16的漏极连接；所述NMOS管M15的源极经电容C6与所述NMOS管M2的漏极连接，还与所述NMOS管M16的源极连接；所述NMOS管M15的漏极与所述NMOS管M15的漏极连接；所述NMOS管M16的栅极与所述本振信号输入正端LO+连接，所述NMOS管M16的漏极与所述跨阻放大级电路连接；所述电容C7的一端与所述NMOS管M13的漏极连接，另一端与所述NMOS管M16的漏极连接。
采用上述进一步方案的有益效果是：开关混频级电路的两组混频开关对管漏极之间接滤波电容，构成高频低阻抗节点，将跨导放大级电路产生的射频电流尽可能多地吸入开关混频级电路，同时利于下混频产生的中频信号注入负载级并且减少本振信号到负载级的馈通，将射频电流信号与本振信号进行调制混频，并对混频后的信号进行滤波。
进一步，所述跨阻放大级电路包括NMOS管M17、NMOS管M18、NMOS管M19、NMOS管M20、PMOS管M21、PMOS管M22、PMOS管M23、PMOS管M24、电阻R7、电阻R8、辅助运放单元BP、辅助运放单元BN和共模反馈运放单元A1；所述NMOS管M17的漏极分别与所述NMOS管M19的源极和辅助运放单元BP的输入端连接，所述NMOS管M17的栅极和所述NMOS管M18的栅极均接入偏置电压vb00，所述NMOS管M17的源极和NMOS管M18的源极均接地；所述NMOS管M18的漏极分别与所述所述NMOS管M20的源极和辅助运放单元BP的输入端连接；所述NMOS管M19的源极与所述NMOS管M13的漏极连接，所述NMOS管M19的栅极与所述辅助运放单元BP的输出端连接，所述NMOS管M19的漏极与所述PMOS管M21的漏极连接，所述NMOS管M20的源极与所述NMOS管M16的漏极连接，所述NMOS管M20的栅极与所述辅助运放单元BP的输出端连接，所述NMOS管M20的漏极与所述PMOS管M22的漏极连接；所述PMOS管M21的漏极与信号输出端Vout1连接，其源极与PMOS管M23的漏极连接；其栅极与所述辅助运放单元BN的输出端连接；所述所述PMOS管M22的漏极与信号输出端Vout2连接，其源极与PMOS管M24的漏极连接，其栅极与所述辅助运放单元BN的输出端连接；所述辅助运放单元BN的输入端分别与所述PMOS管M23和PMOS管M24的漏极连接；所述PMOS管M23的栅极和PMOS管M24的栅极相连，所述PMOS管M23的源极和PMOS管M24的源极均接入电压VDD；所述共模反馈运放单元A1输入正端通过电阻R7与所述NMOS管M19的漏极连接，还通过电阻R8与所述NMOS管M20的漏极连接；所述共模反馈运放单元A1的输入负端接入电压VCM；所述共模反馈运放单元A1的输出端分别与所述PMOS管M23的栅极和PMOS管M24的栅极连接。
采用上述进一步方案的有益效果是：跨阻放大级电路使用了增益自举结构，跨导增强使得输入阻抗被进一步降低，提高了电流利用效率和端口隔离度；同时增益自举使得输出阻抗增大，在较低的偏置电流下转换增益大大提高。利用电路自身的差分特性，有效地将开关混频级电路输出的中频电流转换为中频电压输出，同时克服了带有电阻负反馈的运算跨导放大器中功耗、增益和带宽之间的制约、以及噪声和射频信号通过负载电容馈通至输出端等缺陷。
进一步，所述辅助运放单元BP包括PMOS管BPM0、PMOS管BPM1、PMOS管BPM2、NMOS管BPM3、NMOS管BPM4、NMOS管BPM5、NMOS管BPM6、PMOS管BPM7PMOS管BPM8、PMOS管BPM9、PMOS管BPM10、PMOS管BPM11和PMOS管BPM12；
所述NMOS管BPM3的漏极与所述NMOS管M19的栅极连接，所述PMOS管BPM4的漏极与所述NMOS管M20的栅极连接，所述NMOS管BPM3的栅极和NMOS管BPM4的栅极均接入偏置电压vb1，所述NMOS管BPM3的源极分别与PMOS管BPM1的漏极和NMOS管BPM5的漏极连接；所述NMOS管BPM4的源极分别与PMOS管BPM2的漏极和NMOS管BPM6的漏极连接；所述NMOS管BPM5的栅极和NMOS管BPM6的栅极均接入偏置电压vb0，所述NMOS管BPM5的源极和NMOS管BPM6的源极均接地；
所述PMOS管BPM1的栅极与所述NMOS管M17的漏极连接，所述PMOS管BPM2的栅极与所述NMOS管M18的漏极连接，所述PMOS管BPM1的源极和PMOS管BPM1的源极均与所述PMOS管BPM0的漏极连接，所述PMOS管BPM0的栅极接入偏置电压vb2，所述PMOS管BPM0的源极分别与所述PMOS管BPM11的漏极和PMOS管BPM12的漏极连接，所述PMOS管BPM11的栅极与所述PMOS管BPM8的漏极连接，所述PMOS管BPM12的栅极与所述PMOS管BPM7的漏极连接，所述PMOS管BPM11和PMOS管BPM12的源极均接入电压VDD；
所述PMOS管BPM7的漏极与所述NMOS管M19的栅极连接，所述PMOS管BPM8的漏极与所述NMOS管M20的栅极连接，所述PMOS管BPM8的栅极和PMOS管BPM7的栅极均接入偏置电压vb2，所述PMOS管BPM7的源极与所述PMOS管BPM9的漏极连接，所述PMOS管BPM8的源极与所述PMOS管BPM10的漏极连接，所述PMOS管BPM9的栅极和PMOS管BPM10的栅极均接入偏置电压vb2，所述PMOS管BPM9的源极和PMOS管BPM10的源极均接入电压VDD。
采用上述进一步方案的有益效果是：利用电路自身的差分特性，有效地将开关混频级电路输出的中频电流转换为中频电压输出，同时克服了带有电阻负反馈的运算跨导放大器中功耗、增益和带宽之间的制约、以及噪声和射频信号通过负载电容馈通至输出端等缺陷。
进一步，所述辅助运放单元BN包括NMOS管BNM0、NMOS管BNM1、NMOS管BNM2、PMOS管BNM3、PMOS管BNM4、PMOS管BNM5、PMOS管BNM6，NMOS管BNM7、NMOS管BNM8、NMOS管BNM9、NMOS管BNM10、NMOS管BNM11和NMOS管BNM12；
所述NMOS管BNM1的源极和NMOS管BNM2的源极均与所述NMOS管BNM0的漏极连接，所述NMOS管BNM1的栅极与所述NMOS管M21的源极连接，所述NMOS管BNM2的栅极与所述NMOS管M22的源极连接，所述NMOS管BNM1的栅极的漏极与所述PMOS管BNM3的源极连接，所述NMOS管BNM2的栅极的漏极与所述PMOS管BNM4的源极连接；
所述NMOS管BNM0的栅极接入偏置电压vb2，所述NMOS管BNM0的源极分别与所述NMOS管BNM11的漏极和NMOS管BNM12的漏极连接，所述NMOS管BNM11的栅极与所述PMOS管BNM4的漏极连接，所述NMOS管BNM12的栅极与所述PMOS管BNM3的漏极连接，所述NMOS管BNM11的源极和NMOS管BNM12的源极均接地；
所述PMOS管BNM3的源极与所述PMOS管BNM5的漏极连接，所述PMOS管BNM4的源极与所述PMOS管BNM6的漏极连接，所述PMOS管BNM5的栅极和PMOS管BNM6的栅极均接入偏置电压vb3，所述PMOS管BNM5的源极和PMOS管BNM6的源极均接入电压VDD，所述PMOS管BNM3的栅极和PMOS管BNM4的栅极均接入偏置电压vb2，所述PMOS管BNM3的漏极与所述NMOS管M21的栅极连接，所述PMOS管BNM4的漏极与所述NMOS管M22的栅极连接；
所述NMOS管BNM7的栅极和NMOS管BNM8的栅极均接入偏置电压vb1，所述NMOS管BNM7的漏极与所述PMOS管BNM3的漏极连接，所述NMOS管BNM8的漏极与所述PMOS管BNM4的漏极连接，所述NMOS管BNM7的源极与所述PMOS管BNM9的漏极连接，所述NMOS管BNM8的源极与所述PMOS管BNM10的漏极连接，所述NMOS管BNM9的栅极和NMOS管BNM10的栅极均接入偏置电压vb0，所述NMOS管BNM9的源极和NMOS管BNM10的源极均接地。
采用上述进一步方案的有益效果是：辅助运放单元BN主要是用来改善跨阻放大级电路的跨阻增益，这样大大地降低了整体运放的功耗和芯片面积。
本发明解决上述技术问题的另一技术方案如下：一种无源混频器的运行方法，采用无源混频器实现，所述方法包括以下步骤：
步骤S1.跨导放大级电路增大跨导值，接入射频电压信号，通过电流复用将射频电压信号转化为射频电流信号；
步骤S2.开关混频级电路接入本振信号，将射频电流信号与本振信号进行调制混频，并对混频后的信号进行滤波，输出中频电流信号；
步骤S3.跨阻放大级电路通过辅助运放单元BP和辅助运放单元BN降低输入阻抗、增大等效跨导值和增益，将中频电流信号转换成中频电压信号输出。
本发明的有益效果是：跨导放大级电路、开关混频级电路和跨阻放大级电路协调运作，能实现对信号混频，同时能增宽频带、转换增益高、功耗低、端口隔离度好、线性度高。
附图说明
图1为本发明一种无源混频器的模块框图；
图2为本发明一种无源混频器的电路原理图；
图3为跨导放大级电路的模块框图；
图4为跨导放大级电路的电路原理图；
图5为辅助运放单元BP的电路原理图；
图6为辅助运放单元BN的电路原理图；
图7为增益自举的原理图；
图8为本发明一种无源混频器的转换增益仿真结果图；
图9为本发明一种无源混频器的线性度仿真结果图；
图10为本发明一种无源混频器的噪声系数仿真结果图；
图11为本发明一种无源混频器的运行方法的流程图。
附图中，各标号所代表的部件列表如下：
1、跨导放大级电路，2、开关混频级电路，3、跨阻放大级电路，4、输入跨导模块，5、共模反馈模块，6、偏置模块。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
实施例1：
如图1和图2所示，一种无源混频器，包括跨导放大级电路1、开关混频级电路2和跨阻放大级电路3；
所述跨导放大级电路1，用于增大跨导值，接入射频电压信号，通过电流复用将射频电压信号转化为射频电流信号；
所述开关混频级电路2，与所述跨导放大级电路1连接，用于接入本振信号，将射频电流信号与本振信号进行调制混频，并对混频后的信号进行滤波，输出中频电流信号；
所述跨阻放大级电路3，与所述开关混频级电路2连接，用于通过辅助运放单元BP和辅助运放单元BN降低输入阻抗、增大等效跨导值和增益，将中频电流信号转换成中频电压信号输出。
跨导放大级电路1、开关混频级电路2和跨阻放大级电路3协调运作，能实现对信号混频，同时能增宽频带、转换增益高、功耗低、端口隔离度好、线性度高。
上述实施例中，跨导放大级电路1、开关混频级电路2和跨阻放大级电路3协调运作，能实现对信号混频，同时能增宽频带、转换增益高、功耗低、端口隔离度好、线性度高。
可选地，作为本发明一个实施例，如图3和图4所示，跨导放大级电路1包括输入跨导模块4、共模反馈模块5和偏置模块6，所述共模反馈模块5和偏置模块6均与所述输入跨导模块4连接；所述共模反馈模块5用于向所述输入跨导模块4输出稳定静态电压；所述偏置模块6用于接入外部电压，向所述输入跨导模块4输出偏置电流；所述输入跨导模块4用于根据偏置电流和稳定静态电压稳定运行，接入射频电压信号，将射频电压信号转化为射频电流信号。
上述实施例中，跨导放大级电路1为反相器跨导放大结构，采用电流复用技术，提高了跨导放大级的跨导值，提高了整个混频器的转换增益，抑制后级噪声。
可选地，作为本发明一个实施例，如图1和图4所示，输入跨导模块4包括NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、电容C1～C4和电阻R1～R4，所述NMOS管M1的栅极经电容C1与信号输入正极端Vin1连接，还经电阻R1接入偏置电压vb03；所述NMOS管M1的漏极与PMOS管M3的漏极连接；所述NMOS管M1的源极与所述偏置模块6连接；所述NMOS管M2的栅极经电容C2与信号输入负极端Vin2连接，还经电阻R2接入偏置电压vb03；所述NMOS管M2的漏极与PMOS管M4的漏极连接，还与所述开关混频级电路2连接；所述NMOS管M2的源极与所述偏置模块6连接；所述PMOS管M3的栅极经电容C3与信号输入正极端Vin1连接，还经电阻R3接入偏置电压vb02；所述PMOS管M3的漏极与所述开关混频级电路2连接；所述PMOS管M4的源极与所述偏置模块6连接；所述PMOS管M4的栅极经电容C4与信号输入负极端Vin2连接，还经电阻R4接入偏置电压vb02；所述PMOS管M3的源极与所述偏置模块6连接；所述PMOS管M7的栅极接入偏置电压vb01，所述PMOS管M7的源极接入电压VDD。
上述实施例中，输入跨导模块4采用电流复用结构，增大跨导，根据偏置电流和稳定静态电压稳定运行，接入射频电压信号，将射频电压信号转化为射频电流信。
可选地，作为本发明一个实施例，如图1和图4所示，共模反馈模块5包括NMOS管M8、NMOS管M9、NMOS管M10，PMOS管M11、PMOS管M12、电阻R5和电阻R6，所述NMOS管M8的栅极经电阻R5分别与所述NMOS管M1和PMOS管M3的漏极连接，所述NMOS管M8的栅极还经电阻R6分别与所述NMOS管M2和PMOS管M4的漏极连接，其漏极与所述PMOS管M11的漏极连接，其源极与所述NMOS管M10的漏极连接；所述NMOS管M9的栅极接入偏置电压vcm，其源极与所述NMOS管M10的漏极连接，其漏极分别与PMOS管M12的漏极和偏置模块6连接；所述NMOS管M10的栅极接入偏置电压vb05，其源极接地；所述PMOS管M11的栅极与所述PMOS管M12的栅极连接，所述PMOS管M11的栅极还与其漏极连接，所述PMOS管M12的栅极还与其漏极连接，所述PMOS管M11和PMOS管M12的源极均接入电压VDD。
共模反馈电路5能稳定输入跨导模块4静态工作点，保障输入跨导模块稳定运行。
可选地，作为本发明一个实施例，如图1和图4所示，偏置模块6包括NMOS管M5、NMOS管M6和PMOS管M7，所述NMOS管M5的漏极分别与所述NMOS管M1的源极和NMOS管M2的源极连接，所述NMOS管M5的栅极与所述NMOS管M9的漏极连接，所述NMOS管M5和NMOS管M6的源极均接地，所述NMOS管M6的栅极接入偏置电压vb04，所述NMOS管M6的漏极分别与所述NMOS管M1的源极和NMOS管M2的源极连接。
上述实施例中，偏置模块6能为输入跨导模块4提供偏置电压，保障输入跨导模块4稳定运行。
跨导放大级电路1为反相器跨导放大结构，采用电流复用技术，NMOS管M1、NMOS管M2、PMOS管M3和PMOS管M4同时作为输入跨导管提供跨导，跨导放大级的总跨导为gmN+gmP(其中gmN表示NMOS管的跨导值，gmP表示PMOS管的跨导值)，从而提高了跨导放大级的跨导值，提高了整个混频器的转换增益，抑制后级噪声。
可选地，作为本发明一个实施例，如图1所示，开关混频级电路2包括NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、电容C5、电容C6和电容C7，所述NMOS管M13的源极经电容C5与所述PMOS管M3的漏极连接，还与所述NMOS管M14的源极连接；所述NMOS管M13的栅极与本振信号输入正端LO+连接，所述NMOS管M13的漏极与所述跨阻放大级电路3连接；所述NMOS管M14的栅极和NMOS管M15的栅极均与本振信号输入负端LO-连接；所述NMOS管M14的漏极与所述NMOS管M16的漏极连接；所述NMOS管M15的源极经电容C6与所述NMOS管M2的漏极连接，还与所述NMOS管M16的源极连接；所述NMOS管M15的漏极与所述NMOS管M15的漏极连接；所述NMOS管M16的栅极与所述本振信号输入正端LO+连接，所述NMOS管M16的漏极与所述跨阻放大级电路3连接；所述电容C7的一端与所述NMOS管M13的漏极连接，另一端与所述NMOS管M16的漏极连接。
上述实施例中，开关混频级电路2对跨导放大级电路1输出的射频电流进行调制并滤波，输出的中频电流；开关混频级电路2的开关管NMOS管M13、M15的漏极和NMOS管M14、M16的漏极之间接电容C7，构成高频低阻抗节点，从而滤除混频开关管输出电流中的高频分量；将跨导放大级电路1产生的射频电流尽可能多地吸入开关混频级电路2，同时利于下混频产生的中频信号注入负载级并且减少本振信号到负载级的馈通，将射频电流信号与本振信号进行调制混频，并对混频后的信号进行滤波。
可选地，作为本发明一个实施例，如图1所示，跨阻放大级电路3包括NMOS管M17、NMOS管M18、NMOS管M19、NMOS管M20、PMOS管M21、PMOS管M22、PMOS管M23、PMOS管M24、电阻R7、电阻R8、辅助运放单元BP、辅助运放单元BN和共模反馈运放单元A1；所述NMOS管M17的漏极分别与所述NMOS管M19的源极和辅助运放单元BP的输入端连接，所述NMOS管M17的栅极和所述NMOS管M18的栅极均接入偏置电压vb00，所述NMOS管M17的源极和NMOS管M18的源极均接地；所述NMOS管M18的漏极分别与所述所述NMOS管M20的源极和辅助运放单元BP的输入端连接；所述NMOS管M19的源极与所述NMOS管M13的漏极连接，所述NMOS管M19的栅极与所述辅助运放单元BP的输出端连接，所述NMOS管M19的漏极与所述PMOS管M21的漏极连接，所述NMOS管M20的源极与所述NMOS管M16的漏极连接，所述NMOS管M20的栅极与所述辅助运放单元BP的输出端连接，所述NMOS管M20的漏极与所述PMOS管M22的漏极连接；所述PMOS管M21的漏极与信号输出端Vout1连接，其源极与PMOS管M23的漏极连接；其栅极与所述辅助运放单元BN的输出端连接；所述所述PMOS管M22的漏极与信号输出端Vout2连接，其源极与PMOS管M24的漏极连接，其栅极与所述辅助运放单元BN的输出端连接；所述辅助运放单元BN的输入端分别与所述PMOS管M23和PMOS管M24的漏极连接；所述PMOS管M23的栅极和PMOS管M24的栅极相连，所述PMOS管M23的源极和PMOS管M24的源极均接入电压VDD；所述共模反馈运放单元A1输入正端通过电阻R7与所述NMOS管M19的漏极连接，还通过电阻R8与所述NMOS管M20的漏极连接；所述共模反馈运放单元A1的输入负端接入电压VCM；所述共模反馈运放单元A1的输出端分别与所述PMOS管M23的栅极和PMOS管M24的栅极连接。
上述实施例中，跨阻放大级电路3采用增益自举结构，实现低输入阻抗和高跨阻增益。NMOS管M19、NMOS管M20的栅极和源极之间接辅助运放BP，PMOS管M21、PMOS管M22的栅极和源极之间接辅助运放BN；因为加入辅助运放，NMOS管M19、NMOS管M20的等效跨导变大，即从NMOS管M19、NMOS管M20的源级看进去的输入阻抗变小，从而实现低阻抗输入节点；此外，从输出端看进去，主运放的输出阻抗增大，从而跨阻增益提高；利用电路自身的差分特性，克服了带有电阻负反馈的运算跨导放大器中功耗、增益和带宽之间的制约、以及噪声和射频信号通过负载电容馈通至输出端等缺陷，并使得跨阻放大级电路3具有结构简单、低功耗、低噪声等特点。
可选地，作为本发明一个实施例，如图5所示，辅助运放单元BP包括PMOS管BPM0、PMOS管BPM1、PMOS管BPM2、NMOS管BPM3、NMOS管BPM4、NMOS管BPM5、NMOS管BPM6、PMOS管BPM7PMOS管BPM8、PMOS管BPM9、PMOS管BPM10、PMOS管BPM11和PMOS管BPM12；
所述NMOS管BPM3的漏极与所述NMOS管M19的栅极连接，所述PMOS管BPM4的漏极与所述NMOS管M20的栅极连接，所述NMOS管BPM3的栅极和NMOS管BPM4的栅极均接入偏置电压vb1，所述NMOS管BPM3的源极分别与PMOS管BPM1的漏极和NMOS管BPM5的漏极连接；所述NMOS管BPM4的源极分别与PMOS管BPM2的漏极和NMOS管BPM6的漏极连接；所述NMOS管BPM5的栅极和NMOS管BPM6的栅极均接入偏置电压vb0，所述NMOS管BPM5的源极和NMOS管BPM6的源极均接地；
所述PMOS管BPM1的栅极与所述NMOS管M17的漏极连接，所述PMOS管BPM2的栅极与所述NMOS管M18的漏极连接，所述PMOS管BPM1的源极和PMOS管BPM1的源极均与所述PMOS管BPM0的漏极连接，所述PMOS管BPM0的栅极接入偏置电压vb2，所述PMOS管BPM0的源极分别与所述PMOS管BPM11的漏极和PMOS管BPM12的漏极连接，所述PMOS管BPM11的栅极与所述PMOS管BPM8的漏极连接，所述PMOS管BPM12的栅极与所述PMOS管BPM7的漏极连接，所述PMOS管BPM11和PMOS管BPM12的源极均接入电压VDD；
所述PMOS管BPM7的漏极与所述NMOS管M19的栅极连接，所述PMOS管BPM8的漏极与所述NMOS管M20的栅极连接，所述PMOS管BPM8的栅极和PMOS管BPM7的栅极均接入偏置电压vb2，所述PMOS管BPM7的源极与所述PMOS管BPM9的漏极连接，所述PMOS管BPM8的源极与所述PMOS管BPM10的漏极连接，所述PMOS管BPM9的栅极和PMOS管BPM10的栅极均接入偏置电压vb2，所述PMOS管BPM9的源极和PMOS管BPM10的源极均接入电压VDD。
上述实施例中，利用电路自身的差分特性，有效地将开关混频级电路2输出的中频电流转换为中频电压输出，同时克服了带有电阻负反馈的运算跨导放大器中功耗、增益和带宽之间的制约、以及噪声和射频信号通过负载电容馈通至输出端等缺陷。
可选地，作为本发明一个实施例，如图6所示，辅助运放单元BN包括NMOS管BNM0、NMOS管BNM1、NMOS管BNM2、PMOS管BNM3、PMOS管BNM4、PMOS管BNM5、PMOS管BNM6，NMOS管BNM7、NMOS管BNM8、NMOS管BNM9、NMOS管BNM10、NMOS管BNM11和NMOS管BNM12；
所述NMOS管BNM1的源极和NMOS管BNM2的源极均与所述NMOS管BNM0的漏极连接，所述NMOS管BNM1的栅极与所述NMOS管M21的源极连接，所述NMOS管BNM2的栅极与所述NMOS管M22的源极连接，所述NMOS管BNM1的栅极的漏极与所述PMOS管BNM3的源极连接，所述NMOS管BNM2的栅极的漏极与所述PMOS管BNM4的源极连接；
所述NMOS管BNM0的栅极接入偏置电压vb2，所述NMOS管BNM0的源极分别与所述NMOS管BNM11的漏极和NMOS管BNM12的漏极连接，所述NMOS管BNM11的栅极与所述PMOS管BNM4的漏极连接，所述NMOS管BNM12的栅极与所述PMOS管BNM3的漏极连接，所述NMOS管BNM11的源极和NMOS管BNM12的源极均接地；
所述PMOS管BNM3的源极与所述PMOS管BNM5的漏极连接，所述PMOS管BNM4的源极与所述PMOS管BNM6的漏极连接，所述PMOS管BNM5的栅极和PMOS管BNM6的栅极均接入偏置电压vb3，所述PMOS管BNM5的源极和PMOS管BNM6的源极均接入电压VDD，所述PMOS管BNM3的栅极和PMOS管BNM4的栅极均接入偏置电压vb2，所述PMOS管BNM3的漏极与所述NMOS管M21的栅极连接，所述PMOS管BNM4的漏极与所述NMOS管M22的栅极连接；
所述NMOS管BNM7的栅极和NMOS管BNM8的栅极均接入偏置电压vb1，所述NMOS管BNM7的漏极与所述PMOS管BNM3的漏极连接，所述NMOS管BNM8的漏极与所述PMOS管BNM4的漏极连接，所述NMOS管BNM7的源极与所述PMOS管BNM9的漏极连接，所述NMOS管BNM8的源极与所述PMOS管BNM10的漏极连接，所述NMOS管BNM9的栅极和NMOS管BNM10的栅极均接入偏置电压vb0，所述NMOS管BNM9的源极和NMOS管BNM10的源极均接地。
上述实施例中，辅助运放单元BN主要是用来改善跨阻放大级电路3的跨阻增益，这样大大地降低了整体运放的功耗和芯片面积。
上述实施例中，辅助运放单元BP和辅助运放单元BN可以用全差分折叠式共源共栅电路实现，辅助运放单元BP中PMOS的输入级BPM1、BPM2接在NMOS管M19、NMOS管M20的源极，信号经过辅助运放单元BP放大后接在MOS管M19、M20的栅极，辅助运放单元BP为NMOS管M19、NMOS管M20提供工作在饱和区的偏置电压，因此不需要太大的输出摆幅；辅助运放单元BN的结构与辅助运放单元BP的结构类似；辅助运放单元BN、BP主要是用来改善主运放单元的跨导及增益，因此它们不需要太快的速度和建立时间；因此辅助运放单元BN的尾电流一般为主运放尾电流的1/10～1/4就可以满足设计的要求，这样大大地降低了整体运放的功耗和芯片面积。
增益自举的原理，如图7所示，辅助运放单元的输入信号为MOS管M1的漏极电压，其增益为Av，辅助运放单元的输出信号控制晶体管M1的栅极；MOS管M1的源极交流电位变化Vin，经过辅助运放单元放大后为AvVin，则MOS管M1的栅源电压变为Vgs1＝(Av-1)Vin≈AvVin，则晶体管M1的漏电流i＝gm1Vgs1＝gm1AvVin，则i/Vin＝gm1Av，MOS管M1的跨导gm1变为原来的Av倍，因此从M1的源极看进去的等效输入阻抗由1/gm1变为：1/gm1Av；相应的从M1的漏极看进入的电阻由gm1ro1Rload变为：Rout＝Avgm1ro1Rload。
因此加入增益自举技术后可以减小等效输入阻抗，提高从开关混频级电路2到跨阻放大级电路3的电流利用率，同时可以提高共源共栅的低频输出阻抗从而提高运放的增益；对于跨阻放大级电路3而言，需要对NMOS管M19、NMOS管M20以及PMOS管M21、PMOS管M22分别进行辅助运放单元的设计；加入PMOS型辅助运放单元BP，加入NMOS型辅助运放单元BN，辅助运放单元BP和辅助运放单元BN的增益分别为Ap、An。
未加入辅助运放单元BP和辅助运放单元BN的跨阻放大级电路3的输出阻抗可以表示为：
Ro＝gm19ro19ro17||gm21ro21ro23
加入辅助运放单元BP和辅助运放单元BN后，跨阻放大级电路3的的输出阻抗为：
Ro1＝Apgm19ro19ro17||Angm21ro21ro23
整个运放的增益为
其中，Ap为gm1p为BPM1的跨导，gm3p、gm7p分别为BPM3、BPM7的跨导，ro1p,ro3p,ro5p,ro7p,ro9p分别为BPM1、BPM3、BPM5、BPM7、BPM9的输出电阻；An为gm1n[gm3nro3n(ro5n||ro1n)||gm7nro7nro9n]，gm1n为BNM1的跨导，gm3n、gm7n分别为BNM3、BNM7的跨导，ro1n,ro3n,ro5n,ro7n,ro9n分别为BNM1、BNM3、BNM5、BNM7、BNM9的输出电阻。
由图8可以看出，本技术方案的以增益自举跨阻放大级电路3为负载的无源混频器当输入0.81GHz射频信号时，在10MHz中频输出频率附近的转换增益可达33.3dB，当输入4.01GHz射频信号时，在10MHz中频输出频率附近的转换增益可达31dB，两者相差很小，只有约2dB，可见此无源混频器在0.8GHz到4GHz之间有比较稳定的转换增益，达到了宽频带和高转换增益的性能。由图9可以看出，本技术方案的以增益自举跨阻放大级电路3为负载的无源混频器当本振信号为2.5GHz时的IIP3为-1.5dBm，OIP3为21dBm，具有较好的线性度性能。由图10可以看出，本技术方案的以增益自举跨阻放大级电路3为负载的无源混频器当本振信号为2.5GHz时的单边带噪声系数仅为12.7dB。因此，本发明具有高增益、宽带和低噪声的特点。
实施例2：
如图11所示，一种无源混频器的运行方法，采用所述的无源混频器实现，所述方法包括以下步骤：
步骤S1.跨导放大级电路1增大跨导值，接入射频电压信号，通过电流复用将射频电压信号转化为射频电流信号；
步骤S2.开关混频级电路2接入本振信号，将射频电流信号与本振信号进行调制混频，并对混频后的信号进行滤波，输出中频电流信号；
步骤S3.跨阻放大级电路3通过辅助运放单元BN和辅助运放单元BP降低输入阻抗、增大等效跨导值和增益，将中频电流信号转换成中频电压信号输出。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种无源混频器，其特征在于：包括跨导放大级电路(1)、开关混频级电路(2)和跨阻放大级电路(3)；
所述跨导放大级电路(1)，用于增大跨导值，接入射频电压信号，通过电流复用将射频电压信号转化为射频电流信号；
所述开关混频级电路(2)，与所述跨导放大级电路(1)连接，用于接入本振信号，将射频电流信号与本振信号进行调制混频，并对混频后的信号进行滤波，输出中频电流信号；
所述跨阻放大级电路(3)，与所述开关混频级电路(2)连接，用于通过辅助运放单元BP和辅助运放单元BN降低输入阻抗、增大等效跨导值和增益，将中频电流信号转换成中频电压信号输出。
2.根据权利要求1所述一种无源混频器，其特征在于：所述跨导放大级电路(1)包括输入跨导模块(4)、共模反馈模块(5)和偏置模块(6)，所述共模反馈模块(5)和偏置模块(6)均与所述输入跨导模块(4)连接；所述共模反馈模块(5)用于向所述输入跨导模块(4)输出稳定静态电压；所述偏置模块(6)用于接入外部电压，向所述输入跨导模块(4)输出偏置电流；所述输入跨导模块(4)用于根据偏置电流和稳定静态电压稳定运行，接入射频电压信号，将射频电压信号转化为射频电流信号。
3.根据权利要求2所述一种无源混频器，其特征在于：所述输入跨导模块(4)包括NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、电容C1～C4和电阻R1～R4，所述NMOS管M1的栅极经电容C1与信号输入正极端Vin1连接，还经电阻R1接入偏置电压vb03；所述NMOS管M1的漏极与PMOS管M3的漏极连接；所述NMOS管M1的源极与所述偏置模块(6)连接；所述NMOS管M2的栅极经电容C2与信号输入负极端Vin2连接，还经电阻R2接入偏置电压vb03；所述NMOS管M2的漏极与PMOS管M4的漏极连接，还与所述开关混频级电路(2)连接；所述NMOS管M2的源极与所述偏置模块(6)连接；所述PMOS管M3的栅极经电容C3与信号输入正极端Vin1连接，还经电阻R3接入偏置电压vb02；所述PMOS管M3的漏极与所述开关混频级电路(2)连接；所述PMOS管M4的源极与所述偏置模块(6)连接；所述PMOS管M4的栅极经电容C4与信号输入负极端Vin2连接，还经电阻R4接入偏置电压vb02；所述PMOS管M3的源极与所述偏置模块(6)连接；所述PMOS管M7的栅极接入偏置电压vb01，所述PMOS管M7的源极接入电压VDD。
4.根据权利要求3所述一种无源混频器，其特征在于：所述共模反馈模块(5)包括NMOS管M8、NMOS管M9、NMOS管M10，PMOS管M11、PMOS管M12、电阻R5和电阻R6，所述NMOS管M8的栅极经电阻R5分别与所述NMOS管M1和PMOS管M3的漏极连接，所述NMOS管M8的栅极还经电阻R6分别与所述NMOS管M2和PMOS管M4的漏极连接，其漏极与所述PMOS管M11的漏极连接，其源极与所述NMOS管M10的漏极连接；所述NMOS管M9的栅极接入偏置电压vcm，其源极与所述NMOS管M10的漏极连接，其漏极分别与PMOS管M12的漏极和偏置模块(6)连接；所述NMOS管M10的栅极接入偏置电压vb05，其源极接地；所述PMOS管M11的栅极与所述PMOS管M12的栅极连接，所述PMOS管M11的栅极还与其漏极连接，所述PMOS管M12的栅极还与其漏极连接，所述PMOS管M11和PMOS管M12的源极均接入电压VDD。
5.根据权利要求4所述一种无源混频器，其特征在于：所述偏置模块(6)包括NMOS管M5、NMOS管M6和PMOS管M7，所述NMOS管M5的漏极分别与所述NMOS管M1的源极和NMOS管M2的源极连接，所述NMOS管M5的栅极与所述NMOS管M9的漏极连接，所述NMOS管M5和NMOS管M6的源极均接地，所述NMOS管M6的栅极接入偏置电压vb04，所述NMOS管M6的漏极分别与所述NMOS管M1的源极和NMOS管M2的源极连接。
6.根据权利要求5所述一种无源混频器，其特征在于：所述开关混频级电路(2)包括NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、电容C5、电容C6和电容C7，所述NMOS管M13的源极经电容C5与所述PMOS管M3的漏极连接，还与所述NMOS管M14的源极连接；所述NMOS管M13的栅极与本振信号输入正端LO+连接，所述NMOS管M13的漏极与所述跨阻放大级电路(3)连接；所述NMOS管M14的栅极和NMOS管M15的栅极均与本振信号输入负端LO-连接；所述NMOS管M14的漏极与所述NMOS管M16的漏极连接；所述NMOS管M15的源极经电容C6与所述NMOS管M2的漏极连接，还与所述NMOS管M16的源极连接；所述NMOS管M15的漏极与所述NMOS管M15的漏极连接；所述NMOS管M16的栅极与所述本振信号输入正端LO+连接，所述NMOS管M16的漏极与所述跨阻放大级电路(3)连接；所述电容C7的一端与所述NMOS管M13的漏极连接，另一端与所述NMOS管M16的漏极连接。
7.根据权利要求6所述一种无源混频器，其特征在于：所述跨阻放大级电路(3)包括NMOS管M17、NMOS管M18、NMOS管M19、NMOS管M20、PMOS管M21、PMOS管M22、PMOS管M23、PMOS管M24、电阻R7、电阻R8、辅助运放单元BP、辅助运放单元BN和共模反馈运放单元A1；所述NMOS管M17的漏极分别与所述NMOS管M19的源极和辅助运放单元BP的输入端连接，所述NMOS管M17的栅极和所述NMOS管M18的栅极均接入偏置电压vb00，所述NMOS管M17的源极和NMOS管M18的源极均接地；所述NMOS管M18的漏极分别与所述所述NMOS管M20的源极和辅助运放单元BP的输入端连接；所述NMOS管M19的源极与所述NMOS管M13的漏极连接，所述NMOS管M19的栅极与所述辅助运放单元BP的输出端连接，所述NMOS管M19的漏极与所述PMOS管M21的漏极连接，所述NMOS管M20的源极与所述NMOS管M16的漏极连接，所述NMOS管M20的栅极与所述辅助运放单元BP的输出端连接，所述NMOS管M20的漏极与所述PMOS管M22的漏极连接；所述PMOS管M21的漏极与信号输出端Vout1连接，其源极与PMOS管M23的漏极连接；其栅极与所述辅助运放单元BN的输出端连接；所述所述PMOS管M22的漏极与信号输出端Vout2连接，其源极与PMOS管M24的漏极连接，其栅极与所述辅助运放单元BN的输出端连接；所述辅助运放单元BN的输入端分别与所述PMOS管M23和PMOS管M24的漏极连接；所述PMOS管M23的栅极和PMOS管M24的栅极相连，所述PMOS管M23的源极和PMOS管M24的源极均接入电压VDD；所述共模反馈运放单元A1输入正端通过电阻R7与所述NMOS管M19的漏极连接，还通过电阻R8与所述NMOS管M20的漏极连接；所述共模反馈运放单元A1的输入负端接入电压VCM；所述共模反馈运放单元A1的输出端分别与所述PMOS管M23的栅极和PMOS管M24的栅极连接。
8.根据权利要求7所述一种无源混频器，其特征在于：所述辅助运放单元BP包括PMOS管BPM0、PMOS管BPM1、PMOS管BPM2、NMOS管BPM3、NMOS管BPM4、NMOS管BPM5、NMOS管BPM6、PMOS管BPM7PMOS管BPM8、PMOS管BPM9、PMOS管BPM10、PMOS管BPM11和PMOS管BPM12；
所述NMOS管BPM3的漏极与所述NMOS管M19的栅极连接，所述PMOS管BPM4的漏极与所述NMOS管M20的栅极连接，所述NMOS管BPM3的栅极和NMOS管BPM4的栅极均接入偏置电压vb1，所述NMOS管BPM3的源极分别与PMOS管BPM1的漏极和NMOS管BPM5的漏极连接；所述NMOS管BPM4的源极分别与PMOS管BPM2的漏极和NMOS管BPM6的漏极连接；所述NMOS管BPM5的栅极和NMOS管BPM6的栅极均接入偏置电压vb0，所述NMOS管BPM5的源极和NMOS管BPM6的源极均接地；
所述PMOS管BPM1的栅极与所述NMOS管M17的漏极连接，所述PMOS管BPM2的栅极与所述NMOS管M18的漏极连接，所述PMOS管BPM1的源极和PMOS管BPM1的源极均与所述PMOS管BPM0的漏极连接，所述PMOS管BPM0的栅极接入偏置电压vb2，所述PMOS管BPM0的源极分别与所述PMOS管BPM11的漏极和PMOS管BPM12的漏极连接，所述PMOS管BPM11的栅极与所述PMOS管BPM8的漏极连接，所述PMOS管BPM12的栅极与所述PMOS管BPM7的漏极连接，所述PMOS管BPM11和PMOS管BPM12的源极均接入电压VDD；
所述PMOS管BPM7的漏极与所述NMOS管M19的栅极连接，所述PMOS管BPM8的漏极与所述NMOS管M20的栅极连接，所述PMOS管BPM8的栅极和PMOS管BPM7的栅极均接入偏置电压vb2，所述PMOS管BPM7的源极与所述PMOS管BPM9的漏极连接，所述PMOS管BPM8的源极与所述PMOS管BPM10的漏极连接，所述PMOS管BPM9的栅极和PMOS管BPM10的栅极均接入偏置电压vb2，所述PMOS管BPM9的源极和PMOS管BPM10的源极均接入电压VDD。
9.根据权利要求7或8所述一种无源混频器，其特征在于：所述辅助运放单元BN包括NMOS管BNM0、NMOS管BNM1、NMOS管BNM2、PMOS管BNM3、PMOS管BNM4、PMOS管BNM5、PMOS管BNM6，NMOS管BNM7、NMOS管BNM8、NMOS管BNM9、NMOS管BNM10、NMOS管BNM11和NMOS管BNM12；
所述NMOS管BNM1的源极和NMOS管BNM2的源极均与所述NMOS管BNM0的漏极连接，所述NMOS管BNM1的栅极与所述NMOS管M21的源极连接，所述NMOS管BNM2的栅极与所述NMOS管M22的源极连接，所述NMOS管BNM1的栅极的漏极与所述PMOS管BNM3的源极连接，所述NMOS管BNM2的栅极的漏极与所述PMOS管BNM4的源极连接；
所述NMOS管BNM0的栅极接入偏置电压vb2，所述NMOS管BNM0的源极分别与所述NMOS管BNM11的漏极和NMOS管BNM12的漏极连接，所述NMOS管BNM11的栅极与所述PMOS管BNM4的漏极连接，所述NMOS管BNM12的栅极与所述PMOS管BNM3的漏极连接，所述NMOS管BNM11的源极和NMOS管BNM12的源极均接地；
所述PMOS管BNM3的源极与所述PMOS管BNM5的漏极连接，所述PMOS管BNM4的源极与所述PMOS管BNM6的漏极连接，所述PMOS管BNM5的栅极和PMOS管BNM6的栅极均接入偏置电压vb3，所述PMOS管BNM5的源极和PMOS管BNM6的源极均接入电压VDD，所述PMOS管BNM3的栅极和PMOS管BNM4的栅极均接入偏置电压vb2，所述PMOS管BNM3的漏极与所述NMOS管M21的栅极连接，所述PMOS管BNM4的漏极与所述NMOS管M22的栅极连接；
所述NMOS管BNM7的栅极和NMOS管BNM8的栅极均接入偏置电压vb1，所述NMOS管BNM7的漏极与所述PMOS管BNM3的漏极连接，所述NMOS管BNM8的漏极与所述PMOS管BNM4的漏极连接，所述NMOS管BNM7的源极与所述PMOS管BNM9的漏极连接，所述NMOS管BNM8的源极与所述PMOS管BNM10的漏极连接，所述NMOS管BNM9的栅极和NMOS管BNM10的栅极均接入偏置电压vb0，所述NMOS管BNM9的源极和NMOS管BNM10的源极均接地。
10.一种无源混频器的运行方法，其特征在于，采用权利要求1-9任一项所述无源混频器实现，所述方法包括以下步骤：
步骤S1.跨导放大级电路(1)增大跨导值，接入射频电压信号，通过电流复用将射频电压信号转化为射频电流信号；
步骤S2.开关混频级电路(2)接入本振信号，将射频电流信号与本振信号进行调制混频，并对混频后的信号进行滤波，输出中频电流信号；
步骤S3.跨阻放大级电路(3)通过辅助运放单元BP和辅助运放单元BN降低输入阻抗、增大等效跨导值和增益，将中频电流信号转换成中频电压信号输出。
CN201611046704.8A 2016-11-23 2016-11-23 一种无源混频器及运行方法 Active CN106533364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611046704.8A CN106533364B (zh) 2016-11-23 2016-11-23 一种无源混频器及运行方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611046704.8A CN106533364B (zh) 2016-11-23 2016-11-23 一种无源混频器及运行方法

Publications (2)

Publication Number Publication Date
CN106533364A true CN106533364A (zh) 2017-03-22
CN106533364B CN106533364B (zh) 2023-07-14

Family

ID=58357935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611046704.8A Active CN106533364B (zh) 2016-11-23 2016-11-23 一种无源混频器及运行方法

Country Status (1)

Country Link
CN (1) CN106533364B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107834980A (zh) * 2017-11-30 2018-03-23 广西师范大学 基于电流复用技术的混频器
WO2019223541A1 (zh) * 2018-05-24 2019-11-28 清华大学深圳研究生院 一种功率混频器电路
CN110662977A (zh) * 2017-03-27 2020-01-07 波导公司 集成式传感器
CN110971204A (zh) * 2018-09-29 2020-04-07 广东新岸线计算机系统芯片有限公司 一种无线通信接收机增益稳定方法
CN115276690A (zh) * 2022-06-13 2022-11-01 北京均微电子科技有限责任公司 射频接收系统和输出三阶交调点oip3校准方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101010872A (zh) * 2004-07-06 2007-08-01 艾利森电话股份有限公司 用于对输入信号进行频率变换的无线电接收机前端及方法
CN102035474A (zh) * 2009-09-23 2011-04-27 Nxp股份有限公司 频率转换
CN102497167A (zh) * 2011-12-09 2012-06-13 电子科技大学 一种基于电感补偿的射频超宽带低噪声放大器
CN202395726U (zh) * 2011-12-20 2012-08-22 东南大学 一种跨导增强无源混频器
US20130009688A1 (en) * 2009-12-11 2013-01-10 Telefonaktiebolaget L M Ericsson (Publ) Mixer arrangement
CN103401508A (zh) * 2013-08-19 2013-11-20 东南大学 一种低噪声放大器和混频器融合结构
CN103490731A (zh) * 2013-10-16 2014-01-01 东南大学 一种低噪声无源混频器
CN105471391A (zh) * 2015-12-18 2016-04-06 无锡士康通讯技术有限公司 高线性度全平衡混频器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101010872A (zh) * 2004-07-06 2007-08-01 艾利森电话股份有限公司 用于对输入信号进行频率变换的无线电接收机前端及方法
CN102035474A (zh) * 2009-09-23 2011-04-27 Nxp股份有限公司 频率转换
US20130009688A1 (en) * 2009-12-11 2013-01-10 Telefonaktiebolaget L M Ericsson (Publ) Mixer arrangement
CN102497167A (zh) * 2011-12-09 2012-06-13 电子科技大学 一种基于电感补偿的射频超宽带低噪声放大器
CN202395726U (zh) * 2011-12-20 2012-08-22 东南大学 一种跨导增强无源混频器
CN103401508A (zh) * 2013-08-19 2013-11-20 东南大学 一种低噪声放大器和混频器融合结构
CN103490731A (zh) * 2013-10-16 2014-01-01 东南大学 一种低噪声无源混频器
CN105471391A (zh) * 2015-12-18 2016-04-06 无锡士康通讯技术有限公司 高线性度全平衡混频器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110662977A (zh) * 2017-03-27 2020-01-07 波导公司 集成式传感器
CN107834980A (zh) * 2017-11-30 2018-03-23 广西师范大学 基于电流复用技术的混频器
CN107834980B (zh) * 2017-11-30 2024-02-13 广西师范大学 基于电流复用技术的混频器
WO2019223541A1 (zh) * 2018-05-24 2019-11-28 清华大学深圳研究生院 一种功率混频器电路
CN110971204A (zh) * 2018-09-29 2020-04-07 广东新岸线计算机系统芯片有限公司 一种无线通信接收机增益稳定方法
CN110971204B (zh) * 2018-09-29 2023-12-15 广东新岸线科技有限公司 一种无线通信接收机增益稳定方法
CN115276690A (zh) * 2022-06-13 2022-11-01 北京均微电子科技有限责任公司 射频接收系统和输出三阶交调点oip3校准方法
CN115276690B (zh) * 2022-06-13 2024-03-01 北京均微电子科技有限责任公司 射频接收系统和输出三阶交调点oip3校准方法

Also Published As

Publication number Publication date
CN106533364B (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
CN106533364A (zh) 一种无源混频器及运行方法
US8933745B2 (en) Transconductance-enhancing passive frequency mixer
CN107786168B (zh) 一种高增益高隔离毫米波双平衡无源亚谐波混频器
CN110557130B (zh) 一种带外线性度增强的电流模结构的接收机前端电路
CN104158496B (zh) 以正反馈跨阻放大级为负载的25％占空比无源混频器
CN103490731A (zh) 一种低噪声无源混频器
CN111900945B (zh) 一种应用于电流模无源混频器的跨阻放大器
CN206099903U (zh) 一种高线性度高增益的有源混频器
CN106788295B (zh) 一种多级放大器
CN106230389A (zh) 高增益低噪声放大器
US20100301920A1 (en) Mixer with high linearity
US6992519B2 (en) Method and apparatus providing cancellation of second order intermodulation distortion and enhancement of second order intercept point (IIP2) in common source and common emitter transconductance circuits
CN206004628U (zh) 信号接收前端
JP2000223963A (ja) 高周波増幅器
CN105577122A (zh) 一种高线性度有源双平衡混频器
CN206237388U (zh) 一种接收机前端电路
CN206149215U (zh) 一种无源混频器
Wan et al. Design of a low voltage highly linear 2.4 GHz up-conversion mixer in 0.18 μm CMOS technology
CN101662261B (zh) 一种高线性度折叠混频器
CN106160730B (zh) 微弱信号接收前端和接收方法
Aschei et al. A 42-GHz TIA in 28-nm CMOS with less than 1.8% THD for optical coherent receivers
Chen et al. A 2.4 GHz 2.2 mW current reusing passive mixer with gm-boosted common-gate TIA in 180 nm CMOS
CN201904761U (zh) 一种高线性度的低噪声放大器电路
Taol et al. A 50MHz Bandwidth TIA Based on Two Stage Pseudo-Differential OTA with Cascode Negative Resistance and RC Compensation Technique
CN209105172U (zh) 一种射频前端电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant