CN102738216A - 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法 - Google Patents

半导体装置、带有单晶半导体薄膜的基板和它们的制造方法 Download PDF

Info

Publication number
CN102738216A
CN102738216A CN2012101856462A CN201210185646A CN102738216A CN 102738216 A CN102738216 A CN 102738216A CN 2012101856462 A CN2012101856462 A CN 2012101856462A CN 201210185646 A CN201210185646 A CN 201210185646A CN 102738216 A CN102738216 A CN 102738216A
Authority
CN
China
Prior art keywords
crystal semiconductor
substrate
thin film
semiconductor thin
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101856462A
Other languages
English (en)
Inventor
高藤裕
中川和男
福岛康守
富安一秀
竹井美智子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102738216A publication Critical patent/CN102738216A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供在包含转印至耐热性差的绝缘基板上的单晶半导体薄膜的单晶半导体元件中，能够提高晶体管特性和减小配线电阻的半导体装置、带有单晶半导体薄膜的基板和它们的制造方法。本发明为在绝缘基板上具备包含单晶半导体薄膜的多个单晶半导体元件的半导体装置，该半导体装置的特征在于：该绝缘基板的耐热温度为600℃以下，该多个单晶半导体元件为MOS晶体管，该MOS晶体管层叠有：第一栅极电极和侧壁；栅极绝缘膜；和该单晶半导体薄膜，该第一栅极电极与该单晶半导体薄膜的沟道自匹配，该侧壁与该单晶半导体薄膜的LDD区域自匹配，该第一栅极电极和该侧壁与该单晶半导体薄膜相比配置在上层。

Description

半导体装置、带有单晶半导体薄膜的基板和它们的制造方法
本申请是申请日为2008年10月22日、申请号为200880115930.4(PCT/JP2008/069159)、发明名称为“半导体装置、带有单晶半导体薄膜的基板和它们的制造方法”的专利申请的分案申请。 
技术领域
本发明涉及半导体装置、带有单晶半导体薄膜的基板和它们的制造方法。更详细而言，涉及液晶显示装置、有机电致发光(electroluminescence)显示装置等的显示装置中优选的半导体装置、带有单晶半导体薄膜的基板和它们的制造方法。 
背景技术
半导体装置为具备利用半导体的电特性的能动元件的电子装置，广泛应用于例如音频机器、通信机器、计算机、家电机器等。尤其是具备MOS(Metal Oxide Semiconductor：金属氧化物半导体)型的薄膜晶体管(以下也称为“TFT”。)等的3端子能动元件的半导体装置，在有源矩阵型液晶显示装置(以下也称为“液晶显示器”。)、有机电致发光显示装置(以下，也称为“有机EL显示器”。)等的显示装置中，作为设置于每个像素的开关元件、控制各像素的控制电路等使用。 
另外，近年来，针对在绝缘基板上具备单晶半导体薄膜的带有单晶半导体薄膜的基板，尤其针对在绝缘层上设置有单晶硅层的SOI(Silicon On Insulator：绝缘体硅)基板的研究被广泛进行。 
例如，向块硅(bulk silicon)基板内注入氢、稀有气体，在与其他的基板贴合后进行热处理，从而将块硅基板沿氢注入层解理分离，将单晶硅层转印至其他基板上的智能切割法由BRUEL提案(例如参照非专利文献1和2。)。 
另外，与将半导体基板转印至其他基板的技术相关，将亲水性的平坦的氧化膜彼此接合的技术也得到开发。 
进而，与将半导体基板转印至显示装置用基板的技术相关，单晶 Si薄膜在玻璃基板的整个面上呈瓦片(tile)状铺满、或部分地形成于玻璃基板上的有源矩阵型的显示装置用大型基板得到开发。 
于是，公开有涉及在硅中产生的热供体(Thermal Donor)的文献(例如参照非专利文献3。)。 
非专利文献1：M.Bruel，《SOI技术(Silicon on insulator material technology)》，Electronics Letters，美国，1995年，第31卷，第14号，p.1201-1202 
非专利文献2：Michel Bruel及其他3人，《智能剥离：以氢注入与晶片接合为基础的新的SOI技术(Smart-cut：ANew Silicon On Insulator Material Technology Based on Hydrogen Implantation and Wafer Bonding)》，Japanese Journal of Applied Physics，日本，1997年，第36卷，第3B号，p.1636-1641 
非专利文献3：H.J.Stein，S.K.Hahn，《氢导入和氢改良后的热供体在硅中的形成(Hydrogen introduction and hydrogen-enhanced thermal donor formation in silicon)》，Journal of Applied Physics，美国，1994年，第75卷，第7号，p.3477-3484 
发明内容
但是，在现有的仅进行一次转印的技术中，存在如下情况：由于玻璃基板的耐热性的制约，伴随由氢离子得到的热供体(Thermal Donor)的影响、作为受体的硼(B)的非活泼性，晶体管的特性恶化。这是在以中低温进行热处理的情况下特有的现象，而不是在能够以高温进行热处理的LSI技术的情况下。 
另外，存在如下情况：单晶Si薄膜的表面变得粗糙(roughness)、即膜厚的均匀性不充分，发生晶体管的特性降低、特性偏差。 
进而，难以在使用单晶Si薄膜形成的单晶Si元件上形成铝(Al)等的低电阻的金属配线而向绝缘基板转印。 
本发明鉴于上述现状而完成，其目的在于，提供一种在包含转印至耐热性差的绝缘基板上的单晶半导体薄膜的单晶半导体元件中，能够提高晶体管特性和减小配线电阻的半导体装置、带有单晶半导体薄膜的基板和它们的制造方法。 
本发明的发明者们，针对在包含转印至耐热性差的绝缘基板上的单晶半导体薄膜的单晶半导体元件中，能够提高晶体管特性和减小配线电阻的半导体装置、带有单晶半导体薄膜的基板和它们的制造方法进行了多种研讨后，着眼于对单晶半导体薄膜进行热处理的工序。并且发现：通过将单晶半导体薄膜与耐热温度比耐热性差的绝缘基板的耐热温度高的中间基板接合，并且在650℃以上进行热处理，由此例如即使使用注入有包含氢离子、稀有气体离子的剥离物质、并且沿注入有剥离物质的层(剥离层)解理分离的半导体基板形成单晶半导体薄膜，也能够实现单晶半导体薄膜中的缺陷恢复、热供体的减少、被非活化后的硼的活化，另外能够将表面粗糙度小的单晶半导体薄膜形成在绝缘基板上，并且还能够使用低电阻的金属材料作为配线材料，想到能够完美解决上述课题的方式方法，完成了本发明。 
即，本发明为半导体装置的制造方法，其为在绝缘基板上具备包含单晶半导体薄膜的多个单晶半导体元件的半导体装置的制造方法，上述制造方法的特征在于，包括：热处理工序(以下，也称为“本发明的半导体装置的制造方法”。)，在650℃以上对上述单晶半导体薄膜进行热处理，上述单晶半导体薄膜形成上述多个单晶半导体元件的至少一部分、且与耐热温度比上述绝缘基板的耐热温度高的中间基板接合。 
由此，即使例如使用注入有包含氢离子、稀有气体离子的剥离物质，并且沿注入有剥离物质的层(剥离层)解理分离的半导体基板形成单晶半导体薄膜，也能够以高温对与耐热性优异的中间基板接合的单晶半导体薄膜进行热处理，因此能够实现单晶半导体薄膜中的缺陷恢复、热供体的减少、被非活化后的受体(优选硼)的活化。其结果是能够提高晶体管特性。另外，能够在对耐热性优异的中间基板上对单晶半导体薄膜充分进行热处理之后，进行配线的形成工序，能够使用融点低的铝(Al)类合金等的低电阻金属材料作为配线材料。 
本发明的半导体装置的制造方法，只要具有上述热处理工序即可，不由其他的工序特别限定。 
本发明还是在绝缘基板上具备单晶半导体薄膜的带有单晶半导体薄膜的基板的制造方法，上述制造方法包括：热处理工序(以下，也 称为“本发明的带有单晶半导体薄膜的基板的制造方法”。)，在650℃以上对上述单晶半导体薄膜进行热处理，上述单晶半导体薄膜与耐热温度比上述绝缘基板的耐热温度高的中间基板接合。 
由此，例如即使使用注入有包含氢离子、稀有气体离子的剥离物质、并且沿注入有剥离物质的层(剥离层)解理分离的半导体基板形成单晶半导体薄膜，也能够以高温在耐热性优异的中间基板上对单晶半导体薄膜进行热处理，因此能够实现单晶半导体薄膜中的缺陷恢复、热供体的减少、被非活化后的受体(优选硼)的活化。另外，能够在向中间基板上进行第一转印之后，向作为最终基板的绝缘基板上进行第二转印，因此通常能够将单晶半导体薄膜的形成有平坦性差的剥离层一侧的面配置在绝缘基板一侧，将单晶半导体薄膜的平坦性优异的面配置在表面一侧。即，能够在绝缘基板上形成表面粗糙度小的单晶半导体薄膜。其结果是能够提高晶体管特性。另外，能够在耐热性优异的中间基板上对单晶半导体薄膜充分进行热处理之后，进行配线的形成工序，能够使用融点低的铝(Al)类合金等的低电阻金属材料作为配线材料。 
本发明的带有单晶半导体薄膜的基板的制造方法，只要具有上述热处理工序，则不由其他的工序特别限定。 
上述半导体装置的制造方法也可以还包括：第一接合工序，将半导体基板与耐热温度比上述绝缘基板的耐热温度高的上述中间基板接合，所述半导体基板形成上述多个单晶半导体元件的至少一部分、并且具有剥离层，该剥离层注入有包含氢离子和稀有气体离子中的至少一方的剥离物质；半导体基板分离工序，通过热处理使与上述中间基板接合的上述半导体基板沿上述剥离层解理分离；和元件分离工序，将被解理分离且与上述中间基板接合的上述半导体基板薄膜化而形成上述单晶半导体薄膜，并且将各单晶半导体元件间分离，上述热处理工序，在上述元件分离工序之后，在650℃以上对上述单晶半导体薄膜和上述中间基板进行热处理。由此，本发明的效果得到充分发挥，并且能够更加容易实现具备包含被薄膜化后的单晶半导体薄膜的多个单晶半导体元件的半导体装置。 
另外，上述半导体装置的制造方法也可以还包括：第一平坦化工 序，在形成有上述多个单晶半导体元件的至少一部分的半导体基板的上述多个单晶半导体元件一侧的面形成第一平坦化层；剥离层形成工序，通过经由上述第一平坦化层将包含氢离子和稀有气体离子中的至少一方的剥离物质注入至上述半导体基板的规定深度而形成剥离层；第一接合工序，将注入有上述剥离物质的上述半导体基板的上述第一平坦化层与上述中间基板接合；半导体基板分离工序，通过热处理使与上述中间基板接合的上述半导体基板沿上述剥离层解理分离；元件分离工序，将被解理分离且将与上述中间基板接合的上述半导体基板薄膜化而形成上述单晶半导体薄膜，并且将各单晶半导体元件间分离；第二平坦化工序，在上述元件分离工序之后，在上述单晶半导体薄膜的与上述中间基板相反的一侧的面上形成第二平坦化层；和第二接合工序，将上述第二平坦化层与上述绝缘基板接合，上述热处理工序，在上述元件分离工序之后、且在上述第二平坦化工序之前或之后，在650℃以上对上述单晶半导体薄膜和上述中间基板进行热处理。由此，本发明的效果得到充分发挥，并且能够更加容易地实现在绝缘基板上具备包含被薄膜化后的单晶半导体薄膜的多个单晶半导体元件的半导体装置。 
另一方面，上述带有单晶半导体薄膜的基板的制造方法也可以还包括：第一接合工序，将半导体基板与耐热温度比上述绝缘基板的耐热温度高的上述中间基板接合，上述半导体基板具有剥离层，该剥离层注入有包含氢离子和稀有气体离子中的至少一方的剥离物质；半导体基板分离工序，通过热处理使与上述中间基板接合的上述半导体基板沿上述剥离层解理分离；和薄膜化工序，将被解理分离且与上述中间基板接合的上述半导体基板薄膜化而形成上述单晶半导体薄膜，上述热处理工序，在上述薄膜化工序之后，在650℃以上对上述单晶半导体薄膜和上述中间基板进行热处理。由此，本发明的效果得到充分发挥，并且能够更容易实现被薄膜化的单晶半导体薄膜。 
另外，上述带有单晶半导体薄膜的基板的制造方法也可以还包括：剥离层形成工序，将包含氢离子和稀有气体离子中的至少一方的剥离物质注入至半导体基板的规定深度而形成剥离层；第一接合工序，将注入有上述剥离物质的上述半导体基板与上述中间基板接合；半导体 基板分离工序，通过热处理使与上述中间基板接合的上述半导体基板沿上述剥离层解理分离；薄膜化工序，将被解理分离且与上述中间基板接合的上述半导体薄膜进一步薄膜化而形成上述单晶半导体薄膜；平坦化工序，在上述薄膜化工序之后，将上述单晶半导体薄膜的与上述中间基板相反的一侧的面平坦化；和第二接合工序，将上述平坦化层与上述绝缘基板接合，上述热处理工序，在上述薄膜化工序之后、且在平坦化工序之前或之后，在650℃以上对上述单晶半导体薄膜和上述中间基板进行热处理。由此，本发明的效果得到充分发挥，并且能够更加容易地实现在绝缘基板上具备被薄膜化后的单晶半导体薄膜的带有单晶半导体薄膜的基板。 
上述中间基板也可以具有形成在规定的深度的用于分离的分离层。由此，在单晶半导体元件或单晶半导体薄膜与作为最终基板的绝缘基板接合之后，能够更容易地除去中间基板。 
从这样的观点可知，上述半导体装置的制造方法，也可以还包括将上述中间基板沿上述分离层解理分离的中间基板分离工序，上述带有单晶半导体薄膜的制造方法，也可以还包括将上述中间基板沿上述分离层解理分离的中间基板分离工序。 
上述中间基板在表面具有多个区域部分地开口的接合层，上述分离层也可以具有上述中间基板的一部分从上述接合层的多个开口被蚀刻除去的构造。由此，在单晶半导体元件或单晶半导体薄膜与作为最终基板的绝缘基板接合之后，能够更容易地除去中间基板。 
此外，作为上述构造，优选为具有多个柱部的柱状构造。 
另一方面，上述分离层也可以为锗和硅的合金(alloy)层。由此，在单晶半导体元件或单晶半导体薄膜与作为最终基板的绝缘基板接合之后，能够更容易地除去中间基板。这样，上述分离层可以为包括锗与硅的合金(alloy)层。 
如上述那样，根据本发明的半导体制造方法，能够进行向中间基板上的第一转印(第一接合工序)、和向作为最终基板的绝缘基板上的第二转印(第二接合工序)。其结果是，与通过向绝缘基板上仅进行一次转印而制作的现有的半导体装置相对，由本发明的半导体装置的制造方法制作的半导体装置具有在绝缘基板上的各单晶半导体元件的构 成部件的配置位置上下相反的构造。 
因此，像这样在绝缘基板上具备包含单晶半导体薄膜的多个单晶半导体元件的半导体装置也是本发明之一(以下也称作“本发明的第一半导体装置”)，该半导体装置的特征在于：上述绝缘基板的耐热温度为600℃以下，上述多个单晶半导体元件为MOS晶体管，该MOS晶体管层叠有：第一栅极电极和侧壁(side wall)；栅极绝缘膜；和上述单晶半导体薄膜，该第一栅极电极与上述单晶半导体薄膜的沟道自匹配，该侧壁与上述单晶半导体薄膜的LDD(Lightly Doped Drain：轻掺杂漏极)区域自匹配，上述第一栅极电极和上述侧壁与上述单晶半导体薄膜相比配置在上层。 
此外，作为本发明的第一半导体装置的结构，只要必须形成上述构成要素，则包括或不包括其他的构成要素都可以，没有特别的限定。 
另外，在本说明书中，上层的意思是指远离绝缘基板的层。 
进而，在本说明书中，耐热温度是指半导体装置或带有单晶半导体薄膜的基板的制造时的实用的耐热温度(实用耐热温度)。另外，耐热温度优选为对于变形和/或尺寸精度的实用耐热温度，进一步优选为对于变形和尺寸精度的实用耐热温度。此外，耐热温度依赖于工艺，根据光刻工序中的倍率修正、校准法、校准容许度(设计规则)等而变动，因此优选根据所期望的工艺条件适当规定。但是，实用耐热温度从经验角度出发为从应变点起略下降70℃(熟练操作)～100℃(实用)程度的温度，因此上述耐热温度优选为比应变点低70℃的温度，进一步优选为比应变点低100℃的温度。 
另外，根据本发明的带有单晶半导体薄膜的基板的制造方法，能够在绝缘基板上形成表面粗糙度小、更具体而言，平均表面粗糙度Ra为5nm以下的单晶半导体薄膜。 
因此，这样，在绝缘基板上具备单晶半导体薄膜的带有单晶半导体薄膜的基板也是本发明之一，该带有单晶半导体薄膜的基板的特征在于：上述绝缘基板的耐热温度为600℃以下，上述单晶半导体薄膜的平均表面粗糙度Ra为5nm(优选2nm)以下。 
此外，作为本发明的带有单晶半导体薄膜的基板的结构，只要必须形成上述构成要素，则包括或不包括其他的构成要素都可以，没有 特别的限定。 
另外，本发明的带有单晶半导体薄膜的基板以外的发明中的单晶半导体薄膜的平均表面粗糙度Ra也当然可以为5nm(优选2nm)以下。 
本发明还是具备多个单晶半导体元件的半导体装置(以下也称为“本发明的第二半导体装置”。)该多个单晶半导体元件使用由本发明的带有单晶半导体薄膜的基板的制造方法制作的带有单晶半导体薄膜的基板形成。 
本发明还是具备使用本发明的带有单晶半导体薄膜的基板形成的多个单晶半导体元件的半导体装置(以下也称为“本发明的第三半导体装置”。)。 
此外，带有单晶半导体薄膜的基板，也可以为被称作SOI基板的基板。 
另外，包含单晶半导体薄膜的单晶半导体元件，优选为单晶薄膜晶体管。 
如上述那样，根据本发明，能够使单晶半导体薄膜中的被非活化后的受体(优选为硼)活化，其结果是，能够使单晶半导体薄膜中的受体的活化率提高到50％以上。因此，上述单晶半导体薄膜中的受体的活化率优选为50％(更加优选为70％)以上。 
上述绝缘基板优选应变点为800℃(进一步优选为670℃)以下的基板。由此，作为绝缘基板，能够使用在显示装置用面板中使用的玻璃基板，能够将本发明适当地使用于液晶显示装置、有机电致发光显示装置等的薄型显示装置。此外，应变点是由在玻璃等中内部应力以4小时实质性地被除去的温度定义的，更具体而言，是由以4小时达到4×104泊(dyn/cm2)的粘度的温度定义的。 
从同样的观点出发，上述绝缘基板优选为玻璃基板，作为上述绝缘基板，特别优选应变点为800℃以下且耐热温度为600℃以下的玻璃基板。 
更具体而言，作为上述绝缘基板的优选材质，能够举例为(1)铝硼硅酸盐玻璃(alumino-borosilicate glass)、(2)铝硅酸盐玻璃(alumino-silicate glass)、(3)钡硼硅酸盐玻璃(barium-borosilicate glass)、和(4)以铝(Al)、硼(B)、硅(Si)、钙(Ca)、镁(Mg) 和钡(Ba)各自的氧化物为主成分的玻璃。 
另一方面，上述绝缘基板也可以为在表面具有绝缘层(优选为SiNx膜与SiO2膜的层叠膜、SiO2膜的单层膜等的无机绝缘膜)的金属基板(优选不锈钢基板)。另外，上述绝缘基板也可以为在表面具有绝缘层(优选为SiO2膜等的无机绝缘膜)的树脂基板(塑料基板)，上述绝缘基板也可以为树脂基板(塑料基板)。在上述绝缘基板为树脂基板的情况下，优选上述多个单晶半导体元件通过树脂粘接剂与上述绝缘基板接合，上述单晶半导体薄膜优选通过树脂粘接剂与上述绝缘基板接合。此外，上述树脂基板的耐热温度优选为大致200℃以下。 
如上述那样，根据本发明，能够提高晶体管特性，更具体而言，能够使单晶半导体元件的亚阈值(subthreshold)特性的斜率为75mV/dec(优选为65～75mV/dec)以下。因此，上述多个单晶半导体元件的亚阈值特性的斜率优选为75mV/dec(优选为65～75mV/dec)以下。 
上述半导体装置也可以在上述绝缘基板上进一步具备包含非单晶半导体薄膜的多个非单晶半导体元件。另外，上述带有单晶半导体薄膜的基板也可以在上述绝缘基板上进一步具备非单晶半导体薄膜。由此，没有面积的制约，本发明能够适当地使用于液晶显示装置、有机电致发光显示装置等的薄型显示装置。 
此外，上述非单晶半导体薄膜，优选为多晶半导体薄膜或非晶形半导体薄膜。 
另外，包含非单晶半导体薄膜的非单晶半导体元件，优选为非单晶薄膜晶体管。 
上述多个单晶半导体元件也可以进一步具有第二栅极电极，该第二栅极电极形成在比上述单晶半导体薄膜更靠近上述绝缘基板一侧的位置。由此，能够分别精细地控制各单晶半导体元件的阈值，保持性能且能够减少低电压动作和断开(OFF)时的泄漏电流。 
上述多个单晶半导体元件包含PMOS晶体管和NMOS晶体管，上述PMOS晶体管和NMOS晶体管也可以具有分别独立的上述第二栅极电极。由此，能够分别精细地控制各PMOS晶体管和NMOS晶体管的阈值。 
上述第二栅极电极优选不与上述单晶半导体薄膜的上述沟道自匹配。由此，在热处理工序之后能够容易地形成第二栅极电极。 
上述多个单晶半导体元件也可以进一步具有配线，该配线形成在比上述单晶半导体薄膜更靠近上述绝缘基板一侧的位置，上述第二栅极电极与上述配线位于同一层。由此，能够与配线以同一工序形成第二栅极电极，因此能够实现制造工序简略化。 
上述第二栅极电极也可以与上述第一栅极电极连接。由此接通(ON)状态的阈值电压(绝对值)下降，断开(OFF)状态的阈值电压(绝对值)上升，因此低电压时的性能提高，断开的泄漏(leak)电流减少，能够在更低电源电压下动作(性能不降低)。 
上述绝缘基板与上述多个单晶半导体元件的接合界面优选包括SiO2-SiO2结合或SiO2-玻璃结合。另外，上述绝缘基板与上述单晶半导体薄膜的接合界面优选包括SiO2-SiO2结合或SiO2-玻璃结合。由此，能够将绝缘基板与单晶半导体元件或单晶半导体薄膜更牢固地接合。 
上述单晶半导体薄膜优选为单晶硅薄膜，即，上述单晶半导体薄膜优选包含硅(Si)，但上述单晶半导体薄膜也可以包含应变硅。这样，上述单晶半导体薄膜内含拉伸应力或压缩应力，从而能够实现具有非常高的移动度的单晶半导体元件。 
另外，也可以为：上述多个单晶半导体元件包含PMOS晶体管，上述PMOS晶体管的应变硅膜的面方位为(100)且具有压缩应力。另外，也可以为：上述PMOS晶体管的应变硅膜的面方位为(110)，且具有拉伸应力。另一方面，上述多个单晶半导体元件也可以包含NMOS晶体管，上述NMOS晶体管具有拉伸应力。由此，能够实现具有非常高的移动度的PMOS晶体管和NMOS晶体管。 
上述单晶半导体薄膜也可以包含选自锗(Ge)、碳化硅(SiC)和氮化镓(GaN)中的至少一个半导体。通过使用锗，与硅相比能够提高单晶半导体元件的移动度。另外，通过使用碳化硅，与硅相比能够提高单晶半导体元件的移动度、感光度和结(junction)耐压。进而，通过使用氮化镓，与硅相比能够提高结耐压，其结果是能够抑制起因于LDD区域等的损耗的发生。 
上述绝缘基板优选比上述多个单晶半导体元件的配置区域大。另 外，上述绝缘基板优选比上述单晶半导体薄膜大。由此，能够将本发明适当地使用于液晶显示装置、有机电致发光显示装置等的薄型显示装置。这样，上述绝缘基板也可以比原本的单晶半导体薄膜大，上述绝缘基板优选比半导体基板(半导体晶片)大。 
从同样的观点出发，上述带有单晶半导体薄膜的基板具备多个上述单晶半导体薄膜，上述多个单晶半导体薄膜优选在上述绝缘基板面内(进一步优选为在整个面内)呈岛状铺满。此外，上述带有单晶半导体薄膜的基板具备多个上述单晶半导体薄膜，上述多个单晶半导体薄膜也可以在上述绝缘基板面内(进一步优选为在整个面内)呈瓦片状铺满。另外，在这些方式中，多个单晶半导体薄膜未必需要在绝缘基板的面内(进一步优选在整个面内)均匀设置，另外在多个单晶半导体薄膜之间，有无间隙均可。 
这样，对于上述带有单晶半导体薄膜的基板，多个岛状的单晶半导体薄膜也可以在绝缘基板的面内(进一步优选在整个面内)铺满，对于上述带有单晶半导体薄膜的基板，多个岛状的单晶半导体薄膜也可以在绝缘基板的面内(进一步优选在整个面内)呈瓦片状铺满。此外，在这些方式中，多个岛状的单晶半导体薄膜未必需要在绝缘基板的面内(进一步优选在整个面内)均匀设置，另外在多个岛状单晶半导体薄膜之间，有无间隙均可。 
如上述那样，根据本发明，能够使用低电阻的铝(Al)类合金等的融点低的金属材料作为配线材料。因此，上述半导体装置优选在比上述单晶半导体薄膜更靠近上述绝缘基板一侧的位置具备包含低电阻的金属材料的第一配线。此外，包含低电阻的金属材料的第一配线的优选薄膜电阻(sheet resistance)范围也可以因膜厚、设计上的制约等的条件而具有一定程度的幅度，但更具体而言优选为0.05～0.2Ω/□程度。 
另外，上述半导体装置在比上述单晶半导体薄膜更靠近上述绝缘基板一侧的位置具备包含低电阻的金属材料的第一配线的情况下，上述半导体装置也可以具备与上述单晶半导体薄膜相比配置在上层、且与上述单晶半导体薄膜的至少一部分接触的包含耐热温度在650℃以上的金属材料的第二配线。由此，能够将配线多层化，提高集成密度。 
这样，上述半导体装置也可以在比上述单晶半导体薄膜更靠近上述绝缘基板一侧的位置具备包含低电阻的金属材料的第一配线，并且具备与上述单晶半导体薄膜相比配置在上层、且与上述单晶半导体薄膜的至少一部分接触的包含耐热温度为650℃以上的金属材料的第二配线。 
上述单晶半导体薄膜的膜厚的偏差优选为10％(进一步优选为5％)以下。由此，能够进一步提高单晶半导体元件的晶体管特性。 
如以上说明的那样，本发明优选将氢离子等的剥离物质向形成有器件的Si基板或Si基板注入至规定深度，接着使形成有器件的Si基板或Si基板的表面平坦化，接着将形成有器件的Si基板或Si基板的平坦的面与设置有分离结构(或分离层)的高耐热的中间基板接合，接着通过热处理从氢离子注入部(剥离物质注入部)将形成有器件的Si基板或Si基板的一部分解理分离，接着通过对整个面进行蚀刻或以CMP等研磨而使Si膜薄膜化至规定的膜厚或被元件分离为止，接着在Si薄膜上堆叠SiO2膜等的膜并且平坦化，接着在平坦化的前后以大致650～800℃以上的温度进行热处理，接着形成铝(Al)、铜(Cu)等的低电阻的配线，接着将这些中间基板与绝缘基板接合，接着从分离结构(或分离层)利用蚀刻或应力将中间基板分离，接着得到最终的薄膜半导体装置(薄膜器件)或半导体薄膜。 
而且，根据本发明能够进行在以往不可能的在玻璃基板耐热温度以上的热处理，能够对由Si膜中的氢得到的热供体的影响、硼的非活化等进行恢复，能够实现优异的器件特性。另外，能够使用低电阻的配线，并且能够容易地进行单晶半导体薄膜的膜厚控制，并且能够实现表面平坦性优异的单晶半导体薄膜。 
发明效果 
这样，根据本发明的半导体装置、带有单晶半导体薄膜的基板和它们的制造方法，对于包含转印至耐热性差的绝缘基板上的单晶半导体薄膜的单晶半导体元件，能够提高晶体管特性，并且能够减小配线电阻。 
附图说明
图1-1(a)～(d)为表示制造工序中的实施例1的半导体装置的剖视示意图。 
图1-2(a)和(b)为表示制造工序中的实施例1的半导体装置的剖视示意图。 
图1-3(a)和(b)为表示制造工序中的实施例1的半导体装置的剖视示意图。 
图2-1为表示制造工序中实施例1的中间基板的示意图，(a)表示俯视图，(b)表示(a)中的X1-X2线的剖视图， 
图2-2为表示制造工序中实施例1的中间基板的示意图，(a)表示俯视图，(b)表示(a)中的Y1-Y2线的剖视图。 
图2-3表示实施例1中的中间基板的变形例的示意图，(a)表示俯视图，(b)表示(a)中的Z1-Z2线的剖视图。 
图3为表示实施例1的半导体装置的变形例的剖视示意图。 
图4-1(a)～(c)为表示制造工序中的实施例2的半导体装置的剖视示意图。 
图4-2(a)～(c)为表示制造工序中的实施例2的半导体装置的剖视示意图。 
图4-3(a)～(c)为表示制造工序中的实施例2的半导体装置的剖视示意图。 
图4-4(a)～(d)为表示制造工序中的实施例2的半导体装置的剖视示意图。 
图4-5(a)～(c)为表示制造工序中的实施例2的半导体装置的剖视示意图。 
图5-1(a)和(b)为表示制造工序中的实施例3的半导体装置的剖视示意图。 
图5-2(a)～(c)为表示制造工序中的实施例3的半导体装置的剖视示意图。 
图5-3(a)～(c)为表示制造工序中的实施例3的半导体装置的剖视示意图。 
图5-4(a)～(d)为表示制造工序中的实施例3的半导体装置的剖视示意图。 
图5-5(a)～(c)为表示制造工序中的实施例3的半导体装置的剖视示意图。 
图6为表示实施例1的半导体装置的变形例的剖视示意图。 
图7为表示实施例1的半导体装置的变形例的示意图，(a)表示剖视图，(b)表示俯视图。 
图8为表示实施例1的半导体装置的变形例的剖视示意图。 
图9(a)～(c)为表示实施例2和3的变形例的平面示意图。 
图10为表示实施例2和3的变形例的平面示意图。 
符号说明 
100：半导体装置 
100a、200a、300a：单晶Si薄膜晶体管 
100b、200b、300b：非单晶Si薄膜晶体管 
101、201、301：绝缘基板 
101a、301a：单晶Si薄膜 
101a/C：沟道 
101a/SD：源极·漏极 
101a/LDD：LDD区域 
101b：非单晶Si薄膜 
102a、113a、102b、202、302：栅极绝缘膜(栅极氧化膜) 
103a、112a、103b、203、303：栅极电极 
104、104a、204、304：金属配线 
105a：接触部 
106a：LOCOS氧化膜 
107：层间平坦化膜 
108a、108b、109b、208、209、308、309：层间绝缘膜 
110、111、210、310：平坦化膜 
114：侧壁 
115a、115b：连接部 
116：高耐热配线 
201a：应变Si层 
212、312：SiO2膜 
120、220、320：氢离子注入部(剥离层) 
231：倾斜层 
232：缓和层 
233、333：a-Si膜 
234、334：Poly-Si膜 
335：单晶Si层 
500：单晶Si基板(Si晶片) 
502：应变Si基板 
600：中间基板 
601：Si晶片 
311、602：热氧化膜(接合层) 
603：开口 
604：柱状结构 
605：分离结构 
606：壁状结构 
701：玻璃基板 
具体实施方式
以下叙述实施例，参照附图针对本发明更详细地进行说明，但本发明并非仅局限于这些实施例。 
(实施例1) 
以下用图1-1～图1-3、图2-1～图2-3，对实施例1的单晶Si半导体装置及其制造方法进行说明。图1-1(a)～(d)、图1-2(a)和(b)、图1-3(a)和(b)为表示制造工序中实施例1的半导体装置的剖视示意图。图2-1和图2-2为表示制造工序中实施例1的中间基板的示意图，图2-1(a)表示俯视图，图2-1(b)表示图2-1(a)中的X1-X2线的剖视图，图2-2(a)表示俯视图，图2-2(b)表示图2-2(a)中的Y1-Y2线的剖视图。图2-3表示实施例1中的中间基板的变形例的示意图，(a)表示俯视图，(b)表示(a)中的Z1-Z2线的剖视图。此外，在图2-1～图2-3的俯视图中，中间基板为了方便描绘成四边形，中间基板实际上并不是必须为此形状。 
在本实施例中说明的半导体装置，至少MOS型的单晶Si薄膜晶体管并非形成于工业LSI生产中使用的径长为6英寸、8英寸或12英寸的Si晶片、石英晶片，而形成于比这些尺寸大的有源矩阵型显示面板的生产中使用的玻璃基板或与这样的玻璃基板同样尺寸的具有绝缘性表面的绝缘基板的一部分。因此，当然，在绝缘基板上的不同区域形成有由非晶硅(a-Si)、多晶硅(Poly-Si，多晶Si)构成的非单晶Si薄膜晶体管的适于高性能和高功能化的半导体装置为本发明的第一应用。 
本实施例的半导体装置100，如图1-3(b)所示的那样，在绝缘基板101上具备：包含由多晶Si形成的非单晶Si薄膜101b的MOS型的非单晶Si薄膜晶体管100b；包含单晶Si薄膜101a的MOS型单晶Si薄膜晶体管(单晶Si薄膜器件)100a；覆盖单晶Si薄膜晶体管100a和非单晶Si薄膜晶体管100b的层间平坦化膜107；和连接单晶Si薄膜晶体管100a与非单晶Si薄膜晶体管100b的金属配线104。 
对绝缘基板101在此使用作为高应变点玻璃基板的康宁公司(Corning Incorporated)制作的code1737(碱土类-铝硼硅酸玻璃、应变点667℃、耐热温度560～600℃)。此外，耐热温度依赖于工艺，根据光刻工序中的倍率修正、校准法、校准容许度(设计规则)等而变动，因此无法单方面决定，但例如在3微米L/S(线/空间)规则下的康宁公司制作的code1737(尺寸730mm×920mm)的耐热温度一般可视为560～600℃。另外，对于变形的实用耐热温度，根据对翘曲曝光机的平台(stage)能否进行真空吸附、或热历史前后的图案的偏移等进行评价。另外，绝缘基板101的耐热温度，优选为非单晶Si薄膜101b的形成工序中的热处理温度(优选为550～600℃)以上。 
在绝缘基板101的单晶Si薄膜晶体管100a和非单晶Si薄膜晶体管100b一侧的整个表面上，也可以例如形成有由膜厚为大致50nm的SiO2(二氧化硅)膜形成的平坦的氧化膜(未图示)，该情况下也可以使氧化膜作为基底层发挥功能。 
包含非单晶Si薄膜101b的MOS型的非单晶Si薄膜晶体管100b，在由SiO2膜形成的层间绝缘膜108b上，具备非单晶Si薄膜101b、由SiO2膜形成的栅极绝缘膜102b、和栅极电极103b。栅极电极103b由 TiN形成，但也可以由多晶Si、硅化物(silicide)或多硅结构(polycide)等形成。另外，以覆盖非单晶Si薄膜晶体管100b的方式，形成有由膜厚大致200～500nm的SiO2膜形成的层间绝缘膜109b。 
另一方面，包含单晶Si薄膜101a的MOS型单晶Si薄膜晶体管100a具备：与单晶Si薄膜101a的沟道101a/C自匹配的栅极电极103a；接触部105a；平坦化层110、111；由SiO2膜形成的栅极绝缘膜102a；包括沟道101a/C、LDD区域101a/LDD、和源极·漏极101a/SD的单晶Si薄膜101a；与LDD区域101a/LDD自匹配的侧壁(也称为间隔物)114；与源极·漏极101a/SD和接触部105a连接的金属配线104a。栅极电极103a和接触部105a的材料，在此使用重掺杂的多晶Si膜。此外，接触部105a也可以为单晶Si层(与单晶Si薄膜101a相同的层)。另外，栅极电极103a和侧壁114与单晶Si薄膜101a相比配置在上层。进而，各单晶Si薄膜晶体管100a由LOCOS氧化膜106a元件分离。此外，LOCOS氧化膜106a也可以为STI(Shallow Trench Isolation：浅槽绝缘层)。 
另外，该单晶Si薄膜晶体管100a在与绝缘基板101接合之前，与形成于单晶Si基板上、且形成有分离层的中间基板接合，并且以高温进行热处理之后，在包括栅极电极103a、栅极绝缘膜102a和单晶Si薄膜101a的状态下，与绝缘基板101接合。在将单晶Si基板转印至绝缘基板101之后，也可以形成单晶Si薄膜晶体管100a的栅极电极103a、接触部105a、金属配线104a，或进行源极·漏极101a/SD等的杂质离子注入，但通过在单晶Si基板上形成栅极电极103a、接触部105a、和金属配线104a，并且进行源极·漏极101a/SD形成用的杂质离子注入和LDD区域101a/LDD形成用的杂质离子注入，或者进一步进行用于减小短沟道效果的HALO形成用的杂质离子注入等，使得与由转印至绝缘基板101上的单晶Si薄膜形成TFT的情况相比，能够容易地进行对单晶Si薄膜的细微加工。 
此外，向中间基板的转印，伴有氢离子注入的工序和通过热处理进行的结合强化、解理薄膜化的工序。 
根据本实施例的半导体装置100，如以上那样，在1枚绝缘基板101上，MOS型的非单晶Si薄膜晶体管100b和MOS型的单晶Si薄 膜晶体管100a共存，因此能够得到将特性不同的多个电路集成化的高性能和高功能化的半导体装置。 
另外，与在1枚绝缘基板101上形成全部由单晶Si薄膜构成的晶体管相比，能够以低价得到高性能和高功能化的半导体装置。 
进而，根据这样的工序，不存在全部由单晶Si形成的情况下的面积制约，能够不存在基板尺寸制约地自由地形成比大型Si晶片的尺寸更大的显示器。 
例如，在将本实施例的半导体装置100适用于液晶显示装置的有源矩阵基板的情况下，本实施例的半导体装置100进一步形成有液晶显示用SiNx(氮化Si)膜、树脂平坦化膜、导通孔(via hole)、和透明电极等。接着，由非单晶Si薄膜晶体管(非单晶Si器件)100b形成驱动部和显示部用的TFT，由能够适用于被要求高性能的器件的单晶Si器件薄膜晶体管100a形成定时控制器、存储器等。当然，驱动部也可以为单晶Si薄膜晶体管100a，考虑成本和性能而决定。这样，根据包括单晶Si薄膜101a或非单晶Si薄膜101b的薄膜晶体管各自的特性，决定各薄膜晶体管的功能和用途，从而能够得到高性能和高功能化的半导体装置和显示装置。 
另外，在半导体装置100中，集成电路形成于非单晶Si薄膜101b的区域和单晶Si薄膜101a的区域，从而能够配合必要的结构和特性地将包括像素阵列的各集成电路形成于各自适合的区域。而且，在形成于各个区域的集成电路中，能够制作动作速度、动作电源电压等性能不同的电路。例如，能够采用栅极长、栅极绝缘膜的膜厚、电源电压和逻辑等级中的至少1个为每个区域不同的设计。 
由此，能够形成具有每个区域不同的特性的器件，能够得到具备更多样的功能的半导体装置和显示装置。 
进而，在半导体装置100中，集成电路形成于非单晶Si薄膜101b的区域和单晶Si薄膜101a的区域，因此形成于各个区域的集成电路能够适用每个区域不同的加工规则。例如，在沟道长度短的情况下，在单晶Si薄膜101a的区域不存在晶界，因此TFT特性的偏差几乎不增加，与此相对，在非晶Si薄膜101b的区域，因晶界的影响，TFT特性的偏差急速增加。这样，需要使加工规则在各个部分即单晶Si薄膜101a 的区域和非单晶Si薄膜101b的区域变化。因此，根据半导体装置100能够配合加工规则地在适合的区域形成集成电路。 
此外，形成于半导体装置100上的单晶Si器件的尺寸，由LSI制造装置的晶片尺寸决定。但是，为了形成以单晶Si薄膜101a为必要的、被要求高速性、消耗电力、高速的逻辑、定时发生器、偏差等的高速DAC(电流缓冲)、或处理器等的电路，一般的LSI制造装置的晶片尺寸是足够的。 
在此，用图1-1～图1-3、图2-1和图2-2对半导体装置100的制造方法进行如下说明。 
本实施方式的半导体装置100的制造方法概括为，在本实施方式的半导体装置100的制造方法中，制作设置有如果薄膜化则成为单晶Si薄膜晶体管100a的部分的单晶Si基板500，并且预先将规定浓度的氢离子注入至单晶Si基板500的规定深度，将该单晶Si基板500与设置有分离结构的中间基板600接合，加热后从氢离子注入部(剥离层)解理分离。其后，通过对单晶Si基板500进行蚀刻或研磨而使其薄膜化，形成单晶Si薄膜101a，并且元件分离。其后，进一步堆叠由SiO2等形成的层间平坦化膜108a，使单晶Si薄膜晶体管100a的表面平坦化。另外，在平坦化膜108a形成之前或之后，在与中间基板600接合的状态下，以650℃以上的高温对单晶Si薄膜100a进行退火，实现缺陷恢复、或热供体的减少、或非活化后的硼的活化。进而其后，进行接触开口、金属配线104a的形成，进行SiO2膜的堆叠并且平坦化而形成平坦化膜111之后，将其接合在最终的绝缘基板101上，从中间基板600的分离结构分离，结束转印。 
具体而言，预先在一般的IC生产线进行CMOS工序的一部分，即进行：沟道101a/C形成用的杂质离子(例如BF2 +)的注入；栅极绝缘膜102a和LOCOS氧化膜106a的形成；栅极电极103a和接触部105a的图案形成；LDD区域101a/LDD形成用的杂质离子(例如P+)的注入；侧壁114的形成；源极·漏极101a/SD形成用的杂质离子(例如P+)的注入之后，通过形成SiO2膜并且通过CMP(Chemical-Mechanical Polishing：化学机械研磨)进行平坦化处理从而形成平坦化膜110。(第一平坦化工序) 
接着，如图1-1(a)所示，通过以规定的能量注入6×1016/cm2的剂量(dose)的作为剥离物质的氢离子，制作具有氢离子注入部(剥离层)120的单晶Si基板500。(剥离层形成工序) 
此外，作为单晶半导体基板，代替单晶Si基板500，也可以用单晶Ge基板，即，单晶Si薄膜101a也可以使用单晶Ge薄膜代替单晶Si薄膜101a。 
其后，如图1-1(b)所示，对该单晶Si基板500、和预先准备好的设置有分离结构(分离层)605的中间基板600进行亲水化处理，进行接合。(第一接合工序)更具体而言，将单晶Si基板500的平坦化膜110与中间基板600的热氧化膜602接合。 
作为中间基板600，优选为具有大致650℃(更加优选为700℃，进一步优选为800℃)以上的耐热温度的基板，在此将Si晶片用作中间基板600。此外，在此中间基板600如以下这样形成。 
首先，如图2-1所示，将Si晶片601热氧化，形成大致200nm的成为与单晶Si基板500接合的接合层的热氧化膜602，通过光刻以1.5μm左右的间距(pitch)形成0.5μm径长左右的开口603。其后，如图2-2所示，以TMAH等的碱性溶液进行湿蚀刻，蚀刻至Si的柱状结构604形成为止。由此，能够制作具有分离结构605的中间基板600。分离结构605为会因对中间基板600施加应力、优选为扭曲和/或横向滑动的应力而分离(破坏)的强度弱的结构，由此能够在以后容易地将中间基板600除去。 
此外，对于蚀刻也可以使用XeF等的能够蚀刻Si的气体。另外，通过对Si的柱状结构604的径长适当地设定，能够实现耐得住上述CMP、且能够因扭曲应力而分离的中间基板600。另外，使蚀刻在柱状的结构604形成前结束，如图2-3所示，也可以使用具有相邻的开口603彼此由壁状结构606区划的形态的分离结构605。 
此外，中间基板600作为分离结构(分离层)605也可以为形成有锗硅(GeSi)层的结构。 
接着，以300℃进行大致2小时的退火，提高接合强度后，升温至580℃。由此，单晶Si基板500的一部分从氢离子注入部120解理分离，能够制作形成有由包含单晶Si薄膜的TFT形成的集成电路的中间基板 600。(半导体基板分离工序) 
其后，通过对单晶Si基板500的氢离子注入部120一侧的表面进行研磨和/或蚀刻而薄膜化，从而形成单晶Si薄膜101a，并且完成元件分离。(元件分离工序) 
其后，在单晶Si薄膜101a上以等离子体CVD(PECVD)使用由TEOS(四乙氧基硅烷)与氧的混合气体堆叠SiO2膜形成的层间绝缘膜108a，在图1-1(c)的状态中，在大致650℃(优选为大致700℃，进一步优选为大致750℃)以上，在此为大致800℃，进行大致30分钟的炉退火。(热处理工序)由此，能够从Si中充分地除去氢原子，完全除去热供体、格子缺陷等，并且能够使受体再活化，能够提高晶体管特性的再现性、实现晶体管特性的稳定化。另外，能够使单晶Si薄膜101a中的受体活化率为50％以上，更详细而言，在本实施例中能够为约80％。 
此外，热处理工序的处理温度，配合氢的注入量、中间基板的材质等而适当设定即可，但当其为过高的高温时，杂质(特别是硼)的分布图(profile)混乱，因此优选在杂质的分布图不会混乱的程度、更具体而言为在例如850℃(优选为820℃)以下的温度范围内尽可能设定得低。另一方面，从使受体再活化的观点出发，热处理工序中的处理温度优选在650℃以上的温度范围内尽可能地设定得高。 
另外，活化率通过SIMS(2次离子质量分析)对受体的总原子数或密度(在本实施例中为硼的总原子数或密度)进行评价，并根据晶体管的阈值电压估算活性的受体密度，根据其比推算而求得。 
其后，如图1-1(d)所示，依次进行接触孔开口、金属层的堆叠、图案化，从而形成金属配线104a。在此，金属配线104a的材料使用Al-Cu(0.5％)合金(薄膜电阻：50～200mΩ/□，膜厚150～600nm)。也可以用Al-Si合金(薄膜电阻230mΩ/□、膜厚200nm)、Al-Nd合金等(薄膜电阻230mΩ/□，膜厚100nm)，其他的Al类合金、铜。在以后的工序中，没有必要进行高温的处理，因此能够使用上述低电阻的金属材料作为金属配线104a的材料。 
进而，以覆盖金属配线104a的方式，在单晶Si基板500上以PECVD用TEOS与氧的混合气体堆叠SiO2膜，通过CMP进行平坦化， 从而形成平坦化膜111。(第二平坦化工序) 
其后，将设置有单晶Si薄膜晶体管100a的中间基板600分割为规定的尺寸，如图1-2(a)所示，作为具有绝缘性表面的绝缘基板(最终基板)101，选择作为TFT-LCD用使用于工业的、所谓高应变点玻璃基板(例如上述玻璃基板)，在将设置有单晶Si薄膜晶体管100a的中间基板600、和形成有非单晶Si薄膜晶体管100b的绝缘基板101这两者浸渍于SC-1溶液等包含过氧化氢的溶液等从而对表面进行活化(亲水化)处理之后，校准至规定的位置，在室温下使它们贴紧而接合。(第二接合工序)更具体而言，将单晶Si基板500的平坦化膜111与绝缘基板101接合。在玻璃的情况下，即使不在表面堆叠SiO2膜也能够亲水化，这些玻璃的一部分、即某种玻璃满足良好的接合性所必需的平均表面粗糙度Ra为0.2～0.3nm以下的条件。 
此时，设置有单晶Si薄膜晶体管100a的中间基板600和绝缘基板101，以Van der Waals(范德华)力和氢键接合，但其后以400℃～600℃、在此为大致550℃的温度进行热处理，通过-Si-OH+-Si-OH→Si-O-Si+H2O的反应使两基板间的结合变化为原子彼此牢固的结合。特别是，如上述那样，使用低电阻的金属材料作为金属配线104a时，该温度优选为更低的温度。 
另外，单晶Si薄膜晶体管100a，通过作为无机类的绝缘膜的平坦化膜111与绝缘基板101接合。因此，与现有的使用粘接剂的情况相比，能够可靠地防止单晶Si硅膜101a被污染。 
这样，最终，单晶Si薄膜晶体管100a与绝缘基板101，优选由SiO2-SiO2结合(SiO2膜与SiO2膜彼此的结合)、或SiO2-玻璃结合(SiO2膜和玻璃的结合)接合。 
此外，作为绝缘基板101，也可以使用在表面覆盖SiNx膜与SiO2的叠层膜、SiO2膜的单层膜等平坦化后的金属基板(例如不锈钢基板)。由此，能够提高绝缘基板101的耐热性和耐冲击性。另外，在有机EL器件的情况下，绝缘基板101的透明性并非必要条件，因此该形态特别适合于有机EL器件。 
另外，作为绝缘基板101，也可以为以SiO2膜覆盖表面平坦化后的塑料基板。进而，虽然上述污染问题仍存在，但也可以使用塑料基 板作为绝缘基板101，并且使用粘接剂接合单晶Si薄膜晶体管100a与绝缘基板101。 
通过第二接合工序得到足够的接合强度之后，当向中间基板600施加扭曲或横向滑动的应力时，如图1-2(b)所示，能够以分离结构605为边界将中间基板600的一部分剥离。(中间基板分离工序) 
接着，如图1-3(a)所示，将被剥离但残留在单晶Si器件上的柱状Si的一部分和热氧化膜602蚀刻除去之后，在整个面通过使用SiH4与N2O的混合气体、或TEOS与O2的混合气体的等离子体CVD，堆叠由膜厚大致为300nm的SiO2膜形成的层间平坦化膜107。 
接着，如图1-3(b)所示，依次进行将接触孔开口，Al-Si层的堆叠、图案化，在接触孔内和层间平坦化膜107上形成包含Al-Si合金的金属配线104。 
在本实施例的半导体装置100的制造方法中，如以上那样，在非单晶Si薄膜(多晶Si薄膜)101b形成之后形成单晶Si薄膜晶体管100a。即，在形成有非单晶Si薄膜(多晶Si薄膜)101b的绝缘基板101上接合单晶Si薄膜晶体管100a。因此，优选在保证绝缘基板101的平坦性的状态下接合中间基板600，但通过在绝缘基板101的表面形成保护膜(例如钼(Mo)膜)，以氢氟酸(hydrofluoric acid)等除去接合区域的氧化膜，其后通过将保护膜以市售的SLA蚀刻剂等除去，能够防止接合不良等的问题的发生。 
另外，根据本实施例，能够在耐热性优异的中间基板600上以高温对单晶Si薄膜101a进行热处理，能够实现单晶Si薄膜101a中的缺陷恢复、热供体的减少、被非活化后的硼的活化。其结果是，能够提高单晶Si薄膜晶体管100a的特性。更加具体而言，能够使单晶Si薄膜晶体管100a的亚阈值(subthreshold)特性的斜率为75mV/dec以下，更详细而言，在本实施例中能够为65～750mV/dec。 
进而，能够在耐热性优异的中间基板600上对单晶Si薄膜101a充分地进行热处理之后，进行金属配线104a的形成工序，能够使用低电阻的金属材料作为金属配线104a。 
此外，亚阈值特性的斜率(S值)能够使用半导体参数分析仪(例如Agilent公司制4155C、4156C)进行测定。更具体而言，用上述装 置对漏极电流的栅极电压依赖进行测定，令其值为半对数坐标图(semi-log plot)，通过在亚阈值部分引出切线而求得S值。 
另外，S值斜率的理论界限在室温下为约60mV/dec，但该值在存在局部顺序等时会劣化(数值增大)。S值近似地由下述式赋予。 
(kT/q)ln10(1+Cd/COX) 
在此Cd表示空乏层(depletion layer)电容，COX表示栅极氧化膜电容。 
另外，在本实施例这样的SOI结构中，Cd几乎为0，室温下的S值接近60mV/dec的理想值(实际为65～75mV/dec程度)。另一方面，在块Si中S值因Cd而增大，达到80～100mV/dec程度，当设阈值电压与断开状态的电流差为8位数时，0.65～0.8V是0.5～0.6V为好，因此能够在低电压下进行不使性能下降的动作。 
图3为表示实施例1的半导体装置的变形例的剖视示意图。 
单晶Si薄膜晶体管100a也可以还具有栅极电极112a，该栅极电极112a层叠于比单晶Si薄膜101a更靠近绝缘基板101一侧的位置。即，单晶Si薄膜晶体管100a也可以具有双栅极结构。由此，能够用PMOS和NMOS各自独立地精细控制各单晶Si薄膜晶体管100a的阈值。 
栅极电极112a例如通过在元件分离工序之后，在单晶Si薄膜101a上形成由SiO2膜构成的栅极绝缘膜113a，并且将由TiN、多晶Si、硅化物(silicide)和多硅结构(Polycide)等形成的导电膜图案化而形成即可。这样，栅极电极112a为不与单晶Si薄膜101a的沟道101a/C自匹配的栅极电极，但能够在向绝缘基板101转印前形成栅极电极112a，因此能够使用LSI制造装置以非常优异的校准精度配置栅极电极112a。 
图6为表示实施例1的半导体装置的变形例的剖视示意图。图7为表示实施例1的半导体装置的变形例的示意图，(a)表示剖视图，(b)表示俯视图。 
栅极电极112a在尺寸方面尚有余地的情况下，如图6所示，也可以由与金属配线104a相同的层形成。由此，栅极电极112a能够与金属配线104a以同一工序形成，因此能够使制造工序简略化。另外，栅极电极112a也可以如图7(a)、(b)所示，与栅极电极103a连接。由此， 接通状态的阈值电压(绝对值)下降，断开状态的阈值电压(绝对值)上升，因此单晶Si薄膜晶体管100a的低电压下的性能提高，断开的泄漏电流减小，能够在更低的电源电压下进行动作(不使性能降低)。此外，在该情况下，栅极电极112a和栅极电极103a与源极·漏极101a/SD同样地通过由单晶Si薄膜101a的高浓度杂质区域形成的岛状的接触部115a连接。 
图8为表示实施例1的半导体装置的变形例的剖视示意图。 
单晶Si薄膜晶体管100a也可以如图8所示与由低电阻金属材料形成的金属配线104a不同地，还具有由形成于平坦化膜110上的高耐热导电材料形成的高耐热配线116。由此，将单晶Si薄膜晶体管100a部的配线多层化，能够提高集成密度。 
如图1-1(a)所示，高耐热配线116能够通过在图1-1(a)的单晶Si基板500的上表面、或进一步根据需要形成有SiO2等的绝缘膜后依次进行接触孔开口、金属层堆叠、图案化而形成。作为高耐热配线116的材料，能够举例为钽(Ta)、钼(Mo)、钨化钼(MoW)等的特性稳定的高融点金属，但在此使用钨(W)与作为阻挡层的氮化钛(TiN)的叠层体。此外，在该情况下，高耐热配线116和金属配线104a，与源极·漏极101a/SD同样地通过由单晶Si薄膜101a的高浓度杂质区域形成的岛状连接部115b连接。 
另外如上述那样，单晶Si薄膜晶体管100a为相互独立的PMOS晶体管和NMOS晶体管中的任一个，各PMOS晶体管和NMOS晶体管也可以具有各自独立的栅极电极112a。 
(实施例2) 
以下，用图4-1～图4-5对使用单晶应变Si的实施例2的薄膜半导体装置及其制造方法进行说明。图4-1(a)～(c)、图4-2(a)～(c)、图4-3(a)～(c)、图4-4(a)～(d)、图4-5(a)～(c)为表示制造工序中的实施例2的半导体装置的剖视示意图。 
首先，使用图4-1(a)对应变Si的结构进行说明。在Si晶片(单晶Si基板)500上使具有GexSi1-x的倾斜结构的膜厚约1μm的混晶外延生长(epitaxial growth)从而形成倾斜层(硅锗混晶层)231，并且在其上使GexSi1-x(硅锗混晶层)生长至膜厚约1μm作为缓和层(缓和 GeSi层)232。由此，无位错(dislocation)的GexSi1-x得以生长。进而在其上使膜厚大致10～20nm的Si层外延生长时，因格子常数的不同而使拉伸应力起作用的作为单晶应变Si薄膜的应变Si层201a生长。在其上以LPCVD等使膜厚约50～100nm的SiO2膜212生长，根据需要形成最终完成膜厚为与SiO2膜212相等的SiO2膜。 
这样，形成施加有拉伸应力或压缩应力的应变Si基板502。由此，在(100)面施加有拉伸应力的NMOS晶体管中，与包含单晶Si的NMOS晶体管相比在x＝0.3附近能够得到大致2倍的移动度。同样地在(110)面施加有拉伸应力的PMOS晶体管、或在(100)面施加有压缩应力的PMOS晶体管中，与包含单晶Si的PMOS晶体管相比，能够得到约2倍的移动度。 
此外，也可以使用外延生长有SiC的基板、外延生长有GaN的基板，取代外延生长有应变Si层201a的应变Si基板502。 
接着，如图4-1(b)所示，以在倾斜层231和缓和层232内的规定区域(在本实施例中为倾斜层231)达到氢离子的峰位置的方式注入作为剥离物质的氢离子，形成氢离子注入部(剥离层)220。(剥离层形成工序)作为剥离物质，除H离子、H2离子之外，也可以使用稀有气体离子、或H2离子和稀有气体离子的混合体。 
接着，如图4-1(c)和图4-2(a)所示，将该应变Si基板502和中间基板600分别浸渍于SC-1溶液等包含过氧化氢的溶液中等使表面活化(亲水化)，从而使它们相互贴紧而接合，该中间基板600与实施例1同样地设置有分离结构605和热氧化膜(接合层)602。(第一接合工序)更具体而言，将应变Si基板502的SiO2膜212与中间基板600的热氧化膜602接合。中间基板600与应变Si基板502以Van der Waals力和氢键接合，但其后以300℃进行大致2小时的退火而提高接合强度，升温至580℃。由此，如图4-2(b)所示，应变Si基板502从氢离子注入部220解理分离，形成应变Si层201a的中间基板600。(半导体基板分离工序) 
其后，以TMAH等的碱性溶液将倾斜层231和缓和层232蚀刻除去，得到在表面形成有作为单晶应变Si薄膜(单晶半导体薄膜)的应变Si层201a的中间基板600。(薄膜化工序) 
对此进行大致650℃以上(优选为大致700℃以上、进一步优选为大致750℃)、例如以700～800℃进行大致30分钟的退火，因减低氢浓度、注入氢离子而产生的微小缺陷得以恢复。(热处理工序)由此，能够从Si中充分地除去氢原子，完全除去热供体、格子缺陷等，并且能够使受体再活化，能够提高晶体管特性的再现性、实现晶体管特性的稳定化。 
此外，热处理工序的处理温度，配合氢的注入量、中间基板的材质等而适当设定即可，但当其为过高的高温时，应变Si层201a发生缓和，应变Si层的效果降低，杂质(特别是硼)的分布图(profile)混乱，因此优选为不发生应变Si层201a的缓和或杂质的分布图不会混乱的程度、更具体而言为在例如850℃(优选为820℃)以下的温度范围内尽可能设定得低。另一方面，从使受体再活化的观点出发，热处理工序中的处理温度，优选在650℃以上的温度范围内尽可能地设定得高。 
其后，如图4-2(c)所示，在应变Si层201a上以PECVD用TEOS与氧的混合气体堆叠SiO2膜，通过CMP进行平坦化，从而形成平坦化膜210。(平坦化工序) 
其后，将设置有应变Si层201a的中间基板600分割为规定的尺寸，如图4-3(a)所示，作为具有绝缘性表面的绝缘基板(最终基板)201，选择作为TFT-LCD用使用于工业的、所谓高应变点玻璃基板(例如实施例1中所用的玻璃基板)，对设置有应变Si层201a的中间基板600和绝缘基板201这两者进行活化(亲水化)处理之后，校准至规定的位置，使它们在室温下贴紧而接合。(第二接合工序)更具体而言，将应变Si基板502的平坦化膜210与绝缘基板201接合。在玻璃的情况下，即使不在表面堆叠SiO2膜也能够亲水化，这些玻璃的一部分、即某种玻璃满足良好的接合性所必需的平均表面粗糙度Ra为0.2～0.3nm以下的条件。 
此时，设置有应变Si层201a的中间基板600和绝缘基板201，以Van der Waals(范德华)力和氢键接合，但其后以200℃～300℃进行大致2小时的热处理，提高接合强度后，如图4-3(b)所示，依次以PECVD堆叠由SiO2膜形成的层间绝缘膜208和a-Si膜233。接着，为 了从a-Si膜233中减少氢原子，在550℃进行脱氢退火，向a-Si膜233照射使用XeCl等的气体的准分子激光(excimer laser)使a-Si膜233晶化，从而形成Poly-Si膜234。通过该大致550℃的脱氢退火，通过-Si-OH+-Si-OH→Si-O-Si+H2O的反应使两基板间的结合变化至原子彼此的牢固的结合。 
这样，最终，应变Si层201a与绝缘基板201优选由SiO2-SiO2结合(SiO2膜与SiO2膜彼此之间的结合)或SiO2-玻璃结合(SiO2膜与玻璃的结合)接合。 
此外，作为绝缘基板201，也可以使用在表面覆盖SiNx膜与SiO2的叠层膜、SiO2膜的单层膜等从而平坦化后的金属基板(例如不锈钢基板)。由此，能够提高绝缘基板201的耐热性和耐冲击性。另外，在有机EL器件的情况下，绝缘基板201的透明性并非必要条件，因此该形态特别适合于有机EL器件。 
另外，作为绝缘基板201，也可以是以SiO2覆盖表面平坦化后的塑料基板。进而，虽然上述污染问题仍存在，但也可以用塑料基板作为绝缘基板201，并且用粘接剂接合单晶Si薄膜晶体管200a(设置有应变Si层201a的中间基板600)与绝缘基板201。 
其后，当向中间基板600施加扭曲或横向滑动的力时，如图4-3(c)所示，能够以分离结构605为边界将中间基板600的一部分剥离。(中间基板分离工序) 
接着，如图4-4(a)所示，将作为被剥离但残留在应变Si层201a上的分离结构605的柱状Si的一部分蚀刻除去，并且如图4-4(b)所示，将SiO2膜212和热氧化膜(接合层)602蚀刻除去。 
由此，能够制造在表面一侧配置有应变Si层201a的平坦性更优异的面(与缓冲层231、232相反的一侧的面)的SOI基板。更具体而言，能够使应变Si层201a的平均表面粗糙度Ra为5nm以下。 
另外，在本说明书中，平均表面粗糙度Ra为算术平均高度(Ra)，能够用原子力显微镜(AMF)根据JIS B 0601测定。另外，测定范围例如可以为5×5μm的范围。 
另外，能够使应变Si层201a的膜厚的偏差为10％(进一步优选为5％)以下。 
此外，在本说明书中，单晶半导体薄膜的膜厚的偏差，通过单晶半导体薄膜的截面的TEM观测，或以光干涉式反射率测定法(例如东朋科技(Toho Technolog公司制作的NanoSpec6500A)进行测定。 
接着，如图4-4(b)所示，将Poly-Si膜234和应变Si层201a蚀刻成岛状之后，如图4-4(c)所示，堆叠由SiO2膜形成的栅极绝缘膜(栅极氧化膜)202，并且如图4-4(d)所示使栅极电极203形成图案。 
其后，以与通常的多晶Si TFT同样的工艺，经过杂质离子的注入工序(包括磷和硼的离子注入，图4-5(a))、杂质离子的活化工序、层间绝缘膜209的形成工序(图4-5(b))、接触孔的开口和金属配线204的形成工序(图4-5(c))，形成包含应变Si层201a的单晶Si薄膜晶体管200a和包含Poly-Si膜234的非单晶Si薄膜晶体管200b。 
根据本实施例，能够在耐热性优异的中间基板600上以高温对应变Si层201a进行热处理，因此能够实现应变Si层201a中的缺陷恢复、热供体的减少、被非活化后的硼的活化。其结果是，能够提高包括应变Si层201a的单晶Si薄膜晶体管200a的特性。 
另外，能够在向中间基板600上的第一转印之后，进行向作为最终基板的绝缘基板201上的第二转印，因此能够将应变Si层201a的形成有平坦性差的剥离层220、缓冲层231、232的一侧的面配置在绝缘基板201一侧，能够将应变Si层201a的平坦性优异的面配置在与绝缘基板201相反的一侧。即，能够将表面非常平坦的应变Si层201a形成在绝缘基板201上。其结果是，能够进一步提高包含应变Si层201a的单晶Si薄膜晶体管200a的特性。 
进而，能够在耐热性优异的中间基板600上对应变Si层201a充分地进行热处理之后，进行金属配线204的形成工序，能够使用低电阻的金属材料(例如Al类合金、Cu)作为金属配线204的材料。 
此外，在应变Si层201a，也可以在与中间基板600接合之前，设置器件结构或其一部分。在该情况下，与实施例1同样地，在应变Si层201a设置器件结构或其一部分即可。 
(实施例3) 
以下用图5-1～图5-5对使用单晶Si的实施例3的薄膜半导体装置及其制造方法进行说明。图5-1(a)和(b)、图5-2(a)～(c)、图 5-3(a)～(c)、图5-4(a)～(d)、图5-5(a)～(c)为表示制造工序中的实施例3的半导体装置的剖视示意图。 
首先，在Si晶片(单晶Si基板)500表面形成例如膜厚50nm的热氧化膜311。 
接着，如图5-1(a)所示，以在规定的深度达到氢离子的峰位置的方式调节能量，向单晶Si层注入作为剥离物质的氢离子，形成氢离子注入部(剥离层)320。(剥离层形成工序)作为剥离物质，除H离子、H2离子之外，也可以使用稀有气体离子、或H2离子与稀有气体离子的混合体。 
接着，如图5-1(b)和图5-2(a)所示，将其和中间基板600分别浸渍于SC-1溶液等包含过氧化氢的溶液等使表面活化(亲水化)，使它们相互贴紧而接合，该中间基板600与实施例1同样设置有分离结构605和热氧化膜(接合层)602。(第一接合工序)更具体而言，将单晶Si基板500的热氧化膜311与中间基板600的热氧化膜602接合。中间基板600与单晶Si基板500以Van der Waals力和氢键接合，但其后以300℃进行大致2小时的退火而提高接合强度，升温至580℃。由此，如图5-2(b)所示，单晶Si基板500从氢离子注入部320解理分离，具有单晶Si层335的中间基板600完成。(半导体基板分离工序) 
其后，对单晶Si层335进行蚀刻或通过CMP研磨，得到在表面形成有规定膜厚的单晶Si薄膜301a的中间基板。(薄膜化工序) 
对此在大致650℃以上(优选为略700℃以上、进一步优选为大致750℃)、例如以700～800℃进行大致30分钟的退火，因减低氢浓度和注入氢离子而产生的微小缺陷得以恢复。(热处理工序)由此能够从Si中充分地除去氢原子，完全除去热供体、格子缺陷等，并且能够使受体再活化，能够提高晶体管特性的再现性、实现晶体管特性的稳定化。 
此外，热处理工序的处理温度，配合氢的注入量、中间基板的材质等而适当设定即可，但当其为过高的高温时，杂质(特别是硼)的分布图混乱，因此优选在杂质的分布图不会混乱的程度、更具体而言为在例如850℃(优选为820℃)以下的温度范围内尽可能设定为低。另一方面，从使受体再活化的观点出发，热处理工序中的处理温度，优选在650℃以上的温度范围内尽可能地设定得高。 
其后，如图5-2(c)所示，在单晶Si薄膜301a上以PECVD用TEOS与氧的混合气体堆叠SiO2膜，通过CMP进行平坦化，从而形成平坦化膜310。(平坦化工序)此外，平坦化膜310既可以为单晶Si薄膜301a的热氧化膜，也可以为用LPCVD的氧化膜。另外，在最初的单晶Si薄膜301a的表面具有充分的平坦性，且形成热氧化膜的情况下，氧化后的平坦化、即热氧化膜的平坦化既可以进行也可以不进行。 
其后，将设置有单晶Si薄膜301a的中间基板600分割为规定的尺寸，如图5-3(a)所示，作为具有绝缘性表面的绝缘基板(最终基板)301，选择作为TFT-LCD用使用于工业的、所谓高应变点玻璃基板(例如实施例1中所用的玻璃基板)，将设置有单晶Si薄膜301a的中间基板600与绝缘基板301这两者活化(亲水化)处理之后，校准至规定的位置，使它们在室温下贴紧而接合。(第二接合工序)更具体而言，将单晶Si基板500的平坦化膜310与绝缘基板301接合。在玻璃的情况下，即使不在表面堆叠SiO2膜也能够亲水化，这些玻璃的一部分、即某种玻璃满足良好的接合性所必需的平均表面粗糙度Ra为0.2～0.3nm以下的条件。 
此时，设置有单晶Si薄膜301a的中间基板600和绝缘基板301以Van der Waals力和氢键接合，但其后以200℃～300℃进行大致2小时的热处理，提高接合强度后，如图5-3(c)所示，依次以PECVD堆叠由SiO2膜形成的层间绝缘膜308和a-Si膜333。接着，为了从a-Si膜333中减少氢原子，在550℃进行脱氢退火，向a-Si膜333照射使用XeCl等的气体的准分子激光使a-Si膜333晶化从而形成Poly-Si膜334。通过该大致550℃的脱氢退火，通过-Si-OH+-Si-OH→Si-O-Si+H2O的反应使两基板间的结合变化至原子彼此的牢固的结合。 
这样，最终，单晶Si薄膜301a(单晶Si层335被薄膜化的层)与绝缘基板301优选由SiO2-SiO2结合(SiO2膜与SiO2膜彼此之间的结合)或SiO2-玻璃结合(SiO2膜与玻璃的结合)接合。 
此外，作为绝缘基板301，也可以用在表面覆盖SiNx膜与SiO2的叠层膜、SiO2膜的单层膜等从而平坦化后的金属基板(例如不锈钢基板)。由此，能够提高绝缘基板301的耐热性和耐冲击性。另外，在有机EL器件的情况下，绝缘基板301的透明性并非必要条件，因此该形 态特别适合于有机EL器件。 
另外，作为绝缘基板301，也可以是以SiO2覆盖表面的平坦化后的塑料基板。进而，虽然上述污染问题仍存在，但也可以用塑料基板作为绝缘基板301，并且用粘接剂接合单晶Si薄膜晶体管300a(单晶Si基板500)与绝缘基板301。 
其后，当向中间基板600施加扭曲或横向滑动的力时，如图5-3(c)所示，能够以分离结构605为边界将中间基板600的一部分剥离。(中间基板分离工序) 
接着，如图5-4(a)所示，将作为被剥离但残留在应变Si层301a上的分离结构605的柱状Si的一部分蚀刻除去，并且如图5-4(b)所示，将SiO2膜312和热氧化膜(接合层)602蚀刻除去。 
由此，能够制作在表面一侧配置有单晶Si薄膜301a的平坦性更优异的面(与氢注入部320相反的一侧的面)的SOI基板。更具体而言，能够使单晶Si薄膜301a的平均表面粗糙度为5nm以下。 
另外，能够使单晶Si薄膜301a的膜厚的偏差为10％(进一步优选为5％)以下。 
接着，如图5-4(b)所示，将Poly-Si膜334和单晶Si薄膜301a蚀刻成岛状之后，如图5-4(c)所示，堆叠由SiO2膜形成的栅极绝缘膜(栅极氧化膜)302，并且如图5-4(d)所示使栅极电极303形成图案。 
其后，以与通常的多晶Si TFT同样的工艺，经过杂质离子(磷和硼)的注入工序(图5-5(a))、杂质离子的活化工序、层间绝缘膜309的形成工序(图5-5(b))、接触孔的开口和金属配线304的形成工序(图5-5(c))，形成包含单晶Si薄膜301a的单晶Si薄膜晶体管300a和包含Poly-Si膜334的非单晶Si薄膜晶体管300b。 
根据本实施例，能够在耐热性优异的中间基板600上以高温对单晶Si薄膜301a进行热处理，因此能够实现单晶Si薄膜301a中的缺陷恢复、热供体的减少、被非活化后的硼的活化。其结果是，能够提高包含单晶Si薄膜301a的单晶Si薄膜晶体管300a的特性。 
另外，能够在向中间基板600上的第一转印之后，向作为最终基板的绝缘基板301上进行第二转印，因此能够将单晶Si薄膜301a的形 成有平坦性差的剥离层320一侧的面配置在绝缘基板301一侧，能够将单晶Si薄膜301a的平坦性优异的面配置在与绝缘基板301相反的一侧。即，能够在绝缘基板301上形成表面非常平坦的单晶Si薄膜301a。其结果是，能够进一步提高包含单晶Si薄膜301a的单晶Si薄膜晶体管300a的特性。 
进而，能够在耐热性优异的中间基板600上对单晶Si薄膜301a充分地进行热处理之后，进行金属配线304的形成工序，能够使用低电阻的金属材料(例如Al类合金、Cu)作为金属配线304的材料。 
图9(a)～(c)、图10为表示实施例2和3的变形例的平面示意图。 
此外，实施例2和3在将薄片(chip)状的Si部分地转印至作为最终基板的绝缘基板的情况下没有特别的限定，例如将俯视时为圆形的Si晶片500(中间基板600)切出俯视时大致呈矩形的四边形之后(图9(a)和(b))，也可以为如图9(c)所示在大型玻璃基板701上铺满切成四边形的Si晶片500(中间基板600)的情况，由此能够抑制显示装置的显示特性偏差的发生，特别是能够在有机EL器件等的电流驱动型器件中得到显著的提高显示均匀性的效果。另外，在切成四边形的Si晶片500(中间基板600)之间，如图9(c)所示没有间隙也可以，如图10所示有间隙也可以。 
本申请以2007年12月27日提出申请的日本专利申请2007-337922号为基础，根据巴黎条约乃至输入国的法规而主张优先权。该申请的内容的全体作为参照组合入本申请中。 

Claims (38)

1.一种半导体装置，其为在绝缘基板上具备包含单晶半导体薄膜的多个单晶半导体元件的半导体装置，该半导体装置的特征在于：
该绝缘基板的耐热温度为600℃以下，
该多个单晶半导体元件为MOS晶体管，该MOS晶体管层叠有：第一栅极电极和侧壁；栅极绝缘膜；和该单晶半导体薄膜，该第一栅极电极与该单晶半导体薄膜的沟道自匹配，该侧壁与该单晶半导体薄膜的LDD区域自匹配，
该第一栅极电极和该侧壁与该单晶半导体薄膜相比配置在上层。
2.如权利要求1所述的半导体装置，其特征在于：
所述单晶半导体薄膜中的受体的活化率为50％以上。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述绝缘基板是应变点为800℃以下的基板。
4.如权利要求1～3中任一项所述的半导体装置，其特征在于：
所述绝缘基板为玻璃基板。
5.如权利要求1或2所述的半导体装置，其特征在于：
所述绝缘基板为在表面具有绝缘层的金属基板。
6.如权利要求1或2所述的半导体装置，其特征在于：
所述绝缘基板为在表面具有绝缘层的树脂基板。
7.如权利要求1或2所述的半导体装置，其特征在于：
所述绝缘基板为树脂基板。
8.如权利要求7所述的半导体装置，其特征在于：
所述多个单晶半导体元件通过树脂粘接剂与所述绝缘基板接合。
9.如权利要求1～8中任一项所述的半导体装置，其特征在于：
所述多个单晶半导体元件的亚阈值特性的斜率为75mV/dec以下。
10.如权利要求1～9中任一项所述的半导体装置，其特征在于：
所述半导体装置在所述绝缘基板上还具备包含非单晶半导体薄膜的多个非单晶半导体元件。
11.如权利要求1～10中任一项所述的半导体装置，其特征在于：
所述多个单晶半导体元件还具有第二栅极电极，该第二栅极电极形成在比所述单晶半导体薄膜更靠近所述绝缘基板一侧的位置。
12.如权利要求11所述的半导体装置，其特征在于：
所述多个单晶半导体元件包括PMOS晶体管和NMOS晶体管，
该PMOS晶体管和该NMOS晶体管具有各自独立的所述第二栅极电极。
13.如权利要求11或12所述的半导体装置，其特征在于：
所述第二栅极电极不与所述单晶半导体薄膜的所述沟道自匹配。
14.如权利要求11～13中任一项所述的半导体装置，其特征在于：
所述多个单晶半导体元件还具有配线，该配线形成在比所述单晶半导体薄膜更靠近所述绝缘基板一侧的位置，
所述第二栅极电极与该配线位于同一层。
15.如权利要求11～14中任一项所述的半导体装置，其特征在于：
所述第二栅极电极与所述第一栅极电极连接。
16.如权利要求1～15中任一项所述的半导体装置，其特征在于：
所述绝缘基板与所述多个单晶半导体元件的接合界面包括SiO2-SiO2结合或SiO2-玻璃结合。
17.如权利要求1～16中任一项所述的半导体装置，其特征在于：
所述单晶半导体薄膜包括应变硅。
18.如权利要求1～17中任一项所述的半导体装置，其特征在于：
所述多个单晶半导体元件包括PMOS晶体管，
所述PMOS晶体管的应变硅膜的面方位为(100)，并且具有压缩应力。
19.如权利要求1～18中任一项所述的半导体装置，其特征在于：
所述多个单晶半导体元件包括NMOS晶体管，
所述NMOS晶体管具有拉伸应力。
20.如权利要求1～16中任一项所述的半导体装置，其特征在于：
所述单晶半导体薄膜包括选自锗、碳化硅和氮化镓中的至少一个半导体。
21.如权利要求1～20中任一项所述的半导体装置，其特征在于：
所述绝缘基板比所述多个单晶半导体元件的配置区域大。
22.如权利要求1～21中任一项所述的半导体装置，其特征在于：
所述半导体装置在比所述单晶半导体薄膜更靠近所述绝缘基板一侧的位置具备包含低电阻的金属材料的第一配线。
23.如权利要求22所述的半导体装置，其特征在于：
所述半导体装置具备与所述单晶半导体薄膜相比配置在上层，且与所述单晶半导体薄膜的至少一部分接触的包含耐热温度为650℃以上的金属材料的第二配线。
24.一种带有单晶半导体薄膜的基板，该带有单晶半导体薄膜的基板在绝缘基板上具备单晶半导体薄膜，该带有单晶半导体薄膜的基板的特征在于：
该绝缘基板的耐热温度为600℃以下，
该单晶半导体薄膜的平均表面粗糙度Ra为5nm以下。
25.如权利要求24所述的带有单晶半导体薄膜的基板，其特征在于：
所述单晶半导体薄膜的膜厚的偏差为10％以下。
26.如权利要求24或25所述的带有单晶半导体薄膜的基板，其特征在于：
所述绝缘基板的应变点为800℃以下。
27.如权利要求24～26中任一项所述的带有单晶半导体薄膜的基板，其特征在于：
所述绝缘基板为玻璃基板。
28.如权利要求24或25所述的带有单晶半导体薄膜的基板，其特征在于：
所述绝缘基板为在表面具有绝缘层的金属基板。
29.如权利要求24或25所述的带有单晶半导体薄膜的基板，其特征在于：
所述绝缘基板为在表面具有绝缘层的树脂基板。
30.如权利要求24或25所述的带有单晶半导体薄膜的基板，其特征在于：
所述绝缘基板为树脂基板。
31.如权利要求30所述的带有单晶半导体薄膜的基板，其特征在于：
所述单晶半导体薄膜通过树脂粘接剂与所述绝缘基板接合。
32.如权利要求24～31中任一项所述的带有单晶半导体薄膜的基板，其特征在于：
所述带有单晶半导体薄膜的基板在所述绝缘基板上还具有非单晶半导体薄膜。
33.如权利要求24～32中任一项所述的带有单晶半导体薄膜的基板，其特征在于：
所述绝缘基板与所述单晶半导体薄膜的接合界面包括SiO2-SiO2结合或SiO2-玻璃结合。
34.如权利要求24～33中任一项所述的带有单晶半导体薄膜的基板，其特征在于：
所述单晶半导体薄膜包含应变硅。
35.如权利要求24～33中任一项所述的带有单晶半导体薄膜的基板，其特征在于：
所述单晶半导体薄膜包括选自锗、碳化硅和氮化镓中的至少一个半导体。
36.如权利要求24～35中任一项所述的带有单晶半导体薄膜的基板，其特征在于：
所述绝缘基板比所述单晶半导体薄膜大。
37.如权利要求36所述的带有单晶半导体薄膜的基板，其特征在于：
所述带有单晶半导体薄膜的基板具有多个所述单晶半导体薄膜，
该多个单晶半导体薄膜在所述绝缘基板的面内呈岛状铺满。
38.一种半导体装置，其特征在于：
具备使用权利要求24～37中任一项所述的带有单晶半导体薄膜的基板形成的多个单晶半导体元件。
CN2012101856462A 2007-12-27 2008-10-22 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法 Pending CN102738216A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007337922 2007-12-27
JP2007-337922 2007-12-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008801159304A Division CN101855704B (zh) 2007-12-27 2008-10-22 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法

Publications (1)

Publication Number Publication Date
CN102738216A true CN102738216A (zh) 2012-10-17

Family

ID=40824035

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008801159304A Expired - Fee Related CN101855704B (zh) 2007-12-27 2008-10-22 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法
CN2012101856462A Pending CN102738216A (zh) 2007-12-27 2008-10-22 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008801159304A Expired - Fee Related CN101855704B (zh) 2007-12-27 2008-10-22 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法

Country Status (3)

Country Link
US (1) US20100244136A1 (zh)
CN (2) CN101855704B (zh)
WO (1) WO2009084312A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719573A (zh) * 2014-12-03 2016-06-29 程君 一种复合led铝基玻璃基面板的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011036915A1 (ja) * 2009-09-25 2011-03-31 シャープ株式会社 半導体デバイスの製造方法および半導体デバイス
US8685837B2 (en) 2010-02-04 2014-04-01 Sharp Kabushiki Kaisha Transfer method, method for manufacturing semiconductor device, and semiconductor device
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
CN105118838B (zh) * 2015-09-22 2017-11-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242154A (ja) * 1997-02-24 1998-09-11 Mitsubishi Materials Shilicon Corp 薄膜半導体基板の表面処理方法
US6399960B1 (en) * 1998-07-16 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with semiconductor circuit comprising semiconductor units, and method for fabricating it
CN1885556A (zh) * 2005-06-22 2006-12-27 富士通株式会社 半导体器件及其制造方法
CN1897258A (zh) * 2002-03-26 2007-01-17 夏普公司 半导体器件及其制法、soi衬底及其制法和其显示器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093592A (en) * 1996-06-12 2000-07-25 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor apparatus having a silicon-on-insulator structure
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP4831885B2 (ja) * 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003078117A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材及び半導体装置並びにそれらの製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7268399B2 (en) * 2004-08-31 2007-09-11 Texas Instruments Incorporated Enhanced PMOS via transverse stress
JP4451488B2 (ja) * 2006-03-28 2010-04-14 シャープ株式会社 半導体素子の転写方法及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242154A (ja) * 1997-02-24 1998-09-11 Mitsubishi Materials Shilicon Corp 薄膜半導体基板の表面処理方法
US6399960B1 (en) * 1998-07-16 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with semiconductor circuit comprising semiconductor units, and method for fabricating it
CN1897258A (zh) * 2002-03-26 2007-01-17 夏普公司 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1885556A (zh) * 2005-06-22 2006-12-27 富士通株式会社 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719573A (zh) * 2014-12-03 2016-06-29 程君 一种复合led铝基玻璃基面板的制造方法
CN105719573B (zh) * 2014-12-03 2018-02-23 环视先进数字显示无锡有限公司 一种复合led铝基玻璃基面板的制造方法

Also Published As

Publication number Publication date
US20100244136A1 (en) 2010-09-30
CN101855704B (zh) 2012-07-18
WO2009084312A1 (ja) 2009-07-09
CN101855704A (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
CN101855703B (zh) 半导体装置的制造方法
CN101401195B (zh) 半导体元件的转印方法和半导体装置的制造方法以及半导体装置
CN100570889C (zh) 在体硅和soi mos器件中制造无位错应力沟道的结构和方法
JP4651924B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
US7205204B2 (en) Semiconductor device and fabrication method for the same
CN101663761B (zh) 应力增强的晶体管及其制造方法
US20040188760A1 (en) Strained-channel isolated-gate field effect transistor, process for making same and resulting integrated circuit
JP2004048005A (ja) 金属薄膜基板上に形成された薄膜トランジスタ
US20100176495A1 (en) Low cost fabrication of double box back gate silicon-on-insulator wafers
US8901713B2 (en) Extremely thin semiconductor-on-insulator with back gate contact
US6506638B1 (en) Vertical double gate transistor structure
CN101855704B (zh) 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法
WO2007055853A2 (en) Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
US6501135B1 (en) Germanium-on-insulator (GOI) device
US20120038022A1 (en) Insulating substrate for semiconductor device, and semiconductor device
US11232975B2 (en) Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength
CN101911247B (zh) 半导体装置及其制造方法
TWI357633B (zh)
JP2004128254A (ja) 半導体装置
US20110006376A1 (en) Semiconductor device, semiconductor device manufacturing method, and display device
US7402465B2 (en) Method of fabricating single-crystal silicon film and method of fabricating TFT adopting the same
CN100428494C (zh) 半导体装置及半导体装置的制造方法
US20110278678A1 (en) Semiconductor device and method for manufacturing same
CN101874294B (zh) 半导体装置的制造方法、半导体装置及显示装置
JP3055170B2 (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121017