CN102738142B - 具有边界沟槽结构的功率元件 - Google Patents

具有边界沟槽结构的功率元件 Download PDF

Info

Publication number
CN102738142B
CN102738142B CN201110220527.1A CN201110220527A CN102738142B CN 102738142 B CN102738142 B CN 102738142B CN 201110220527 A CN201110220527 A CN 201110220527A CN 102738142 B CN102738142 B CN 102738142B
Authority
CN
China
Prior art keywords
ground floor
transistor
environmental sanitation
boundary groove
power component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110220527.1A
Other languages
English (en)
Other versions
CN102738142A (zh
Inventor
林永发
徐守一
吴孟韦
陈面国
石逸群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anpec Electronics Corp
Original Assignee
Anpec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anpec Electronics Corp filed Critical Anpec Electronics Corp
Publication of CN102738142A publication Critical patent/CN102738142A/zh
Application granted granted Critical
Publication of CN102738142B publication Critical patent/CN102738142B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明是有关于一种具有边界沟槽结构的功率元件，其包含基板、多个晶体管、边界沟槽结构、环卫结构，及导电结构，基板成第一导电性，晶体管的主要结构自第二层体向第一层体方向形成，边界沟槽结构包括形成于基板且围覆晶体管的沟槽，及在沟槽表面的绝缘壁体，环卫结构成第二导电性，且邻接沟槽边界结构相反于晶体管的侧面，导电结构盖覆晶体管、边界沟槽结构，及环卫结构，本发明的环卫结构配合基板构成二极管，在外界予大电压时为崩溃的区域，以导引电荷自导电结构接地释出，再用绝缘壁体隔绝环卫结构与晶体管，而维持晶体管在正常动作状态。

Description

具有边界沟槽结构的功率元件
技术领域
本发明涉及一种功率元件，特别是涉及一种具有边界沟槽结构的功率元件。
背景技术
参阅图1，目前的功率元件包括一块以半导体为主要材料的基板11、多个晶体管12，及一个导电结构13。
该基板11包括一层成第一导电性的第一层体111，及一层形成于该第一层体111上的第二层体112，该第二层体112的主要载流子浓度小于该第一层体111的主要载流子浓度，且该第一层体111借由主要载流子浓度高而成导体。
所述晶体管12的主要结构自该第二层体112向该第一层体111方向地形成，每一晶体管12包含一个形成于该第二层体112中成相反于第一导电性的第二导电性的井区123、一个成第一导电性并形成于该井区123上的源极区121，及一个形成于该第二层体112上的栅极结构122，该栅极结构122包括一层形成于该第二层体112上的介电层124，及一层形成于该介电层124上并与该第二层体112及源极区121间隔的导电层125。
该导电结构13主要以金属构成而具备导电的特性，并包括多数分别对应地覆盖所述晶体管12的源极区121的导电结构区域131，在业界通常称作接触插塞(contact)，通常，由于所述晶体管12的主要结构彼此间隔排列，且该基板11的第一层体111实质是完整而不被切割的半导体材料例如晶圆或形成于该晶圆上，所以该导电结构13的多数导电结构区域131实质上是彼此连结而使该导电结构13成完整区块的形态。
以晶体管的电性作分类，每一晶体管12以该基板11的第一层体111作为漏极(drain)，该井区123作为井(well)，该源极区121作为源极(source)，该栅极结构122作为栅极(gate)。此外，所述晶体管12通过该基板11的第一层体111与所述导电结构区域131而将所述晶体管12彼此并联。
以n型晶体管(n-MOSFET)为例，当自该基板11的第一层体111与该栅极结构122的导电层125分别给予预定电压，并将该导电结构13接地(即该源极区121为0伏特)时，来自第一层体111的电压供电荷自该基板11的第一层体111，经该井区123借由来自栅极结构122的电压形成的信道(channel)至该源极区121形成预定电流。该功率元件的所有晶体管12并联而将所述晶体管12的电流汇集并相加。
目前的功率元件的主要缺点为：若自该漏极结构给予的预定电压过大时，所述晶体管12的栅极结构122的介电层124将承受不住高电压而崩溃(break down)，且由于所述晶体管12为并联，其中一晶体管12崩溃即使所有晶体管12不再能正常运作，造成该功率元件永久失效。
由此可见，上述现有的功率元件在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的具有边界沟槽结构的功率元件，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，克服现有的功率元件存在的缺陷，而提供一种新型结构的具有边界沟槽结构的功率元件，所要解决的技术问题是在提供一种供所含有的晶体管保持正常动作的具有边界沟槽结构的功率元件，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的其包含：一块基板及多个晶体管；其中该基板包括一层成第一导电性的第一层体，及一层形成于该第一层体上且主要载流子浓度小于该第一层体的主要载流子浓度的第二层体；每一晶体管的主要结构自该第二层体向该第一层体方向形成，且包括一个远离该第一层体的源极区；所述具有边界沟槽结构的功率元件还包含一个边界沟槽结构、一个环卫结构，及一个导电结构；该边界沟槽结构包括一个自该第二层体表面向该第一层体方向形成且围覆所述晶体管的沟槽，及一个形成在该沟槽表面的绝缘壁体；该环卫结构成相反于该第一导电性的第二导电性，且邻接该沟槽边界结构相反于所述晶体管的侧面地形成于该第二层体；该导电结构盖覆每一晶体管的源极区、该边界沟槽结构，和该环卫结构。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的具有边界沟槽结构的功率元件，其中所述的该绝缘壁体形成于该沟槽表面并界定一个渠道，该导电结构填覆于该渠道。
前述的具有边界沟槽结构的功率元件，其中所述的该绝缘壁体具有一个形成于该沟槽底面的第一部，及一个形成于该沟槽侧周面的第二部，该第一部的厚度不小于该第二部的厚度。
前述的具有边界沟槽结构的功率元件，其中所述的该绝缘壁体选自氧化硅、低介电值材料、绝缘材料，及前述的一组合为材料所构成。
前述的具有边界沟槽结构的功率元件，其中所述的每一晶体管还包括一个位于该第二层体上的栅极结构，该栅极结构具有一层依序形成该第二层体上的介电层，及一层导电层，该绝缘壁体的第二部的厚度大于该介电层的厚度。
前述的具有边界沟槽结构的功率元件，其中所述的该环卫结构包括一个第一区，及一个形成于该第一区中且主要载流子浓度大于该第一区的主要载流子浓度的第二区。
前述的具有边界沟槽结构的功率元件，其中所述的该沟槽与该环卫结构的交界面到该环卫结构远离该沟槽的侧面的距离不小于1μm。
前述的具有边界沟槽结构的功率元件，其中所述的该环卫结构远离该沟槽的侧面与该第二层体的边缘的间距不小于2μm。
前述的具有边界沟槽结构的功率元件，其中所述的该沟槽结构的沟槽贯穿该第二层体至该第一层体中。
借由上述技术方案，本发明具有边界沟槽结构的功率元件至少具有下列优点及有益效果：利用成第二导电性的环卫结构配合成第一导电性的基板的第一层体构成的二极管，以作为外界给予功率元件过大的电压值的崩溃区域，而将电荷分流至该导电结构并接地而释出，并同时利用该边界沟槽结构的绝缘壁体隔绝该环卫结构与所述晶体管，进而使具有边界沟槽结构的功率元件中的晶体管在功率元件接受较预定电压更大的电压值时不受毁损，及维持其完整性及正常动作。
综上所述，本发明具有边界沟槽结构的功率元件，其包含基板、多个晶体管、边界沟槽结构、环卫结构，及导电结构，基板成第一导电性，晶体管的主要结构自第二层体向第一层体方向形成，边界沟槽结构包括形成于基板且围覆晶体管的沟槽，及在沟槽表面的绝缘壁体，环卫结构成第二导电性，且邻接沟槽边界结构相反于晶体管的侧面，导电结构盖覆晶体管、边界沟槽结构，及环卫结构，本发明的环卫结构配合基板构成二极管，在外界予大电压时为崩溃的区域，以导引电荷自导电结构接地释出，再用绝缘壁体隔绝环卫结构与晶体管，而维持晶体管在正常动作状态。本发明在技术上有显着的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是一剖视示意图，说明以往的一个功率元件；
图2是一剖视示意图，说明本发明具有边界沟槽结构的功率元件的一较佳实施例；
图3一剖视示意图，说明本发明具有边界沟槽结构的功率元件的一沟槽结构的沟槽贯穿该基板的第二层体至该基板的第一层体中。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有边界沟槽结构的功率元件其具体实施方式、结构、特征及其功效，详细说明如后。
参阅图2，本发明具有边界沟槽结构的功率元件的较佳实施例包含一块基板21、多个晶体管22、一个边界沟槽结构23、一个环卫结构24，及一个导电结构25。
该基板21包括一层成第一导电性的第一层体211，及一层形成于该第一层体211上且亦成第一导电性的第二层体212。该第一层体211的主要载流子浓度远大于该第二层体212的主要载流子浓度；由于该第一层体211的主要载流子浓度大，而可视为除具备半导体的特性外，也成导体。
所述晶体管22的主要结构分别自该基板21的第二层体212向该第一层体211方向形成，每一晶体管22包括一个成相反于第一导电性的第二导电性且形成于该第二层体212中的井区225，及一个成第一导电性且形成于该第二层体212中并与该井区225实体接触的源极区221，该源极区221较该井区225远离该第一层体211。更详细的说，每一完整的晶体管22包括一个形成于该基板21的第二层体212上的栅极结构222、该井区225，及该源极区221，再配合该基板21的第一层体211及第二层体212而可动作。该栅极结构222具有一层形成于该第二层体212上并以绝缘材料制得的介电层223，及一层形成于该介电层223上并借由该介电层223而与该第二层体212、该井区225，及该源极区221隔离而电不连接的导电层224，该介电层223以例如氧化硅、氮化硅的绝缘材料构成，该导电层224以例如多晶硅、金属的导电材料构成。
在该较佳实施例中，第一导电性是含有5价原子的n型半导体，第二导电性是含有3价原子的p型半导体；当然，若第一导电性是p型半导体，第二导电性则为n型半导体。
该边界沟槽结构23包括一个沟槽231，及一个绝缘壁体232。该沟槽231自该第二层体212表面向该第一层体211方向并贯穿该第二层体212地形成，且围覆所述晶体管22的主要结构。该沟槽231的深度不小于该第二层体212的厚度。该绝缘壁体232选自氧化硅、低介电值材料、绝缘材料，及前述的一组合为材料所构成，且形成在该沟槽231的表面；该绝缘壁体232具有一个附着且覆盖于该沟槽231底面的第一部234，及一个自该第一部234往远离该第一层体211方向延伸并附着且覆盖于该沟槽231侧周面的第二部235，该第一部234的厚度不小于该第二部235的厚度，该第二部235的厚度大于每一晶体管22的栅极结构222的介电层223的厚度，且该第二部235与该第一部234相配合而界定一个渠道233。
该环卫结构24成第二导电性，且邻接该边界沟槽结构23相反于所述晶体管22的侧面，并形成于该第二层体212中，即，该边界沟槽结构23将所述晶体管22环围于其界定的环形中，该环卫结构24再环围该边界沟槽结构23。该环卫结构24包括一个成第二导电性的第一区241，及一个亦成第二导电性且形成于该第一区241中的第二区242。该第二区242的主要载流子浓度大于该第一区241的主要载流子浓度，而供例如利用离子注入成为第二区242前先形成主要载流子浓度较低的第一区241，以更有效控制该第一区241的实质范围，及避免高浓度的成第二导电性的载流子停留于非环卫结构24的预定区域。
较佳地，该环卫结构24与该沟槽231的交界面到该环卫结构24远离该沟槽231的侧面的距离不小于1μm。
更佳地，该环卫结构24远离该沟槽231的侧面与该第二层体212的边缘的间距不小于2μm。
该导电结构25以可导电的材料例如钨、铜、铝等金属为主所构成，并包括分别对应地覆盖所述晶体管22的源极区221不被该第二层体212及该井区225遮蔽而裸露的区域的导电结构区域251，在业界通常称作接触插塞(contact)，通常，由于所述晶体管22的主要结构彼此间隔排列，且该基板21的第一层体211实质是完整而不被切割的半导体材料例如晶圆或形成于该晶圆上，所以该导电结构25的多数导电结构区域251实质上是彼此连结成完整区块的形态。该导电结构25填入于该边界沟槽结构23的绝缘壁体232所形成的渠道233，再继续往上延伸盖覆整体的边界沟槽结构23与该环卫结构24，而可通过该导电结构25将所述晶体管22的源极区221、该边界沟槽结构23，及该环卫结构24电连接。该导电结构25的边缘与该第二层体212的边缘间的距离不小于2μm。
以晶体管内部电性作分类，该基板21的第一层体211为漏极(drain)，该井区225为井(well)，该源极区221为源极(source)，该导电结构区域251称作接触插塞(contact)。
此外，由于该环卫结构24成第二导电性，该基板21成第一导电性，则该环卫结构24与该基板21配合构成二极管；该绝缘壁体232、与该绝缘壁体232接触的第一层体211，及与该绝缘壁体232接触的导电结构25共同构成隔绝所述晶体管22与该环卫结构24的结构。
以n型晶体管(n-MOSFET)为例(第一导电性为n型半导体，第二导电性为p型半导体)，当自该基板21的第一层体211与该栅极结构222的导电层224分别给予预定正电压，并将该导电结构25接地(即该源极区221为0伏特)时，来自第一层体211的电压供电荷自该基板21的第一层体211，经该井区225利用来自栅极结构222的正电压形成的信道(channel)，再移动至该源极区221以形成预定电流。该功率元件的所有晶体管22并联而将所述晶体管22的电流汇集并相加。此时，该环卫结构24与该基板21所构成的二极管是受到逆向偏压，空乏区大于不供电时的空乏区，使电荷无法导通；除此之外，该边界沟槽结构23以绝缘壁体232中厚度较大的第一部234与该第一层体211接触，所以在该第一部234与该第一层体211相配合形成较所述晶体管22的耐电压程度高的电性结构，该绝缘壁体232的第二部235将所述晶体管22与该环卫结构24隔离；所述晶体管22的栅极结构222借由该边界沟槽结构23的第二部235而与该环卫结构24隔离且电不流通。
当外界提供作为漏极的第一层体211的正电压持续增大，直到大于该环卫结构24与该基板21构成的二极管可荷负的电压值时，该环卫结构24与该基板21所构成的二极管首先崩溃而作为崩溃区，电荷经该环卫结构24分流(bypass)至该导电结构25，最终接地；再通过该边界沟槽结构23的绝缘壁体232将作为崩溃区的环卫结构24与所述晶体管22隔离，而使该环卫结构24在崩溃状态时不致破坏受该边界沟槽结构23围覆而与该环卫结构24隔离的晶体管22，进而保持所述晶体管22于正常操作状态。
参阅图3，需说明的是，当该沟槽结构23的沟槽231自该第二层体212表面向该第一层体211方向并贯穿该第二层体212但不贯穿该第一层体211地形成时，同样可在环卫结构24于崩溃状态时将所述晶体管22与该环卫结构24隔离
由以上说明可知，本发明利用形成于该基板21中的环卫结构24，配合该边界沟槽结构23的绝缘壁体232，使外界输入过大的电压自该基板21与该环卫结构24相配合作为二极管处先行无法承受过大的逆向偏压而于所述晶体管22还可承受此时电压值的状态下崩溃，以导引电荷自该环卫结构24分流并自该导电结构25接地释出电荷，再利用该绝缘壁体232保护所述晶体管22，维持所述晶体管22完整不受破坏，而可继续正常运作，并供整体具有边界沟槽结构的功率元件能在接受大于正常操作的预定电压后仍维持正常动作。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (6)

1.一种具有边界沟槽结构的功率元件，其包含：一块基板及多个晶体管；其中该基板包括一层成第一导电性的第一层体，及一层形成于该第一层体上且主要载流子浓度小于该第一层体的主要载流子浓度的第二层体；每一晶体管的主要结构自该第二层体向该第一层体方向形成，且包括一个远离该第一层体的源极区；其特征在于：
所述具有边界沟槽结构的功率元件还包含一个边界沟槽结构、一个环卫结构，及一个导电结构；该边界沟槽结构包括一个自该第二层体表面向该第一层体方向形成，贯穿该第二层体但不贯穿该第一层体且围覆所述晶体管的沟槽，及一个形成在该沟槽表面并界定一个渠道的绝缘壁体，该导电结构填覆于该渠道，该绝缘壁体具有一个形成于该沟槽底面的第一部，及一个形成于该沟槽侧周面的第二部，且该第一部的厚度不小于该第二部的厚度；该环卫结构成相反于该第一导电性的第二导电性，且邻接该沟槽边界结构相反于所述晶体管的侧面地形成于该第二层体；该导电结构盖覆每一晶体管的源极区、该边界沟槽结构，和该环卫结构。
2.如权利要求1所述的具有边界沟槽结构的功率元件，其特征在于该绝缘壁体选自低介电值材料。
3.如权利要求2所述的具有边界沟槽结构的功率元件，其特征在于每一晶体管还包括一个位于该第二层体上的栅极结构，该栅极结构具有一层依序形成该第二层体上的介电层，及一层导电层，该绝缘壁体的第二部的厚度大于该介电层的厚度。
4.如权利要求3所述的具有边界沟槽结构的功率元件，其特征在于该环卫结构包括一个第一区，及一个形成于该第一区中且主要载流子浓度大于该第一区的主要载流子浓度的第二区。
5.如权利要求4所述的具有边界沟槽结构的功率元件，其特征在于该沟槽与该环卫结构的交界面到该环卫结构远离该沟槽的侧面的距离不小于1μm。
6.如权利要求5所述的具有边界沟槽结构的功率元件，其特征在于该环卫结构远离该沟槽的侧面与该第二层体的边缘的间距不小于2μm。
CN201110220527.1A 2011-03-30 2011-08-01 具有边界沟槽结构的功率元件 Expired - Fee Related CN102738142B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100111040 2011-03-30
TW100111040A TW201240087A (en) 2011-03-30 2011-03-30 Power device with boundary trench structure

Publications (2)

Publication Number Publication Date
CN102738142A CN102738142A (zh) 2012-10-17
CN102738142B true CN102738142B (zh) 2015-08-12

Family

ID=46926084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110220527.1A Expired - Fee Related CN102738142B (zh) 2011-03-30 2011-08-01 具有边界沟槽结构的功率元件

Country Status (3)

Country Link
US (1) US8890253B2 (zh)
CN (1) CN102738142B (zh)
TW (1) TW201240087A (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919659B2 (ja) * 1991-10-29 1999-07-12 三洋電機株式会社 絶縁ゲート形電界効果トランジスタの製造方法
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2008537018A (ja) * 2005-04-15 2008-09-11 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 超臨界流体による除去または堆積プロセスのための装置および方法
US7918938B2 (en) * 2006-01-19 2011-04-05 Asm America, Inc. High temperature ALD inlet manifold
KR101452949B1 (ko) * 2007-01-09 2014-10-21 맥스파워 세미컨덕터 인크. 반도체 디바이스와 이를 제조하는 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法

Also Published As

Publication number Publication date
TWI489630B (zh) 2015-06-21
CN102738142A (zh) 2012-10-17
TW201240087A (en) 2012-10-01
US8890253B2 (en) 2014-11-18
US20120248540A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
CN101645448B (zh) 用于在沟槽下形成pn嵌位区的结构和方法
CN103681867B (zh) 具有场电极的晶体管器件
CN103022156A (zh) 带有集成肖特基势垒二极管的沟槽mosfet器件
CN104518029A (zh) 半导体器件及其制造方法
CN105720053A (zh) 半导体器件和方法
CN106024894A (zh) 沟槽栅功率mosfet结构及其制造方法
CN105047714B (zh) 垂直半导体器件
CN106328647A (zh) 高速的沟槽mos器件及其制造方法
CN110690272A (zh) 一种结合屏蔽栅的sj mos器件结构及其制作方法
CN103199119B (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN102738142B (zh) 具有边界沟槽结构的功率元件
CN103247694A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103456773A (zh) 肖特基二极管及其制造方法
CN206134681U (zh) 高速的沟槽mos器件
CN106784023B (zh) 一种结势垒肖特基二极管
CN210379056U (zh) 具有屏蔽栅的sj mos器件终端结构
US20110084334A1 (en) Bilateral conduction semiconductor device and manufacturing method thereof
CN103515450B (zh) 一种沟槽电荷补偿肖特基半导体装置及其制造方法
CN103367396A (zh) 一种超级结肖特基半导体装置及其制备方法
CN206322702U (zh) 一种带有衬底埋层的半导体装置
CN107731732A (zh) 一种深沟槽隔离结构
CN110739346A (zh) 具有屏蔽栅的sj mos器件终端结构及其制作方法
CN103515449B (zh) 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法
CN210805779U (zh) 具有阶梯型氧化层的屏蔽栅mos器件终端结构
CN103367462A (zh) 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150812

Termination date: 20180801

CF01 Termination of patent right due to non-payment of annual fee