CN102737961B - 减少光刻胶掩膜倒塌或移位的方法 - Google Patents

减少光刻胶掩膜倒塌或移位的方法 Download PDF

Info

Publication number
CN102737961B
CN102737961B CN201110083035.2A CN201110083035A CN102737961B CN 102737961 B CN102737961 B CN 102737961B CN 201110083035 A CN201110083035 A CN 201110083035A CN 102737961 B CN102737961 B CN 102737961B
Authority
CN
China
Prior art keywords
layer
oxide layer
silicon
photoresist mask
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110083035.2A
Other languages
English (en)
Other versions
CN102737961A (zh
Inventor
陈亚威
简志宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI DISI MICROELECTRONIC CO., LTD.
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201110083035.2A priority Critical patent/CN102737961B/zh
Publication of CN102737961A publication Critical patent/CN102737961A/zh
Application granted granted Critical
Publication of CN102737961B publication Critical patent/CN102737961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

本发明提供一种减少光刻胶掩膜倒塌或移位的方法,属于半导体制造的光刻技术领域。该方法中,光刻胶掩膜用于对硅衬底进行构图,其包括形成粘附氧化层的步骤;其中,所述光刻辅助氧化层形成于所述硅衬底表面、并用于增加所述光刻胶掩膜相对于所述硅衬底的粘附力。该方法能大大减少光刻胶掩膜的倒塌、移位等现象,方法简单且成本低,使用该方法的光刻方法成功率高、制备形成的集成电路的良率高。

Description

减少光刻胶掩膜倒塌或移位的方法
技术领域
 本发明属于半导体制造的光刻技术领域,涉及减少光刻胶(Photoresist,PR)掩膜倒塌或移位的方法。
背景技术
光刻技术在集成电路(IC)制造中被广泛使用,光刻过程中,掩膜版中的图案可以被转移至涂覆在半导体衬底表面的光刻胶涂层上,从而形成光刻胶掩膜,通过该光刻胶掩膜可以实现对半导体衬底表面层进行构图。一般地,光刻过程在半导体制程中多次重复使用,例如,在前道工序中,很多时候需要对硅衬底表面进行光刻。
随着集成电路的特征尺寸的不断减小,光刻技术也不断发展,其所形成的光刻胶掩膜图案也越来越精细化,可能会在某一区域中,光刻胶与表面(例如硅衬底表面)的接触面积非常小(通常可能是关键图案区域)。因此,光刻胶掩膜常会在局部出现倒塌或者移位的情形。出现倒塌或者移位的外因较多,例如,由于光刻胶在曝光、显影(例如浸入式显影)之后,等离子水清洗时的轻微冲击力导致。
然而,光刻胶掩膜中的这种倒塌或者移位情形会导致光刻工艺不合格,如果重新光刻,必然会大大增加成本;如果继续进行下一步骤工艺,必然会导致产品良率下降。并且,如果存在倒塌或者移位,需要对光刻胶掩膜进行检测工序(例如显微镜下观察),这也增加了光刻成本。
有鉴于此,有必要提出一种方法来减少光刻胶掩膜的倒塌或者移位等缺陷。
发明内容
本发明的目的是减少光刻胶掩膜的倒塌或者移位。
为达到以上目的或者其它目的,本发明提供以下技术方案:
本发明提供一种减少光刻胶掩膜的倒塌或者移位的方法,光刻胶掩膜用于对硅衬底进行构图,该方法包括形成粘附氧化层的步骤;
其中,所述光刻辅助氧化层形成于所述硅衬底表面、并用于增加所述光刻胶掩膜相对于所述硅衬底的粘附力。
较佳地,所述粘附氧化层的厚度范围基本为5埃至15埃。
较佳地,粘附氧化层为无定形(amorphous)的氧化硅层。
按照本发明一实施例提供的方法,其中,所述粘附氧化层是通过含氧气体或者含氧等离子体对所述硅衬底表面氧化处理形成。
优选地,采用灰化去除光刻胶的设备来氧化处理所述硅衬底表面。
具体地,在所述氧化处理之前,还包括步骤:
采用氢氟酸溶液去除所述硅衬底表面的原始氧化层。
按照本发明又一实施例提供的方法,其中,所述粘附氧化层是通过减薄所述硅衬底之上的残留氧化层形成,所述残留氧化层在所述硅衬底被离子注入掺杂时用作保护层。
其中,所述残留氧化层的厚度范围基本为70埃至90埃。
优选地,采用氢氟酸溶液减薄所述残留氧化层以控制所述残留氧化层的残余厚度。
具体地,在所述减薄步骤之前,还包括步骤:
采用磷酸溶液去除刻蚀终止层以暴露所述硅衬底表面的残留氧化层。
本发明的技术效果是,通过在硅衬底表面形成粘附氧化层,可以有效增强光刻胶掩膜相对硅衬底的粘附力,从而大大减少光刻胶掩膜的倒塌、移位等现象,该方法简单、成本地,使用该方法的光刻方法成功率高、制备形成的集成电路的良率高。
附图说明
图1是按照本发明一实施例提供的减少光刻胶掩膜的倒塌或者移位的方法流程示意图。
图2是对应图1所示方法流程的结构变化示意图。
图3是硅表面氧化处理形成粘附氧化层过程的示意图。
图4是按照本发明又一实施例提供的减少光刻胶掩膜的倒塌或者移位的方法流程示意图。
图5是对应图4所示方法流程的结构变化示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些,旨在提供对本发明的基本了解,并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解,根据本发明的技术方案,在不变更本发明的实质精神下,本领域的一般技术人员可以提出可相互替换的其它实现方式。因此,以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明,而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
在附图中,为了清楚起见,夸大了层和区域的厚度,并且,由于刻蚀引起的圆润等形状特征未在附图中示意。另外,相同的标号指代相同的元件或部件,因此将省略对它们的描述。
图1所示为按照本发明一实施例提供的减少光刻胶掩膜的倒塌或者移位的方法流程示意图,图2所示为对应图1所示方法流程的结构变化示意图。如背景技术中所描述,光刻胶掩膜的倒塌或者移位容易发生,经过分析,发现倒塌或者移位现象易于发生在图形细微区域,例如,细柱状的光刻胶掩膜、细条状的光刻胶掩膜。这是由于曝光显影后的光刻胶与衬底硅表面的粘附力不够,容易在外力等作用下发生倒塌或移位。以下结合图1和图2描述该实施例的光刻方法,其中主要描述光刻方法中减少光刻胶掩膜的倒塌或者移位的方法。
首先,步骤S210,提供表面带原始氧化层的硅衬底。
如图2(a)所示,硅衬底100可以用于形成各种集成电路,例如存储器器件或者逻辑器件。硅衬底100的具体种类不是限制性的。通常地,在其硅衬底100的表面形成有原始氧化层(native oxide)110。
进一步,步骤S230,HF溶液去除硅衬底表面原始氧化层。
如图2(b)所示,将硅片浸入一定浓度的HF酸溶液中,一定时间后,硅衬底100上的原始氧化层110与HF反应而被去除。
进一步,步骤S250,采用氧等离子体对Si表面氧化以生成粘附氧化层;
如图2(c)所示,在该实例中,由于光刻胶也可以采用氧等离子体刻蚀,从而可以采用灰化(Asher)去除光刻胶的设备来氧化硅表面,例如,反应离子刻蚀(Reactive Ion Etching,RIE)设备。在氧化时,硅衬底100置于RIE的腔体中,通入氧气、氩气等气体,形成等离子体,通过设置功率等参数,以使氧等离子体轰击硅表面,从而氧化生成粘附氧化层130。
图3所示为硅表面氧化处理形成粘附氧化层过程的示意图。通过图3示出, Si原子在富氧环境下(例如氧等离子体的轰击下),Si-Si键不断被打破,同时形成Si-O键合,从而形成无定形(amorphous)的氧化硅层,该无定形的氧化硅层也即粘附氧化层130,其具有相对粗糙的表面(相对于Si衬底表面),因此,涂覆于其上的光刻胶更容易与粘附氧化层130结合,光刻胶掩膜也不容易发生倒塌、移位等现象。
需要说明的是,Si表面氧化的方法并不限于以上实施例,本领域技术人员应当理解到,氧化生成粘附氧化层130的方法还包括含氧气体对硅表面进行氧化处理(诸如热氧化)等其它方法。由于氧化的过程中需要消耗表面硅层,为使粘附氧化层130的形成尽量不影响硅衬底,粘附氧化层130较佳地基本控制在5埃至15埃的范围。
进一步,步骤S270,涂覆光刻胶,光刻形成光刻胶掩膜。
如图2(d)所示,涂覆光刻胶,通过曝光、显影等过程之后,掩膜版的图案被转移至光刻胶上,从而形成光刻胶掩膜150。图2(d)中所示意的光刻胶掩膜150仅是示意性的。由于粘附氧化层130的存在,粘附氧化层130增加了光刻胶掩膜150与硅衬底100的粘附力。
至此,光刻过程基本完成,该光刻方法过程中,通过形成粘附氧化层130来减少光刻胶掩膜的倒塌或者移位。
图4所示为按照本发明又一实施例提供的减少光刻胶掩膜的倒塌或者移位的方法流程示意图,图5所示为对应图4所示方法流程的结构变化示意图。
首先,步骤S410,提供制备STI(Shallow Trench Insulator,浅沟槽隔离)时CMP(化学机械研磨)结束后的Si衬底。
如图5(a)所示,在该实例中,所提供的Si衬底500为制备CMOS器件时STI形成后的结构,STI 590构图形成于Si衬底500中,Si衬底500用于形成器件(例如CMOS器件)的有源区,STI 590用于实现有源区之间的隔离,残留氧化层510形成于Si衬底500的表面,其在有源区的离子注入掺杂过程中用作保护层(其用于消除离子注入产生的遂穿效应),通常地,残留氧化层510的厚度范围为80埃至100埃。由于在离子注入过程中,残留氧化层510承受各种离子的轰击,因此,残留氧化层510在离子注入后通常为无定形的,例如,为无定形的的氧化硅。
残留氧化层510之上形成有刻蚀终止层570,通常地,刻蚀终止层570为SiN,其厚度不受本发明限制。其中,CMP结束后的刻蚀终止层570上残留氧化层,是通过HF溶液去除。
进一步,步骤S430,采用磷酸溶液去除表面的刻蚀终止层以暴露Si衬底表面的残留氧化层。
如图5(b)所示,在该实例中采用磷酸溶液去除刻蚀终止层570, 残留氧化层510被暴露。
进一步,步骤S450, HF溶液腐蚀去除部分残留氧化层并控制残留氧化层的厚度,该残留氧化层用作粘附氧化层。
如图5(c)所示,由于残留氧化层510的厚度用作粘附氧化层时可能太厚,因此,采用溶解减薄残留氧化层510的厚度的方式,形成粘附氧化层530。粘附氧化层530因此也是为无定形的氧化硅,其具有相对粗糙的表面(相对于Si衬底表面),其厚度范围优选地在5埃至15埃。 HF溶液的具体浓度不是限制性的,本领域技术人员应当理解的是,可以根据HF溶液的浓度、腐蚀残留氧化层510的速率来控制残留氧化层的厚度。
进一步,步骤S470,涂覆光刻胶,光刻形成光刻胶掩膜。
如图5(d)所示,涂覆光刻胶,通过曝光、显影等过程之后,掩膜版的图案被转移至光刻胶上,从而形成光刻胶掩膜550。图5(d)中所示意的光刻胶掩膜550仅是示意性的。由于粘附氧化层530的存在,粘附氧化层530增加了光刻胶掩膜550与硅衬底500的粘附力。
至此,光刻过程基本完成,该光刻方法过程中,通过形成粘附氧化层530来减少光刻胶掩膜的倒塌或者移位。该实施例中,通过减薄残留氧化层510来形成粘附氧化层530,与现有工艺集成性好,并且方法简单成本低。
以上例子主要说明了本发明的各种减少光刻胶掩膜的倒塌或者移位的方法实施例。尽管只对其中一些本发明的实施方式进行了描述,但是本领域普通技术人员应当了解,本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此,所展示的例子与实施方式被视为示意性的而非限制性的,在不脱离如所附各权利要求所定义的本发明精神及范围的情况下,本发明可能涵盖各种的修改与替换。

Claims (5)

1.一种减少光刻胶掩膜的倒塌或者移位的方法,光刻胶掩膜用于对硅衬底进行构图,其特征在于,该方法包括形成用于增加所述光刻胶掩膜相对于所述硅衬底的粘附力的粘附氧化层的步骤;
该步骤包括:
提供在所述硅衬底被离子注入掺杂时用作保护层的、形成于所述硅衬底表面的残留氧化层,残留氧化层在离子注入掺杂后形成为无定形的氧化硅层;以及
通过减薄所述残留氧化层形成所述粘附氧化层。
2.如权利要求1所述的方法,其特征在于,所述粘附氧化层的厚度范围为5埃至15埃。
3.如权利要求1所述的方法,其特征在于,所述残留氧化层的厚度范围为70埃至90埃。
4.如权利要求1所述的方法,其特征在于,采用氢氟酸溶液减薄所述残留氧化层以控制所述残留氧化层的残余厚度。
5.如权利要求1所述的方法,其特征在于,在所述减薄步骤之前,还包括步骤:
采用磷酸溶液去除刻蚀终止层以暴露所述硅衬底表面的残留氧化层。
CN201110083035.2A 2011-04-02 2011-04-02 减少光刻胶掩膜倒塌或移位的方法 Active CN102737961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110083035.2A CN102737961B (zh) 2011-04-02 2011-04-02 减少光刻胶掩膜倒塌或移位的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110083035.2A CN102737961B (zh) 2011-04-02 2011-04-02 减少光刻胶掩膜倒塌或移位的方法

Publications (2)

Publication Number Publication Date
CN102737961A CN102737961A (zh) 2012-10-17
CN102737961B true CN102737961B (zh) 2015-03-11

Family

ID=46993233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110083035.2A Active CN102737961B (zh) 2011-04-02 2011-04-02 减少光刻胶掩膜倒塌或移位的方法

Country Status (1)

Country Link
CN (1) CN102737961B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104166261B (zh) * 2014-08-08 2017-05-17 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
US10932371B2 (en) 2014-11-05 2021-02-23 Corning Incorporated Bottom-up electrolytic via plating method
CN105789218A (zh) * 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
CN106816508B (zh) * 2016-12-27 2019-02-15 广东量晶光电科技有限公司 一种半导体发光器件制作的方法及半导体发光器件
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
CN109545667A (zh) * 2018-11-21 2019-03-29 德淮半导体有限公司 半导体结构及其形成方法
CN110148556A (zh) * 2019-05-20 2019-08-20 上海华虹宏力半导体制造有限公司 一种改善半导体制造中光刻胶倒胶的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207564A (ja) * 2002-12-26 2004-07-22 Fujitsu Ltd 半導体装置の製造方法と半導体装置
CN101405846B (zh) * 2006-08-28 2010-09-29 国立大学法人名古屋大学 等离子体氧化处理方法及装置
CN101719469A (zh) * 2009-11-10 2010-06-02 上海宏力半导体制造有限公司 一种可提高成形质量的cvd氧化硅制造方法

Also Published As

Publication number Publication date
CN102737961A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
CN102737961B (zh) 减少光刻胶掩膜倒塌或移位的方法
CN103227111B (zh) 半导体器件的制造方法
CN111223756B (zh) 晶圆清洗方法及半导体器件制作方法
CN112408314A (zh) 一种多层掩膜分步刻蚀方法
CN109950142B (zh) 无需助粘剂的瞬态胶带转印方法
CN113192841B (zh) 半导体器件的制造方法
CN102103992B (zh) 栅氧化层制作方法
CN102361007A (zh) 沟槽刻蚀方法以及半导体器件
JP2004200223A (ja) 荷電粒子線露光用マスクブランクス、荷電粒子線露光用マスクブランクスおよびマスクの製造方法
CN101211846A (zh) 一种片上系统器件的厚栅氧化层制造方法
CN103390539B (zh) 薄硅片的制备方法
CN101567313A (zh) 栅极制造方法
CN102361018B (zh) 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
CN101964307A (zh) 刻蚀图形的形成方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN114843177A (zh) 一种沟槽肖特基结构制作方法
CN101452873A (zh) 浅沟槽隔离工艺方法
CN208706617U (zh) 浅沟槽隔离结构
CN105551940A (zh) 去除含有颗粒缺陷的光刻抗反射层的方法
CN106629581B (zh) 全湿法腐蚀形成器件结构的方法
CN104810268A (zh) 沟槽型功率器件栅氧化层的制备方法
CN115346912B (zh) 浅沟槽隔离结构的制备方法
CN104658896B (zh) 蚀刻方法、半导体器件
CN111825055B (zh) 金的刻蚀方法
CN103824771A (zh) 栅氧化层的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: WUXI HUARUN SHANGHUA TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: WUXI CSMC SEMICONDUCTOR CO., LTD.

Effective date: 20140415

Free format text: FORMER OWNER: WUXI HUARUN SHANGHUA TECHNOLOGY CO., LTD.

Effective date: 20140415

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140415

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

Applicant before: Wuxi Huarun Shanghua Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180712

Address after: 214135 -6, Linghu Road, Taihu international science and Technology Park, Wuxi, Jiangsu, 180

Patentee after: WUXI DISI MICROELECTRONIC CO., LTD.

Address before: No. 8 Xinzhou Road, Wuxi national hi tech Industrial Development Zone

Patentee before: Wuxi Huarun Shanghua Technology Co., Ltd.