CN104166261B - 一种阵列基板及其制作方法 - Google Patents

一种阵列基板及其制作方法 Download PDF

Info

Publication number
CN104166261B
CN104166261B CN201410390605.6A CN201410390605A CN104166261B CN 104166261 B CN104166261 B CN 104166261B CN 201410390605 A CN201410390605 A CN 201410390605A CN 104166261 B CN104166261 B CN 104166261B
Authority
CN
China
Prior art keywords
layer
nanometers
insulating barrier
silicon dioxide
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410390605.6A
Other languages
English (en)
Other versions
CN104166261A (zh
Inventor
徐向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410390605.6A priority Critical patent/CN104166261B/zh
Priority to PCT/CN2014/084942 priority patent/WO2016019606A1/zh
Publication of CN104166261A publication Critical patent/CN104166261A/zh
Application granted granted Critical
Publication of CN104166261B publication Critical patent/CN104166261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Abstract

本发明提供一种阵列基板及其制作方法，该阵列基板包括玻璃基板、数据线、扫描线、像素电极、薄膜晶体管以及彩膜光阻；其中第二绝缘层用于对第二金属层与彩膜光阻层进行绝缘处理，第二绝缘层包括氮化硅绝缘层以及二氧化硅绝缘层。本发明还提供一种阵列基板的制作方法，本发明的阵列基板及其制作方法通过设置具有氮化硅绝缘层以及二氧化硅绝缘层的第二绝缘层，并将彩膜光阻设置在第二绝缘层的二氧化硅绝缘层上，使得彩膜光阻不易从第二绝缘层上脱落。

Description

一种阵列基板及其制作方法
技术领域
本发明涉及显示器领域，特别是涉及一种阵列基板及其制作方法。
背景技术
液晶显示装置已广泛的应用于人们的工作和生活中，随着液晶显示技术的发展，人们对显示器的画质要求越来越高，如分辨率、亮度、视角、色彩饱和度以及画面响应速度等。
传统的液晶显示装置将彩膜基板和阵列基板分别在不同的基板上进行制作，其中彩膜基板包括公共电极、RGB(红绿蓝)彩膜(彩膜光阻)以及黑色矩阵(BM，Black Matrix)；阵列基板包括薄膜晶体管、外围线路以及像素电极；然后将彩膜基板和阵列基板进行对盒操作，以形成液晶显示面板。传统的液晶显示面板的制作过程虽然简单，但是彩膜基板和阵列基板进行对盒操作时，容易由于对位误差产生漏光以及开口率降低的技术问题。
因此为了避免上述的技术问题，液晶显示装置的制作商开发了一种COA(ColorFilm On Array)阵列基板，COA阵列基板将彩膜基板和阵列基板设置在同一玻璃基板上，这样在对盒操作时不会产生对位误差，提高了液晶显示面板的开口率。
但是现有的COA阵列基板需要将彩膜光阻(有机材料)粘附在阵列基板的绝缘材料(无机材料)上，容易产生彩膜光阻的脱落(peeling)现象。
故，有必要提供一种阵列基板及其制作方法，以解决现有技术所存在的问题。
发明内容
本发明的目的在于提供一种彩膜光阻不易从阵列基板上脱落的阵列基板及其制作方法；以解决现有的阵列基板中彩膜光阻易从阵列基板上脱落的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种阵列基板，其包括：
玻璃基板，其上依次设置有第一金属层、第一绝缘层、第二金属层、第二绝缘层、彩膜光阻层、第三绝缘层以及透明电极层；
其中所述第一绝缘层用于对所述第一金属层与所述第二金属层进行绝缘处理；所述第三绝缘层用于对所述彩膜光阻层和所述透明电极层进行绝缘处理；所述第二绝缘层用于对所述第二金属层与所述彩膜光阻层进行绝缘处理；所述第二绝缘层包括氮化硅绝缘层以及设置在所述氮化硅绝缘层上的二氧化硅绝缘层。
在本发明所述阵列基板中，所述第二金属层包括用于传输数据信号的数据线；所述第一金属层包括用于传输扫描信号的扫描线；所述透明电极层包括用于显示所述数据信号的像素电极；所述彩膜光阻层包括彩膜光阻。
在本发明所述阵列基板中，所述阵列基板还包括：
薄膜晶体管，用于根据所述扫描信号，将所述数据信号传输至所述像素电极上。
在本发明所述阵列基板中，所述第二绝缘层的所述氮化硅绝缘层的厚度为50纳米至100纳米；所述第二绝缘层的所述二氧化硅绝缘层的厚度为50纳米至100纳米。
在本发明所述阵列基板中，所述第三绝缘层为氮化硅绝缘层或二氧化硅绝缘层，所述第三绝缘层的厚度为100纳米至200纳米；所述第一绝缘层为氮化硅绝缘层，所述第一绝缘层的厚度为100纳米至300纳米；所述彩膜光阻层的厚度为500纳米至2000纳米；所述透明电极层为氧化铟锡透明电极层或氧化铟锌透明电极层，所述透明电极层的厚度为10纳米至100纳米。
本发明实施例还提供一种阵列基板的制作方法，其包括：
在玻璃基板上沉积第一金属层，并对所述第一金属层进行图形化处理，以形成扫描线以及薄膜晶体管的栅极；
在所述玻璃基板上沉积第一绝缘层以及半导体层，并对所述第一绝缘层以及所述半导体层进行图形化处理，以形成所述薄膜晶体管的沟道；
在所述玻璃基板上沉积第二金属层，并对所述第二金属层进行图形化处理，以形成数据线以及所述薄膜晶体管的漏极以及源极；
在所述玻璃基板上沉积第二绝缘层，并对所述第二绝缘层进行图形化处理；
在所述图形化处理后的所述第二绝缘层上沉积彩膜光阻层，以形成所述彩膜光阻；
在所述玻璃基板上沉积第三绝缘层，并对所述第三绝缘层进行图形化处理，以在所述第三绝缘层上形成通孔；以及
在所述玻璃基板上沉积透明电极层，并对所述透明电极层进行图形化处理，以形成像素电极；
其中所述第二绝缘层包括氮化硅绝缘层以及设置在所述氮化硅绝缘层上的二氧化硅绝缘层。
在本发明所述的阵列基板的制作方法中，所述第二绝缘层的所述氮化硅绝缘层的厚度为50纳米至100纳米；所述第二绝缘层的所述二氧化硅绝缘层的厚度为50纳米至100纳米。
在本发明所述的阵列基板的制作方法中，所述彩膜光阻层的厚度为500纳米至2000纳米。
在本发明所述的阵列基板的制作方法中，所述第三绝缘层为氮化硅绝缘层或二氧化硅绝缘层，所述第三绝缘层的厚度为100纳米至200纳米；所述第一绝缘层为氮化硅绝缘层，所述第一绝缘层的厚度为100纳米至300纳米。
在本发明所述的阵列基板的制作方法中，所述透明电极层为氧化铟锡透明电极层或氧化铟锌透明电极层，所述透明电极层的厚度为10纳米至100纳米。
相较于现有的阵列基板及其制作方法，本发明的阵列基板及其制作方法通过设置具有氮化硅绝缘层以及二氧化硅绝缘层的第二绝缘层，并将彩膜光阻设置在第二绝缘层的二氧化硅绝缘层上，使得彩膜光阻不易从第二绝缘层上脱落；解决了现有的阵列基板中彩膜光阻易从阵列基板上脱落的技术问题。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1为本发明的阵列基板的优选实施例的结构示意图；
图2为本发明的阵列基板的制作方法的优选实施例的流程图；
图3A-图3F为本发明的阵列基板的制作方法的优选实施例的制作示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的单元是以相同标号表示。
请参照图1，图1为本发明的阵列基板的优选实施例的结构示意图。本优选实施例的阵列基板10包括玻璃基板11、数据线、扫描线、像素电极、薄膜晶体管以及彩膜光阻15。
其中在玻璃基板11上依次设置有第一金属层、第一绝缘层13、半导体层、第二金属层、第二绝缘层、彩膜光阻层、第三绝缘层16以及透明电极层。扫描线设置在第一金属层上，用于传输扫描信号；数据线设置在第二金属层上，用于传输数据信号；像素电极17设置在透明电极层上，用于显示数据信号；薄膜晶体管包括源极122、漏极123、栅极121以及沟道124，其中薄膜晶体管的栅极121设置在第一金属层上，与扫描线连接；薄膜晶体管的源极122上设置在第二金属层上，与数据线连接；薄膜晶体管的漏极123设置在第二金属层上，与像素电极17连接；薄膜晶体管的沟道124设置在半导体层。彩膜光阻15设置在彩膜光阻层上，用于形成RGB像素。
其中第一绝缘层13用于对数据线与扫描线进行绝缘处理，第三绝缘层16用于对彩膜光阻15和像素电极17进行绝缘处理，第二绝缘层用于对数据线和彩膜光阻15进行绝缘处理。
在本优选实施例中，第二绝缘层包括与数据线接触的氮化硅绝缘层141、以及与彩膜光阻15接触的二氧化硅绝缘层142，即二氧化硅绝缘层142设置在氮化硅绝缘层141上。
其中第一金属层的材料可为铬、钼、铝或铜等，该第一金属层的厚度为100纳米至600纳米。第一绝缘层13为氮化硅绝缘层，第一绝缘层13的厚度为100纳米至300纳米。第二金属层的材料可为铬、钼、铝或铜等，该第二金属层的厚度为100纳米至600纳米。第二绝缘层的氮化硅绝缘层141的厚度为50纳米至100纳米；第二绝缘层的二氧化硅绝缘层142的厚度为50纳米至100纳米。彩膜光阻层的厚度为500纳米至2000纳米。第三绝缘层16为氮化硅绝缘层或二氧化硅绝缘层，第三绝缘层16的厚度为100纳米至200纳米。透明电极层为氧化铟锡透明电极层或氧化铟锌透明电极层，透明电极层的厚度为10纳米至100纳米。
本优选实施例的阵列基板10制作时，采用氮化硅绝缘层141作为来保护薄膜晶体管的沟道124。由于氮化硅绝缘层141的材料质地较为致密，因此可对薄膜晶体管的沟道124进行较好的绝缘保护。
同时该阵列基板10在氮化硅绝缘层141上设置有二氧化硅绝缘层142，彩膜光阻15直接设置在二氧化硅绝缘层142上，由于二氧化硅绝缘层142的材料质地较氮化硅绝缘层141的材料质地更为松散，二氧化硅绝缘层142的表面粗糙度远远高于氮化硅绝缘层，因此彩膜光阻15可以很好的粘附在二氧化硅绝缘层142的表面上，同时由于二氧化硅绝缘层142与氮化硅绝缘层141由于均为无机材料，二氧化硅绝缘层142与氮化硅绝缘层141之间也能牢固的粘附在一起，因此避免了彩膜光阻15从第二绝缘层上脱落问题的产生。
当然为了进一步二氧化硅绝缘层142与彩膜光阻15之间的粘附力，可以在粘附彩膜光阻15之前，使用等离子体对二氧化硅绝缘层142的表面进行轰击，以进一步提高二氧化硅绝缘层142的表面粗糙度。
本发明的阵列基板通过设置具有氮化硅绝缘层以及二氧化硅绝缘层的第二绝缘层，并将彩膜光阻设置在第二绝缘层的二氧化硅绝缘层上，使得彩膜光阻不易从第二绝缘层上脱落；避免了彩膜光阻从阵列基板上脱落的问题的产生。
本发明还提供一种阵列基板的制作方法，请参照图2，图2为本发明的阵列基板的制作方法的优选实施例的流程图。本优选实施例的阵列基板的制作方法包括：
步骤S201，在玻璃基板上沉积第一金属层，并对第一金属层进行图形化处理，以形成扫描线以及薄膜晶体管的栅极；
步骤S202，在玻璃基板上沉积第一绝缘层以及半导体层，并对第一绝缘层以及半导体层进行图形化处理，以形成薄膜晶体管的沟道；
步骤S203，在玻璃基板上沉积第二金属层，并对第二金属层进行图形化处理，以形成数据线、以及薄膜晶体管的漏极以及源极；
步骤S204，在玻璃基板上沉积第二绝缘层，并对第二绝缘层进行图形化处理；
步骤S205，在图形化处理后的第二绝缘层上沉积彩膜光阻层，以形成彩膜光阻；
步骤S206，在玻璃基板上沉积第三绝缘层，并对第三绝缘层进行图形化处理，以在第三绝缘层上形成通孔；
步骤S207，在玻璃基板上沉积透明电极层，并对透明电极层进行图形化处理，以形成像素电极；
本优选实施例的阵列基板的制作方法结束于步骤S207。
下面详细说明本优选实施例的阵列基板的制作方法的各步骤的流程。请参照图3A-图3F，图3A-图3F为本发明的阵列基板的制作方法的优选实施例的制作示意图。
在步骤S201中，在玻璃基板11上沉积第一金属层，第一金属层的材料可为铬、钼、铝或铜等，第一金属层的厚度为100纳米至600纳米。然后使用光罩对第一金属层进行图形化处理(湿法刻蚀之后对光刻胶进行剥离)，以形成扫描线(图中未示出)以及薄膜晶体管的栅极121(与相应的扫描线连接)，如图3A所示，随后转到步骤S202。
在步骤S202中，在玻璃基板11上沉积第一绝缘层13以及半导体层，其中第一绝缘层为氮化硅绝缘层，第一绝缘层的厚度为100纳米至300纳米；半导体层为非晶硅层。然后使用光罩对第一绝缘层以及所述半导体层进行图形化处理(干法刻蚀之后对光刻胶进行剥离)，以形成薄膜晶体管的沟道124，如图3B所示，随后转到步骤S203。
在步骤S203中，在玻璃基板11上沉积第二金属层，第二金属层的材料可为铬、钼、铝或铜等，第二金属层的厚度为100纳米至600纳米。然后使用光罩对第二金属层进行图形化处理(干法刻蚀之后对光刻胶进行剥离)，以形成数据线(图中未示出)、以及薄膜晶体管的漏极123以及源极122(与相应的数据线连接)，如图3C所示，随后转到步骤S204。
在步骤S204中，在玻璃基板11上沉积第二绝缘层，第二绝缘层包括氮化硅绝缘层141以及设置在氮化硅绝缘层141上的二氧化硅绝缘层142。第二绝缘层的氮化硅绝缘层141的厚度为50纳米至100纳米；第二绝缘层的二氧化硅绝缘层142的厚度为50纳米至100纳米。然后使用光罩对第二绝缘层进行图形化处理(干法刻蚀之后对光刻胶进行剥离)，如图3D所示，随后转到步骤S205。
在步骤S205中，在图形化处理后的第二绝缘层上沉积彩膜光阻层，该彩膜光阻层的厚度为500纳米至2000纳米，然后通过曝光显影工艺形成彩膜光阻15，如图3E所示，随后转到步骤S206。
在步骤S206中，在玻璃基板上沉积第三绝缘层16，第三绝缘层16为氮化硅绝缘层或二氧化硅绝缘层，第三绝缘层16的厚度为100纳米至200纳米。然后使用光罩对第三绝缘层16进行图形化处理(干法刻蚀之后对光刻胶进行剥离)，以在第三绝缘层上形成通孔161；如图3F所示，随后转到步骤S207。
在步骤S207中，在玻璃基板11上沉积透明电极层，透明电极层为氧化铟锡透明电极层或氧化铟锌透明电极层，透明电极层的厚度为10纳米至100纳米。然后使用光罩对透明电极层进行图形化处理(湿法刻蚀之后对光刻胶进行剥离)，以形成像素电极17；该像素电极17通过通孔161与薄膜晶体管的漏极123连接，如图1所示。
这样即完成了本优选实施例的阵列基板的制作过程。
本优选实施例的阵列基板制作时，采用氮化硅绝缘层作为来保护薄膜晶体管的沟道。由于氮化硅绝缘层的材料质地较为致密，因此可对薄膜晶体管的沟道进行较好的绝缘保护。
同时该阵列基板在氮化硅绝缘层上设置有二氧化硅绝缘层，彩膜光阻直接设置在二氧化硅绝缘层上，由于二氧化硅绝缘层的材料质地较氮化硅绝缘层的材料质地更为松散，二氧化硅绝缘层的表面粗糙度远远高于氮化硅绝缘层，因此彩膜光阻可以很好的粘附在二氧化硅绝缘层的表面上，同时由于二氧化硅绝缘层与氮化硅绝缘层由于均为无机材料，二氧化硅绝缘层与氮化硅绝缘层之间也能牢固的粘附在一起，因此避免了彩膜光阻从第二绝缘层上脱落问题的产生。
本发明的阵列基板的制作方法通过设置具有氮化硅绝缘层以及二氧化硅绝缘层的第二绝缘层，并将彩膜光阻设置在第二绝缘层的二氧化硅绝缘层上，使得彩膜光阻不易从第二绝缘层上脱落；避免了彩膜光阻从阵列基板上脱落的问题的产生。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (7)

1.一种阵列基板，其特征在于，包括：
玻璃基板，其上依次设置有第一金属层、第一绝缘层、第二金属层、第二绝缘层、彩膜光阻层、第三绝缘层以及透明电极层；
其中所述第一绝缘层用于对所述第一金属层与所述第二金属层进行绝缘处理；所述第三绝缘层用于对所述彩膜光阻层和所述透明电极层进行绝缘处理；所述第二绝缘层用于对所述第二金属层与所述彩膜光阻层进行绝缘处理；所述第二绝缘层包括氮化硅绝缘层以及设置在所述氮化硅绝缘层上的二氧化硅绝缘层；所述彩膜光阻层设置于所述二氧化硅绝缘层上，其中，所述二氧化硅绝缘层为使用等离子体对所述二氧化硅绝缘层的表面进行轰击得到的，二氧化硅绝缘层的表面粗糙度高于所述氮化硅绝缘层的表面粗糙度；
其中所述第二绝缘层的所述氮化硅绝缘层的厚度为50纳米至100纳米；所述第二绝缘层的所述二氧化硅绝缘层的厚度为50纳米至100纳米；
其中所述第三绝缘层为氮化硅绝缘层或二氧化硅绝缘层，所述第三绝缘层的厚度为100纳米至200纳米；所述第一绝缘层为氮化硅绝缘层，所述第一绝缘层的厚度为100纳米至300纳米。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二金属层包括用于传输数据信号的数据线；所述第一金属层包括用于传输扫描信号的扫描线；所述透明电极层包括用于显示所述数据信号的像素电极；所述彩膜光阻层包括彩膜光阻。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：
薄膜晶体管，用于根据所述扫描信号，将所述数据信号传输至所述像素电极上。
4.根据权利要求1所述的阵列基板，其特征在于，所述彩膜光阻层的厚度为500纳米至2000纳米；所述透明电极层为氧化铟锡透明电极层或氧化铟锌透明电极层，所述透明电极层的厚度为10纳米至100纳米。
5.一种阵列基板的制作方法，其特征在于，包括：
在玻璃基板上沉积第一金属层，并对所述第一金属层进行图形化处理，以形成扫描线以及薄膜晶体管的栅极；
在所述玻璃基板上沉积第一绝缘层以及半导体层，并对所述第一绝缘层以及所述半导体层进行图形化处理，以形成所述薄膜晶体管的沟道；
在所述玻璃基板上沉积第二金属层，并对所述第二金属层进行图形化处理，以形成数据线、以及所述薄膜晶体管的漏极以及源极；
在所述玻璃基板上沉积第二绝缘层，并对所述第二绝缘层进行图形化处理；
在所述图形化处理后的所述第二绝缘层上沉积彩膜光阻层，以形成所述彩膜光阻；
在所述玻璃基板上沉积第三绝缘层，并对所述第三绝缘层进行图形化处理，以在所述第三绝缘层上形成通孔；以及
在所述玻璃基板上沉积透明电极层，并对所述透明电极层进行图形化处理，以形成像素电极；
其中所述第二绝缘层包括氮化硅绝缘层以及设置在所述氮化硅绝缘层上的二氧化硅绝缘层，所述二氧化硅绝缘层为使用等离子体对所述二氧化硅绝缘层的表面进行轰击得到的，二氧化硅绝缘层的表面粗糙度高于所述氮化硅绝缘层的表面粗糙度；
其中所述第二绝缘层的所述氮化硅绝缘层的厚度为50纳米至100纳米；所述第二绝缘层的所述二氧化硅绝缘层的厚度为50纳米至100纳米；
其中所述第三绝缘层为氮化硅绝缘层或二氧化硅绝缘层，所述第三绝缘层的厚度为100纳米至200纳米；所述第一绝缘层为氮化硅绝缘层，所述第一绝缘层的厚度为100纳米至300纳米。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述彩膜光阻层的厚度为500纳米至2000纳米。
7.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述透明电极层为氧化铟锡透明电极层或氧化铟锌透明电极层，所述透明电极层的厚度为10纳米至100纳米。
CN201410390605.6A 2014-08-08 2014-08-08 一种阵列基板及其制作方法 Active CN104166261B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410390605.6A CN104166261B (zh) 2014-08-08 2014-08-08 一种阵列基板及其制作方法
PCT/CN2014/084942 WO2016019606A1 (zh) 2014-08-08 2014-08-21 一种阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410390605.6A CN104166261B (zh) 2014-08-08 2014-08-08 一种阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN104166261A CN104166261A (zh) 2014-11-26
CN104166261B true CN104166261B (zh) 2017-05-17

Family

ID=51910148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410390605.6A Active CN104166261B (zh) 2014-08-08 2014-08-08 一种阵列基板及其制作方法

Country Status (2)

Country Link
CN (1) CN104166261B (zh)
WO (1) WO2016019606A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185786B (zh) * 2015-07-24 2018-11-27 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN106647077B (zh) * 2016-12-29 2020-02-28 惠科股份有限公司 一种显示面板和显示装置
CN110660839B (zh) * 2019-11-13 2022-04-29 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN111768693A (zh) * 2020-06-24 2020-10-13 武汉华星光电半导体显示技术有限公司 显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534362A (zh) * 2003-03-28 2004-10-06 富士通显示技术株式会社 液晶显示装置用基板和使用它的液晶显示装置
CN101257031A (zh) * 2003-07-31 2008-09-03 奇美电子股份有限公司 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制作方法
CN101330061A (zh) * 2008-07-22 2008-12-24 友达光电股份有限公司 像素结构的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09329803A (ja) * 1996-06-10 1997-12-22 Toshiba Electron Eng Corp 液晶表示素子及びその製造方法
JP3793402B2 (ja) * 2000-07-28 2006-07-05 株式会社日立製作所 カラー液晶表示装置
CN102737961B (zh) * 2011-04-02 2015-03-11 无锡华润上华科技有限公司 减少光刻胶掩膜倒塌或移位的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534362A (zh) * 2003-03-28 2004-10-06 富士通显示技术株式会社 液晶显示装置用基板和使用它的液晶显示装置
CN101257031A (zh) * 2003-07-31 2008-09-03 奇美电子股份有限公司 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制作方法
CN101330061A (zh) * 2008-07-22 2008-12-24 友达光电股份有限公司 像素结构的制作方法

Also Published As

Publication number Publication date
WO2016019606A1 (zh) 2016-02-11
CN104166261A (zh) 2014-11-26

Similar Documents

Publication Publication Date Title
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN104950541B (zh) Boa型液晶显示面板及其制作方法
CN103149760B (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN107482064B (zh) 薄膜晶体管及其制作方法以及阵列基板
CN110112183A (zh) 双面显示面板及其制备方法
CN105226068B (zh) 一种双面显示基板及其制备方法和显示装置
WO2020200168A1 (zh) Amoled显示屏、显示设备及移动终端
CN108107637A (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
CN104317097A (zh) 一种coa基板及其制作方法和显示装置
CN106597770B (zh) 一种阵列基板及其制作方法、显示装置
CN101644866B (zh) 薄膜晶体管阵列基板
CN104166261B (zh) 一种阵列基板及其制作方法
CN104808408B (zh) 一种coa基板、显示装置以及coa基板的制作方法
CN104298040A (zh) 一种coa基板及其制作方法和显示装置
CN109300840A (zh) 显示基板及其制造方法、显示装置
CN101840117B (zh) Tft-lcd阵列基板及其制造方法
CN104733456A (zh) 一种阵列基板及其制备方法、显示装置
CN104319277A (zh) 一种coa基板及其制作方法
CN103227148A (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN107799466A (zh) Tft基板及其制作方法
CN105137645B (zh) 一种彩膜阵列基板及其制造方法、显示装置
CN107768386A (zh) Tft阵列基板及其制作方法以及液晶显示面板
CN103728797A (zh) 显示面板及其制作方法和显示装置
CN109031833A (zh) 用于ads显示模式的阵列基板及其制作方法和应用
CN104157608B (zh) Tft基板的制作方法及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant