CN102725870B - 发光二极管、发光二极管灯和照明装置 - Google Patents

发光二极管、发光二极管灯和照明装置 Download PDF

Info

Publication number
CN102725870B
CN102725870B CN201180007106.9A CN201180007106A CN102725870B CN 102725870 B CN102725870 B CN 102725870B CN 201180007106 A CN201180007106 A CN 201180007106A CN 102725870 B CN102725870 B CN 102725870B
Authority
CN
China
Prior art keywords
layer
light
emitting diode
electrode
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180007106.9A
Other languages
English (en)
Other versions
CN102725870A (zh
Inventor
粟饭原范行
濑尾则善
村木典孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN102725870A publication Critical patent/CN102725870A/zh
Application granted granted Critical
Publication of CN102725870B publication Critical patent/CN102725870B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector

Abstract

本发明提供一种发光二极管、具有该发光二极管的发光二极管灯和照明装置，所述发光二极管的特征在于，具有发光部、在上述发光部上形成的电流扩散层和接合于所述电流扩散层的功能性基板，所述发光部具有：活性层，即，将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层和组成式为（AlX2Ga1-X2）As（0≤X2≤1）的势垒层交替层叠而成的量子阱结构的活性层；夹持该活性层的、组成式为（AlX3Ga1-X3）As（0≤X3≤1）的第1引导层和第2引导层；隔着该第1引导层和第2引导层的各层夹持上述活性层的第1覆盖层和第2覆盖层，上述第1和第2覆盖层的组成式为（AlX4Ga1-X4）YIn1-YP（0≤X4≤1，0＜Y≤1）。

Description

发光二极管、发光二极管灯和照明装置
技术领域
本发明涉及具有850nm以上、特别是900nm以上的发光峰波长的发光二极管、使用它的发光二极管灯和照明装置。
本申请基于2010年1月25日在日本国申请的专利申请2010-013531号、2010年8月18日在日本国申请的专利申请2010-183206号要求优先权，将其内容援引于本申请中。
背景技术
红外发光二极管，广泛应用于红外线通信、红外线遥控装置、各种传感器用光源、夜间照明等。
对于所述峰波长附近，已知通过液相外延法使含有AlGaAs活性层的化合物半导体层在GaAs基板上生长的发光二极管（例如专利文献1～3），除去作为生长基板使用的GaAs基板，仅采用对于发光波长透明的生长层构成了该化合物半导体层的、所谓基板除去型发光二极管，是目前最高输出功率的红外发光二极管（例如，专利文献4）。
另一方面，在设备间的收发信号中使用的红外线通信时，例如，使用850～900nm的红外线，在红外线遥控操作通信的场合，使用作为受光部的敏感度高的波段的例如880～940nm的红外线。作为兼具红外线通信和红外线遥控操作通信两功能的便携电话等的终端设备用的、可用于红外线通信和红外线遥控操作通信双方的红外发光二极管，已知发光峰波长为880～890nm的、使用作为实效性杂质含有Ge的AlGaAs活性层的二极管（专利文献4）。
另外，作为可具有900nm以上的发光峰波长的红外发光二极管，已知使用InGaAs活性层的二极管（专利文献5～7）。
现有技术文献
专利文献1：特开平6-21507号公报
专利文献2：特开2001-274454号公报
专利文献3：特开平7-38148号公报
专利文献4：特开2006-190792号公报
专利文献5：特开2002-26377号公报
专利文献6：特开2002-111048号公报
专利文献7：特开2002-344013号公报
发明内容
但是，在申请人知道的范围，对于850nm以上、特别是900nm以上的红外发光二极管，为了提高输出功率而将功能性基板贴附（接合）于外延晶片，并除去在生长中使用的GaAs基板的所谓接合型的类型尚没有。
另外，使用实效性杂质中含有Ge的AlGaAs活性层的场合，难以使发光峰波长为900nm以上（专利文献4的图5）。
另外，对于可具有900nm以上的发光峰波长的、使用InGaAs活性层的红外发光二极管，从进一步提高性能、节能、成本方面出发，希望开发发光效率更高的二极管。
本发明是鉴于上述情况完成的，其目的在于提供一种以高输出功率·高效率发出850nm以上、特别是900nm以上的发光峰波长的红外光的红外发光二极管、使用其而构成的发光二极管灯和照明装置。
本发明人为了解决上述课题而反复深入研究的结果，通过构成为以下构成：将由InGaAs构成的阱层、由AlGaAs构成的势垒层的多重量子阱结构作为活性层，隔着由AlGaAs构成的引导层而夹持活性层的覆盖层为四元混晶的AlGaInP，同时使含有活性层、引导层和覆盖层的化合物半导体层在生长基板上外延生长后，将化合物半导体层重新贴附（接合）于透明基板上，除去该生长基板，从而完成了以高输出功率·高效率发出850nm以上、特别是900nm以上的发光峰波长的红外光的红外发光二极管。
首先，本发明人采用由InGaAs构成的阱层使得具有红外线通信等所使用的850nm以上、特别是900nm以上的发光峰波长，为了提高单色性和输出功率而形成为多重量子阱结构的活性层。
另外，在夹持该三元混晶的多重量子阱结构的覆盖层中，采用了带隙大且对于发光波长透明，并且因为不含有容易产生缺陷的As所以结晶性良好的四元混晶的AlGaInP。
另外，按照上述那样，以往，在使用InGaAs系的活性层的红外发光二极管中，将含有该活性层的化合物半导体层贴附（接合）于透明基板上的类型尚没有，原样地使用生长了化合物半导体层的GaAs基板。但是，GaAs基板为了提高传导性而进行了高掺杂，不能避免由载流子导致的光的吸收。因此，采用可避免由载流子导致的光的吸收，并可期待高输出功率·高效率的贴附（接合）于透明基板的类型。
进而，在InGaAs/AlGaAs的多重量子阱结构中，难以使2个层进行晶格匹配，活性层成为应变量子阱结构。来自该应变量子阱结构的发光波长大大依赖于InGaAs的组成和厚度，另外，对其输出功率、单色性的影响也大，因此通过选择适当的组成和厚度，也可期待预想以上的高输出功率、高效率的发光。
本发明人基于该见解进一步进行研究的结果，完成了以下构成所表示的本发明。
本发明提供以下的构成。
（1）一种发光二极管，其特征在于，具备发光部、在上述发光部上形成的电流扩散层、和接合于上述电流扩散层的功能性基板，所述发光部具有：将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层和组成式为（AlX2Ga1-X2）As（0≤X2≤1）的势垒层交替层叠而成的量子阱结构的活性层；夹持该活性层的、组成式为（AlX3Ga1-X3）As（0≤X3≤1）的第1引导层和第2引导层；隔着该第1引导层和第2引导层的各层夹持上述活性层的第1覆盖层和第2覆盖层，上述第1和第2覆盖层的组成式为（AlX4Ga1-X4)YIn1-YP；0≤X4≤1，0＜Y≤1）。
（2）根据前项（1）所述的发光二极管，其特征在于，上述阱层的In组成（X1）为0≤X1≤0.3。
（3）根据前项（2）所述的发光二极管，其特征在于，上述阱层的In组成（X1）为0.1≤X1≤0.3。
（4）根据前项（1）~（3）的任一项所述的发光二极管，其特征在于，上述功能性基板相对于发光波长透明。
（5）根据前项（1）~（4）的任一项所述的发光二极管，其特征在于，上述功能性基板由GaP或SiC构成。
（6）根据前项（1）~（5）的任一项所述的发光二极管，其特征在于，上述功能性基板的侧面，在靠近上述发光部的一侧具有相对于主要的光取出面大致垂直的垂直面，在远离上述发光部的一侧具有相对于上述主要的光取出面向内侧倾斜的倾斜面。
（7）根据前项（6）所述的发光二极管，其特征在于，上述倾斜面包含粗糙的面。
（8）一种发光二极管，其特征在于，具备：发光部、在上述发光部上形成的电流扩散层、和功能性基板，所述发光部具有：将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层和组成式为（AlX2Ga1-X2）As（0≤X2≤1）的势垒层交替层叠而成的量子阱结构的活性层；夹持该活性层的、组成式为（AlX3Ga1-X3）As（0≤X3≤1）的第1引导层和第2引导层；隔着该第1引导层和第2引导层的各层夹持上述活性层的第1覆盖层和第2覆盖层，所述功能性基板包含与上述发光部对向地配置、且相对于发光波长具有90％以上反射率的反射层，并接合于上述电流扩散层，上述第1和第2覆盖层的组成式为（AlX4Ga1-X4）Y3In1-Y3P（0≤X4≤1，0＜Y3≤1）。
在这里，“接合”也包含通过反射层和功能性基板之间的层进行接合的场合。
（9）根据前项（8）所述的发光二极管，其特征在于，上述阱层的In组成（X1）为0≤X1≤0.3。
（10）根据前项（9）所述的发光二极管，其特征在于，上述阱层的In组成（X1）为0≤X1≤0.3。
（11）根据前项（8）~（10）的任一项所述的发光二极管，其特征在于，上述功能性基板含有由硅或锗构成的层。
（12）根据前项（8）~（10）的任一项所述的发光二极管，其特征在于，上述功能性基板包含金属基板。
（13）根据前项（12）所述的发光二极管，其特征在于，上述金属基板包含多个金属层。
（14）根据前项（1）~（13）的任一项所述的发光二极管，其特征在于，上述电流扩散层由GaP或GaInP构成。
（15）根据前项（1）~（14）的任一项所述的发光二极管，其特征在于，上述电流扩散层的厚度为0.5～20μm的范围。
（16）根据前项（1）~（13）的任一项所述的发光二极管，其特征在于，在发光二极管的上述主要的光取出面侧设置有第1电极和第2电极。
（17）根据前项（16）所述的发光二极管，其特征在于，上述第1电极和上述第2电极为欧姆电极。
（18）根据前项（16）或（17）的任一项所述的发光二极管，其特征在于，在上述功能性基板的、上述主要的光取出面侧的相反侧的面还具有第3电极。
（19）一种发光二极管灯，其特征在于，具有前项（1）~（18）的任一项所述的发光二极管。
（20）一种发光二极管灯，其特征在于，具有前项（18）所述的发光二极管，上述第1电极或第2电极、与上述第3电极大致相同电位地连接。
（21）一种照明装置，其搭载有多个前项（1）~（18）的任一项所述的发光二极管和/或权利要求19或20的至少任一项所述的发光二极管灯。根据上述的构成，得到以下的效果。
能够以高输出功率·高效率发出850nm以上、特别是900nm以上的发光峰波长的红外光。
活性层为具有将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层和组成式为（AlX2Ga1-X2）As（0≤X2≤1）的势垒层交替层叠而成的多重阱结构的构成，因此单色性优异。
通过使功能性基板形成为相对于发光波长透明的构成，可以不吸收来自发光部的发光而显示高输出功率·高效率。
覆盖层是组成式为（AlX4Ga1-X4）YIn1-YP（0≤X4≤1，0＜Y≤1）的构成，因此不含有容易产生缺陷的As因而结晶性高，有助于高输出功率。
覆盖层是组成式为（AlXGa1-X）YIn1-YP（0≤X≤1，0＜Y≤1）的构成，因此与覆盖层由三元混晶构成的红外发光二极管相比，Al浓度低，耐湿性提高。
活性层是具有组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层与组成式为（AlX2Ga1-X2）As（0≤X2≤1）的势垒层的叠层结构的构成，因此适于利用MOCVD法进行量产。
通过使功能性基板为由GaP、SiC、硅或锗构成的构成，是难以腐蚀的材质，因此耐湿性提高。
通过使功能性基板和电流扩散层都形成为由GaP构成的构成，可使其接合容易且接合强度增大。
通过使电流扩散层为由GaInP构成的构成，使其与InGaAs阱层进行晶格匹配，能够提高结晶性。
本发明的发光二极管灯，具备可具有850nm以上、特别是900nm以上的发光峰波长，单色性优异，并且为高输出功率·高效率，耐湿性优异的上述发光二极管，因此适合于传感器用途等广泛用途的光源。
附图说明
图1是使用作为本发明的一实施方式的发光二极管的发光二极管灯的平面图。
图2是使用作为本发明的一实施方式的发光二极管的发光二极管灯的、沿着图1中所示的A-A’线的截面模式图。
图3是作为本发明的一实施方式的发光二极管的平面图。
图4是作为本发明的一实施方式的发光二极管的、沿着图3中所示的B-B’线的截面模式图。
图5是用于说明构成作为本发明的一实施方式的发光二极管的活性层的图。
图6是表示作为本发明的一实施方式的发光二极管的阱层的层厚与发光峰波长的关系的曲线图。
图7是表示作为本发明的一实施方式的发光二极管的阱层的In组成（X1）和阱层厚度与发光峰波长的对应的曲线图。
图8是表示作为本发明的一实施方式的发光二极管的阱层的In组成（X1）与发光峰波长及其发光输出功率的关系的曲线图。
图9是表示作为本发明的一实施方式的发光二极管的阱层和势垒层的对数与发光输出功率的关系的曲线图。
图10是在作为本发明的一实施方式的发光二极管中使用的外延晶片的截面模式图。
图11是在作为本发明的一实施方式的发光二极管中使用的接合晶片的截面模式图。
图12A是作为本发明的一实施方式的发光二极管的平面图。
图12B是沿着图12A中所示的C-C’线的截面模式图。
图13是作为本发明的其他实施方式的发光二极管的截面模式图。
具体实施方式
以下，使用附图对于作为应用本发明的一实施方式的发光二极管和使用它的发光二极管灯进行详细说明。另外，为了易于明白特征，以下的说明中使用的附图，有时为方便起见将成为特征的部分放大地表示，各构成要素的尺寸比率等未必与实际相同。
＜发光二极管灯＞
图1和图2是用于说明使用作为应用本发明的一实施方式的发光二极管的发光二极管灯的图，图1是平面图，图2是沿着图1中所示的A-A’线的截面图。
如图1和图2所示，使用本实施方式的发光二极管1的发光二极管灯41，在装配基板42的表面安装有1个以上的发光二极管1。
更具体地说，在装配基板42的表面设置有n电极端子43和p电极端子44。另外，作为发光二极管1的第1电极的n型欧姆电极4和装配基板42的n电极端子43使用金线45连接（线接合）。另一方面，作为发光二极管1的第2电极的p型欧姆电极5和装配基板42的p电极端子44使用金线46连接。进而，如图2所示，在发光二极管1的与设置有n型和p型欧姆电极4、5的面相反侧的面上，设置有第3电极6，通过该第3电极6，发光二极管1被连接于n电极端子43上并固定于装配基板42。在这里，n型欧姆电极4和第3电极6，通过n极电极端子43以成为等电位或大致等电位的方式电连接。通过第3电极，对于过大的逆电压，在活性层中不流通过电流，在第3电极和p型电极间流通电流，能够防止活性层的破损。也可以在第3电极和基板界面侧附加反射结构来进行高输出。另外，通过在第3电极的表面侧，附加共晶金属、焊料等，可利用共晶管芯接合等更简便的组装技术。另外，装配基板42的安装有发光二极管1的表面，有硅树脂、环氧树脂等一般的封装树脂47封装。
＜发光二极管（第1实施方式）＞
图3和图4是用于说明应用了本发明的第1实施方式涉及的发光二极管的图，图3是平面图，图4是沿着图3中所示的B-B’线的截面图。另外，图5是阱层和势垒层的叠层结构的截面图。
第1实施方式涉及的发光二极管，其特征在于，具备发光部7、在上述发光部7上形成的电流扩散层8、和接合于上述电流扩散层8的功能性基板，所述发光部7具有：将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层17和组成式为（AlX2Ga1-X2）As（0≤X2≤1）的势垒层18交替层叠而成的量子阱结构的活性层；夹持该活性层11的、组成式为（AlX2Ga1-X2）As（0≤X3≤1）的第1引导层10和第2引导层12；隔着该第1引导层10和第2引导层12的各层夹持上述活性层11的第1覆盖层9和第2覆盖层13，上述第1覆盖层9和第2覆盖层13的组成式为（AlX4Ga1-X4）YIn1-YP（0≤X4≤1，0＜Y≤1）。
另外，发光二极管1，具备设置于主要的光取出面的n型欧姆电极（第1电极）4和p型欧姆电极（第2电极）5而概略构成。
再者，所谓本实施方式中的主要的光取出面，是在化合物半导体层2中，贴附了功能性基板3的面的相反侧的面。
化合物半导体层（也称为外延生长层）2，如图4所示，具有依次层叠有pn结型的发光部7和电流扩散层8的结构。该化合物半导体层2的结构中，可适时添加公知的功能层。例如，可以设置：用于降低欧姆（Ohmic）电极的接触电阻的接触层、用于使元件驱动电流在整个发光部平面性地扩散的电流扩散层、相反地用于限制元件驱动电流流通的区域的电流阻止层和电流狭窄层等公知的层结构。
另外，化合物半导体层2优选在GaAs基板上进行外延生长来形成。
发光部7，图4所示，在电流扩散层8上至少依次层叠有p型的下部覆盖层（第1覆盖层）9、下部引导层10、活性层11、上部引导层12、n型的上部覆盖层（第2覆盖层）13而构成。即，在得到高强度的发光方面，优选发光部7形成为：为了将带来放射再结合的载流子（载体：Carrier）和发光“封入”活性层11，含有在活性层11的下侧和上侧对峙配置的下部覆盖层9、下部引导层（guide）层10和上部引导层12、上部覆盖层13的、所谓双异质（英文简称：DH）结构。
活性层11，如图5所示，为了控制发光二极管（LED）的发光波长，构成量子阱结构。即，活性层11是在两端具有势垒层（也称为垒层）18的、阱层17和势垒层（也称为垒层）18的多层结构（叠层结构）。
活性层11的层厚优选为50～1000nm的范围。另外，活性层11的传导类型没有特别限定，不掺杂、p型和n型的任一种都可以选择。为了提高发光效率，优选采用结晶性良好的不掺杂或低于3×1017cm-3的载流子浓度。
图6表示将阱层17的In组成（X1）固定为0.1，其层厚和发光峰波长的关系。表1表示图6示出的数据的值。可知在阱层变厚为3nm、5nm、7nm时，波长单调地变长为820nm、870nm、920nm。
表1
图7表示阱层17的发光峰波长和其In组成（X1）以及层厚的关系。图7表示将阱层17的发光峰波长设为规定波长的、阱层17的In组成（X1）与层厚的组合。具体地说，表示发光峰波长分别为920nm、960nm的构成的阱层17的In组成（X1）与层厚的组合。图7还表示了其他的发光峰波长为820nm、870nm、985nm和995nm时的In组成（X1）与层厚的组合。表2表示图7示出的数据的值。
表2
  820nm   870nm   920nm   960nm   985nm   995nm
  In组成   层厚（nm）   层厚（nm）   层厚（nm）   层厚（nm）   层厚（nm）   层厚（nm）
  0.05   8
  0.10   3   5   7   8
  0.20   5   6
  0.25   4   5
  0.30   3   5
  0.35   5
发光峰波长为920nm时，若In组成（X1）从0.3向0.05降低，则与其对应的层厚单调地从3nm变厚为8nm，因此，只要是本领域技术人员就可以容易地发现发光峰波长为920nm的组合。
另外，In组成（X1）为0.1时，若层厚变厚为3nm、5nm、7nm、8nm，则与其对应，发光峰波长变长为820nm、870nm、920nm、960nm。另外，In组成（X1）为0.2时，若层厚变厚为5nm、6nm，则与其对应，发光峰波长变长为920nm、960nm，In组成（X1）为0.25时，若层厚变厚为4nm、5nm，则与其对应，发光峰波长变长为920nm、960nm，进而，In组成（X1）为0.3时，若层厚变厚为3nm、5nm，则与其对应，发光峰波长变长为920nm、985nm。
进而，层厚为5nm时，若In组成（X1）增加为0.1、0.2、0.25、0.3，则发光峰波长变长为870nm、920nm、960nm、985nm，In组成（X1）为0.35时，发光峰波长变为995nm。
图7中表示，连接将发光峰波长设为920nm和960nm的In组成（X1）与层厚的组合时，成为大致直线。另外，推测为：连接将在设为850nm以上至1000nm左右的波段的规定发光峰波长的In组成（X1）与层厚的组合的线，也成为大致直线状。进而，推测为：发光峰波长越短则连接该组合的线越位于左下侧，越长则越位于右上侧。
基于以上的规则性，可以容易地发现具有850nm以上1000nm以下的所希望的发光峰波长的In组成（X1）和层厚。
图8表示将阱层17的层厚固定为5nm的In组成（X1）与发光峰波长及其发光输出功率的关系。表3表示图8示出的数据的值。
In组成（X1）增加为0.12、0.2、0.25、0.3、0.35时，发光峰波长变长为870nm、920nm、960nm、985nm、995nm。更详细地说，随着In组成（X1）从0.12向0.3增加，发光峰波长大致单调地从870nm变长为985nm。但是，即使In组成（X1）从0.3增加至0.35，虽然从985nm变长为995nm，但向着长波长的变化率也变小。
另外，发光峰波长为870nm（X1＝0.12）、920nm（X1＝0.2）、960nm（X1＝0.25）时发光输出功率为6.5mW的高的值，在985nm（X1＝0.3）时具有5mW的实用上充分高的值，在995nm（X1＝0.35）时为2mW的低的值。
表3
基于图6～图8，阱层17优选具有（InX1Ga1-X1）As（0≤X1≤0.3）的组成。上述X1可进行调整使得达到所希望的发光峰波长。
在将发光峰波长设为900nm以上的场合，优选为0.1≤X1≤0.3，小于900nm的场合，优选为0≤X1≤0.1。
阱层17的层厚优选为3～20nm的范围。更优选为3～10nm的范围。
势垒层18具有（AlX2Ga1-X2）As（0≤X2≤1）的组成。上述X优选为带隙比阱层17大的组成，更优选为0～0.4的范围。
势垒层18的层厚优选与阱层17的层厚相等或比其厚。由此，能够提高阱层17的发光效率。
图9表示阱层17的层厚为5nm、In组成（X1）＝0.2时，阱层和势垒层的对数与发光输出功率的关系。表4表示图9示出的数据的值。
可知直至对数为1～10对，发光输出功率具有6.5mW以上的高的值，即使是20对也具有5mW的实用上充分高的值。进而推测为：使对数多时，发光输出功率降低。
表4
在阱层17和势垒层18的多层结构中，将阱层17和势垒层18进行交替层叠的对数没有特别限定，基于图9，优选为1对~10对。即，优选在活性层11中包含1~10层的阱层17。在这里，作为活性层11的发光效率适宜的范围，阱层17为1层以上，也可以是1层。另一方面，在阱层17和势垒层18之间存在晶格失配，另外载流子浓度低，因此形成为较多的对时，发生晶体缺陷，发光效率降低，正向电压（VF）增大。因此，优选为10对以下，更优选为5对以下。
下部引导层10和上部引导层12，如图4所示，分别设置于活性层11的下表面和上表面。具体地说，下部引导层10被设置于活性层11的下表面，上部引导层12被设置于活性层11的上表面。
下部引导层10和上部引导层12，具有（AlX3Ga1-X3）As（0≤X3≤1）的组成。上述X3，优选设为带隙与势垒层18相等或大于势垒层18的组成，更优选0.2～0.4的范围。
为了分别降低下部覆盖层9和上部覆盖层13与活性层11之间的缺陷的传播而设置下部引导层10和上部引导层12。即，本发明中，相对于活性层11的V族构成元素为砷（As），下部覆盖层9和上部覆盖层13的V族构成元素为磷（P），因此在活性层11与下部覆盖层9和上部覆盖层13的界面上容易产生缺陷。缺陷向活性层11的传播成为发光二极管的性能降低的原因。为了有效地降低该缺陷的传播，下部引导层10和上部引导层12的层厚优选为10nm以上，更优选为20nm～100nm。
下部引导层10和上部引导层12的传导类型，没有特别限定，不掺杂、p型和n型的任一种都可以选择。为了提高发光效率，优选结晶性良好的不掺杂或小于3×1017cm-3的载流子浓度。
下部覆盖层9和上部覆盖层13，如图4所示，分别设置于下部引导层10的下表面和上部引导层12上表面。
作为下部覆盖层9和上部覆盖层13的材质，使用（AlX4Ga1-X4）YIn1-YP（0≤X4≤1，0＜Y≤1）的半导体材料，优选带隙大于势垒层15的材质，更优选带隙大于下部引导层10和上部引导层12的材质。作为上述材质，优选具有（AlX4Ga1-X4）YIn1-YP（0≤X4≤1，0＜Y≤1）的X4为0.3～0.7的组成。另外，优选Y为0.4～0.6。
下部覆盖层9和上部覆盖层13，以极性不同的形式来构成。另外，下部覆盖层9和上部覆盖层13的载流子浓度和厚度，可使用公知的合适范围，优选将条件最佳化以使得活性层11的发光效率提高。另外，通过控制下部覆盖层9和上部覆盖层13的组成，可降低化合物半导体层2的翘曲。
具体地说，作为下部覆盖层9，优选使用例如由掺杂Mg的p型的（AlX4aGa1-X4a）YaIn1-YaP（0.3≤X4a≤0.7，0.4≤Ya≤0.6）的半导体材料。另外，载流子浓度优选为2×1017～2×1018cm-3的范围，层厚优选为0.1～1μm的范围。
另一方面，作为上部覆盖层13，优选使用例如掺杂Si的n型的（（AlX4bGa1-X4b）YbIn1-YbP（0.3≤X4b≤0.7，0.4≤Yb≤0.6）的半导体材料。另外，载流子浓度优选为1×1017～1×1018cm-3的范围，层厚优选为0.1～1μm的范围。
另外，下部覆盖层9和上部覆盖层13的极性，可以考虑化合物半导体层2的元件结构来进行选择。
另外，在发光部7的构成层的上方，可以设置：用于降低欧姆（Ohmic）电极的接触电阻的接触层；用于使元件驱动电流在整个发光部平面性地扩散的电流扩散层；相反地用于限制元件驱动电流流通的区域的电流阻止层和电流狭窄层等公知的层结构。
电流扩散层8，如图4所示，设置于发光部7的下方。该电流扩散层8可以应用相对于来自发光部7（活性层11）的发光波长透明的材料，例如GaP、GaInP。
在电流扩散层8中应用GaP的场合，通过将功能性基板3设为GaP基板，具有能使接合容易、并获得高的接合强度这样的效果。
另外，在电流扩散层8中应用GaInP的场合，通过改变Ga与In的比率，形成为与作为层叠电流扩散层8的阱层17的材料的InGaAs相同的晶格常数，具有可与阱层17进行晶格匹配这样的效果。因此，优选选择GaInP的组成比，使得成为与选自所希望的发光峰波长的组成比的InGaAs相同的晶格常数。
另外，电流扩散层8的厚度优选为0.5～20μm的范围。这是因为为0.5μm以下时电流扩散不充分，为20μm以上时用于结晶生长至该厚度的成本增大。
功能性基板3接合于与化合物半导体层2的主要的光取出面相反侧的面。即，功能性基板3，如图4所示，接合于构成化合物半导体层2的电流扩散层8侧。该功能性基板3由以下材料构成，所述材料具有足以机械性地支持发光部7的强度，而且，带隙宽，对于来自发光部7的发光波长在光学上透明。
功能性基板3为耐湿性优异的基板，进而优选由热传导良好的GaP、GaInP、SiC、机械强度强的蓝宝石构成。另外，为了以充分的强度来机械性地支持发光部7，功能性基板3优选为例如约50μm以上的厚度。另外，为了在对于化合物半导体层2进行接合后容易实施对于功能性基板3的机械性加工，优选为不超过约300μm的厚度。功能性基板3，从具有约50μm~约300μm的厚度的透明度、成本方面出发最优选由n型GaP基板构成。
另外，如图4所示，功能性基板3的侧面，在靠近化合物半导体层2的一侧形成为相对于主要的光取出面大致垂直的垂直面3a，在远离化合物半导体层2的一侧形成为相对于主要的光取出面向内侧倾斜的倾斜面3b。由此，可高效地将由活性层11向功能性基板3侧放出的光取出至外部。另外，由活性层11向功能性基板3侧放出的光中，一部分被垂直面3a反射并在倾斜面3b取出。另一方面，被倾斜面3b反射的光可在垂直面3a取出。这样，通过垂直面3a和倾斜面3B的协同效应，可提高光的取出效率。
另外，在本实施方式中，如图4所示，倾斜面3b与平行于发光面的面构成的角度α优选设在55度～80度的范围内。通过设为这样的范围，可效率良好地将被功能性基板3的底部反射的光取出至外部。
另外，优选将垂直面3a的宽度（厚度方向）设在30μm～100μm的范围内。通过将垂直面3a的宽度设在上述范围内，可使被功能性基板3的底部反射的光在垂直面3a效率良好地返回至发光面，进而，能够从主要的光取出面放出。因此，可提高发光二极管1的发光效率。
另外，功能性基板3的倾斜面3b优选被粗糙化。通过倾斜面3b被粗糙化，可获得提高在该倾斜面3b上的光取出效率的效果。即，通过将倾斜面3b进行粗糙化，可抑制在倾斜面3b上的全反射，提高光取出效率。
另外，功能性基板3，可具有：相对于发光波长具有90％以上反射率，并与上述发光部对向地配置的反射层（未图示）。该构成中，可从主要的光取出面高效率地取出光。
反射层，例如由银（Ag）、铝（Al）、金（Au）或它们的合金等构成。这些材料光反射率高，可使来自反射层23的光反射率为90％以上。
功能性基板3，可使用在该反射层上利用AuIn、AuGe、AuSn等的共晶金属，与热膨胀系数与发光部接近的硅、锗等便宜的基板接合的组合。特别是AuIn，接合温度低，热膨胀系数与发光部有差别，但接合最便宜的硅基板（硅层）为最佳的组合。
功能性基板3，从品质的稳定性出发，也优选插入例如Ti、W、Pt等的高熔点金属或ITO等透明导电氧化物，以使得电流扩散层、反射金属和共晶金属不相互扩散。
化合物半导体层2与功能性基板3的接合界面，有时形成为高电阻层。即，在化合物半导体层2与功能性基板3之间，有时设有省略图示的高电阻层。该高电阻层，显示比功能性基板3高的电阻值，设置有高电阻层时具有减少由化合物半导体层2的电流扩散层8侧向功能性基板3侧的反向的电流的功能。另外，构成对于由功能性基板3侧向电流扩散层8侧无意地施加的反向的电压发挥耐电压性的接合结构，但优选构成为：其击穿电压成为低于pn结型的发光部7的反向电压的值。
n型欧姆电极（第1电极）4和p型欧姆电极（第2电极）5，是被设置于发光二极管1的主要的光取出面的低电阻的欧姆接触电极。在这里，n型欧姆电极4被设置于上部覆盖层11的上方，可使用例如由AuGe、Ni合金/Au构成的合金。另一方面，p型欧姆电极5，如图4所示，可在露出的电流扩散层8的表面使用由AuBe/Au或AuZn/Au构成的合金。
在这里，在本实施方式的发光二极管1中，优选在电流扩散层8上形成作为第2电极的p型欧姆电极5。通过形成为这样的构成，可获得降低工作电压的效果。另外，通过在由p型GaP构成的电流扩散层8上形成p型欧姆电极5，可获得良好的欧姆接触，因此可降低工作电压。
另外，在本实施方式中，优选第1电极的极性为n型，第2电极的极性为p型。通过形成为这样的构成，可实现发光二极管1的高辉度化。另一方面，第1电极为p型时，电流扩散变差，导致辉度的降低。相对于此，通过使第1电极为n型，电流扩散变好，可实现发光二极管1的高辉度化。
在本实施方式的发光二极管1中，如图3所示，优选n型欧姆电极4与p型欧姆电极5进行配置使得成为对角的位置。另外，最优选形成为由化合物半导体层2包围p型欧姆电极5的周围的构成。通过形成为这样的构成，可获得降低工作电压的效果。另外，通过由n型欧姆电极4包围p型欧姆电极5的四方，电流容易流向四方，其结果工作电压降低。
另外，在本实施方式的发光二极管1中，如图3所示，优选将n型欧姆电极4形成为蜂窝、格子形状等网状。通过形成为这样的构成，可获得提高可靠性的效果。另外，通过形成为格子状，可将电流均匀地注入活性层11，其结果，可获得提高可靠性的效果。
另外，在本实施方式的发光二极管1中，优选由焊盘形状的电极（焊盘电极）和宽度10μm以下的线状的电极（线状电极）构成n型欧姆电极4。通过形成为这样的构成，可谋求高辉度化。进而，通过使线状电极的宽度狭窄，可提高光取出面的开口面积，可实现高辉度化。
第3电极在功能性基板的背面形成，在透明基板中，通过形成为向基板侧反射的结构，能够进行更高输出功率化。作为反射金属材料，可使用Au、Ag、Al等材料。
另外，通过使电极表面侧为例如AuSn等的共晶金属、焊料材料，在管芯接合工序中，没有必要使用糊料因而可以简易化。进而，通过用金属进行连接，热传导变好，发光二极管的散热特性提高。
＜发光二极管的制造方法＞
接着，对于本实施方式的发光二极管1的制造方法进行说明。图10是本实施方式的发光二极管1中使用的外延晶片的截面图。另外，图11是本实施方式的发光二极管1中使用的接合晶片的截面图。
（化合物半导体层的形成工序）
首先，如图10所示，制作化合物半导体层2。在GaAs基板14上依次层叠以下各层来制作化合物半导体层2，所述各层是：由GaAs构成的缓冲层15；为了用于选择蚀刻而设置的蚀刻停止层（省略图示）；掺杂Si的n型的接触层16；n型的上部覆盖层13；上部引导层12；活性层11；下部引导层10；p型的下部覆盖层9；由Mg掺杂的p型GaP构成的电流扩散层8。
GaAs基板14，可使用由公知的制法制作的市售品的单晶基板。优选GaAs基板14的进行外延生长的表面是平滑的。GaAs基板14的表面的面取向，从品质的稳定性的方面出发优选容易外延生长并量产的（100）面和从（100）在±20°以内偏移的基板。进而，GaAs基板14的面取向的范围，更优选为从（100）方向向（0-1-1）方向偏离15°±5°。
另外，在本说明书中，在密勒指数的标记中，“-”表示附在紧随其后的指数的杠。
为了使化合物半导体层2的结晶性良好，优选GaAs基板14的位错密度低。具体地说，例如，希望为10000个cm-2以下，优选为1000个cm-2以下。
GaAs基板14可以是n型也可以是p型。GaAs基板14的载流子浓度可以由所希望的电导率和元件结构来适当选择。例如，在GaAs基板14为硅掺杂的n型的场合，优选载流子浓度为1×1017～5×1018cm-3的范围。相对于此，GaAs基板14为掺杂锌的p型的场合，优选载流子浓度为2×1018～5×1019cm-3的范围。
GaAs基板14的厚度根据基板的尺寸而具有适当的范围。GaAs基板14的厚度比适当的范围薄时，担心在化合物半导体层2的制造工艺中开裂。另一方面，GaAs基板14的厚度比适当的范围厚时则材料成本增加。因此，在GaAs基板14的基板尺寸大的场合，例如，直径为75mm的场合，为了防止操作时的裂纹优选250～500μm的厚度。同样地在直径为50mm的场合，优选200～400μm的厚度，在直径为100mm的场合，优选350～600μm的厚度。
这样，通过根据基板1的基板尺寸来增厚基板的厚度，可以降低起因于发光部7的化合物半导体层2的翘曲。由此，外延生长中的温度分布变得均匀，因此可以减小活性层11的面内的波长分布。另外，GaAs基板14的形状，并不特别限定于圆形，也可以为矩形等。
缓冲层（buffer）15，是为了降低GaAs基板14和发光部7的构成层的缺陷的传播而设置的。因此，如果选择基板的品质和外延生长条件，则缓冲层15未必需要。另外，缓冲层15的材质优选为与用于外延生长的基板相同的材质。因此，在本实施方式中，缓冲层15优选与GaAs基板14同样地使用GaAs。另外，为了降低缺陷的传播缓冲层15也可以使用由与GaAs基板14不同的材质构成的多层膜。缓冲层15的厚度优选为0.1μm以上，更优选为0.2μm以上。
接触层16（图4中省略）是为了降低与电极的接触电阻而设置的。接触层16的材质，优选带隙大于活性层11的材质，可优选使用AlXGa1-XAs、（AlXGa1-X）YIn1-YP（0≤X≤1，0＜Y≤1）。另外，接触层16的载流子浓度的下限值，为了降低与电极的接触电阻而优选为5×1017cm-3以上，更优选为1×1018cm-3以上。载流子浓度的上限值，优选为容易引起结晶性的降低的2×1019cm-3以下。接触层16的厚度优选为0.5μm以上，最优选为1μm以上。接触层16的厚度的上限值没有特别限定，但为了使外延生长涉及的成本在适当范围而优选5μm以下。
在本实施方式中，可应用分子束外延法（MBE）和减压有机金属化学气相沉积法（MOCVD法）等公知的生长方法。其中，最优选应用量产性优异的MOCVD法。具体地说，在化合物半导体层2的外延生长中使用的GaAs基板14，优选在生长前实施洗涤工序和热处理等的预处理，来除去表面的污染和自然氧化膜。构成上述化合物半导体层2的各层，可在MOCVD装置内安置直径为50～150mm的GaAs基板14，同时进行外延生长来层叠。另外，作为MOCVD装置，可应用自公转型、高速回转型等的市售大型装置。
使上述化合物半导体层2的各层进行外延生长时，作为Ⅲ族构成元素的原料，例如，可使用三甲基铝（（CH3）3Al）、三甲基镓（（CH3）3Ga）和三甲基铟（（CH3）3In）。另外，作为Mg的掺杂原料，例如，可使用双环戊二烯基镁（bis-（C5H5）2Mg）等。另外，作为Si的掺杂原料，例如，可使用乙硅垸（Si2H6）等。
另外，作为V族构成元素的原料，可使用膦（PH3）、胂（AsH3）等。
另外，作为各层的生长温度，在作为电流扩散层8使用p型GaP的场合，可采用720～770℃，其他的各层可以采用600～700℃。
另外，在作为电流扩散层8使用p型GaInP的场合，可采用600～700℃。
进而，各层的载流子浓度和层厚、温度条件可适当进行选择。
这样制作的化合物半导体层2，尽管具有发光部7也可得到晶体缺陷少的良好的表面状态。另外，化合物半导体层2也可以对应于元件结构实施研磨等表面加工。
（功能性基板的接合工序）
接着，对化合物半导体层2与功能性基板3进行接合。
化合物半导体层2与功能性基板3的接合，首先，研磨构成化合物半导体层2的电流扩散层8的表面，进行镜面加工。接着，准备贴附于该电流扩散层8的镜面研磨了的表面上的功能性基板3。另外，该功能性基板3的表面，在接合于电流扩散层8以前研磨成镜面。接着，向通常的半导体材料贴附装置中，送入化合物半导体层2和功能性基板3，在真空中对进行了镜面研磨的双方的表面照射使电子碰撞而中性（neutral）化了的Ar束。其后，通过在维持真空的贴附装置内重合双方的表面并施加载荷，从而可在室温下进行接合（参照图11）。关于接合，从接合条件的稳定性出发，更优选接合面为相同的材质。
接合（贴附），这样的真空下的常温接合是最佳的，但也可使用共晶金属、粘接剂进行接合。
（第1和第2电极的形成工序）
接着，形成作为第1电极的n型欧姆电极4和作为第2电极的p型欧姆电极5。
n型欧姆电极4和p型欧姆电极5的形成，首先，从与功能性基板3进行接合的化合物半导体层2，利用氨系蚀刻剂来选择性地除去GaAs基板14和缓冲层15。接着，在露出的接触层16的表面形成n型欧姆电极4。具体地说，例如，采用真空蒸镀法层叠AuGe、Ni合金/Pt/Au使得成为任意的厚度后，利用通常的光刻手段进行图案化，形成n型欧姆电极4的形状。
接着，对于接触层16、上部覆盖层13、上部引导层12、活性层11、下部引导层10、p型的下部覆盖层9的规定范围进行选择性地除去，使电流扩散层8露出，在该露出的电流扩散层8的表面形成p型欧姆电极5。具体地说，例如，采用真空蒸镀法层叠AuBe/Au使得成为任意的厚度后，利用通常的光刻手段进行图案化，形成p型欧姆电极5的形状。其后，通过在例如400～500℃、5～20分钟的条件下进行热处理来合金化，可形成低电阻的n型欧姆电极4和p型欧姆电极5。
（第3电极的形成工序）
第3电极在功能性基板的背面形成。根据元件的结构，可组合附加欧姆电极、肖特基电极、反射功能、共晶管芯接合结构等的功能。
在透明基板上，形成Au、Ag、Al等材料，形成为反射的结构。在基板与上述材料之间，可插入例如氧化硅、ITO等的透明膜。形成方法可利用溅射法、蒸镀法等公知的技术。
另外，例如通过使电极表面侧形成为AuSn等的共晶金属、无铅焊料材料等，在管芯接合工序中，没有必要使用糊料从而简易化。形成方法可利用溅射法、蒸镀法、镀覆、印刷等公知的技术。
通过用金属进行连接，热传导变好，发光二极管的散热特性提高。
组合上述2个功能的场合，插入阻挡金属、氧化物以使得金属不进行扩散是合适的方法。它们可以根据元件结构、基板材料来选择最佳方法。
（功能性基板的加工工序）
接着，加工功能性基板3的形状。
功能性基板3的加工，首先，在没有形成第3电极6的表面形成V字状的沟槽。此时，V字状的沟槽的第3电极6侧的内侧面成为具有与平行于发光面的面构成的角度α的倾斜面3b。接着，从化合物半导体层2侧以规定的间隔进行切片（dicing）来芯片化。另外，通过芯片化时的切片形成功能性基板3的垂直面3a。
倾斜面3b的形成方法，没有特别限定，可组合使用湿式蚀刻、干式蚀刻、划片法、激光加工等一直以来的方法，最优选应用形状的控制性和生产率高的切片法。通过应用切片法，可提高制造成品率。
另外，垂直面3a的形成方法，没有特别限定，优选通过激光加工、划片-折断法（scribe break method）或切片法来形成。
通过采用激光加工、划片-折断法，可降低制造成本。即，在芯片分离时没有必要设置切割余量，可制造大量的发光二极管因而能够降低制造成本。
另一方面，切片法切断的稳定性优异。
最后，根据需要用硫酸-过氧化氢混合液等蚀刻除去破碎层和污物。这样来制造发光二极管1。
如以上说明的那样，根据本实施方式的发光二极管1，具备化合物半导体层2，所述化合物半导体层2包含具有组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层17的发光部7。
另外，在本实施方式的发光二极管1中，在发光部7上设置有电流扩散层8。该电流扩散层8，相对于发光波长透明，因此不吸收来自发光部7的发光而可形成为高输出功率·高效率的发光二极管1。功能性基板，材质稳定，不担心腐蚀且耐湿性优异。
因此，根据本实施方式的发光二极管1，可提供：具有850nm以上的发光波长，单色性优异的同时，高输出功率·高效率且耐湿性的发光二极管1。另外，根据本实施方式的发光二极管1，与以往通过液相外延法制作的透明基板型AlGaAs系的发光二极管进行比较，可提供具有约2倍以上发光效率的高输出功率发光二极管1。另外，高温高湿可靠性也提高。
＜发光二极管（第2实施方式）＞
图12A和12B是用于说明应用了本发明的第2实施方式涉及的发光二极管的图，图12A为平面图，图12B为沿着图12A中所示的C-C’线的截面图。
第2实施方式涉及的发光二极管，其特征在于，具有：发光部7；在发光部上7形成的电流扩散层8；和含有与发光部7对向配置、相对于发光波长具有90％以上的反射率的反射层23、并接合于电流扩散层8的功能性基板31，其中，所述发光部7具有：将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层17和组成式为（AlX2Ga1-X2）As（0≤X2≤1）的势垒层18交替层叠而成的量子阱结构的活性层11；夹持活性层11的、组成式为（AlX2Ga1-X2）As（0≤X3≤1）的第1引导层10和第2引导层12；隔着该第1引导层10和第2引导层12的各层夹持活性层11的第1覆盖层9和第2覆盖层13，第1和第2覆盖层的组成式为（AlX4Ga1-X4）Y3In1-Y3P（0≤X4≤1，0＜Y3≤1）。
第2实施方式涉及的发光二极管，具有包含相对于发光波长具有90％以上反射率，且与发光部7对向配置的反射层23的功能性基板31，因此可从主要的光取出面高效地取出光。
在图12A和12B示出的例中，功能性基板31，在电流扩散层8的下侧的面8b具备第2电极21，还具备反射结构体和由硅或锗构成的层（基板）30，该反射结构体是以覆盖该第2电极21的方式层叠透明导电膜22和反射层23而成。
在第2实施方式涉及的发光二极管中，功能性基板31优选含有由硅或锗构成的层。因为是难以腐蚀的材质，耐湿性提高。
反射层23例如通过银（Ag）、铝（Al）、金（Au）或它们的合金等来构成。这些材料光反射率高，可以使来自反射层23的光反射率为90％以上。
功能性基板31，可使用在该反射层23上利用AuIn、AuGe、AuSn等的共晶金属接合于硅、锗等便宜的基板（层）的组合。特别是AuIn，接合温度低，热膨胀系数与发光部存在差别，对于接合最便宜的硅基板（硅层）是最佳的组合。
功能性基板31，进一步从品质的稳定性出发，优选插入例如由钛（Ti）、钨（W）、铂（Pt）等的高熔点金属构成的层的构成，以使得电流扩散层、反射层金属和共晶金属不相互扩散。
＜发光二极管（第3实施方式）＞
图13是用于说明应用了本发明的第3实施方式的发光二极管的图。
第3实施方式的发光二极管，其特征在于，具有：发光部7；在发光部上7形成的电流扩散层8；和包含与发光部7对向配置、相对于发光波长具有90％以上反射率的反射层53和金属基板50、并接合于上述电流扩散层8的功能性基板51，其中，所述发光部7具有：将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层17和组成式为（AlX2Ga1-X2）As（0≤X2≤1）的势垒层18交替层叠而成的量子阱结构的活性层11；夹持活性层11的、组成式为（AlX3Ga1-X3）As（0≤X3≤1）的第1引导层10和第2引导层12；隔着该第1引导层10和第2引导层12的各层夹持活性层11的第1覆盖层9和第2覆盖层13，第1覆盖层9和第2覆盖层13的组成式为（AlX4Ga1-X4）YIn1-YP（0≤X4≤1，0＜Y≤1）。
第3实施方式涉及的发光二极管中，在功能性基板包含金属基板的点上相对于第2实施方式涉及的发光二极管为特征性构成。
金属基板50散热性高，有助于使发光二极管以高辉度发光的同时，可使发光二极管的寿命为长寿命。
从散热性的观点出发，金属基板50特别优选由热传导率为130W/m·K以上的金属构成。作为热传导率为130W/m·K以上的金属，例如有钼（138W/m·K）、钨（174W/m·K）、银（热传导率＝420W/m·K）、铜（热传导率＝398W/m·K）、金（热传导率＝320W/m·K）、铝（热传导率＝236W/m·K）。
如图13所示，化合物半导体层2，具有：活性层11；隔着引导层（未图示）夹持该活性层11的第1覆盖层（下部覆盖）9和第2覆盖层（上部覆盖）13；在第1覆盖层（下部覆盖）9的下侧的电流扩散层8；和在第2覆盖层（上部覆盖）13的上侧的俯视时与第1电极55尺寸大致相同的接触层56。
功能性基板51，在电流扩散层8的下侧的面8B具备第2电极57，而且包括反射结构体和金属基板50，该反射结构体以覆盖该第2电极57的方式层叠透明导电膜52和反射层53而成，在构成反射结构体的反射层53的与化合物半导体层2相反侧的面53b接合有金属基板50的接合面50a。
反射层53由例如铜、银、金、铝等的金属或它们的合金等来构成。这些材料光反射率高，可以使来自反射结构体的光反射率为90％以上。通过形成反射层53，将来自活性层11的光由反射层53向正面方向f反射，可提高在正面方向f的光取出效率。由此，可以使发光二极管更高辉度化。
反射层53，优选为由从透明导电膜52侧开始的Ag、Ni/Ti阻挡层、Au系的共晶金属（连接用金属）构成的叠层结构。
上述连接用金属是电阻低、在低温下熔融的金属。通过使用上述连接用金属，可以不对化合物半导体层2赋予热压力地连接金属基板。
作为连接用金属，可使用化学上稳定且熔点低的Au系的共晶金属等。作为上述Au系的共晶金属，可举出例如AuSn、AuGe、AuSi等的合金的共晶组成（Au系的共晶金属）。
另外，优选在连接用金属中添加钛、铬、钨等金属。由此，钛、铬、钨等金属作为阻挡金属发挥功能，可抑制金属基板中含有的杂质等向反射层53侧扩散、反应。
透明导电膜52通过ITO膜、IZO膜等来构成。另外，反射结构体可以仅由反射层53来构成。
另外，也可以代替透明导电膜52，或者与透明导电膜52一起，使用利用透明的材料的折射率差的所谓冷光镜，例如氧化钛膜、氧化硅膜的多层膜或白色的氧化铝、AlN，并与反射层53组合。
金属基板50可使用由多个金属层构成的基板。
作为多个金属层的构成如图13中表示的例子那样，优选将两种金属层、即第1金属层50A和第2金属层50B交替层叠而成的构成。
特别地更优选第1金属层50A和第2金属层50B的层数合计为奇数。
此时，作为第2金属层50B使用热膨胀系数比化合物半导体层2小的材料时，使第1金属层50A、50A由热膨胀系数比化合物半导体层3大的材料构成，由此作为金属基板全体的热膨胀系数接近于化合物半导体层的热膨胀系数，因此可抑制对化合物半导体层和金属基板进行接合时的金属基板的翘曲和裂纹，提高发光二极管的制造成品率。同样地作为第2金属层50B使用热膨胀系数比化合物半导体层2大的材料时，通过使第1金属层50A、50A由热膨胀系数比化合物半导体层2小的材料构成，可抑制对化合物半导体层和金属基板进行接合时的金属基板的翘曲和裂纹，提高发光二极管的制造成品率。
作为两种金属层，例如可使用由银（热膨胀系数＝18.9ppm/K）、铜（热膨胀系数＝16.5ppm/K）、金（热膨胀系数＝14.2ppm/K）、铝（热膨胀系数＝23.1ppm/K）、镍（热膨胀系数＝13.4ppm/K）和它们的合金的任一种构成的金属层，和由钼（热膨胀系数＝5.1ppm/K）、钨（热膨胀系数＝4.3ppm/K）、铬（热膨胀系数＝4.9ppm/K）和它们的合金的任一种构成的金属层的组合。
实施例
以下，使用实施例具体地说明本发明的效果。另外，本发明并不限定于这些实施例。
在本实施例中，具体地说明制作本发明涉及的发光二极管的例子。另外，本实施例中制作的发光二极管，是具有由InGaAs构成的阱层和由AlGaAs构成的势垒层的量子阱结构构成的活性层的红外发光二极管。在本实施例中，使在GaAs基板上生长的化合物半导体层和功能性基板结合来制作发光二极管。接着，为了特性评价，制作将发光二极管芯片安装于基板上的发光二极管灯。
（实施例1）
实施例1为图4示出的实施方式的实施例。
实施例1的发光二极管，首先，在由掺杂Si的n型的GaAs单晶构成的GaAs基板上，依次层叠化合物半导体层来制作外延晶片。
GaAs基板，以从（100）面向（0-1-1）方向倾斜15°的面作为生长面，载流子浓度设为2×1018cm-3。另外，GaAs基板的层厚约为0.5μm。作为化合物半导体层，使用由掺杂Si的GaAs构成的n型的缓冲层、由掺杂Si的（Al0.7Ga0.3）0.5In0.5P构成的n型的接触层、由掺杂Si的（Al0.7Ga0.3）0.5In0.5P构成的n型的上部覆盖层、由Al0.4Ga0.6As构成的上部引导层、由（In0.2Ga0.8）As/（Al0.15Ga0.85）As的3对构成的阱层/势垒层、由Al0.4Ga0.6As构成的下部引导层、由掺杂Mg的（Al0.7Ga0.3）0.5In0.5P构成的p型的下部覆盖层、由（Al0.5Ga0.5）0.5In0.5P构成的薄膜的中间层、由Mg掺杂的p型GaP构成的电流扩散层。
在本实施例中，使用减压有机金属化学气相沉积装置法（MOCVD装置），在直径为76mm、厚度为350μm的GaAs基板上使化合物半导体层外延生长，形成外延晶片。使外延生长层生长时，作为Ⅲ族构成元素的原料，使用三甲基铝（（CH3）3Al）、三甲基镓（（CH3）3Ga）和三甲基铟（（CH3）3In）。另外，作为Mg的掺杂原料，使用双环戊二烯基镁（bis-（C5H5）2Mg）。另外，作为Si的掺杂原料，使用乙硅烷（Si2H6）。另外，作为V族构成元素的原料，使用膦（PH3）、胂（AsH3）。另外，作为各层的生长温度，p型GaP构成的电流扩散层在750℃进行生长。其他各层在700℃进行生长。
由GaAs构成的缓冲层，载流子浓度设为约2×1018cm-3，层厚设为约0.5μm。接触层，载流子浓度设为约2×1018cm-3，层厚设为约50nm。上部覆盖层，载流子浓度设为约1×1018cm-3，层厚设为约0.5μm。上部引导层，在不掺杂下层厚设为约50nm。阱层，在不掺杂下层厚设为约5nm的（In0.2Ga0.8）As，势垒层在不掺杂下层厚设为约10nm的（Al0.15Ga0.85）As。另外，使阱层和势垒层交替层叠3对。下部引导层，在不掺杂下层厚设为约50nm。下部覆盖层，载流子浓度设为约8×1017cm-3，层厚设为约0.5μm。中间层，载流子浓度设为约8×1017cm-3，层厚设为约50nm。由GaP构成的电流扩散层，载流子浓度设为约3×1018cm-3，层厚设为约10μm。
接着，将电流扩散层由表面直至约1μm的深度的区域进行研磨，并进行镜面加工。
通过该镜面加工，使电流扩散层的表面的粗糙度（rms）为0.18nm。
另一方面，准备贴附贴附于上述的电流扩散层的镜面研磨的表面的由n型GaP构成的功能性基板。该贴附用的功能性基板，添加Si使得载流子浓度约为2×1017cm-3，并使用面取向为（111）的单晶。另外，功能性基板的直径为76mm，且厚度为250μm。该功能性基板的表面，在接合于电流扩散层以前研磨成镜面，将表面的粗糙度（rms）加工为0.12nm。
接着，向通常的半导体材料贴附装置中，送入上述的功能性基板和外延晶片，将装置内进行排气为真空直到变为3×10-5Pa。
接着，在功能性基板和电流扩散层的双方的表面，照射3分钟使电子碰撞而中性（neutral）化的Ar束。其后，在维持为真空的贴附装置内，将功能性基板和电流扩散层的表面进行重合，施加载荷使得各个表面的压力为50g/cm2，将双方在室温下进行接合。这样形成接合晶片。
接着，从上述接合晶片，利用氨系蚀刻剂选择性地除去GaAs基板和GaAs缓冲层。接着，在接触层的表面作为第1电极，采用真空蒸镀法进行成膜使得AuGe、Ni合金厚度为0.5μm、Pt为0.2μm、Au为1μm。其后，利用通常的光刻手段实施图案化，作为第1电极形成n型欧姆电极。接着，在作为除去了GaAs基板的面的光取出面的表面实施粗糙化处理。
接着，选择性地除去作为第2电极形成P型欧姆电极的区域的外延层，使电流扩散层露出。在该露出的电流扩散层的表面，采用真空蒸镀法形成P形欧姆电极使得AuBe为0.2μm、Au为1μm。其后，在450℃进行10分钟热处理而合金化，形成低电阻的p型和n型欧姆电极。
接着，使用切片机（dicing saw），由功能性基板的背面，使没有形成第3电极的区域形成V字状的沟槽以使得倾斜面的角度α为70°的同时垂直面的厚度为80μm。接着，由化合物半导体层侧使用切片机以350μm间隔进行切断，进行芯片化。用硫酸·过氧化氢混合液蚀刻除去通过切割产生的破碎层和污物，制作实施例1的发光二极管。
组装了100个将如上述那样制作的实施例1的发光二极管芯片安装于装配基板上的发光二极管灯。该发光二极管灯是如下制作的：装配是用管芯接合器进行支持（装配），将发光二极管的n型欧姆电极和设置于装配基板的表面的n电极端子用金线进行线接合，并将p型欧姆电极和p电极端子用金线进行线接合后，用通常的环氧树脂进行封装。
将评价了该发光二极管（发光二极管灯）的特性的结果示于表5。
如表5所示，在n型和P型欧姆电极间流通电流时，射出了峰波长为920nm的红外光。正向流通20毫安（mA）的电流时的正向电压（VF），反映在构成化合物半导体层的电流扩散层与功能性基板的接合界面的电阻之低和各欧姆电极的良好的欧姆特性，约为1.2伏。正向电流为20mA时的发光输出功率为7.0mW。
将100个该灯在60℃、90RH％、20mA下实施高温高湿通电试验。1000小时后的输出功率残存率的平均值为99％。
表5
测定电流＝20mA
可靠性（%）：60℃·90RH%/20mA通电、1000小时后的输出残存率
（实施例2）
实施例2是图12A和12B表示的实施方式的实施例。
实施例2的发光二极管，是将反射层和功能性基板进行组合的情况。其他的发光部的形成，与实施例1相同。另外，下部引导层10和上部引导层12省略图示。
在电流扩散层8的表面，将电极（第2电极）21以距离光取出面的端部成为50μm的方式等间隔地配置8个，该电极21由AuBe/Au合金以0.2μm的厚度以20μmφ的圆点（dot）形成。
接着，以0.4μm的厚度采用溅射法形成作为透明导电膜的ITO膜22。进而，以0.2μm/0.1μm/1μm的厚度形成由银合金/Ti/Au形成的层23，成为反射面23。
另一方面，在硅基板（功能性基板）31的表面，以0.1μm/0.5μm/0.3μm的厚度形成由Ti/Au/In形成的层32。在硅基板31的背面，以0.1μm/0.5μm的厚度形成由Ti/Au形成的层33。将上述发光二极管晶片侧的Au和硅基板侧的In表面进行重合，在320℃下加热并以500g/cm2加压，使功能性基板接合于发光二极管晶片。
除去GaAs基板，在接触层16的表面，形成由AuGe/Au形成的直径为100μm且厚度为3μm的欧姆电极（第1电极）25，在420℃进行5分钟热处理，将p、n欧姆电极进行合金化处理。
接着，将接触层16的表面进行粗糙化处理。
除去用于分离为芯片的预定切断部分的半导体层和反射层、共晶金属，用切片机将硅基板以350μm间距切断为正方形。
将评价了该发光二极管（发光二极管灯）的特性的结果示于表5。
如表5所示，在上面和下面的电极间流通电流时，射出了峰波长为920nm的红外光。在正向流通20毫安（mA）的电流时的正向电压（VF），反映在构成化合物半导体层的电流扩散层与功能性基板的接合界面的电阻之低和各欧姆电极的良好的欧姆特性，约为1.2伏（V）。正向电流为20mA时的发光输出功率，约为6.0mW。
与实施例1同样地将100个该灯在60℃、90RH％、20mA下实施高温高湿通电试验。1000小时后的输出功率残存率的平均值为98％。
（实施例3）
实施例3的发光二极管为第3实施方式的实施例，是对电流扩散层接合了包含反射层和金属基板的功能性基板的构成。参照图13，说明实施例3的发光二极管。
首先，制作金属基板。准备2片大致平板状且厚度为10μm的Cu板、和1片大致平板状的厚度为75μm的Mo板，在2片Cu板之间插入Mo板并将它们重叠来配置，在加压装置配置上述基板，在高温下对于这些金属板沿夹持它们的方向施加载荷。由此，制作由Cu（10μm）/Mo（75μm）/Cu（10μm）的3层构成的金属基板。
化合物半导体层，在缓冲层与接触层之间，形成由Si掺杂的（Al0.5Ga0.5）0.5In0.5P构成，且层厚为0.5μm的蚀刻停止层，除此以外，在与实施例1的条件相同的条件下形成。
在电流扩散层8的面8b上，以60μm的间隔形成第2电极57，该第2电极57是在0.4μm的厚度的AuBe上层叠0.2μm厚度的Au，俯视时为20μmφ的圆形。
接着，以覆盖第2电极57的形式以0.8μm的厚度采用溅射法来形成作为透明导电膜的ITO膜52。
接着，在ITO膜52上，使用蒸镀法，形成的由银（Ag）合金构成的膜后，使由镍（Ni）/钛（Ti）构成的膜为0.5μm、由金（Au）构成的膜为1μm进行成膜，形成了反射膜53。
接着，将在化合物半导体层的电流扩散层8上形成了ITO膜52和反射膜53的结构体与金属基板，以进行对向重合的形式进行配置并送入减压装置内，在400℃下进行加热的状态下，以500kg重的载荷将它们进行接合并形成接合结构体。
接着，从接合结构体，利用氨系蚀刻剂选择性地除去作为化合物半导体层的生长基板的GaAs基板和缓冲层，进而，利用盐酸系蚀刻剂选择性地除去蚀刻停止层。
接着，使用真空蒸镀法，在接触层上，将AuGe以0.15μm的厚度成膜后，将Ni以0.05μm的厚度成膜，再将Au以1μm的厚度成膜，形成了第1电极用导电膜。接着，使用光刻法，将电极用导电膜图案化为俯视圆形，制作直径为100μm且厚度3μm的第1电极55。
接着，以第1电极作为掩模，利用氨系蚀刻剂，通过蚀刻除去接触层中的第1电极的下方以外的部分，形成接触层56。
除去用于分离为芯片的预定切断部分的半导体层和反射层、共晶金属，通过激光切片将金属基板以350μm间距切断为正方形。
将评价了该发光二极管（发光二极管灯）的特性的结果示于表5。
如表5所示，在n型和p型欧姆电极间流通电流时，射出了峰波长为920nm的红外光。在正向上流通20毫安（mA）的电流时的正向电压（VF），反映在观察化合物半导体层的电流扩散层与功能性基板的接合界面的电阻之低和各欧姆电极的良好的欧姆特性，约为1.2伏。正向电流为20mA时的发光输出功率为5.9mW。
将20个该灯在60℃、90RH％、20mA下实施高温高湿通电试验。
1000小时后的输出功率残存率平均值为99％。
（实施例4）
实施例4的发光二极管为第1实施方式的实施例，为使发光峰波长为870nm，设为：阱层的In组成X1＝0.12，除此以外，在与实施例1相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，射出了峰波长为870nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为6.8mW、1.3V、100％。
（实施例5）
实施例5的发光二极管为第2实施方式的实施例，为使发光峰波长为870nm，设为：阱层的In组成X1＝0.12，除此以外，在与实施例2相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，射出了峰波长为870nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为6.1mW、1.3V、100％。
（实施例6）
实施例6的发光二极管为第1实施方式的实施例，为使发光峰波长为960nm，设为：阱层的In组成X1＝0.25，除此以外，在与实施例1相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，射出了峰波长为960nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为6.5mW、1.18V、99％。
（实施例7）
实施例7的发光二极管为第2实施方式的实施例，为使发光峰波长为960nm，设为：阱层的In组成X1＝0.25，除此以外，在与实施例2相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，射出了峰波长为960nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为5.3mW、1.18V、98％。
（实施例8）
实施例8的发光二极管为第1实施方式的实施例，为使发光峰波长为985nm，设为：阱层的In组成X1＝0.3，除此以外，在与实施例1相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，射出了峰波长为985nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为5.0mW、1.16V、97％。
（实施例9）
实施例9的发光二极管为第2实施方式的实施例，为使发光峰波长为985nm，设为：阱层的In组成X1＝0.3，除此以外，在与实施例2相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，射出了峰波长为985nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为3.8mW、1.15V、96％。
（比较例1）
比较例1的发光二极管，采用作为现有技术的液相外延法来形成。变更为在GaAs基板上具有以Al0.01Ga0.99As作为发光层的双异质结构的发光部的发光二极管。
比较例1的发光二极管的制作，具体地说，在n型的（100）面的GaAs单晶基板上，采用液相外延方法来制作50μm的由Al0.01Ga0.99As构成的n型上部覆盖层、20μm的由Al0.01Ga0.99As构成的Si掺杂的发光层、20μm的由Al0.7Ga0.3As构成的p型的下部覆盖层、60μm的由相对于发光波长透明的Al0.25Ga0.75As构成的p型的厚膜层。在该外延生长后除去GaAs基板。接着，在n型AlGaAs上部覆盖层的表面形成直径为100μm的n型欧姆电极。接着，在p型AlGaAs厚膜层的背面以80μm间隔形成直径为20μm的p型欧姆电极。接着，通过切片机以350μm间隔进行切断后，蚀刻除去破碎层来制作比较例1的发光二极管芯片。
将评价了安装有比较例1的发光二极管的发光二极管灯的特性的结果示于表5。
如表5所示，在n型和p型欧姆电极间流通电流时，射出了峰波长为940nm的红外光。另外，在正向流通20毫安（mA）的电流时的正向电压（Vf），约为1.2伏（V）。另外，正向电流为20mA时的发光输出功率为2mW。另外，对于比较例1的任一个样品，与本发明的实施例相比输出功率降低。
另外，与实施例同样地将100个该灯在60℃、90RH％、20mA下实施高温高湿通电试验。1000小时后的输出功率残存率的平均值也与实验开始时相比低14％，与降低不过为1％以内的实施例相比大大降低。
产业上的可利用性
本发明的发光二极管可作为高输出功率和高效率且发出850nm以上、特别是900nm以上发光峰波长的红外光的发光二极管制品来利用。
附图标记说明
1…发光二极管
2…化合物半导体层
3…功能性基板
3a…垂直面
3b…倾斜面
4…n型欧姆电极（第1电极）
5…p型欧姆电极（第2电极）
6…第3电极
7…发光部
8…电流扩散层
9…下部覆盖层（第1覆盖层）
10…下部引导层
11…活性层
12…上部引导层
13…上部覆盖层（第2覆盖层）
14…GaAs基板
15…缓冲层
16…接触层
17…阱层
18…势垒层
20…发光二极管
21…电极
22…透明导电膜
23…反射面
25…接合电极
30…硅基板
31…功能性基板
α…倾斜面与平行于发光面的面构成的角度
50…金属基板
51…功能性基板
52…透明导电膜
53…反射层
55…第1电极
56…接触层
57…第2电极

Claims (17)

1.一种发光二极管，其特征在于，具有：
发光部；
在所述发光部上形成的电流扩散层；
接合于所述电流扩散层的功能性基板，
所述发光部具有：
活性层，即，将组成式为(InX1Ga1-X1)As(0.1≤X1≤0.3)的阱层和组成式为(AlX2Ga1-X2)As(0≤X2≤1)的势垒层交替层叠而成的量子阱结构的活性层，所述阱层的层厚为3～20nm；
夹持该活性层的、组成式为(AlX3Ga1-X3)As(0≤X3≤1)的第1引导层和第2引导层；
隔着该第1引导层和第2引导层的各层夹持所述活性层的第1覆盖层和第2覆盖层，
所述第1和第2覆盖层的组成式为(AlX4Ga1-X4)YIn1-YP(0≤X4≤1，0＜Y≤1)。
2.根据权利要求1所述的发光二极管，其特征在于，所述功能性基板相对于发光波长为透明，所述发光波长为850nm以上。
3.根据权利要求1或2所述的发光二极管，其特征在于，所述功能性基板由GaP或SiC构成。
4.根据权利要求1或2所述的发光二极管，其特征在于，所述功能性基板的侧面，在靠近所述发光部的一侧具有相对于主要的光取出面垂直的垂直面，在远离所述发光部的一侧具有相对于所述主要的光取出面向内侧倾斜的倾斜面。
5.根据权利要求4所述的发光二极管，其特征在于，所述倾斜面包含粗糙的面。
6.一种发光二极管，其特征在于，具有：
发光部；
在所述发光部上形成的电流扩散层；
含有与所述发光部对向配置、且相对于发光波长具有90％以上反射率的反射层，并接合于所述电流扩散层的功能性基板，所述发光波长为850nm以上，
所述发光部具有：
活性层，即，将组成式为(InX1Ga1-X1)As(0.1≤X1≤0.3)的阱层和组成式为(AlX2Ga1-X2)As(0≤X2≤1)的势垒层交替层叠而成的量子阱结构的活性层，所述阱层的层厚为3～20nm；
夹持该活性层的、组成式为(AlX3Ga1-X3)As(0≤X3≤1)的第1引导层和第2引导层；
隔着该第1引导层和第2引导层的各层夹持所述活性层的第1覆盖层和第2覆盖层，
所述第1和第2覆盖层的组成式为(AlX4Ga1-X4)Y3In1-Y3P(0≤X4≤1，0＜Y3≤1)。
7.根据权利要求6所述的发光二极管，其特征在于，所述功能性基板包含由硅或锗构成的层。
8.根据权利要求6所述的发光二极管，其特征在于，所述功能性基板包含金属基板。
9.根据权利要求8所述的发光二极管，其特征在于，所述金属基板包含多个金属层。
10.根据权利要求1或6所述的发光二极管，其特征在于，所述电流扩散层由GaP或GaInP构成。
11.根据权利要求1或6所述的发光二极管，其特征在于，所述电流扩散层的厚度为0.5～20μm的范围。
12.根据权利要求1或6所述的发光二极管，其特征在于，在发光二极管的主要的光取出面侧设置有第1电极和第2电极。
13.根据权利要求12所述的发光二极管，其特征在于，所述第1电极和所述第2电极为欧姆电极。
14.根据权利要求12所述的发光二极管，其特征在于，在所述功能性基板的、所述主要的光取出面侧的相反侧的面上还具有第3电极。
15.一种发光二极管灯，其特征在于，具有权利要求1～14的任一项所述的发光二极管。
16.一种发光二极管灯，其特征在于，具有权利要求14所述的发光二极管，所述第1电极或第2电极、与所述第3电极相同电位地连接。
17.一种照明装置，其搭载有多个权利要求1～14的任一项所述的发光二极管和/或权利要求15或16的至少任一项所述的发光二极管灯。
CN201180007106.9A 2010-01-25 2011-01-20 发光二极管、发光二极管灯和照明装置 Expired - Fee Related CN102725870B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP013531/2010 2010-01-25
JP2010013531 2010-01-25
JP183206/2010 2010-08-18
JP2010183206A JP5557649B2 (ja) 2010-01-25 2010-08-18 発光ダイオード、発光ダイオードランプ及び照明装置
PCT/JP2011/050966 WO2011090112A1 (ja) 2010-01-25 2011-01-20 発光ダイオード、発光ダイオードランプ及び照明装置

Publications (2)

Publication Number Publication Date
CN102725870A CN102725870A (zh) 2012-10-10
CN102725870B true CN102725870B (zh) 2015-06-24

Family

ID=44306912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180007106.9A Expired - Fee Related CN102725870B (zh) 2010-01-25 2011-01-20 发光二极管、发光二极管灯和照明装置

Country Status (6)

Country Link
US (1) US8754398B2 (zh)
JP (1) JP5557649B2 (zh)
KR (1) KR101377817B1 (zh)
CN (1) CN102725870B (zh)
TW (1) TWI426626B (zh)
WO (1) WO2011090112A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5684501B2 (ja) * 2010-07-06 2015-03-11 昭和電工株式会社 発光ダイオード用エピタキシャルウェーハ
JP2012119585A (ja) 2010-12-02 2012-06-21 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置
JP2012248795A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体発光素子およびその製造方法
JP6321919B2 (ja) * 2013-04-30 2018-05-09 ローム株式会社 半導体発光素子
EP2914071A1 (en) * 2014-02-28 2015-09-02 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Heat spreader in multilayer build ups
JP7002126B2 (ja) * 2018-03-02 2022-02-04 国立研究開発法人物質・材料研究機構 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子
TWI824777B (zh) * 2022-10-17 2023-12-01 光鋐科技股份有限公司 發光二極體晶片及其元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200711178A (en) * 2005-07-29 2007-03-16 Shinetsu Handotai Kk Light-emitting element and manufacturing method thereof
TW201003999A (en) * 2008-06-03 2010-01-16 Sumitomo Electric Industries Alxga(1-x)as substrate, epitaxial wafer for infrared led, infrared led, method for production of alxga(1-x)as substrate, method for production of epitaxial wafer for infrared led, and method for production of infrared led

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621507A (ja) 1992-07-01 1994-01-28 Sumitomo Electric Ind Ltd 窓層付エピタキシャルウエハ
JP2924580B2 (ja) 1993-07-19 1999-07-26 日立電線株式会社 樹脂モールド型化合物半導体光素子及び樹脂モールド型発光ダイオード
JP2001274454A (ja) 2000-03-24 2001-10-05 Dowa Mining Co Ltd 発光ダイオード及びその製造方法
JP3847061B2 (ja) 2000-07-03 2006-11-15 京セラ株式会社 赤外通信用ｌｅｄ
JP3854053B2 (ja) 2000-09-29 2006-12-06 京セラ株式会社 赤外リモコン用ｌｅｄ
JP2002344013A (ja) 2001-05-21 2002-11-29 Stanley Electric Co Ltd 半導体発光装置
JP3996450B2 (ja) * 2002-06-14 2007-10-24 Ｎｅｃライティング株式会社 出力光色可変の平面型希ガス放電灯とこれを用いた照明器具および点灯方法
US20050201439A1 (en) * 2002-09-06 2005-09-15 Mitsubishi Chemical Corporation Semiconductor light emitting device and semiconductor light emitting device module
JP2004207508A (ja) * 2002-12-25 2004-07-22 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
US20040104395A1 (en) 2002-11-28 2004-06-03 Shin-Etsu Handotai Co., Ltd. Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device
US7408709B2 (en) * 2004-03-18 2008-08-05 Sony Corporation Screen and method for manufacturing the same
JP2006066518A (ja) 2004-08-25 2006-03-09 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
JP4273237B2 (ja) 2005-01-05 2009-06-03 Ｄｏｗａホールディングス株式会社 赤外発光ダイオード及びその製造方法
US8318519B2 (en) * 2005-01-11 2012-11-27 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
WO2007073001A1 (en) * 2005-12-22 2007-06-28 Showa Denko K.K. Light-emitting diode and method for fabricant thereof
WO2007083829A1 (en) * 2006-01-23 2007-07-26 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
JP5021213B2 (ja) 2006-01-23 2012-09-05 昭和電工株式会社 発光ダイオード及びその製造方法
US8143081B2 (en) * 2007-02-13 2012-03-27 Huga Optotech Inc. Method for dicing a diced optoelectronic semiconductor wafer
JP4930925B2 (ja) * 2008-01-11 2012-05-16 パナソニック株式会社 二波長半導体レーザ装置
JP2009231756A (ja) * 2008-03-25 2009-10-08 Fujifilm Corp 半導体発光素子の製造方法、半導体発光素子、及び光断層画像化装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200711178A (en) * 2005-07-29 2007-03-16 Shinetsu Handotai Kk Light-emitting element and manufacturing method thereof
TW201003999A (en) * 2008-06-03 2010-01-16 Sumitomo Electric Industries Alxga(1-x)as substrate, epitaxial wafer for infrared led, infrared led, method for production of alxga(1-x)as substrate, method for production of epitaxial wafer for infrared led, and method for production of infrared led

Also Published As

Publication number Publication date
TWI426626B (zh) 2014-02-11
JP5557649B2 (ja) 2014-07-23
US8754398B2 (en) 2014-06-17
KR101377817B1 (ko) 2014-03-25
US20120305890A1 (en) 2012-12-06
KR20120098907A (ko) 2012-09-05
JP2011171695A (ja) 2011-09-01
TW201133924A (en) 2011-10-01
WO2011090112A1 (ja) 2011-07-28
CN102725870A (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
CN103238222B (zh) 发光二极管、发光二极管灯和照明装置
CN102725870B (zh) 发光二极管、发光二极管灯和照明装置
CN102414847B (zh) 发光二极管、发光二极管灯和照明装置
CN102598318B (zh) 发光二极管、发光二极管灯和照明装置
CN102822999B (zh) 发光二极管及其制造方法以及发光二极管灯
CN103155181B (zh) 发光二极管和发光二极管灯
CN102468387A (zh) 发光二极管
CN103081135B (zh) 发光二极管、发光二极管灯和照明装置
CN102598319A (zh) 发光二极管、发光二极管灯和照明装置
CN102725871B (zh) 发光二极管、发光二极管灯和照明装置
JP6101303B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
CN103098238B (zh) 发光二极管和发光二极管灯

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150624

Termination date: 20210120

CF01 Termination of patent right due to non-payment of annual fee