CN102725871B - 发光二极管、发光二极管灯和照明装置 - Google Patents

发光二极管、发光二极管灯和照明装置 Download PDF

Info

Publication number
CN102725871B
CN102725871B CN201180007108.8A CN201180007108A CN102725871B CN 102725871 B CN102725871 B CN 102725871B CN 201180007108 A CN201180007108 A CN 201180007108A CN 102725871 B CN102725871 B CN 102725871B
Authority
CN
China
Prior art keywords
layer
light
emitting diode
electrode
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180007108.8A
Other languages
English (en)
Other versions
CN102725871A (zh
Inventor
粟饭原范行
濑尾则善
村木典孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN102725871A publication Critical patent/CN102725871A/zh
Application granted granted Critical
Publication of CN102725871B publication Critical patent/CN102725871B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明的特征在于，具备：发光部，所述发光部具有：将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层与组成式为（AlX2Ga1-X2）Y1In1-Y1P（0≤X2≤1，0＜Y1≤1）的势垒层交替地层叠而成的量子阱结构的活性层、夹持该活性层的组成式为（AlX3Ga1-X3）Y2In1-Y2P（0≤X3≤1，0＜Y2≤1）的第1引导层和第2引导层、以及隔着该第1引导层和第2引导层的各层夹持所述活性层的第1覆盖层和第2覆盖层；形成于所述发光部上的电流扩散层；和与所述电流扩散层接合的功能性基板，所述第1和第2覆盖层的组成式为（AlX4Ga1-x4）Y3In1-Y3P（0≤X4≤1，0＜Y3≤1）。

Description

发光二极管、发光二极管灯和照明装置
技术领域
本发明涉及具有850nm以上、特别是900nm以上的发光峰波长的发光二极管和使用该发光二极管的发光二极管灯以及照明装置。
本申请基于在2010年1月25在日本国提出的专利申请2010-013530号和在2010年8月18日在日本国提出的专利申请2010-183205号要求优先权，将其内容援引于本申请中。
背景技术
红外发光二极管广泛应用于红外线通信、红外线遥控装置、各种传感器用光源、夜间照明等。
对于该峰波长附近，已知在GaAs基板上采用液相外延法生长了含有AlGaAs活性层的化合物半导体层的发光二极管（例如专利文献1~3），除去作为生长基板使用的GaAs基板，仅利用相对于发光波长透明的生长层构成该化合物半导体层的、所谓基板除去型发光二极管，是目前输出功率最高的红外发光二极管（例如专利文献4）。
另一方面，在被用于设备间的收发信号的红外线通信的情况下，可使用例如850~900nm的红外线，在红外线遥控操作通信的情况下，使用作为受光部的灵敏度高的波段的、例如880~940nm的红外线。作为兼具红外线通信和红外线遥控操作通信的双重功能的能够用于便携电话等的终端设备用的红外线通信和红外线遥控操作通信两方的红外发光二极管，已知使用发光峰波长为880~890nm的、作为实效性杂质含有Ge的AlGaAs活性层的红外发光二极管（专利文献4）。
另外，作为可具有900nm以上的发光峰波长的红外发光二极管，已知使用InGaAs活性层的红外发光二极管（专利文献5~7）。
现有技术文献
专利文献1：日本特开平6-21507号公报
专利文献2：日本特开2001-274454号公报
专利文献3：日本特开平7-38148号公报
专利文献4：日本特开2006-190792号公报
专利文献5：日本特开2002-26377号公报
专利文献6：日本特开2002-111048号公报
专利文献7：日本特开2002-344013号公报
发明内容
但是，据申请人所知，对于850nm以上、特别是900nm以上的红外发光二极管，没有下述类型，即为了提高输出功率，将功能性基板贴附（接合）于外延晶片上，除去用于生长的GaAs基板的所谓接合型的类型。
另外，在使用实效性杂质含有Ge的AlGaAs活性层的情况下，难以使发光峰波长为900nm以上（专利文献4的图3）。
另外，对于可具有900nm以上的发光峰波长的、使用InGaAs活性层的红外发光二极管，从进一步的性能提高、节能、成本方面出发，希望开发发光效率更高的发光二极管。
本发明是鉴于上述状况完成的，其目的是提供一种高输出功率和高效率且发出850nm以上、特别是900nm以上的发光峰波长的红外光的红外发光二极管、和使用该二极管而构成的发光二极管灯以及照明装置。
本发明者为了解决上述课题反复专心研究的结果，通过形成为下述结构：以由InGaAs构成的阱层、由AlGaInP构成的势垒层的多量子阱结构为活性层，隔着由AlGaInP构成的引导层夹持活性层的覆盖层形成为四元混晶的AlGaInP，并且使包含活性层、引导层和覆盖层的化合物半导体层在生长基板上外延生长后，将化合物半导体层重新贴附（接合）于透明基板上，并除去该生长基板，从而完成了高输出功率和高效率且发出850nm以上、特别是900nm以上的发光峰波长的红外光的红外发光二极管。
首先，本发明者采用具有被用于红外线通信等的850nm以上、特别是900nm以上的发光峰波长那样的由InGaAs构成的阱层，为了提高单色性和输出功率而形成为多量子阱结构的活性层。
另外，夹持该三元混晶的阱层的势垒层、和夹持包含上述阱层、势垒层的多量子阱结构的引导层以及覆盖层中，也采用了带隙大且相对于发光波长透明，并且不含有容易形成缺陷的As，因此结晶性良好的四元混晶的AlGaInP。
此外，以InGaAs层为阱层的多量子阱结构，与作为生长基板使用的GaAs相比，晶格常数大，成为应变量子阱结构。该应变量子阱结构，InGaAs的组成和厚度对输出功率和单色性的影响大，选择适当的组成、厚度和对数变得重要。因此，发现通过对势垒层的AlGaInP追加与InGaAs阱层相反的应变，在量子阱结构整体中缓和由InGaAs的对数增加所引起的晶格失配，改善在高电流区域的发光输出特性。
另外，如上述那样，以往，在使用InGaAs系的活性层的红外发光二极管中，没有将含有该活性层的化合物半导体层贴附（接合）于透明基板的类型，原样地使用生长了化合物半导体层的GaAs基板。但是，GaAs基板为了提高传导性而进行高掺杂，由载流子造成的光的吸收不可避免。因此，采用了能够避免由载流子造成的光的吸收，并能够期待高输出功率和高效率的贴附（接合）于透明基板的类型。
特别是在接合型的情况下，也有来自功能性基板的应力的影响，包括上述应变量子阱结构的最佳化在内的元件的结构设计是重要的。
本发明者基于该见解进一步进行研究的结果，完成了以下的构成所示的本发明。
本发明提供以下的构成。
（1）一种发光二极管，其特征在于，具备：
发光部，上述发光部具有：将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层与组成式为（AlX2Ga1-X2）Y1In1-Y1P（0≤X2≤1，0＜Y1≤1）的势垒层交替地层叠而成的量子阱结构的活性层、夹持该活性层的组成式为（AlX3Ga1-X3）Y2In1-Y2P（0≤X3≤1，0＜Y2≤1）的第1引导层和第2引导层、以及隔着该第1引导层和第2引导层的各层夹持上述活性层的第1覆盖层和第2覆盖层；
形成于上述发光部上的电流扩散层；和
与上述电流扩散层接合的功能性基板，
上述第1和第2覆盖层的组成式为（AlX4Ga1-X4）Y3In1-Y3P（0≤X4≤1，0＜Y3≤1）。
（2）根据前项（1）所述的发光二极管，其特征在于，上述阱层的In组成（X1）为0≤X1≤0.3。
（3）根据前项（2）所述的发光二极管，其特征在于，上述阱层的In组成（X1）为0.1≤X1≤0.3。
（4）根据前项（1）~（3）的任一项所述的发光二极管，其特征在于，上述势垒层的组成X2和Y1分别为0≤X2≤0.2、0.5＜Y1≤0.7，上述第1和第2引导层的组成X3和Y2分别为0.2≤X3≤0.5、0.4＜Y2≤0.6，上述第1和第2覆盖层的组成X4和Y3分别为0.3≤X4≤0.7、0.4＜Y3≤0.6。
（5）根据前项（1）~（4）的任一项所述的发光二极管，其特征在于，上述功能性基板相对于发光波长是透明的。
（6）根据前项（1）~（5）的任一项所述的发光二极管，其特征在于，上述功能性基板由GaP或者SiC构成。
（7）根据前项（1）~（6）的任一项所述的发光二极管，其特征在于，上述功能性基板的侧面，在接近上述发光部的一侧具有相对于主要的光取出面大致垂直的垂直面，在远离上述发光部的一侧具有相对于上述主要的光取出面向内侧倾斜的倾斜面。
（8）根据前项（7）所述的发光二极管，其特征在于，上述倾斜面含有粗糙的面。
（9）一种发光二极管，其特征在于，具备：
发光部，上述发光部具有：将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层与组成式为（AlX2Ga1-x2）Y1In1-Y1P（0≤X2≤1，0＜Y1≤1）的势垒层交替地层叠而成的量子阱结构的活性层、夹持该活性层的组成式为（AlX3Ga1-X3）Y2In1-Y2P（0≤X3≤1，0＜Y2≤1）的第1引导层和第2引导层、以及隔着该第1引导层和第2引导层的各层夹持上述活性层的第1覆盖层和第2覆盖层；
形成于上述发光部上的电流扩散层；和
包含与上述发光部相对地配置的、相对于发光波长具有90%以上的反射率的反射层，并与上述电流扩散层接合的功能性基板，
上述第1和第2覆盖层的组成式为（AlX4Ga1-X4）Y3In1-Y3P（0≤X4≤1，0＜Y3≤1）。
在此，「接合」还包括通过电流扩散层和功能性基板之间的层进行接合的情况。
（10）根据前项（9）所述的发光二极管，其特征在于，上述阱层的In组成（X1）为0≤X1≤0.3。
（11）根据前项（10）所述的发光二极管，其特征在于，上述阱层的In组成（X1）为0.1≤X1≤0.3。
（12）根据前项（9）~（11）的任一项所述的发光二极管，其特征在于，上述势垒层的组成X2和Y1分别为0≤X2≤0.2、0.5＜Y1≤0.7，上述第1和第2引导层的组成X3和Y2分别为0.2≤X3≤0.5、0.4＜Y2≤0.6，上述第1和第2覆盖层的组成X4和Y3分别为0.3≤X4≤0.7、0.4＜Y3≤0.6。
（13）根据前项（9）~（12）的任一项所述的发光二极管，其特征在于，上述功能性基板包含由硅或者锗构成的层。
（14）根据前项（9）~（12）的任一项所述的发光二极管，其特征在于，上述功能性基板包含金属基板。
（15）根据前项（14）所述的发光二极管，其特征在于，上述金属基板包含多个金属层。
（16）根据前项（1）~（15）的任一项所述的发光二极管，其特征在于，上述电流扩散层由GaP或者GaInP构成。
（17）根据前项（1）~（16）的任一项所述的发光二极管，其特征在于，上述电流扩散层的厚度为0.5~20μm的范围。
（18）根据前项（1）~（17）的任一项所述的发光二极管，其特征在于，在发光二极管的上述主要的光取出面侧设置有第1电极和第2电极。
（19）根据前项（18）所述的发光二极管，其特征在于，上述第1电极和上述第2电极是欧姆电极。
（20）根据前项（18）或（19）的任一项所述的发光二极管，其特征在于，在上述功能性基板的、上述主要的光取出面侧的相反侧的面上还具备第3电极。
（21）一种发光二极管灯，其特征在于，具备前项（1）~（20）的任一项所述的发光二极管。
（22）一种发光二极管灯，其特征在于，具备前项（20）所述的发光二极管，上述第1电极或第2电极、与上述第3电极大致相同电位地连接。
（23）一种照明装置，搭载有多个前项（1）~（20）的任一项所述的发光二极管和/或前项（21）或（22）的至少任一项所述的发光二极管灯。
再者，在本发明中，所谓「功能性基板」，是指在生长基板上使化合物半导体层生长后除去该生长基板，通过电流扩散层与化合物半导体层接合，支持化合物半导体层的基板，但在电流扩散层上形成了规定的层后，在该规定的层之上接合规定的基板的结构的情况，包括该规定的层在内称为「功能性基板」。
根据上述的构成，得到以下的效果。
为高输出功率和高效率，且能够发出850nm以上、特别是900nm以上的发光峰波长的红外光。
由于活性层是将具有组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层与组成式为（AlX2Ga1-X2）Y1In1-Y1P（0≤X2≤1，0＜Y1≤1）的势垒层交替地层叠而成的多量子阱结构的结构，因此单色性优异。
通过将功能性基板形成为相对于发光波长为透明的结构，可以不吸收来自发光部的光，显示高输出功率和高效率。
由于势垒层、引导层、覆盖层是组成式为（AlXGa1-x）YIn1-YP（0≤X≤1，0＜Y≤1）的构成，因此不含有容易形成缺陷的As从而结晶性高，有助于高输出功率。
由于势垒层、引导层、覆盖层是组成式为（AlXGa1-X）YIn1-YP（0≤X≤1，0＜Y≤1）的结构，因此与势垒层、引导层、覆盖层由三元混晶构成的红外发光二极管相比，Al浓度低、耐湿性提高。
由于活性层是具有组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层与组成式为（AlX2Ga1-X2）Y1In1-Y1P（0≤X2≤1，0＜Y1≤1）的势垒层的叠层结构的构成，因此适合于利用MOCVD法进行量产。
在使用作为化合物半导体层的生长基板使用的GaAs基板的情况下，通过形成为将组成式为（AlX2Ga1-X2）Y1In1-Y1P（0≤X2≤1，0＜Y1≤1）的势垒层的组成X2和Y1分别取为0≤X2≤0.2、0.5＜Y1≤0.7的构成，可以缓和相对于GaAs基板的阱层的应变，抑制结晶性的降低。
通过将功能性基板形成为由GaP、SiC、硅或者锗构成的构成，热膨胀系数与发光部接近，因此能够降低应力。另外，由于是难以腐蚀的材质，因此耐湿性提高。
通过将功能性基板和电流扩散层全都形成为由GaP构成的构成，可以使其接合容易并且接合强度增大。
通过将电流扩散层形成为由GaInP构成的构成，可以与InGaAs阱层晶格匹配，使结晶性提高。
本发明的发光二极管灯，具备：可以具有850nm以上、特别是900nm以上的发光峰波长，单色性优异，并且高输出功率和高效率的、耐湿性优异的上述发光二极管，因此适合于传感器用途等广泛的用途的光源。
附图说明
图1是使用作为本发明的一实施方式的发光二极管的发光二极管灯的平面图。
图2是使用作为本发明的一实施方式的发光二极管的发光二极管灯的沿着图1中所示的A-A’线的截面模式图。
图3是作为本发明的一实施方式的发光二极管的平面图。
图4是作为本发明的一实施方式的发光二极管的沿着图3中所示的B-B’线的截面模式图。
图5是用于说明构成作为本发明的一实施方式的发光二极管的活性层的图。
图6是表示作为本发明的一实施方式的发光二极管的阱层的层厚和发光峰波长的关系（相关性）的图。
图7是表示作为本发明的一实施方式的发光二极管的阱层的In组成（X1）以及阱层厚度与发光峰波长的对应的图。
图8是表示作为本发明的一实施方式的发光二极管的阱层的In组成（X1）与发光峰波长以及其发光输出功率的关系的图。
图9是表示作为本发明的一实施方式的发光二极管的阱层以及势垒层的对数与发光输出功率的关系的图。
图10是表示作为本发明的一实施方式的发光二极管的势垒层的In组成（Y1）和发光输出功率的关系的图。
图11是表示对于作为本发明的一实施方式的发光二极管的正向电流与发光输出功率的关系的、阱层以及势垒层的对数的依赖性的图。
图12是用于作为本发明的一实施方式的发光二极管中的外延晶片的截面模式图。
图13是用于作为本发明的一实施方式的发光二极管中的接合晶片的截面模式图。
图14A是作为本发明的一实施方式的发光二极管的平面图
图14B是沿着图14A中所示的C-C’线的截面模式图。
图15是作为本发明的另一实施方式的发光二极管的截面模式图。
具体实施方式
以下，使用附图对作为应用了本发明的一实施方式的发光二极管和使用该发光二极管的发光二极管灯详细地说明。再者，为易于明白其特征，在以下的说明中使用的附图有时为方便起见将成为特征的部分放大地表示，各构成要素的尺寸比率等未必与实际相同。
＜发光二极管灯＞
图1和图2是用于说明使用作为应用了本发明的一实施方式的发光二极管的发光二极管灯的图，图1是平面图，图2是沿着图1中所示的A-A’线的截面图。
如图1和图2所示，使用了本实施方式的发光二极管1的发光二极管灯41，在装配基板42的表面安装有1个以上的发光二极管1。
更具体地讲，在装配基板42的表面设置有n电极端子43和p电极端子44。另外，作为发光二极管1的第1电极的n型欧姆电极4和装配基板42的n电极端子43使用金线45连接（线接合）。另一方面，作为发光二极管1的第2电极的p型欧姆电极5和装配基板42的p电极端子44使用金线46连接。此外，如图2所示，在发光二极管1的与设置有n型和p型欧姆电极4、5的面相反侧的面上设置有第3电极6，通过该第3电极6，发光二极管1连接到n电极端子43上并被固定在装配基板42上。在此，n型欧姆电极4和第3电极6，通过n极电极端子43以成为等电位或大致相等的电位的方式电连接。通过第3电极，相对于过大的逆电压，在活性层中不流通过电流，可在第3电极和p型电极间流通电流，可以防止活性层的破损。也可以在第3电极和基板界面侧附加反射结构进行高输出。另外，可以通过在第3电极的表面侧附加共晶金属、钎料等，来利用共晶管芯连接等更简便的组装技术。并且，装配基板42的安装有发光二极管1的表面，采用硅树脂、环氧树脂等的一般的封装树脂47封装。
＜发光二极管（第1实施方式）＞
图3和图4是用于说明应用了本发明的第1实施方式涉及的发光二极管的图，图3是平面图，图4是沿着图3中所示的B-B’线的截面图。另外，图5是阱层和势垒层的叠层结构的截面图。
第1实施方式涉及的发光二极管，其特征在于，具备：发光部7，上述发光部7具有：将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层17与组成式为（AlX2Ga1-X2）Y1In1-Y1P（0≤X2≤1，0＜Y1≤1）的势垒层18交替地层叠而成的量子阱结构的活性层11、夹持活性层11的组成式为（AlX3Ga1-X3）Y2In1-Y2P（0≤X3≤1，0＜Y2≤1）的第1引导层10和第2引导层12、以及隔着上述第1引导层10和第2引导层12的各层夹持活性层11的第1覆盖层9和第2覆盖层13；形成于发光部7上的电流扩散层8；和与电流扩散层8接合的功能性基板3，第1覆盖层9和第2覆盖层13的组成式为（AlX4Ga1-X4）Y3In1-Y3P（0≤X4≤1，0＜Y3≤1）。
另外，发光二极管1具备设置在主要的光取出面的n型欧姆电极（第1电极）4和p型欧姆电极（第2电极）5从而概略构成。
再者，所谓本实施方式中的主要的光取出面，是在化合物半导体层2上的、贴附有功能性基板3的面的相反侧的面。
化合物半导体层（也称为外延生长层）2，如图4所示，具有依次层叠有pn结型的发光部7和电流扩散层8的结构。可以对该化合物半导体层2的结构适当施加公知的功能层。例如，可以设置：用于降低欧姆（Ohmic）电极的接触电阻的接触层、用于使元件驱动电流在整个发光部平面性地扩散的电流扩散层、相反地用于限制元件驱动电流流通的区域的电流阻止层和电流狭窄层等公知的层结构。
再者，化合物半导体层2优选是在GaAs基板上外延生长形成的层。
发光部7，如图4所示，在电流扩散层8上至少依次层叠p型的下部覆盖层（第1覆盖层）9、下部引导层10、活性层11、上部引导层12、n型的上部覆盖层（第2覆盖层）13从而构成。即，在得到高强度的发光方面，优选：发光部7形成为：为了将带来辐射再结合的载流子（载体；carrier）和发光“封入”到活性层11而含有在活性层11的下侧和上侧对峙地配置的下部覆盖层9、下部引导（guide）层10、和上部引导层12、上部覆盖层13的、所谓双异质（英文简称：DH）结构。
活性层11，如图5所示，为了控制发光二极管（LED）的发光波长，构成量子阱结构。即，活性层11是在两端具有势垒层（也称为垒层）18的、阱层17与势垒层（也称为垒层）18的多层结构（叠层结构）。
活性层11的层厚优选为50~1000nm的范围。另外，活性层11的传导类型没有特别限定，无掺杂、p型和n型的任一种都可以选择。为了提高发光效率，优选设为结晶性良好的无掺杂或者低于3×1017cm-3的载流子浓度。
图6中，将阱层17的In组成（X1）固定在0.1，表示其层厚和发光峰波长的关系。表1表示图6示出的数据的值。可知如果阱层变厚为3nm、5nm、7nm，则波长单调地变长为820nm、870nm、920nm。
表1
In组成0.1
阱层厚（nm） 波长（nm）
3 820
5 870
7 920
图7表示阱层17的发光峰波长、和其In组成（X1）以及层厚的关系。图7表示将阱层17的发光峰波长设为规定的波长的、阱层17的In组成（X1）和层厚的组合。具体地讲，表示发光峰波长分别为920nm、960nm的构成的阱层17的In组成（X1）和层厚的组合。图7还表示了其他的发光峰波长820nm、870nm、985nm和995nm时的In组成（X1）和层厚的组合。表2表示图7示出的数据的值。
表2
820nm 870nm 920nm 960nm 985nm 995nm
In组成 层厚（nm） 层厚（nm） 层厚（nm） 层厚（nm） 层厚（nm） 层厚（nm）
0.05 8
0.1 3 5 7 8
0.2 5 6
0.25 4 5
0.3 3 5
0.35 5
在发光峰波长为920nm的情况下，如果In组成（X1）从0.3下降到0.05，则与其对应的层厚单调地从3nm变厚到8nm，由此，只要是本领域技术人员就可以容易地发现发光峰波长变为920nm的组合。
另外，In组成（X1）为0.1时，如果层厚变厚为3nm、5nm、7nm、8nm，则与其对应发光峰波长变长为820nm、870nm、920nm、960nm。另外，In组成（X1）为0.2时，如果层厚变厚为5nm、6nm，则与其对应发光峰波长变长为920nm、960nm，In组成（X1）为0.25时，如果层厚变厚为4nm、5nm，则与其对应发光峰波长变长为920nm、960nm，此外，In组成（X1）为0.3时，如果层厚变厚为3nm、5nm，则与其对应发光峰波长变长为920nm、985nm。
此外，层厚为5nm时，如果In组成（X1）增加为0.1、0.2、0.25、0.3，则发光峰波长变长为870nm、920nm、960nm、985nm，如果In组成（X1）变为0.35，则发光峰波长变为995nm。
在图7中表示了，如果连接将发光峰波长设为920nm和960nm的In组成（X1）和层厚的组合则成为大致直线。此外，推测为：将在设为850nm以上到1000nm左右的波段的规定的发光峰波长的In组成（X1）和层厚的组合连接的线也成为大致直线状。此外，推测为：发光峰波长越短，则连接该组合的线越位于左下侧，越长则越位于右上侧。
基于以上的规则性，可以容易地发现具有850nm~1000nm的所希望的发光峰波长的In组成（X1）和层厚。
图8表示将阱层17的层厚固定为5nm的In组成（X1）和发光峰波长以及其发光输出功率的关系。表3表示图8示出的数据的值。
如果In组成（X1）增加为0.12、0.2、0.25、0.3、0.35，则发光峰波长变长为870nm、920nm、960nm、985nm、995nm。更详细地讲，随着In组成（X1)从0.12向0.3增加，发光峰波长大致单调地从870nm向985nm变长。但是，即使In组成（X1）从0.3增加到0.35，虽然从985nm变长为995nm，但向长波长的变化率也变小。
另外，在发光峰波长为870nm（X1＝0.12）、920nm（X1＝0.2）、960nm（X1＝0.25）时，发光输出功率为6.5mW的较高的值，在985nm（X1＝0.3）下也具有5mW的实用上充分高的值，但在995nm（X1＝0.35）时，为2mW的较低的值。
表3
基于图6~图8，优选：阱层17具有（InX1Ga1-X1）As（0≤X1≤0.3）的组成。上述X1能够进行调整使得变成所希望的发光波长。
在将发光峰波长设为900nm以上的情况下，优选为0.1≤X1≤0.3，在设为低于900nm的情况下，优选为0≤X1≤0.1。
阱层17的层厚优选为3~20nm的范围。更优选为3~10nm的范围。
势垒层18具有（AlX2Ga1-X2）Y1In1-Y1P（0≤X2≤1，0＜Y1≤1）的组成。上述X2优选为带隙比阱层17大的组成，更优选0~0.2的范围。另外，为了缓和阱层17的起因于晶格失配的应变，Y1优选设为0.5~0.7，更优选0.52~0.60的范围。
势垒层18的层厚优选为与阱层17的层厚相等或比其厚。由此，能够提高阱层17的发光效率。
图9表示阱层17的层厚为5nm、In组成（X1）＝0.2、并且势垒层的组成X2＝0.1、Y1＝0.55时（即（Al0.1Ga0.9）0.55In0.45P），阱层以及势垒层的对数和发光输出功率的关系。表4表示图9示出的数据的值。是作为生长基板使用GaAs基板的情况。
再者，为了表示势垒层的效果，作为比较例，一并示出了势垒层中使用Al0.3Ga0.7As时的情况。
在势垒层中使用Al0.3Ga0.7As的比较例的情况下，直到对数1~10对为止发光输出功率具有6.5mW以上的较高的值，但在20对时降低为5mW，与此相对，本发明的场合，直到对数20对为止都维持了大致6.5mW以上的较高的值。这样，即使增多对数也能够维持高的发光输出功率是起因于：组成X2＝0.1、Y1＝0.55（即（Al0.1Ga0.9）0.55In0.45P）的势垒层缓和组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层相对于GaAs生长基板的应变（即，势垒层被给予了与阱层反方向的晶格应变），抑制了结晶性的降低。对于应变缓和的效果，进一步使用图10进行说明。
表4
图10表示阱层17的层厚为5nm、In组成（X1）＝0.2（发光波长为920nm），并且，势垒层的Al组成X2＝0.1、为5对时，势垒层的Y1（即（Al0.1Ga0.9）yIn1-yP）和发光输出功率的关系。表5表示图10示出的数据的值。是作为生长基板使用GaAs基板的情况。
为了表示势垒层的效果，一并表示了作为比较例的、势垒层与本发明相同，但阱层使用作为与生长基板相同的材料的GaAs层（即，相对于生长基板没有应变的情况）时的例子。
在本发明的情况下，发光输出功率的最大值为7mW，势垒层的Y1在0.52~0.60的范围显示大致7mW。与此相对，在阱层使用GaAs层的比较例的情况下，可知发光输出功率的最大值为6.5mW，显示高输出功率的范围也比本发明的情况窄。
该结果可以理解为：在本发明中，由于势垒层的反方向应变缓和阱层的应变，抑制结晶性降低，因此发光输出功率高、并且显示高输出功率的势垒层的组成范围也宽，与此相对，在比较例中，由于为没有应变的阱层和有应变的势垒层的组合，因此作为结果，结晶性降低，发光输出特性降低。
表5
（Ga+Al）组成y 本发明 比较例
输出功率（mW） 输出功率（mW）
0.3 0.0 0.1
0.35 2.2 3.2
0.4 4.3 5.5
0.45 5.6 6.3
0.5 6.5 6.5
0.55 6.9 6.5
0.6 7 5.8
0.65 6.8 1
0.7 5.9 0.2
0.75 0.7 0
0.8 0.1
0.85 0
图11表示对于正向电流和发光输出功率的关系的、阱层以及势垒层的对数的依赖性。数据表示阱层17的层厚为5nm、In组成（X1）＝0.2，并且，势垒层的组成X2＝0.1、Y1＝0.55（即（Al0.1Ga0.9）0.55In0.45P），对数为3对以及5对的情况，表6表示图11示出的数据的值。
直到正向电流为30mA为止，3对和5对的任一情况都是发光输出功率与电流的增加大致成比例地增长。但是，在50mA、100mA时，5对时大致维持比例，相对于电流的增加，发光输出功率增大，但3对时在50mA、100mA的各电流下，与5对的情况相比，发光输出功率降低了2mW、9mW。
因此，可知：对于大电流和高输出功率的发光二极管，5对的情况比3对的情况适宜。对数多的情况适合于大电流和高输出功率是起因于：组成X2＝0.1、Y1＝0.55（即（Al0.1Ga0.9）0.55In0.48P）的势垒层缓和相对于生长基板的组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层的应变，抑制了结晶性的降低。
表6
对数 3对 5对
电流（mA） 输出功率（mW） 输出功率（mW）
0.1 0 0
5 1.8 1.8
10 3.6 3.6
20 7 7
30 10 11
50 15 17
100 23 32
在阱层17和势垒层18的多层结构中，将阱层17和势垒层18交替地层叠的对数没有特别限定，但基于图9，优选为1对~20对。即，优选在活性层11中包含1~20层的阱层17。在此，基于图9，作为活性层11的发光效率适宜的范围，阱层17为1层是充分的，但基于图10，特别是在高电流条件下的发光效率的提高方面，优选为多层。另一方面，阱层17和势垒层18之间存在晶格失配，因此，如果形成为较多的对，则由于发生晶体缺陷，发光效率降低。因此，优选为20对以下，更优选为10对以下。
下部引导层10和上部引导层12，如图4所示，分别设置在活性层11的下表面和上表面。具体地讲，在活性层11的下表面设置有下部引导层10，在活性层11的上表面设置有上部引导层12。
下部引导层10和上部引导层12具有（AlX3Ga1-X3）Y2In1-Y2P（0≤X3≤1，0＜Y2≤1）的组成。上述X3优选设为带隙与势垒层18相等或者比势垒层18大的组成，更优选0.2～0.5的范围。另外，Y2优选设为0.4~0.6。
X3在作为覆盖层发挥功能且相对于发光波长透明的范围来选择，由于覆盖层是厚膜，所以Y2重视与基板的晶格匹配，作为能够进行优质的结晶生长的范围来选择。
下部引导层10和上部引导层12分别是为了降低在下部覆盖层9以及上部覆盖层13与活性层11之间的杂质的传播而设置的。即，在本发明中，在下部覆盖层9和上部覆盖层13中高浓度地掺杂有杂质，该杂质向活性层11的扩散成为发光二极管的性能降低的原因。为了有效地降低该杂质的扩散，下部引导层10和上部引导层12的层厚优选为10nm以上，更优选为20nm~100nm。
下部引导层10和上部引导层12的传导类型没有特别限定，无掺杂、p型和n型的任一种都可以选择。为了提高发光效率，优选设为结晶性良好的无掺杂或者低于3×1017cm-3的载流子浓度。
下部覆盖层9和上部覆盖层13，如图4所示，分别设置在下部引导层10的下表面和上部引导层12上表面。
作为下部覆盖层9和上部覆盖层13的材质，使用（AlX4Ga1-X4)Y3In1-Y3P（0≤X4≤1，0＜Y3≤1）的半导体材料，优选带隙比势垒层15大的材质，更优选带隙比下部引导层10和上部引导层12大的材质。作为上述材质，优选具有（AlX4Ga1-X4）Y3In1-Y3P（0≤X4≤1，0＜Y3≤1）的X4为0.3～0.7的组成。另外，Y3优选设为0.4~0.6。X4在作为覆盖层发挥功能并且相对于发光波长透明的范围来选择，由于覆盖层是厚膜，所以Y3从与基板的晶格匹配的观点来看，作为能够进行优质的结晶生长的范围来选择。
下部覆盖层9和上部覆盖层13以极性不同的方式被构成。另外，下部覆盖层9和上部覆盖层13的载流子浓度以及厚度，可以使用公知的合适范围，优选将条件最佳化，以使得活性层11的发光效率提高。另外，通过控制下部覆盖层9和上部覆盖层13的组成，可以使化合物半导体层2的翘曲降低。
具体地讲，作为下部覆盖层9，优选使用例如由掺杂Mg的p型的（AlX4aGa1-X4a）YaIn1-YaP（0.3≤X4a≤0.7，0.4≤Y3a≤0.6）构成的半导体材料。另外，载流子浓度优选为2×1017~2×1018cm-3的范围，层厚优选为0.1~1μm的范围。
另一方面，作为上部覆盖层13，优选使用例如由掺杂Si的n型的（AlX4bGa1-X4b）YbIn1-YbP（0.3≤X4b≤0.7，0.4≤Y3b≤0.6）构成的半导体材料。另外，载流子浓度优选为1×1017~1×1018cm-3的范围，层厚优选为0.1~1μm的范围。
再者，下部覆盖层9和上部覆盖层13的极性，可以考虑化合物半导体层2的元件结构进行选择。
另外，在发光部7的构成层的上方可以设置用于降低欧姆（Ohmic）电极的接触电阻的接触层、用于使元件驱动电流在整个发光部平面性地扩散的电流扩散层、相反地用于限制元件驱动电流流通的区域的电流阻止层和电流狭窄层等公知的层结构。
电流扩散层8，如图4所示，设置在发光部7的下方。该电流扩散层8可以应用相对于来自发光部7（活性层11）的发光波长透明的材料、例如GaP、GaInP。
在电流扩散层8应用GaP的情况下，通过将功能性基板3设为GaP基板，有可以使接合容易，得到高的接合强度的效果。
另外，在电流扩散层8应用GaInP的情况下，通过改变Ga和In的比率，形成为与作为被层叠电流扩散层8的阱层17的材料的InGaAs相同的晶格常数，有可以与阱层17晶格匹配的效果。因此，优选选择GaInP的组成比，使得成为与选自所希望的发光峰波长的组成比的InGaAs相同的晶格常数。
另外，电流扩散层8的厚度优选为0.5~20μm的范围。原因是如果为0.5μm以下则电流扩散不充分，如果为20μm以上则用于结晶生长到该厚度的成本增大。
功能性基板3，与化合物半导体层2的与主要的光取出面相反侧的面接合。即，功能性基板3，如图4所示，接合于构成化合物半导体层2的电流扩散层8侧。该功能性基板3，由具有足以机械性地支持发光部7的强度，并且，带隙较宽，相对于来自发光部7的发光波长在光学上透明的材料构成。
功能性基板3是热膨胀系数与发光部接近、耐湿性优异的基板，进而优选由导热良好的GaP、GaInP、SiC、机械强度强的蓝宝石构成。另外，为了以充分的机械性强度支持发光部7，功能性基板3优选设为例如约50μm以上的厚度。另外，为了在向化合物半导体层2接合后容易实施对功能性基板3的机械加工，优选设为不超过约300μm的厚度。从具有约50μm~约300μm的厚度的透明度、应力、成本方面来看，功能性基板3最优选由n型GaP基板构成。
另外，如图4所示，功能性基板3的侧面，在接近化合物半导体层2的一侧形成为相对于主要的光取出面大致垂直的垂直面3a，在远离化合物半导体层2的一侧形成为相对于主要的光取出面向内侧倾斜的倾斜面3b。由此，可以将从活性层11放出到功能性基板3侧的光效率良好地取出到外部。另外，从活性层11放出到功能性基板3侧的光之中，一部分可以被垂直面3a反射并在倾斜面3b取出。另一方面，被倾斜面3b反射的光可以在垂直面3a取出。这样，通过垂直面3a和倾斜面3b的协同效应，可以提高光的取出效率。
另外，在本实施方式中，如图4所示，优选：将倾斜面3b与平行于发光面的面构成的角度α设在55度~80度的范围内。通过设为这样的范围，可以将由功能性基板3的底部反射的光效率良好地取出到外部。
另外，优选：将垂直面3a的宽度（厚度方向）设在30μm~100μm的范围内。通过将垂直面3a的宽度设在上述范围内，可以将由功能性基板3的底部反射的光在垂直面3a上效率良好地返回到发光面，而且，能够从主要的光取出面放出。因此，可以提高发光二极管1的发光效率。
另外，功能性基板3的倾斜面3b，优选被粗糙化。通过倾斜面3b被粗糙化，可得到提高该倾斜面3b上的光取出效率的效果。即，通过将倾斜面3b粗糙化，可以抑制在倾斜面3b上的全反射，提高光取出效率。
另外，功能性基板3可以具备相对于发光波长具有90%以上的反射率，与上述发光部相对地配置的反射层（未图示）。在该结构中，可以从主要的光取出面高效率地取出光。
反射层由例如银（Ag）、铝（Al）、金（Au）或它们的合金等构成。这些材料光反射率高，可以使来自反射层23的光反射率为90%以上。
功能性基板3可以使用在该反射层上利用AuIn、AuGe、AuSn等的共晶金属，与热膨胀系数与发光部接近的硅、锗等的廉价的基板接合的组合。特别是AuIn，接合温度低，热膨胀系数与发光部存在差别，在接合最廉价的硅基板（硅层）时是最佳的组合。
功能性基板3，从品质的稳定性来看，也优选插入例如Ti、W、Pt等的高熔点金属、或者ITO等的透明导电氧化物，以使得电流扩散层、反射金属和共晶金属不相互扩散。
化合物半导体层2和功能性基板3的接合界面，有时成为高电阻层。即，有时在化合物半导体层2和功能性基板3之间设置有省略图示的高电阻层。该高电阻层显示比功能性基板3高的电阻值，在设置有高电阻层的情况下，具有降低化合物半导体层2的从电流扩散层8侧向功能性基板3侧的反向的电流的功能。另外，构成了对于从功能性基板3侧向电流扩散层8侧无意地施加的反向的电压发挥耐电压性的接合结构，但优选构成为其击穿电压为比pn结型的发光部7的反向电压低的值的方式。
n型欧姆电极（第1电极）4和p型欧姆电极（第2电极）5，是设置在发光二极管1的主要的光取出面上的低电阻的欧姆接触电极。在此，n型欧姆电极4被设置在上部覆盖层11的上方，可以使用由例如AuGe、Ni合金/Au形成的合金。另一方面，p型欧姆电极5，如图4所示，可以在露出的电流扩散层8的表面使用由AuBe/Au、或AuZn/Au形成的合金。
在此，在本实施方式的发光二极管1中，优选将作为第2电极的p型欧姆电极5形成于电流扩散层8上。通过形成为这样的构成，可得到降低工作电压的效果。另外，通过将p型欧姆电极5形成于由p型GaP构成的电流扩散层8上，可得到良好的欧姆接触，因此可以降低工作电压。
再者，在本实施方式中，优选将第1电极的极性设为n型，并将第2电极的极性设为p型。通过形成为这样的构成，可以实现发光二极管1的高辉度化。另一方面，如果将第1电极设为p型，则电流扩散变差，导致辉度的降低。与此相对，通过将第1电极设为n型，电流扩散变好，可以实现发光二极管1的高辉度化。
在本实施方式的发光二极管1中，如图3所示，优选n型欧姆电极4和p型欧姆电极5以成为对角的位置的方式配置。另外，最优选形成为由化合物半导体层2包围p型欧姆电极5的周围的结构。通过形成为这样的结构，可得到降低工作电压的效果。另外，通过由n型欧姆电极4包围p型欧姆电极5的四方，电流容易向四方流动，其结果，工作电压降低。
另外，在本实施方式的发光二极管1中，如图3所示，优选将n型欧姆电极4形成为蜂窝、格子形状等网络状。通过形成为这样的结构，可得到使可靠性提高的效果。另外，通过形成为格子状，可以对活性层11均匀地注入电流，其结果，可得到使可靠性提高的效果。
再者，在本实施方式的发光二极管1中，优选利用焊盘形状的电极（焊盘电极）和宽度为10μm以下的线状的电极（线状电极）构成n型欧姆电极4。通过形成为这样的结构，可以谋求高辉度化。此外，通过使线状电极的宽度窄，可以提高光取出面的开口面积，可以实现高辉度化。
第3电极形成于功能性基板的背面，在透明基板中，通过形成为向基板侧反射的结构，可以进一步的高输出功率化。作为反射金属材料，可以使用Au、Ag、Al等的材料。
另外，可以使电极表面侧形成为例如AuSn等的共晶金属、钎料，在管芯连接（diebond）工序中，不需要使用糊从而简化。此外，通过利用金属连接，导热变好，发光二极管的散热特性提高。
＜发光二极管的制造方法＞
接着，对本实施方式的发光二极管1的制造方法进行说明。图12是本实施方式的发光二极管1中使用的外延晶片的截面图。另外，图13是本实施方式的发光二极管1中使用的接合晶片的截面图。
（化合物半导体层的形成工序）
首先，如图12所示，制作化合物半导体层2。化合物半导体层2是在GaAs基板14上依次层叠：由GaAs构成的缓冲层15、为了在选择蚀刻中利用而设置的蚀刻停止层（省略图示）、掺杂Si的n型的接触层16、n型的上部覆盖层13、上部引导层12、活性层11、下部引导层10、p型的下部覆盖层9、由掺杂Mg的p型GaP构成的电流扩散层8而制作的。
GaAs基板14，可以使用由公知的制法制成的市售品的单晶基板。GaAs基板14的进行外延生长的表面优选是平滑的。从品质的稳定性方面出发，优选：GaAs基板14的表面的面取向为容易外延生长并量产的（100）面以及从（100）在±20°以内偏移的基板。而且，更优选GaAs基板14的面取向的范围为从（100）方向向（0-1-1）方向偏移15°±5°。
再者，在本说明书中，在密勒指数的表示中，“-”意指附在紧接其后的指数的杠。
为了使化合物半导体层2的结晶性良好，优选GaAs基板14的位错密度低。具体地讲，例如，希望为10,000个cm-2以下，优选为1,000个cm-2以下。
GaAs基板14可以是n型也可以是p型。GaAs基板14的载流子浓度可以从所希望的电导率和元件结构出发进行适当选择。例如，在GaAs基板14为硅掺杂的n型的情况下，优选载流子浓度为1×1017～5×1018cm-3的范围。与此相对，在GaAs基板14为掺杂锌的p型的情况下，优选载流子浓度为2×1018~5×1019cm-3的范围。
GaAs基板14的厚度根据基板的尺寸有适当的范围。如果GaAs基板14的厚度比适当的范围薄，则在化合物半导体层2的制造工艺中有龟裂之虞。另一方面，如果GaAs基板14的厚度比适当的范围厚，则材料成本增加。因此，在GaAs基板14的基板尺寸大的情况下，例如，直径为75mm的情况下，为了防止操作时的开裂，优选为250~500μm的厚度。同样地，在直径为50mm的情况下，优选为200~400μm的厚度，在直径为100mm的情况下，优选为350~600μm的厚度。
这样，通过根据GaAs基板14的基板尺寸来增厚基板的厚度，可以降低起因于发光部7的化合物半导体层2的翘曲。由此，外延生长中的温度分布变得均匀，因此可以减小活性层11的面内的波长分布。再者，GaAs基板14的形状并不特别限定于圆形，即使是矩形等也没问题。
缓冲层（buffer）15是为了降低GaAs基板14和发光部7的构成层的缺陷的传播而设置的。因此，如果选择基板的品质和外延生长条件，则缓冲层15未必需要。另外，缓冲层15的材质优选设为与进行外延生长的基板相同的材质。因此，在本实施方式中，缓冲层15优选与GaAs基板14同样地使用GaAs。另外，为了降低缺陷的传播，缓冲层15也可以使用由不同于GaAs基板14的材质构成的多层膜。缓冲层15的厚度优选为0.1μm以上，更优选为0.2μm以上。
接触层16（在图4中省略）是为了降低与电极的接触电阻而设置的。优选接触层16的材质是带隙比活性层11大的材质，可以优选地使用AlXGa1-XAs、（AlXGa1-X）YIn1-YP（0≤X≤1、0＜Y≤1）。另外，接触层16的载流子浓度的下限值，为了降低与电极的接触电阻而优选为5×1017cm-3以上，更优选为1×1018cm-3以上。载流子浓度的上限值优选为容易引起结晶性的降低的2×1019cm-3以下。接触层16的厚度优选为0.5μm以上，最优选为1μm以上。接触层16的厚度的上限值没有特别限定，但为了将外延生长涉及的成本设在适当范围而优选为5μm以下。
在本实施方式中，可以应用分子束外延法（MBE）和减压有机金属化学气相沉积法（MOCVD法）等公知的生长方法。其中，最优选应用量产性优异的MOCVD法。具体地讲，在化合物半导体层2的外延生长中使用的GaAs基板14，优选在生长前实施洗涤工序和热处理等的预处理，来除去表面的污染和自然氧化膜。构成上述化合物半导体层2的各层，可以在MOCVD装置内安置直径为50~150mm的GaAs基板14，同时地使其外延生长来层叠。另外，作为MOCVD装置，可以应用自公转型、高速旋转型等的市售的大型装置。
使上述化合物半导体层2的各层外延生长时，作为Ⅲ族构成元素的原料，可以使用例如三甲基铝（（CH3）3Al）、三甲基镓（（CH3）3Ga）和三甲基铟（（CH3）3In）。另外，作为Mg的掺杂原料，可以使用例如双环戊二烯基镁（bis-（C5H5）2Mg）等。另外，作为Si的掺杂原料，可以使用例如乙硅烷（Si2H6）等。
另外，作为Ⅴ族构成元素的原料，可以使用膦（PH3）、胂（AsH3）等。
另外，作为各层的生长温度，在作为电流扩散层8使用p型GaP的情况下，可以采用720~770℃，其他的各层可以采用600~700℃。
另外，在作为电流扩散层8使用p型GaInP的情况下，可以采用600~700℃。
此外，各层的载流子浓度和层厚、温度条件可以适当选择。
这样制成的化合物半导体层2，尽管具有发光部7也可得到晶体缺陷少的良好的表面状态。另外，化合物半导体层2也可以对应于元件结构实施研磨等的表面加工。
（功能性基板的接合工序）
接着，对化合物半导体层2和功能性基板3进行接合。
化合物半导体层2和功能性基板3的接合，首先，研磨构成化合物半导体层2的电流扩散层8的表面，进行镜面加工。接着，准备贴附到该电流扩散层8的镜面研磨过的表面的功能性基板3。再者，该功能性基板3的表面在接合到电流扩散层8以前研磨成镜面。接着，向一般的半导体材料贴附装置送入化合物半导体层2和功能性基板3，在真空中对进行了镜面研磨的两者的表面照射使电子碰撞而中性（neutral）化了的Ar束。其后，在维持了真空的贴附装置内使两者的表面重合并施加载荷，由此可以在室温下进行接合（参照图13）。关于接合，从接合条件的稳定性出发，更优选接合面为相同材质。
接合（贴附）最优选这样的真空下的常温接合，但也可以使用共晶金属、粘结剂进行接合。
（第1和第2电极的形成工序）
接着，形成作为第1电极的n型欧姆电极4和作为第2电极的p型欧姆电极5。
n型欧姆电极4和p型欧姆电极5的形成，首先，利用氨系蚀刻剂从与功能性基板3接合了的化合物半导体层2选择性地除去GaAs基板14和缓冲层15。接着，在露出的接触层16的表面形成n型欧姆电极4。具体地讲，例如，采用真空蒸镀法以成为任意的厚度的方式层叠了AuGe、Ni合金/Pt/Au后，利用一般的光刻方法进行图案化，形成n型欧姆电极4的形状。
接着，对于接触层16、上部覆盖层13、上部引导层12、活性层11、下部引导层10、p型的下部覆盖层9的规定范围选择性地除去，使电流扩散层8露出，在该露出了的电流扩散层8的表面形成p型欧姆电极5。具体地讲，例如，采用真空蒸镀法以成为任意的厚度的方式层叠了AuBe/Au后，利用一般的光刻方法进行图案化，形成p型欧姆电极5的形状。其后，通过在例如400~500℃、5~20分钟的条件下进行热处理来合金化，可以形成低电阻的n型欧姆电极4和p型欧姆电极5。
（第3电极的形成工序）
第3电极形成于功能性基板的背面。根据元件的结构，可以组合附加欧姆电极、肖特基电极、反射功能、共晶管芯连接结构等的功能。在透明基板上，形成Au、Ag、Al等的材料，形成为反射的结构。在基板和上述材料之间，可以插入例如氧化硅、ITO等的透明膜。形成方法可以利用溅射法、蒸镀法等公知的技术。
另外，通过使电极表面侧形成为例如AuSn等的共晶金属、无铅钎料等，在管芯连接工序中，变得不需要使用糊从而简化。形成方法可以利用溅射法、蒸镀法、镀覆、印刷等公知的技术。
通过利用金属连接，导热变好，发光二极管的散热特性提高。
在组合上述的两种功能的情况下，插入阻挡金属、氧化物以使得金属不扩散也是合适的方法。它们可以根据元件结构、基板材料选择最佳的材料。
（功能性基板的加工工序）
接着，加工功能性基板3的形状。
功能性基板3的加工，首先，在没有形成第3电极6的表面形成V字状的沟槽。此时，V字状的沟槽的第3电极6侧的内侧面成为具有与平行于发光面的面构成的角度α的倾斜面3b。接着，从化合物半导体层2侧以规定的间隔进行切片（dicing）来芯片化。再者，通过芯片化时的切片，形成功能性基板3的垂直面3a。
倾斜面3b的形成方法没有特别限定，可以组合使用湿式蚀刻、干式蚀刻、划片（scribe）法、激光加工等一直以来的方法，但最优选应用形状的控制性和生产率高的切片法（dicingmethod）。通过应用切片法，可以提高制造成品率。
另外，垂直面3a的形成方法没有特别限定，但优选采用激光加工、划片-折断法（scribebreakmethod）或切片法形成。
通过采用激光加工、划片-折断法，可以使制造成本降低。即，不需要在芯片分离时设置切割余量，能够制造数量多的发光二极管，因此能够降低制造成本。
另一方面，切片法，切断的稳定性优异。
最后，根据需要利用硫酸-过氧化氢混合液等蚀刻除去破碎层和污物。这样地制造发光二极管1。
如以上说明那样，根据本实施方式的发光二极管1，具备含有发光部7的化合物半导体层2，该发光部7具有组成式为（InX1Ga1-x1）As（0≤X1≤1）的阱层17。
另外，本实施方式的发光二极管1中，在发光部7上设置有电流扩散层8。该电流扩散层8相对于发光波长是透明的，因此不吸收来自发光部7的发光，可以形成为高输出功率和高效率的发光二极管1。功能性基板材质稳定，不担心腐蚀，耐湿性优异。
因此，根据本实施方式的发光二极管1，可以提供具有850nm以上的发光波长，单色性优异，并且高输出功率和高效率的耐湿性的发光二极管1。另外，根据本实施方式的发光二极管1，可以提供与以往的采用液相外延法制作的透明基板型AlGaAs系的发光二极管相比，具有约2倍以上的发光效率的高输出功率发光二极管1。另外，也提高了高温高湿可靠性。
＜发光二极管（第2实施方式）＞
图14A和B是用于说明应用了本发明的第2实施方式涉及的发光二极管的图，图14A是平面图，图14B是沿着图14A中所示的C-C’线的截面图（引导层10和12省略图示）。
第2实施方式涉及的发光二极管，其特征在于，具备：发光部7，上述发光部7具有：将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层17与组成式为（AlX2Ga1-X2）Y1In1-Y1P（0≤X2≤1，0＜Y1≤1）的势垒层18交替地层叠而成的量子阱结构的活性层11、夹持活性层11的组成式为（AlX3Ga1-X3）Y2In1-Y2P（0≤X3≤1，0＜Y2≤1）的第1引导层10和第2引导层12、以及隔着第1引导层10和第2引导层12的各层夹持活性层11的第1覆盖层9和第2覆盖层13；形成于发光部7上的电流扩散层8；和含有与发光部7相对地配置，相对于发光波长具有90%以上的反射率的反射层23，并与电流扩散层8接合的功能性基板31，第1覆盖层9和第2覆盖层13的组成式为（AlX4Ga1-X4）Y3In1-Y3P（0≤X4≤1，0＜Y3≤1）。
在第2实施方式涉及的发光二极管中，具有包含反射层23的功能性基板31，该反射层23相对于发光波长具有90%以上的反射率，且与发光部7相对地配置，因此可以从主要的光取出面高效率地取出光。
在图14A和图14B示出的例子中，功能性基板31，在电流扩散层8的下侧的面8b具备第2电极21，而且具备反射结构体和由硅或者锗构成的层（基板）30，该反射结构体是以覆盖该第2电极21的方式层叠透明导电膜22和反射层23而成。
在第2实施方式涉及的发光二极管中，优选功能性基板31含有由硅或者锗构成的层。由于是难以腐蚀的材质，因此耐湿性提高。
反射层23由例如银（Ag）、铝（Al）、金（Au）或它们的合金等构成。这些材料光反射率高，可以使来自反射层23的光反射率为90%以上。
功能性基板31可以使用在该反射层23上利用AuIn、AuGe、AuSn等的共晶金属与硅、锗等的廉价的基板（层）接合的组合。特别是AuIn，接合温度低，热膨胀系数与发光部存在差别，在接合最廉价的硅基板（硅层）时是最佳的组合。
从品质的稳定性出发，也优选功能性基板31为下述构成：还插入了由例如钛（Ti）、钨（W）、铂（Pt）等高熔点金属构成的层，以使得电流扩散层、反射层金属和共晶金属不相互扩散。
＜发光二极管（第3实施方式）＞
图15是用于说明应用了本发明的第3实施方式涉及的发光二极管的图。
第3实施方式涉及的发光二极管，其特征在于，具备：发光部7，上述发光部7具有：将组成式为（InX1Ga1-X1）As（0≤X1≤1）的阱层17与组成式为（AlX2Ga1-X2）Y1In1-Y1P（0≤X2≤1，0＜Y1≤1）的势垒层18交替地层叠而成的量子阱结构的活性层11、夹持活性层11的、组成式为（AlX3Ga1-X3）Y2In1-Y2P（0≤X3≤1，0＜Y2≤1）的第1引导层10和第2引导层12、以及隔着第1引导层和第2引导层12的各层夹持活性层11的第1覆盖层9和第2覆盖层13；形成于发光部7上的电流扩散层8；和包含与发光部7相对地配置，相对于发光波长具有90%以上的反射率的反射层53和金属基板50，并与电流扩散层8接合的功能性基板51，第1覆盖层9和第2覆盖层13的组成式为（AlX4Ga1-X4）Y3In1-Y3P（0≤X4≤1，0＜Y3≤1）。
在第3实施方式涉及的发光二极管中，功能性基板包含金属基板这点，相对于第2实施方式涉及的发光二极管为特征性的构成。
金属基板50散热性高，有助于发光二极管以高辉度发光，并且可以使发光二极管的寿命为长寿命。
从散热性的观点出发，特别优选金属基板50由热导率为130W/m·K以上的金属构成。作为热导率为130W/m·K以上的金属，有例如钼（138W/m·K）、钨（174W/m·K）、银（热导率＝420W/m·K）、铜（热导率＝398W/m·K）、金（热导率＝320W/m·K）、铝（热导率＝236W/m·K）。
如图15所示，化合物半导体层2具有：活性层11；隔着引导层（未图示）夹持该活性层11的第1覆盖层（下部覆盖层）9和第2覆盖层（上部覆盖层）13；在第1覆盖层（下部覆盖层）9的下侧的电流扩散层8；和在第2覆盖层（上部覆盖层）13的上侧的俯视时与第1电极55大致相同尺寸的接触层56。
功能性基板51，在电流扩散层8的下侧的面8b具备第2电极57，而且包括反射结构体和金属基板50，该反射结构体以覆盖该第2电极57的方式层叠透明导电膜52和反射层53而成，在构成反射结构体的反射层53的与化合物半导体层2相反侧的表面53b接合有金属基板50的接合面50a。
反射层53由例如铜、银、金、铝等的金属或者它们的合金等构成。这些材料光反射率高，可以使来自反射结构体的光反射率为90%以上。通过形成反射层53，使来自活性层11的光被反射层53向正面方向f反射，可以使在正面方向f的光取出效率提高。由此可以使发光二极管更加高辉度化。
反射层53优选为由从透明导电膜52侧起的Ag、Ni/Ti阻挡层、Au系的共晶金属（连接用金属）构成的叠层结构。
上述连接用金属，是电阻低、在低温下熔融的金属。通过使用上述连接用金属，可以不对化合物半导体层2给予热应力地连接金属基板。
作为连接用金属，使用化学上稳定、熔点低的Au系的共晶金属等。作为上述Au系的共晶金属，可举出例如AuSn、AuGe、AuSi等的合金的共晶组成（Au系的共晶金属）。
另外，优选在连接用金属中添加钛、铬、钨等金属。由此，钛、铬、钨等金属作为阻挡金属发挥功能，可以抑制金属基板中所含有的杂质等向反射层53侧扩散、反应。
透明导电膜52由ITO膜、IZO膜等构成。再者，反射结构体也可以仅由反射层53构成。
另外，也可以代替透明导电膜52、或者与透明导电膜52一同使用利用了透明材料的折射率差的所谓冷光镜（ColdMirror），例如氧化钛膜、氧化硅膜的多层膜、白色的氧化铝、AlN，与反射层53组合。
金属基板50可以使用包含多个金属层的金属基板。
作为多个金属层的结构优选为如图15示出的例子那样，两种金属层、即第1金属层50A和第2金属层50B交替地层叠而成的结构。
特别是更优选形成为第1金属层50A和第2金属层50B的层数合计为奇数。
该情况下，从金属基板的翘曲和开裂的观点出发，在作为第2金属层50B使用热膨胀系数比化合物半导体层2小的材料时，优选第1金属层50A、50A使用由热膨胀系数比化合物半导体层3大的材料构成的层。原因是作为金属基板整体的热膨胀系数接近于化合物半导体层的热膨胀系数，因此可以抑制对化合物半导体层和金属基板进行接合时的金属基板的翘曲和开裂，可以使发光二极管的制造成品率提高。同样地，在作为第2金属层50B使用热膨胀系数比化合物半导体层2大的材料时，优选第1金属层50A、50A使用由热膨胀系数比化合物半导体层2小的材料构成的层。原因是作为金属基板整体的热膨胀系数接近于化合物半导体层的热膨胀系数，因此可以抑制对化合物半导体层和金属基板进行接合时的金属基板的翘曲和开裂，可以使发光二极管的制造成品率提高。
从以上的观点出发，两种金属层的任一种都可以是第1金属层，也可以是第2金属层。
作为两种金属层，可以使用由例如银（热膨胀系数＝18.9ppm/K）、铜（热膨胀系数＝16.5ppm/K）、金（热膨胀系数＝14.2ppm/K）、铝（热膨胀系数＝23.1ppm/K）、镍（热膨胀系数＝13.4ppm/K）和它们的合金的任一种构成的金属层、和由钼（热膨胀系数＝5.1ppm/K）、钨（热膨胀系数＝4.3ppm/K）、铬（热膨胀系数＝4.9ppm/K）和它们的合金的任一种构成的金属层的组合。
作为优选的例子，可举出由Cu/Mo/Cu的三层构成的金属基板。在上述的观点中由Mo/Cu/Mo的三层构成的金属基板也可获得同样的效果，但由Cu/Mo/Cu的三层构成的金属基板是由容易加工的Cu夹持机械强度高的Mo的结构，因此与由Mo/Cu/Mo的三层构成的金属基板相比，具有切断等的加工容易这一优点。
作为金属基板整体的热膨胀系数，例如对于由Cu（30μm）/Mo（25μm）/Cu（30μm）的三层构成的金属基板而言，为6.1ppm/K，对于由Mo（25μm）/Cu（70μm）/Mo（25μm）的三层构成的金属基板而言，为5.7ppm/K。
另外，从散热的观点出发，优选构成金属基板的金属层由热导率高的材料构成。由此，可以提高金属基板的散热性，使发光二极管以高辉度发光，并且可以使发光二极管为长寿命。
例如，优选使用银（热导率＝420W/m·K）、铜（热导率＝398W/m·K）、金（热导率＝320W/m·K）、铝（热导率＝236W/m·K）、钼（热导率＝138W/m·K）、钨（热导率＝174W/m·K）和它们的合金等。
更优选由这些金属层的热膨胀系数与化合物半导体层的热膨胀系数大致相等的材料构成。特别优选金属层的材料是具有化合物半导体层的热膨胀系数±1.5ppm/K以内的热膨胀系数的材料。由此，可以减小金属基板和化合物半导体层的接合时对发光部的热所引起的应力，可以抑制金属基板与化合物半导体层连接时的热所引起的金属基板的开裂，从而可以使发光二极管的制造成品率提高。
作为金属基板整体的热导率，例如对于由Cu（30μm）/Mo（25μm）/Cu（30μm）的三层构成的金属基板而言，为250W/m·K，对于由Mo（25μm）/Cu（70μm）/Mo（25μm）的三层构成的金属基板而言，为220W/m·K。
实施例
以下，使用实施例具体地说明本发明的效果。再者，本发明并不限定于这些实施例。
在本实施例中，具体地说明制成本发明涉及的发光二极管的例子。另外，在本实施例中制成的发光二极管，是具有由InGaAs构成的阱层和由AlGaInP构成的势垒层的量子阱结构的活性层的红外发光二极管。在本实施例中，使在GaAs基板上生长的化合物半导体层和功能性基板结合制成发光二极管。并且，为了特性评价，制成在基板上安装有发光二极管芯片的发光二极管灯。
（实施例1）
实施例1是图4示出的实施方式的实施例。
实施例1的发光二极管，首先，在由掺杂Si的n型的GaAs单晶构成的GaAs基板上，依次层叠化合物半导体层，制成外延晶片。
GaAs基板，以从（100）面向（0-1-1）方向倾斜15°的面为生长面，载流子浓度设为2×1018cm-3。作为化合物半导体层，使用：由掺杂Si的GaAs构成的n型的缓冲层、由掺杂Si的（Al0.7Ga0.3）0.5In0.5P构成的n型的接触层、由掺杂Si的（Al0.7Ga0.3）0.5In0.5P构成的n型的上部覆盖层、由（Al0.3Ga0.7）0.5In0.5P构成的上部引导层、由In0.2Ga0.8As/（Al0.1Ga0.9）0.5In0.5P的3对构成的阱层/势垒层、由（Al0.3Ga0.7）0.5In0.5P构成的下部引导层、由掺杂Mg的（Al0.7Ga0.3）0.5In0.5P构成的p型的下部覆盖层、由（Al0.5Ga0.5）0.5In0.5P构成的薄膜的中间层、和由掺杂Mg的p型GaP构成的电流扩散层。
在本实施例中，采用减压有机金属化学气相沉积装置法（MOCVD装置），在直径为76mm、厚度为350μm的GaAs基板上使化合物半导体层外延生长，形成了外延晶片。在生长外延生长层时，作为Ⅲ族构成元素的原料，使用了三甲基铝（（CH3）3Al）、三甲基镓（（CH3）3Ga）和三甲基铟（（CH3）3In）。另外，作为Mg的掺杂原料，使用了双环戊二烯基镁（bis-（C5H5）2Mg）。另外，作为Si的掺杂原料，使用了乙硅烷（Si2H6）。另外，作为V族构成元素的原料，使用了膦（PH3）、胂（AsH3）。另外，作为各层的生长温度，由p型GaP构成的电流扩散层在750℃生长。其他的各层在700℃生长。
由GaAs构成的缓冲层，载流子浓度设为约2×1018cm-3、层厚设为约0.5μm。接触层，载流子浓度设为约2×1018cm-3、层厚设为4μm。上部覆盖层，载流子浓度设为约1×1018cm-3、层厚设为约0.5μm。上部引导层，未掺杂且层厚设为约50nm。阱层是未掺杂且层厚约为5nm的In0.2Ga0.8As，势垒层是未掺杂且层厚约为10nm的（Al0.1Ga0.9）0.5In0.5P。另外，将阱层和势垒层交替地层叠了3对。下部引导层，未掺杂且层厚设为约50nm。下部覆盖层，载流子浓度设为约8×1017cm-3、层厚设为约0.5μm。中间层，载流子浓度设为约8×1017cm-3、层厚设为约50μm。
由GaP构成的电流扩散层，载流子浓度设为约3×1018cm-3、层厚设为约10μm。
接着，将电流扩散层从表面进行研磨直到达到约1μm的深度的区域，进行了镜面加工。
通过该镜面加工，使电流扩散层的表面的粗糙度（rms）为0.18nm。
另一方面，准备了在上述的电流扩散层的镜面研磨过的表面贴附的由n型GaP构成的功能性基板。该贴附用的功能性基板，使用了添加Si以使得载流子浓度变为约2×1017cm-3的、面取向设为（111）的单晶。另外，功能性基板的直径为76mm、厚度为250μm。该功能性基板的表面，在与电流扩散层接合以前研磨成镜面，将表面的粗糙度（rms）加工为0.12nm。
接着，向一般的半导体材料贴附装置送入上述的功能性基板和外延晶片，将装置内排气为真空直到变为3×10-5Pa。
接着，对功能性基板和电流扩散层的两者的表面照射3分钟的使电子碰撞而中性（neutral）化了的Ar束。其后，在维持为真空的贴附装置内使功能性基板和电流扩散层的表面重合，并以在各自的表面的压力变为50g/cm2的方式施加载荷，在室温下将两者接合。这样形成了接合晶片。
接着，利用氨系蚀刻剂从上述接合晶片选择性地除去GaAs基板和GaAs缓冲层。接着，在接触层的表面，作为第1电极，采用真空蒸镀法形成厚度为0.5μm的AuGe、Ni合金、0.2μm的Pt、1μm的Au的薄膜。其后，利用一般的光刻方法实施图案化，形成了n型欧姆电极作为第1电极。接着，对作为除去了GaAs基板的面的光取出面的表面实施了粗糙化处理。
接着，选择性地除去形成作为第2电极的p型欧姆电极的区域的外延层，使电流扩散层露出。在该露出了的电流扩散层的表面，采用真空蒸镀法以AuBe为0.2μm、Au为1μm的方式形成了p型欧姆电极。其后，在450℃进行10分钟热处理来合金化，形成了低电阻的p型和n型欧姆电极。此外，在功能性基板的背面形成厚度为0.2μm的Au，以220μm的正方形形成了图案。
接着，使用切片机（dicingsaw），从功能性基板的背面将没有形成第3电极的区域形成V字状的沟槽，使得倾斜面的角度α为70°，并且垂直面的厚度为80μm。接着，使用切片机从化合物半导体层侧以350μm间隔切断来芯片化。利用硫酸-过氧化氢混合液将由切片所引起的破碎层和污物蚀刻除去，制成实施例1的发光二极管。
组装了100个在装配基板上安装了如上述那样地制成的实施例1的发光二极管芯片的发光二极管灯。该发光二极管灯是如下制作的：装配是利用管芯连接机（芯片焊接机；diebonder）支持（装配；mount），用金线将发光二极管的n型欧姆电极和设置在装配基板的表面的n电极端子进行线接合，并用金线将p型欧姆电极和p电极端子进行线接合后，利用一般的环氧树脂进行封装。
评价了该发光二极管（发光二极管灯）的特性的结果示于表7。
如表7所示，在n型和p型欧姆电极间流通了电流，射出了峰波长为920nm的红外光。正向流通了20毫安（mA）的电流时的正向电压（Vf），反映在构成化合物半导体层的电流扩散层和功能性基板的接合界面的电阻的高低和各欧姆电极的良好的欧姆特性，约为1.22伏。正向电流设为20mA时的发光输出功率为7mW。此外，在温度为60℃、湿度为90%的高温高湿环境下，实施1000小时的通电试验（20mA通电），测定了发光输出功率的残存率的结果示于表7。
将100个该灯，在60℃、90RH%、20mA下实施高温高湿通电试验。1000小时后的输出残存率的平均值为100%。
表7
测定电流＝20mA
可靠性（%）：60℃·90RH%/20mA通电、1000小时后的输出残存率
（实施例2）
实施例2是图14A和B示出的第2实施方式的实施例。
实施例2的发光二极管是组合反射层和功能性基板的情况。其他的发光部的形成与实施例1相同。再者，下部引导层10和上部引导层12省略图示。
在电流扩散层8的表面，将电极（第2电极）21以距离光取出面的端部成为50μm的方式等间隔地配置8个，该电极21由AuBe/Au合金以0.2μm的厚度以20μmφ的圆点（dot）形成。
接着，采用溅射法以0.4μm的厚度形成作为透明导电膜的ITO膜22。进而，以0.2μm/0.1μm/1μm的厚度形成由银合金/Ti/Au构成的层23，作为反射面23。
另一方面，在硅基板（功能性基板）31的表面，以0.1μm/0.5μm/0.3μm的厚度形成由Ti/Au/In构成的层32。在硅基板31的背面，以0.1μm/0.5μm的厚度形成由Ti/Au构成的层33。使上述发光二极管晶片侧的Au和硅基板侧的In表面重合，在320℃下加热并以500g/cm2加压，将功能性基板与发光二极管晶片接合。
除去GaAs基板，在接触层16的表面形成由AuGe/Au构成的直径为100μm且厚度为3μm的欧姆电极（第1电极）25，在420℃下进行5分钟的热处理，将p、n欧姆电极进行合金化处理。
接着，将接触层16的表面进行粗糙化处理。
除去用于分离为芯片的预定切断部分的半导体层和反射层、共晶金属，在硅基板的背面电极上以0.3μm/1μm/0.1μm形成Ti/AuSn/Au。利用切片机以350μm间隔切断为正方形。
评价了该发光二极管（发光二极管灯）的特性的结果示于表7。
如表7所示，在上面和下面的电极间流通了电流，射出了峰波长为920nm的红外光。正向流通了20毫安（mA）的电流时的正向电压（Vf），反映在构成化合物半导体层的电流扩散层和功能性基板的接合界面的电阻的高低和各欧姆电极的良好的欧姆特性，约为1.20伏（V）。正向电流为20mA时的发光输出功率约为6mW。此外，在温度60℃、湿度90%的高温高湿环境下，实施1000小时的通电试验（20mA通电），测定了发光输出功率的残存率的结果示于表7。
与实施例1同样地将100个该灯，在60℃、90RH%、20mA下实施高温高湿通电试验。1000小时后的输出功率残存率的平均值为99%。
（实施例3）
实施例3的发光二极管是第3实施方式的实施例，是对电流扩散层接合了包含反射层和金属基板的功能性基板的结构。参照图15，说明实施例3的发光二极管。
首先，制成金属基板。准备2枚大致平板状且厚度为10μm的Cu板和1枚大致平板状的厚度为75μm的Mo板，在2枚Cu板之间插入Mo板，将它们重叠配置，在加压装置中配置上述基板，在高温下对这些金属板沿夹持它们的方向施加载荷。由此，制成由Cu（10μm）/Mo（75μm）/Cu（10μm）的三层构成的金属基板。
化合物半导体层，在缓冲层和接触层之间形成了由掺杂Si的（Al0.5Ga0.5）0.5In0.5P构成的、层厚为0.5μm的蚀刻停止层，除此以外在与实施例1的条件相同的条件下形成。
在电流扩散层8的面8b上，以60μm的间隔形成第2电极57，该第2电极57是在0.4μm的厚度的AuBe上层叠0.2μm的厚度的Au而成，俯视时为20μmφ的圆形。
接着，以覆盖第2电极57的方式，采用溅射法以0.8μm的厚度形成了作为透明导电膜的ITO膜52。
接着，在ITO膜52上，采用蒸镀法，形成了0.7μm的由银（Ag）合金构成的膜后，形成0.5μm的由镍（Ni）/钛（Ti）构成的膜、1μm的由金（Au）构成的膜，从而形成了反射膜53。
接着，将在化合物半导体层的电流扩散层8上形成有ITO膜52和反射膜53的结构体和金属基板相对重合地配置，送入减压装置内，在400℃下加热的状态下，以500kg重的载荷将它们接合，形成了接合结构体。
接着，利用氨系蚀刻剂从接合结构体选择性地除去作为化合物半导体层的生长基板的GaAs基板和缓冲层，进而，利用盐酸系蚀刻剂选择性地除去蚀刻停止层。
接着，采用真空蒸镀法，在接触层上以0.15μm的厚度形成AuGe膜后，以0.05μm的厚度形成Ni膜，再以1μm的厚度形成Au膜，从而形成了第1电极用导电膜。接着，采用光刻法，将电极用导电膜图案化成俯视为圆形，以直径为100μm制成厚度为3μm的第1电极55。
接着，以第1电极为掩膜，采用氨系蚀刻剂，通过蚀刻来除去接触层之中第1电极的下方以外的部分，形成了接触层56。
除去用于分离为芯片的预定切断部分的化合物半导体层和反射层、共晶金属，利用激光切片机将金属基板以350μm间隔切断为正方形。
评价了该发光二极管（发光二极管灯）的特性的结果示于表7。
如表7所示，在n型和p型欧姆电极间流通了电流，射出了峰波长为920nm的红外光。正向流通了20毫安（mA）的电流时的正向电压（VF），反映在构成化合物半导体层的电流扩散层和功能性基板的接合界面的电阻的高低和各欧姆电极的良好的欧姆特性，为1.2伏。正向电流设为20mA时的发光输出功率为5.9mW。
将20个该灯在60℃、90RH%、20mA下实施了高温高湿通电试验。
1000小时后的输出功率残存率的平均值为100%。
（实施例4）
实施例4的发光二极管是第1实施方式的实施例，为使发光峰波长为870nm，设为：阱层的In组成X1＝0.12，除此以外在与实施例1相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，可射出峰波长为870nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为6.8mW、1.31V、100%。
（实施例5）
实施例5的发光二极管是第2实施方式的实施例，为使发光峰波长为870nm，设为：阱层的In组成X1＝0.12，除此以外在与实施例2相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，可射出峰波长为870nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为6.1mW、1.3V、100%。
（实施例6）
实施例6的发光二极管是第1实施方式的实施例，为使发光峰波长为960nm，设为：阱层的In组成X1＝0.25，除此以外在与实施例1相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，可射出峰波长为960nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为6.5mW、1.2V、99%。
（实施例7）
实施例7的发光二极管是第2实施方式的实施例，为使发光峰波长为960nm，设为：阱层的In组成X1＝0.25，除此以外在与实施例2相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，可射出峰波长为960nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为5.3mW、1.2V、99%。
（实施例8）
实施例8的发光二极管是第1实施方式的实施例，为使发光峰波长为985nm，设为：阱层的In组成X1＝0.3，除此以外在与实施例1相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，可射出峰波长为985nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为5.0mW、1.2V、99%。
（实施例9）
实施例9的发光二极管是第2实施方式的实施例，为使发光峰波长为985nm，设为：阱层的In组成X1＝0.3，除此以外在与实施例2相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，可射出峰波长为985nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为3.8mW、1.2V、99%。
（实施例10）
实施例10的发光二极管是第1实施方式的实施例，将势垒层形成为无掺杂且层厚约为10nm的（Al0.1Ga0.9）0.55In0.45P，并且，将阱层和势垒层交替地层叠了5对，除此以外在与实施例1相同的条件下制作。
评价了该发光二极管（发光二极管灯）的特性的结果如表7所示，可射出峰波长为920nm的红外光，发光输出功率（P0）、正向电压（VF）、输出功率残存率的平均值分别为7.0mW、1.24V、99%。
（比较例1）
比较例1的发光二极管，采用作为现有技术的液相外延法形成。变更为在GaAs基板上具有以Al0.01Ga0.99As为发光层的双异质结构的发光部的发光二极管。
比较例1的发光二极管的制作，具体地讲，在n型的（100）面的GaAs单晶基板上，采用液相外延方法制成50μm的界面的组成为Al0.2Ga0.8As的n型上部覆盖层、20μm的由Al0.03Ga0.97As构成的掺杂Si的发光层、20μm的由Al0.1Ga0.9As构成的p型的下部覆盖层、60μm的相对于发光波长为透明的由Al0.25Ga0.75As构成的p型的厚膜层。在该外延生长后除去了GaAs基板。接着，在n型AlGaAs上部覆盖层的表面形成了直径为100μm的n型欧姆电极。
接着，在p型AlGaAs厚膜层的背面以80μm间隔形成了直径为20μm的p型欧姆电极，在420℃下热处理5分钟，将p、n欧姆电极进行合金化处理。接着，利用切片机以350μm间隔切断后，蚀刻除去破碎层，为了高输出功率化，将表面进行粗糙化处理，制成比较例1的发光二极管芯片。
评价了安装有比较例1的发光二极管的发光二极管灯的特性的结果示于表7。
如表7所示，在n型和p型欧姆电极间流通了电流，射出了峰波长为920nm的红外光。另外，正向流通了20毫安（mA）的电流时的正向电压（VF）约为1.2伏（V）。另外，正向电流设为20mA时的发光输出功率为2mW。另外，比较例1的任一样品，输出功率都比本发明的实施例低。此外，在温度60℃、湿度90%的高温高湿环境下，实施500小时的通电试验（20mA通电），将测定了发光输出功率的残存率的结果示于表1。认为输出功率降低的原因是由于AlGaAs表面的腐蚀，使光的吸收增加的缘故。
另外，与实施例同样地，将100个该灯在60℃、90RH%、20mA下实施高温高湿通电试验。500小时后的输出功率残存率的平均值比实验开始时降低14%，与只不过降低1%以内的实施例相比较大地降低。产业上的利用可能性
本发明的发光二极管可以作为高输出功率和高效率且发出850nm以上、特别是900nm以上的发光峰波长的红外光的发光二极管制品使用。
附图标记说明
1…发光二极管
2…化合物半导体层
3…功能性基板
3a…垂直面
3b…倾斜面
4…n型欧姆电极（第1电极）
5…p型欧姆电极（第2电极）
6…第3电极
7…发光部
8…电流扩散层
9…下部覆盖层（第1覆盖层）
10…下部引导层
11…活性层
12…上部引导层
13…上部覆盖层（第2覆盖层）
14…GaAs基板
15…缓冲层
16…接触层
17...阱层
18...势垒层
20…发光二极管
21…电极
22…透明导电膜
23…反射面
25…接合电极
30…硅基板
31…功能性基板
α…倾斜面与平行于发光面的面构成的角度
50…金属基板
51…功能性基板
52…透明导电膜
53…反射层
55…第1电极
56…接触层
57…第2电极

Claims (19)

1.一种发光二极管，其特征在于，具备：
发光部，所述发光部具有：将组成式为(InX1Ga1-X1)As的阱层与组成式为(AlX2Ga1-X2)Y1In1-Y1P的势垒层交替地层叠而成的量子阱结构的活性层、夹持该活性层的组成式为(AlX3Ga1-X3)Y2In1-Y2P的第1引导层和第2引导层、以及隔着该第1引导层和第2引导层的各层夹持所述活性层的第1覆盖层和第2覆盖层，其中，0.1≤X1≤0.3，0≤X2≤0.2，0≤X3≤1，0.5＜Y1≤0.7，0＜Y2≤1；
形成于所述发光部上的电流扩散层；和
与所述电流扩散层接合的功能性基板，
所述第1和第2覆盖层的组成式为(AlX4Ga1-X4)Y3In1-Y3P，其中，0≤X4≤1，0＜Y3≤1，
所述发光二极管的发光峰波长为850nm～1000nm。
2.根据权利要求1所述的发光二极管，其特征在于，所述第1和第2引导层的组成X3和Y2分别为0.2≤X3≤0.5、0.4＜Y2≤0.6，所述第1和第2覆盖层的组成X4和Y3分别为0.3≤X4≤0.7、0.4＜Y3≤0.6。
3.根据权利要求1所述的发光二极管，其特征在于，所述功能性基板相对于发光波长是透明的。
4.根据权利要求1所述的发光二极管，其特征在于，所述功能性基板由GaP或者SiC构成。
5.根据权利要求1所述的发光二极管，其特征在于，所述功能性基板的侧面，在接近所述发光部的一侧具有相对于主要的光取出面垂直的垂直面，在远离所述发光部的一侧具有相对于所述主要的光取出面向内侧倾斜的倾斜面。
6.根据权利要求5所述的发光二极管，其特征在于，所述倾斜面包含粗糙的面。
7.一种发光二极管，其特征在于，具备：
发光部，所述发光部具有：将组成式为(InX1Ga1-X1)As的阱层与组成式为(AlX2Ga1-X2)Y1In1-Y1P的势垒层交替地层叠而成的量子阱结构的活性层、夹持该活性层的组成式为(AlX3Ga1-X3)Y2In1-Y2P的第1引导层和第2引导层、以及隔着该第1引导层和第2引导层的各层夹持所述活性层的第1覆盖层和第2覆盖层，其中，0.1≤X1≤0.3，0≤X2≤0.2，0≤X3≤1，0.5＜Y1≤0.7，0＜Y2≤1；
形成于所述发光部上的电流扩散层；和
包含与所述发光部相对地配置的、相对于发光波长具有90％以上的反射率的反射层，并与所述电流扩散层接合的功能性基板，
所述第1和第2覆盖层的组成式为(AlX4Ga1-X4)Y3In1-Y3P，其中，0≤X4≤1，0＜Y3≤1，
所述发光二极管的发光峰波长为850nm～1000nm。
8.根据权利要求7所述的发光二极管，其特征在于，所述第1和第2引导层的组成X3和Y2分别为0.2≤X3≤0.5、0.4＜Y2≤0.6，所述第1和第2覆盖层的组成X4和Y3分别为0.3≤X4≤0.7、0.4＜Y3≤0.6。
9.根据权利要求7所述的发光二极管，其特征在于，所述功能性基板包含由硅或者锗构成的层。
10.根据权利要求7所述的发光二极管，其特征在于，所述功能性基板包含金属基板。
11.根据权利要求10所述的发光二极管，其特征在于，所述金属基板包含多个金属层。
12.根据权利要求1或7所述的发光二极管，其特征在于，所述电流扩散层由GaP或者GaInP构成。
13.根据权利要求1或7所述的发光二极管，其特征在于，所述电流扩散层的厚度为0.5～20μm的范围。
14.根据权利要求1或7所述的发光二极管，其特征在于，在发光二极管的主要的光取出面侧设置有第1电极和第2电极。
15.根据权利要求14所述的发光二极管，其特征在于，所述第1电极和所述第2电极是欧姆电极。
16.根据权利要求14所述的发光二极管，其特征在于，在所述功能性基板的、所述主要的光取出面侧的相反侧的面上还具备第3电极。
17.一种发光二极管灯，其特征在于，具备权利要求1～16的任一项所述的发光二极管。
18.一种发光二极管灯，其特征在于，具备权利要求16所述的发光二极管，所述第1电极或第2电极、与所述第3电极相同电位地连接。
19.一种照明装置，搭载有多个权利要求1～16的任一项所述的发光二极管和/或权利要求17或18的至少任一项所述的发光二极管灯。
CN201180007108.8A 2010-01-25 2011-01-18 发光二极管、发光二极管灯和照明装置 Expired - Fee Related CN102725871B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010013530 2010-01-25
JP013530/2010 2010-01-25
JP183205/2010 2010-08-18
JP2010183205A JP5557648B2 (ja) 2010-01-25 2010-08-18 発光ダイオード、発光ダイオードランプ及び照明装置
PCT/JP2011/050719 WO2011090016A1 (ja) 2010-01-25 2011-01-18 発光ダイオード、発光ダイオードランプ及び照明装置

Publications (2)

Publication Number Publication Date
CN102725871A CN102725871A (zh) 2012-10-10
CN102725871B true CN102725871B (zh) 2016-03-09

Family

ID=44306819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180007108.8A Expired - Fee Related CN102725871B (zh) 2010-01-25 2011-01-18 发光二极管、发光二极管灯和照明装置

Country Status (4)

Country Link
JP (1) JP5557648B2 (zh)
CN (1) CN102725871B (zh)
TW (1) TWI446580B (zh)
WO (1) WO2011090016A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119585A (ja) 2010-12-02 2012-06-21 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置
KR102560008B1 (ko) 2019-11-26 2023-07-25 티엔진 산안 옵토일렉트로닉스 컴퍼니 리미티드 적외선 발광다이오드
JP7455267B1 (ja) 2022-10-28 2024-03-25 Ｄｏｗａエレクトロニクス株式会社 紫外線発光素子及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101371372A (zh) * 2006-01-23 2009-02-18 昭和电工株式会社 发光二极管及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982940B2 (ja) * 1999-03-26 2007-09-26 三井化学株式会社 光半導体素子の製造方法
US6900467B2 (en) * 2001-05-21 2005-05-31 Stanley Electric Co., Ltd. Semiconductor light emitting device having quantum well layer sandwiched between carrier confinement layers
JP2004207508A (ja) * 2002-12-25 2004-07-22 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2006066518A (ja) * 2004-08-25 2006-03-09 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
US8318519B2 (en) * 2005-01-11 2012-11-27 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
JP2007157838A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体レーザ素子
JP2010016353A (ja) * 2008-06-03 2010-01-21 Sumitomo Electric Ind Ltd ＡｌｘＧａ（１−ｘ）Ａｓ基板、赤外ＬＥＤ用のエピタキシャルウエハ、赤外ＬＥＤ、ＡｌｘＧａ（１−ｘ）Ａｓ基板の製造方法、赤外ＬＥＤ用のエピタキシャルウエハの製造方法および赤外ＬＥＤの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101371372A (zh) * 2006-01-23 2009-02-18 昭和电工株式会社 发光二极管及其制造方法

Also Published As

Publication number Publication date
JP5557648B2 (ja) 2014-07-23
TW201214753A (en) 2012-04-01
JP2011171694A (ja) 2011-09-01
WO2011090016A1 (ja) 2011-07-28
TWI446580B (zh) 2014-07-21
CN102725871A (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
CN103238222B (zh) 发光二极管、发光二极管灯和照明装置
CN102598318B (zh) 发光二极管、发光二极管灯和照明装置
CN102414847B (zh) 发光二极管、发光二极管灯和照明装置
CN102822999B (zh) 发光二极管及其制造方法以及发光二极管灯
CN102725870B (zh) 发光二极管、发光二极管灯和照明装置
CN103155181B (zh) 发光二极管和发光二极管灯
CN102468387A (zh) 发光二极管
CN103081135B (zh) 发光二极管、发光二极管灯和照明装置
KR101337102B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
CN102725871B (zh) 发光二极管、发光二极管灯和照明装置
CN103098238B (zh) 发光二极管和发光二极管灯
JP2011086917A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160309

Termination date: 20190118