CN102723275A - 基于nmos的otp器件的制造方法 - Google Patents

基于nmos的otp器件的制造方法 Download PDF

Info

Publication number
CN102723275A
CN102723275A CN2011100766110A CN201110076611A CN102723275A CN 102723275 A CN102723275 A CN 102723275A CN 2011100766110 A CN2011100766110 A CN 2011100766110A CN 201110076611 A CN201110076611 A CN 201110076611A CN 102723275 A CN102723275 A CN 102723275A
Authority
CN
China
Prior art keywords
technology
etching
oxide
silica
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100766110A
Other languages
English (en)
Other versions
CN102723275B (zh
Inventor
胡晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110076611.0A priority Critical patent/CN102723275B/zh
Publication of CN102723275A publication Critical patent/CN102723275A/zh
Application granted granted Critical
Publication of CN102723275B publication Critical patent/CN102723275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种基于NMOS的OTP器件的制造方法，将现有的基于NMOS的OTP器件中，由栅氧化层残余和衬垫氧化层共同构成的隧穿氧化层，改为仅有热氧化生长工艺生长，由此不仅提高了隧穿氧化层的致密度，还可降低隧穿氧化层的厚度，从而有利于提升OTP器件的编程能力和可靠性。

Description

基于NMOS的OTP器件的制造方法
技术领域
本发明涉及一种OTP(one-time programmable memory，一次可编程存储器)器件。
背景技术
请参阅图1，这是一种基于NMOS的单晶体管结构的OTP器件的单元结构。在p型硅衬底10中具有p阱11，p阱11之上具有多晶硅栅极13。多晶硅栅极13和p阱11之间为栅氧化层(gate oxide)12。多晶硅栅极13的两侧具有氮化硅侧墙14。氮化硅侧墙14与p阱11之间为隧穿氧化层(tunnel oxide)121。氮化硅侧墙14外侧下方的p阱11中具有源漏注入区15。该OTP器件是将HCI(Hot carrier inject，热载流子注入效应)产生的热电子存储于氮化硅侧墙14中实现编程，而隧穿氧化层121的质量与厚度直接影响OTP器件的编程能力以及数据可靠性。
请参阅图3，现有的基于NMOS的OTP器件的制造方法包括如下步骤：
第1步，在具有p阱的硅衬底上先生长一层氧化硅12，再淀积一层多晶硅13，刻蚀该层多晶硅13以氧化硅12作为刻蚀终点。刻蚀后剩余的多晶硅13作为栅极，剩余的氧化硅12作为栅氧化层。实际工艺中氧化硅12也会被部分刻蚀，从而在多晶硅栅极13两侧形成氧化硅残留121a。
第2步，在多晶硅栅极13的仅一侧下方的p阱中以轻掺杂漏注入(LDD)工艺形成n型轻掺杂区，然后用LPCVD(低压化学气相淀积)工艺硅片表面形成一层衬垫氧化层(liner oxide)121b，在多晶硅栅极13两侧的氧化硅残留121a与该衬垫氧化层121b共同构成了隧穿氧化层121。衬垫氧化层121b通常采用HTO(High Temperature Oxidation，高温热氧化)反应来制造。
第3步，在硅片表面淀积一层氮化硅14，刻蚀后形成氮化硅侧墙14。在氮化硅侧墙14的外侧下方的p阱中通过源漏注入工艺形成n型重掺杂区即源漏注入区。
上述方法制造出来的单晶体管结构的OTP器件往往性能不够理想，主要是编程能力和数据的可靠性方面，主要原因在于：
其一，衬垫氧化层121b的厚度一般大于
Figure BDA0000052575950000021
再薄的话对于均匀度(Uniformity)的控制就很难。加上在多晶硅栅极刻蚀过程中残留的氧化硅121a，最后形成的隧穿氧化层121的厚度往往大于本领域一般技术人员均知，过厚的隧穿氧化层不利于HCI编程效率的提高。
其二，隧穿氧化层121由下层的栅氧化层残余121a和上层的衬垫氧化层121b组成，而HTO工艺形成的衬垫氧化层121b的致密度比热氧化生长形成的栅氧化层121a差的多。因此OTP器件应用时的可靠性如耐久性(Endurance)、数据保持能力(Date retention)就受限于工艺形成的衬垫氧化层121b的质量。
发明内容
本发明所要解决的技术问题是提供一种基于NMOS的单晶体管结构的OTP器件的制造方法，该方法可以形成致密度较高的隧穿氧化层，从而提升OTP器件的编程能力以及数据可靠性。
为解决上述技术问题，本发明基于NMOS的OTP器件的制造方法包括如下步骤：
第1步，在具有p阱的硅衬底上先生长一层氧化硅，再淀积一层多晶硅，刻蚀该层多晶硅以氧化硅作为刻蚀终点；刻蚀后剩余的多晶硅作为栅极，剩余的氧化硅作为栅氧化层；在多晶硅栅极两侧的氧化硅被部分刻蚀形成栅氧化层残留；
第2步，在多晶硅栅极的仅一侧下方的p阱中以轻掺杂漏注入工艺形成n型轻掺杂区，然后用LPCVD工艺中的HTO工艺在硅片表面形成一层衬垫氧化层；
第3步，采用湿法刻蚀工艺将多晶硅栅极两侧下方的衬垫氧化层和栅氧化层残留去除；
第4步，在多晶硅栅极的侧壁和硅片表面采用热氧化生长工艺生长一层
Figure BDA0000052575950000031
厚度的氧化硅，该层氧化硅作为隧穿氧化层；
第5步，在硅片表面淀积一层氮化硅，刻蚀后形成氮化硅侧墙，在氮化硅侧墙的外侧下方的p阱中通过源漏注入工艺形成n型重掺杂区即源漏注入区。
本发明将现有的基于NMOS的OTP器件中，由栅氧化层残余和衬垫氧化层共同构成的隧穿氧化层，改为仅有热氧化生长工艺生长，由此不仅提高了隧穿氧化层的致密度，还可降低隧穿氧化层的厚度，从而有利于提升OTP器件的编程能力和可靠性。
附图说明
图1是现有的基于NMOS的OTP器件的单元结构的简单示意图；
图2是现有方法制造的OTP器件和本发明所述方法制造的OTP器件在编程后的读取电流、编程后的读取电流、编程时间的示意图；
图3是现有的基于NMOS的OTP器件的单元结构的制造方法的示意图；
图4是本发明基于NMOS的OTP器件的单元结构的制造方法的示意图。
图中附图标记说明：
10为p型硅衬底；11为p阱；12为栅氧化层；121为隧穿氧化层；13为多晶硅栅极；14为氮化硅侧墙；15为源漏注入区。
具体实施方式
请参阅图4，本发明基于NMOS的OTP器件的制造方法包括如下步骤：
第1步，在具有p阱的硅衬底上先生长一层氧化硅12，再淀积一层多晶硅13，刻蚀该层多晶硅13以氧化硅12作为刻蚀终点。刻蚀后剩余的多晶硅13作为栅极，剩余的氧化硅12作为栅氧化层。实际工艺中氧化硅12也会被部分刻蚀，从而在多晶硅栅极13两侧形成栅氧化层残留121a。
第2步，在多晶硅栅极13的仅一侧下方的p阱中以轻掺杂漏注入(LDD)工艺形成n型轻掺杂区，然后用LPCVD工艺中的HTO工艺在硅片表面形成一层衬垫氧化层121b。
第3步，采用湿法刻蚀(湿法腐蚀)工艺将多晶硅栅极13两侧下方的衬垫氧化层121b和栅氧化层残留121a去除。由于湿法刻蚀的各向同性，如果没有衬垫氧化层121b的话，刻蚀会损伤栅氧化层12的侧壁，所以在第2步仍然保留衬垫氧化层的淀积步骤。
第4步，在多晶硅栅极13的侧壁和硅片表面采用热氧化生长工艺生长一层
Figure BDA0000052575950000051
厚度的氧化硅121，该层氧化硅121作为隧穿氧化层。这一步采用的热氧化工艺不局限于湿氧氧化，也可是干氧氧化，或两者的结合。
第5步，在硅片表面淀积一层氮化硅14，刻蚀后形成氮化硅侧墙14，例如可采用干法反刻工艺。在氮化硅侧墙14的外侧下方的p阱中通过源漏注入工艺形成n型重掺杂区即源漏注入区。
基于NMOS的OTP器件在编程后，由于氮化硅侧墙存储电子，氮化硅侧墙下方的沟道形成空穴积累，导致NMOS晶体管的VT(阈值电压)增大。所以基于NMOS的OTP器件的编程效果越好，编程后的器件电流就更小。
请参阅图2，如用相同的栅电压去读取沟道电流，本发明所述方法制造的OTP器件(隧穿氧化层的厚度为
Figure BDA0000052575950000052
)的沟道电流远小于现有方法制造的OTP器件(隧穿氧化层的厚度为
Figure BDA0000052575950000053
)的沟道电流，这样便拉大了擦除状态和编程状态的窗口，有利于电路设计。此外，本发明所述方法制造的OTP器件的编程时间显著地小于现有方法制造的OTP器件的编程时间，即可以在更短的时间里完成器件更深程度的编程动作，所以编程效率大大提升了。

Claims (3)

1.一种基于NMOS的OTP器件的制造方法，其特征是，包括如下步骤：
第1步，在具有p阱的硅衬底上先生长一层氧化硅，再淀积一层多晶硅，刻蚀该层多晶硅以氧化硅作为刻蚀终点；刻蚀后剩余的多晶硅作为栅极，剩余的氧化硅作为栅氧化层；在多晶硅栅极两侧的氧化硅被部分刻蚀形成栅氧化层残留；
第2步，在多晶硅栅极的仅一侧下方的p阱中以轻掺杂漏注入工艺形成n型轻掺杂区，然后用LPCVD工艺中的HTO工艺在硅片表面形成一层衬垫氧化层；
第3步，采用湿法刻蚀工艺将多晶硅栅极两侧下方的衬垫氧化层和栅氧化层残留去除；
第4步，在多晶硅栅极的侧壁和硅片表面采用热氧化生长工艺生长一层
Figure FDA0000052575940000011
厚度的氧化硅，该层氧化硅作为隧穿氧化层；
第5步，在硅片表面淀积一层氮化硅，刻蚀后形成氮化硅侧墙，在氮化硅侧墙的外侧下方的p阱中通过源漏注入工艺形成n型重掺杂区即源漏注入区。
2.根据权利要求1所述的基于NMOS的OTP器件的制造方法，其特征是，所述方法第4步中，所述热氧化生长工艺为湿氧氧化工艺、或干氧氧化工艺、或两者的结合。
3.根据权利要求1所述的基于NMOS的OTP器件的制造方法，其特征是，所述方法第2步中淀积的衬垫氧化层用来保护所述方法第3步中湿法刻蚀工艺对栅氧化层侧壁的腐蚀。
CN201110076611.0A 2011-03-29 2011-03-29 基于nmos的otp器件的制造方法 Active CN102723275B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110076611.0A CN102723275B (zh) 2011-03-29 2011-03-29 基于nmos的otp器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110076611.0A CN102723275B (zh) 2011-03-29 2011-03-29 基于nmos的otp器件的制造方法

Publications (2)

Publication Number Publication Date
CN102723275A true CN102723275A (zh) 2012-10-10
CN102723275B CN102723275B (zh) 2015-02-04

Family

ID=46949000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110076611.0A Active CN102723275B (zh) 2011-03-29 2011-03-29 基于nmos的otp器件的制造方法

Country Status (1)

Country Link
CN (1) CN102723275B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854076A (zh) * 2019-11-15 2020-02-28 西安微电子技术研究所 一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS器件及工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090430A1 (en) * 2005-10-17 2007-04-26 Sharp Kabushiki Kaisha Semiconductor memory device
US20070111357A1 (en) * 2005-11-17 2007-05-17 Ememory Technology Inc. Manufacturing method of a non-volatile memory
CN101872765A (zh) * 2009-04-23 2010-10-27 上海华虹Nec电子有限公司 Nmos一次可编程器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090430A1 (en) * 2005-10-17 2007-04-26 Sharp Kabushiki Kaisha Semiconductor memory device
US20070111357A1 (en) * 2005-11-17 2007-05-17 Ememory Technology Inc. Manufacturing method of a non-volatile memory
CN101872765A (zh) * 2009-04-23 2010-10-27 上海华虹Nec电子有限公司 Nmos一次可编程器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854076A (zh) * 2019-11-15 2020-02-28 西安微电子技术研究所 一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS器件及工艺
CN110854076B (zh) * 2019-11-15 2022-05-31 西安微电子技术研究所 一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS器件及工艺

Also Published As

Publication number Publication date
CN102723275B (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
US9461138B2 (en) Non-volatile semiconductor memory with nitride sidewall contacting nitride layer of ONO gate stack and methods for producing the same
CN106887435B (zh) 一种3DNand闪存设备及其制作方法
US8110461B2 (en) Flash memory device and manufacturing method of the same
JP2008053498A (ja) 半導体装置およびその製造方法
CN103794610B (zh) 非挥发性内存单元及其制造方法
CN102013411A (zh) 浅沟槽隔离结构的制造方法
JP2005311279A (ja) フラッシュメモリ素子の製造方法及びそれにより製造されたフラッシュメモリ素子
CN102760737A (zh) 浮栅型eeprom器件及其制造方法
CN102723275A (zh) 基于nmos的otp器件的制造方法
KR100812080B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
CN106257647A (zh) 嵌入pip电容的cmos的制作方法
US8952484B2 (en) Non-volatile memory having isolation structures in and above a substrate and manufacturing method thereof
CN101211857A (zh) 快闪存储器件及其制造方法
CN105118832A (zh) Sonos存储器及其制造方法
CN103872059A (zh) P型沟道闪存器件及其制造方法
US9997527B1 (en) Method for manufacturing embedded non-volatile memory
KR100814376B1 (ko) 불휘발성 메모리 장치 및 그 제조 방법
KR100652351B1 (ko) 플래시 소자 제조 방법
KR101086496B1 (ko) 비휘발성 메모리 소자의 플로팅 게이트 형성방법
CN104979354B (zh) 一种etox nor型闪存的结构及其制作方法
CN103178018A (zh) 分离栅快闪存储单元制造方法
CN102593055B (zh) 高压器件集成电路的制造方法
CN109461733B (zh) 闪存器件的制造方法
CN109461735B (zh) 改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法
KR101128712B1 (ko) 이피롬셀 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant