CN102708912A - 用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构 - Google Patents

用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构 Download PDF

Info

Publication number
CN102708912A
CN102708912A CN2012101052589A CN201210105258A CN102708912A CN 102708912 A CN102708912 A CN 102708912A CN 2012101052589 A CN2012101052589 A CN 2012101052589A CN 201210105258 A CN201210105258 A CN 201210105258A CN 102708912 A CN102708912 A CN 102708912A
Authority
CN
China
Prior art keywords
memory storage
state
node
data
memory devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101052589A
Other languages
English (en)
Other versions
CN102708912B (zh
Inventor
C·S·比尔
W·D·蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of CN102708912A publication Critical patent/CN102708912A/zh
Application granted granted Critical
Publication of CN102708912B publication Critical patent/CN102708912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0085—Write a page or sector of information simultaneously, e.g. a complete row or word line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构，基于单一命令，提供高电流于编程和擦除功能，以仅编程和擦除其状态将从其先前状态改变的该存储装置(30)。

Description

用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构
本申请是申请号为200680015533.0，申请日为2006年5月26日，发明名称为“用于编程、擦除及读取纳米级电阻性存储装置的页缓冲器架构”的中国专利申请的分案申请。
技术领域
本发明大体上是关于存储装置，详言之，是关于电阻性存储装置操作。
背景技术
图1显示一种已知为离子移动电阻性存储装置之电阻性存储装置30。存储装置30包括电极32(例如铜)、于该电极32上之硫化铜层34、于层34上之例如氧化铜层之有源层36、和于该有源层36上之电极38(例如钛)。起初，假设存储装置30尚未被编程，为了编程存储装置30，将电极38接地，而施加正电压到电极32，俾使得电位Vpg(“编程″电位)于该存储装置30之顺向(forward)方向从较高至较低电位施加跨接(across)于存储装置30(参看图2，存储装置电流对施加跨接于该存储装置30之电位之图)。此电位足够引起铜离子从层34被吸引朝向电极38并进入有源层36(A)，以便形成导电细丝(filament)，引起有源层36(以及全部存储装置30)是在(顺向)低电阻或导电状态。在移除此电位(B)后，于编程步骤期间吸引入有源层36之离子保留在该有源层36中，以使有源层36(和存储装置30)保持于导电或低电阻状态。
于存储装置30于其被编程(导电)状态之读取步骤中，电位Vr(“读取″电位)于该存储装置30之顺向方向从较高至较低电位施加跨接于存储装置30。此电位小于施加跨接于该存储装置30用来编程(参看上述)之电位Vpg。于此情况，存储装置30将容易导通电流，其表示存储装置30是在其被编程状态。
为了擦除存储装置，施加正电压到电极38，而使电极32保持接地，俾使得电位Ver(“擦除″电位)于该存储装置30之反向(reverse)方向从较高至较低电位施加跨接于存储装置30。此电位足够引起铜离子从有源层36被排斥朝向电极32并进入层34(C)，引起有源层36(以及全部存储装置30)在高电阻或实质非导电状态。此状态在从存储装置30移除此电位后仍维持。
于存储装置30于其被擦除(实质不导电)状态之读取步骤中，电位Vr再于该存储装置30之顺向方向从较高至较低电位施加跨接于存储装置30，如上所述。由于有源层34(和存储装置30)在高电阻或实质不导电状态，存储装置30将不导通显著电流，其表示存储装置30是在其被擦除状态。电阻性存储器阵列一般包括大量之此等存储装置30，各存储装置30能够个别地被读取、编程和擦除。
从上述和图2中将注意到，需要相对低的电流来读取存储装置30之状态(希望施加低电压以避免干扰到另一状态)，而需要实质较高的电流来编程和擦除装置30。由此，需要表现此种高电流之架构。
此外，一般而言，于现有的闪存阵列中，系进行双命令方法(two-command approach)，其中基于第一命令而擦除整页之数据，然后基于第二命令将数据写入到阵列中。会希望提供一种方法，其中基于单一命令，仅于那些其中需要从先前状态来改变状态之存储装置进行擦除和编程，亦即那能其状态不将从先前状态改变之存储装置被保留在该状态而不经历擦除或编程操作。
因此，所需要的是一种于编程和擦除电阻性存储装置之存储装置时符合高电流需求、同时使用单一命令并仅改变那些其中需要改变状态之存储装置之状态之方法。
发明内容
本发明一方面提供一种对电阻性存储装置执行程序的方法，包括：提供数据信息至数据寄存器；将来自该数据寄存器的数据信息提供至锁存器，其中，该锁存器串联于该数据寄存器；以及将来自该锁存器的与将数据写入该存储装置中相关的信息提供至写入驱动器。
本发明另一方面提供一种存储器结构，包括：位线；连接至该位线的电阻性存储装置；数据寄存器；用于连接该位线与该数据寄存器的装置；锁存器，串联于该数据寄存器；用于连接该位线与该锁存器的装置；以及用于连接该数据寄存器与该锁存器的装置。
广言之，本发明是一种于电阻性存储装置阵列的电阻性存储装置进行操作的方法，该阵列包含于不同状态的存储装置，该方法包括：判定各存储装置的期望状态，判定各存储装置的状态，以及仅写入数据至那些状态不同于期望状态的存储装置。
根据考虑下述的详细描述，配合所附图式，可较佳地了解本发明。由下列描述，仅藉由施行本发明的最佳模式的说明，显示和描述了本发明的实施例，对于熟悉此项技艺者将变得容易清楚了解本发明。如将了解的，本发明可有其它的实施例，而其一些细部能够作修饰和显然的各态样变化，而完全不偏离本发明的范围。因此，各图式和详细描述是有关在本质上说明本发明而并不用来限制本发明。
附图说明
于所附权利要求书中提出了本发明可靠特性之新颖特征。然而，当阅读时本发明其本身以及该使用之最佳实施模式，以及其进一步之目的和优点，将藉由参照下列例示实施例之详细说明配合所附图式而最佳地了解，其中：
图1为上述存储装置之剖面图；
图2为说明图1之存储装置之操作特性之电流对电压之图；
图3为用于施行本发明之电路之一般说明；
图4为说明本方法中步骤之流程图；以及
图5至15为说明图3之电路详细示意图，用于与该方法之步骤一起施行本发明。
主要组件符号说明
30    电阻性存储装置          30A    存储装置
301、302、303、304存储装置
32    电极                    34     硫化铜层
36    有源层                  38     电极
40    页                      42     存储器阵列
46    区段                    48     存储器结构
481、482、483、484存储器结构
50    电路                   52驱动器
54    逻辑                   56输入/输出埠
58    位线                   60、62y译码器晶体管
621、622、623、624Y译码器晶体管
64    晶体管                 66数据寄存器
661、662、663、664数据寄存器
68    感测锁存器             70、72、74晶体管、开关
721、722、723、724晶体管
80    感测电路               82、84、86、88、90晶体管
A、A1、A2、A3、A4节点        B、B1、B2、B3、B4节点
BL1、BL2、BL3、BL4节点       C、C1、C2、C3、C4节点
SNS1、SNS2、SNS3、SNS4节点
Ver、Vpg、Vr电位。
具体实施方式
现详细参照本发明之特定实施例，该实施例说明了由发明人施行本发明所考虑表现之最佳模式。
图3说明用于施行本发明之电路之一般形式。显示了存储器阵列42之页40之部分。存储器阵列42之页40包括多个存储器结构48。电路50(包括写入驱动器52、电路逻辑54、和输入/输出埠56)将以下列描述之方式而与页40关联操作。
各存储器结构48包括位线58，该位线58可经由y译码器晶体管60和y译码器晶体管62而连接至电路50。各位线58沿其长度连接至多个存储装置30，各存储装置30与存取晶体管64串联连接。然而为了清楚之目的，仅显示单一存储装置30为操作地连接至各位线58。各存储器结构48亦包括与感测锁存器(sense latch)68串联(由显示为开关(switch)之晶体管70连接)之数据寄存器66，该数据寄存器66和感测锁存器68与位线58并联连接，系以显示为开关之晶体管72连接位线58与感测锁存器68，以及显示为开关之晶体管74连接该位线58和数据寄存器66。
将参照图3之存储器结构48之其中一者，如在此例子中之中间存储器结构48，而描述电路之操作，虽然应该了解到各其它的存储器结构48系以相似的方式操作。
最初，如上所述，存储装置30可以是在高电阻(编程“1″)状态或于低电阻(编程“0″)状态。亦参考图4，由于开关74导通(closed)而开关70、72不导通(open)，数据以字节之方式从输入/输出埠56经由y译码器晶体管62而加载至数据寄存器66。此数据指示存储装置30A之期望状态。然后开关70被导通，而于数据寄存器66中之数据倾注(dumped)(整页)至感测锁存器68。接着，进行擦除验证步骤，实际上(ineffect)比较感测锁存器68中之数据与存储装置30中之数据，以判定是否需要进行存储装置30之擦除步骤(整页)。也就是说，例如，若存储装置30是在被擦除状态(逻辑1)，而存储装置30之期望状态是被擦除状态(逻辑1)，则不需要且将不对存储装置30进行擦除步骤。同样地，若存储装置30是在被编程状态(逻辑0)，而存储装置30之期望状态是被编程状态(逻辑0)，则将不进行擦除步骤。若存储装置30是在被擦除状态(逻辑1)，而存储装置30之期望状态是被编程状态(逻辑0)，则将不进行擦除步骤(将进行编程步骤，稍后将作讨论)。最后，若存储装置30是在被编程状态(逻辑0)，而存储装置30之期望状态是被擦除状态(逻辑1)，则将进行擦除步骤。由于开关72导通而开关70、74不导通，关于需要进行擦除步骤之信息从感测锁存器68经由开关72和经由y译码器晶体管62和y译码器晶体管60而提供至逻辑54，该逻辑54根据感测锁存器68之状态而提供信息至写入驱动器52，以提供擦除电流通过于所希望情况之存储装置30(参阅上文)。然后，另一个擦除验证步骤透过存储装置30与感测锁存器68之通讯(communication)而进行，而感测锁存器68之状态表示是否已成功地进行了擦除步骤。若擦除步骤是所希望的且此擦除验证步骤已表示尚未达成被擦除状态，则重复此擦除步骤并进行其它的擦除验证步骤，直到擦除验证表示擦除步骤已经有效为止。
其次，进行编程验证步骤，比较感测锁存器68中之数据与存储装置30中之数据，以判定是否需要进行存储装置30之编程步骤。也就是说，例如，若存储装置30是在被擦除状态(逻辑1)，而存储装置30之期望状态是被擦除状态(逻辑1)，则不需要且将不对存储装置30进行编程步骤。同样地，若存储装置30是在被编程状态(逻辑0)，而存储装置30之期望状态是被编程状态(逻辑0)，则将不进行编程步骤。若存储装置30是在被擦除状态(逻辑1)，而存储装置30之期望状态是被编程状态(逻辑0)，则将进行编程步骤。最后，若存储装置30是在被编程状态(逻辑0)，而存储装置30之期望状态是被擦除状态(逻辑1)，则将不进行编程步骤。关于需要进行编程步骤之信息从感测锁存器68经由开关72和经由y译码器晶体管62和y译码器晶体管60而提供至逻辑54，该逻辑54根据感测锁存器68之状态而提供信息至写入驱动器52，以提供编程电流通过于所希望情况之存储装置30(参阅上文)。然后，另一个编程验证步骤透过存储装置30与感测锁存器68之通讯而进行，而感测锁存器68之状态表示是否已成功地进行了编程步骤。若编程步骤是所希望的且此编程验证步骤已表示尚未达成被编程状态，则重复此编程步骤并进行另一编程验证步骤，直到编程验证表示编程步骤已经有效为止。
图5至15详细说明图3之电路。如图所示，显示了四个存储器结构481、482、483、484，虽然将了解到有非常大数目之此等存储器结构包括于区段46中。各存储器结构48包括数据寄存器66、感测锁存器68、和晶体管70、72、74，全如上所述。于各存储器结构48中，感测电路80，包括串联之晶体管82、84、86、88，透过晶体管90而与关联之位线58通讯，并与关联之感测锁存器68通讯，如图所示。
于本实例中，为了说明本方法，存储装置301、302、303、304最初分别显示为在低电阻(0)、低电阻(0)、高电阻(1)、高电阻(1)状态。同时，存储装置之期望状态将分别是低电阻(0)、高电阻(1)、低电阻(0)、高电阻(1)。最初，由于LDPB高和由于DUMP低和RDPB低，数据位(0101)连续地经由y译码器晶体管60和Y译码器晶体管621、622、623、624提供至个别的数据寄存器661、662、663、664，以使数据寄存器661、662、663、664之节点C1、C2、C3、C4系分别在0101状态(图5)。然后(图6)，同时使至晶体管70之输入为高的(DUMP高)，以使于各节点C之信息提供至关联的感测锁存器，使得感测锁存器之节点A之状态与关联之数据寄存器之节点C之状态相同。也就是说，节点A1、A2、A3、A4分别在0101状态。同时，感测锁存器之各节点B将是在相反于关联的节点A之状态，亦即，节点B1、B2、B3、B4将分别在1010状态。
接着，参照图7，进行擦除验证步骤，其中BLPROT为低、SET为低、以及RDPB、DUMP、和LDPB全都为低。由于y译码器晶体管621、622、623、624导通，驱动读取电流通过各存储装置301、302、303、304，以及依于其电阻，个别的节点BL1、BL2、BL3、BL4(及节点SNS1、SNS2、SNS3、SNS4)将为高或低。于所示之特殊情况中，因为存储装置301、302之低电阻，则节点BL1、BL2和SNS1、SNS2将为高，而因为存储装置303、304之高电阻，则节点BL3、BL4和SNS3、SNS4将为低。于存储器结构481中，由于SNS1为高和SET为低，节点B1将保持在1状态。于存储器结构482中，再由于SNS为高和SET为低，节点B2将保持在0状态。于存储器结构483中，由于SNS为低和SNS为低，节点B3将保持在1状态。然而，于存储器结构484中，由于SNS为低和SET为低，节点B4将强迫为高，即进入1状态，强迫其节点A4进入低或0状态。
接着(图8)，讯号RDPB被驱动为高，将晶体管72导通，而使得于存储器结构481、482、483、484之节点A1、A2、A3、A4之信息连续地以0100序列(series)经由y译码器晶体管621、622、623、624传递至逻辑54。逻辑54提供信息至写入驱动器52以仅擦除那些其中关联之节点A之状态为1之存储装置。于此情况，此仅为存储装置302。然后(图9)，由于仅y译码器晶体管622导通，高电流由写入驱动器52驱动通过存储装置302于适当的方向以提供该存储装置302之擦除。如图9中所示，透过此操作，存储装置302之状态从0(低电阻)改变至1(高电阻)。同时，存储装置301、303、304之状态保持不变，使得存储装置301、302、303、304之状态现在分别为0111。
欲完成此擦除程序(图10)，进行另一擦除验证步骤，其中BLPROT为低、SET为低、以及RDPB、DUMP、和LDPB全都为低。由于y译码器晶体管621、622、623、624导通，驱动读取电流通过各存储装置301、302、303、304，以及依于其电阻，个别的节点BL和SNS将为高或低。因为存储装置301之低电阻，则节点BL1和节点SNS1将为高，而因为存储装置302、303、304之高电阻，则节点BL2、BL3、和BL4以及节点SNS2、SNS3、和SNS4将为低。所有的节点A将在其低状态，当提供此信息至逻辑54时，确认已经达成如所希望之擦除。
经过整个此程序，由于DUMP为低，节点C1、C2、C3、C4已经保持在其最初的设定状态，亦即，分别为0101(图11)。然后，同时使至晶体管70之输入(DUMP)为高的，而使得于各节点C之信息被提供至其关联的数据锁存，以使得感测锁存器之节点A之状态相同于关联的数据寄存器之节点C之状态。也就是说，节点A1、A2、A3、A4分别在1010状态。同时，感测锁存器681、682、683、684之节点B1、B2、B3、B4将各在相反于关联的节点A之状态，亦即，节点B1、B2、B3、B4将分别在1010状态。
接着，参照图12，进行编程验证步骤，其中BLPROT为低、SET为高、以及RDPB、DUMP、和LDPB全都为低。由于y译码器晶体管621、622、623、624导通，驱动读取电流通过各存储装置301、302、303、304，以及依于其电阻，个别的节点BL1、BL2、BL3、BL4和SNS1、SNS2、SNS3、SNS4将为高或低。于所示之特殊情况中，因为存储装置301之低电阻，则节点BL1(节点SNS1)将为高，而因为存储装置302、303、304之高电阻，则节点BL2、BL3、和BL4以及节点SNS2、SNS3、和SNS4将为低。于存储装置301中，由于SNS1为高和SET为高，则节点B1将驱动至0状态，转而驱动节点A1至1状态。同时，节点B2、B3、B4将分别保持在其010状态。
接着(图13和14)，讯号RDPB被驱动为高，导通晶体管721、722、723、724，使得于各存储器结构之节点A之信息连续地以1101序列经由Y译码器晶体管621、622、623、624传递至逻辑54。逻辑54提供信息至写入驱动器以仅编程那些其中关联的节点A之状态为0之存储装置。于此情况，此仅为存储装置303。然后，由于仅Y译码器晶体管623导通，高电流由写入驱动器52驱动通过存储装置303于适当的方向以提供该存储装置303之编程。如图14中所示，透过此操作，存储装置303之状态从1(高电阻)改变至0(低电阻)。同时，存储装置301、302、304之状态保持不变，而使得存储装置301、302、303、304之状态现在分别为0101，对应于初始提供之数据。
最后，欲完成此编程程序，进行另一编程验证步骤(图15)，其中BLPROT为低、SET为高、以及RDPB、DUMP、和LDPB全都为低。由于y译码器晶体管621、622、623、624导通，驱动读取电流通过各存储装置301、302、303、304，以及依于其电阻，个别的节点SNS将为高或低。因为存储装置301、303之低电阻，则节点BL1和BL3以及节点SNS1、SNS3将为高，而因为存储装置302、304之高电阻，则节点BL2、BL4以及节点SNS2和SNS4将为低。节点B3将被驱动为低，驱动节点A3为高。所有的节点A将在其高状态，当提供此信息至逻辑电路时，确认已达成所希望之编程。
如上所述，如图4中所示，整个程序响应于单一命令而发生。此对比于先前技术，其中进行双命令方法，亦即，其中根据第一命令，擦除整页之数据，然后根据第二命令将数据写入至阵列中。此外，将看到，擦除和编程仅进行于那些其中需要从先前状态改变状态之存储装置，亦即，那些不需要从先前状态改变其状态之存储装置保留于该状态而不经历擦除或编程操作。清楚地，这些方法大大地增加编程和擦除存储装置之效果并减少电源需求。再者，此方法提供了用来编程和擦除装置所需之高电流。
虽然本方法可容易应用于上述先前技术中所述类型之离子移动电阻性存储装置，但是将了解到本方法可应用于宽广种类之存储装置，包括电子交换(switching)电阻性存储装置。
为了说明和描述之目的，已提出本发明之实施例之上述说明。但并不欲认为已完全描述了本发明或限制本发明于精确揭露的形式。鉴于上述之教示，可知其它的修改或变化是可能的。
已选择和描述了本发明之实施例，以对本发明之原理和其实际应用提出最佳之说明，由此而使得本技艺之一般技术人员能够利用本发明于各种具体实施例中，并当考量适合于特定的使用情况时而可具有各种的修改。所有之此等修改和变化系在由所附之权利要求书所决定之本发明之范围内，而该权利要求书系在公平、合法和公正授权下而依照其广度范围之解释。

Claims (9)

1.一种对电阻性存储装置(30)执行程序的方法，包括：
提供数据信息至数据寄存器(66)；
将来自该数据寄存器(66)的数据信息提供至锁存器(68)，其中，该锁存器(68)串联于该数据寄存器(66)；以及
将来自该锁存器(68)的与将数据写入该存储装置(30)中相关的信息提供至写入驱动器(52)。
2.如权利要求1所述的对电阻性存储装置(30)执行程序的方法，还包括该写入驱动器(52)将数据写入该存储装置(30)中。
3.如权利要求2所述的对电阻性存储装置(30)执行程序的方法，其中，由该写入驱动器(52)写入数据使该存储装置(30)的电阻从较低状态改变至较高状态。
4.如权利要求2所述的对电阻性存储装置(30)执行程序的方法，其中，由该写入驱动器(52)写入数据使该存储装置(30)的电阻从较高状态改变至较低状态。
5.如权利要求1所述的对电阻性存储装置(30)执行程序的方法，其中，根据与在该存储装置(30)中写入数据相关的信息，数据并不由该写入驱动器(52)写入该存储装置(30)中。
6.如权利要求3所述的对电阻性存储装置(30)执行程序的方法，还包括验证该存储装置(30)的该较高电阻状态。
7.如权利要求4所述的对电阻性存储装置(30)执行程序的方法，还包括验证该存储装置(30)的该较低电阻状态。
8.一种存储器结构，包括：
位线；
连接至该位线的电阻性存储装置(30)；
数据寄存器(66)；
用于连接该位线与该数据寄存器(66)的装置；
锁存器(68)，串联于该数据寄存器(66)；
用于连接该位线与该锁存器(68)的装置；以及
用于连接该数据寄存器(66)与该锁存器(68)的装置。
9.如权利要求8所述的存储器结构，还包括连接至该位线的写入驱动器(52)。
CN201210105258.9A 2005-05-27 2006-05-26 用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构 Active CN102708912B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/139,227 US7259983B2 (en) 2005-05-27 2005-05-27 Page buffer architecture for programming, erasing and reading nanoscale resistive memory devices
US11/139,227 2005-05-27
CNA2006800155330A CN101171642A (zh) 2005-05-27 2006-05-26 用于编程、擦除及读取纳米级电阻性存储装置的页缓冲器架构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800155330A Division CN101171642A (zh) 2005-05-27 2006-05-26 用于编程、擦除及读取纳米级电阻性存储装置的页缓冲器架构

Publications (2)

Publication Number Publication Date
CN102708912A true CN102708912A (zh) 2012-10-03
CN102708912B CN102708912B (zh) 2016-03-16

Family

ID=37068259

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2006800155330A Pending CN101171642A (zh) 2005-05-27 2006-05-26 用于编程、擦除及读取纳米级电阻性存储装置的页缓冲器架构
CN201210105258.9A Active CN102708912B (zh) 2005-05-27 2006-05-26 用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2006800155330A Pending CN101171642A (zh) 2005-05-27 2006-05-26 用于编程、擦除及读取纳米级电阻性存储装置的页缓冲器架构

Country Status (7)

Country Link
US (1) US7259983B2 (zh)
EP (1) EP1883929A1 (zh)
JP (1) JP4704460B2 (zh)
KR (1) KR20080022120A (zh)
CN (2) CN101171642A (zh)
TW (1) TW200703360A (zh)
WO (1) WO2006130438A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471556B2 (en) * 2007-05-15 2008-12-30 Super Talent Electronics, Inc. Local bank write buffers for accelerating a phase-change memory
US7259983B2 (en) * 2005-05-27 2007-08-21 Spansion Llc Page buffer architecture for programming, erasing and reading nanoscale resistive memory devices
US8077495B2 (en) * 2006-12-05 2011-12-13 Spansion Llc Method of programming, erasing and repairing a memory device
US7474579B2 (en) * 2006-12-20 2009-01-06 Spansion Llc Use of periodic refresh in medium retention memory arrays
JP5253784B2 (ja) * 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
US8213243B2 (en) 2009-12-15 2012-07-03 Sandisk 3D Llc Program cycle skip
JP5404683B2 (ja) * 2011-03-23 2014-02-05 株式会社東芝 抵抗変化メモリ
CN102855928A (zh) * 2011-06-28 2013-01-02 中国科学院微电子研究所 电阻转变存储器阵列及对其进行存储操作的方法
KR101959846B1 (ko) * 2012-03-02 2019-03-20 삼성전자주식회사 저항성 메모리 장치
US8947972B2 (en) 2013-03-15 2015-02-03 Sandisk 3D Llc Dynamic address grouping for parallel programming in non-volatile memory
US8947944B2 (en) 2013-03-15 2015-02-03 Sandisk 3D Llc Program cycle skip evaluation before write operations in non-volatile memory
US9711225B2 (en) 2013-10-16 2017-07-18 Sandisk Technologies Llc Regrouping and skipping cycles in non-volatile memory
EP3234636A4 (en) 2014-12-17 2018-09-05 Venkata Guruprasad Chirp travelling wave solutions and spectra
US9564215B2 (en) 2015-02-11 2017-02-07 Sandisk Technologies Llc Independent sense amplifier addressing and quota sharing in non-volatile memory
CN113409840A (zh) * 2021-06-30 2021-09-17 芯天下技术股份有限公司 状态寄存器及其写操作方法、芯片、装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0676586A (ja) * 1991-12-19 1994-03-18 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた記憶システム
US6118703A (en) * 1998-04-22 2000-09-12 Nec Corporation Nonvolatile storage device and control method therefor
US20020159286A1 (en) * 2001-04-27 2002-10-31 International Business Machines Corporation MRAM and access method thereof
CN1574094A (zh) * 2003-05-27 2005-02-02 索尼株式会社 存储设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777923A (en) * 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
JPH10154394A (ja) * 1996-11-21 1998-06-09 Toshiba Corp メモリ装置
US6643213B2 (en) * 2002-03-12 2003-11-04 Hewlett-Packard Development Company, L.P. Write pulse circuit for a magnetic memory
JP4187148B2 (ja) * 2002-12-03 2008-11-26 シャープ株式会社 半導体記憶装置のデータ書き込み制御方法
DE10300521A1 (de) * 2003-01-09 2004-07-22 Siemens Ag Organoresistiver Speicher
US7259983B2 (en) * 2005-05-27 2007-08-21 Spansion Llc Page buffer architecture for programming, erasing and reading nanoscale resistive memory devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0676586A (ja) * 1991-12-19 1994-03-18 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた記憶システム
US6118703A (en) * 1998-04-22 2000-09-12 Nec Corporation Nonvolatile storage device and control method therefor
US20020159286A1 (en) * 2001-04-27 2002-10-31 International Business Machines Corporation MRAM and access method thereof
CN1574094A (zh) * 2003-05-27 2005-02-02 索尼株式会社 存储设备

Also Published As

Publication number Publication date
US20060268595A1 (en) 2006-11-30
TW200703360A (en) 2007-01-16
JP4704460B2 (ja) 2011-06-15
CN102708912B (zh) 2016-03-16
WO2006130438A1 (en) 2006-12-07
US7259983B2 (en) 2007-08-21
CN101171642A (zh) 2008-04-30
KR20080022120A (ko) 2008-03-10
JP2008542957A (ja) 2008-11-27
EP1883929A1 (en) 2008-02-06

Similar Documents

Publication Publication Date Title
CN102708912A (zh) 用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构
CN101872647B (zh) 一次编程电阻随机存储单元、阵列、存储器及其操作方法
CN100354977C (zh) 半导体存储装置及存储单元阵列的擦除方法
TW556227B (en) Steering gate and bit line segmentation in non-volatile memories
JP4867297B2 (ja) 記憶装置のベリファイ方法
CN1146921C (zh) 用于可编程逻辑的可编程非易失双向开关
CN102800362B (zh) 非易失存储器的过擦除处理方法和处理系统
US7940557B1 (en) Non-volatile electromechanical configuration bit array
CN1897160A (zh) 包含存储单元与限流器的半导体元件
JP4854729B2 (ja) 追記型メモリ
WO2008059946A1 (fr) Mémoire de type à changement de résistance
US6330186B2 (en) Non-volatile semiconductor memory device having electrically programable memory matrix array
US7518902B2 (en) Resistive memory device and method for writing to a resistive memory cell in a resistive memory device
CN1679111B (zh) 同时向存储矩阵中的多个行进行写入的装置
CN105931665A (zh) 一种相变存储器读出电路及方法
JP3611280B2 (ja) 不揮発性半導体記憶装置
US20060098492A1 (en) Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof
CN101689397B (zh) 具有高可靠性的非易失存储器
WO2004100216A2 (en) A non-volatile memory having a bias on the source electrode for hci programming
CN109872749B (zh) 电阻式存储器装置及其操作方法
CN104794261A (zh) 一种具有复位功能的阻变型随机存储器模型及存储方法
CN100477006C (zh) 可编程存储器单元和操作方法
JP2004241045A (ja) 不揮発性半導体記憶装置
CN111429961A (zh) 补偿非易失存储元件编程时电荷流失与源极线偏置的方法
JPH10269793A (ja) 不揮発性メモリとその管理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160329

Address after: American California

Patentee after: Cypress Semiconductor Corp.

Address before: American California

Patentee before: Spansion LLC N. D. Ges D. Staates