CN102693978B - 静电放电保护电路 - Google Patents

静电放电保护电路 Download PDF

Info

Publication number
CN102693978B
CN102693978B CN201210045518.8A CN201210045518A CN102693978B CN 102693978 B CN102693978 B CN 102693978B CN 201210045518 A CN201210045518 A CN 201210045518A CN 102693978 B CN102693978 B CN 102693978B
Authority
CN
China
Prior art keywords
coupled
pad
transistor
esd
static discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210045518.8A
Other languages
English (en)
Other versions
CN102693978A (zh
Inventor
吴健铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN102693978A publication Critical patent/CN102693978A/zh
Application granted granted Critical
Publication of CN102693978B publication Critical patent/CN102693978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种静电放电保护电路，用来保护一耦接于一输入/输出垫的内部电路，此种静电放电保护电路包含一静电放电保护单元与一电压检测单元。静电放电保护单元是用来提供一释放运作以将发生于输入/输出垫的一静电放电电压释放至一接地端。电压检测单元是用来检测输入/输出垫是否发生静电放电电压，并据以控制此释放运作。在电压检测单元检测到输入/输出垫发生静电放电电压时，即控制静电放电保护单元在输入/输出垫与接地端间提供直接导电路径以执行此释放运作，用以保护内部电路避免受静电放电电压的影响而损坏。

Description

静电放电保护电路
技术领域
本发明涉及一种静电放电保护电路，特别是指一种具有电压检测机制的静电放电保护电路。
背景技术
集成电路产品于实际使用环境中可能会遭受静电放电(ElectrostaticDischarge；ESD)事件的影响，而由于静电放电电压较其所使用的电源电压大出很多，或其瞬间放电电流相当大，所以当静电放电事件发生时，很可能会损坏集成电路产品的部分电子元件。因此，集成电路产品通常内建静电放电保护机制，据以避免在发生静电放电事件时受到损坏。
参阅图1及图2，已知具内建静电放电保护机制的集成电路90至少包含一输入/输出垫(Input/Output PAD；I/O PAD)91、一第一保护单元92、一第二保护单元93、两个接地垫(Ground PAD)94、一电源垫(PowerPAD)95及一功率开关96。第一保护单元92及第二保护单元93相同，其中皆包括一具有一寄生二极管的金属氧化物半导体场效应晶体管，在输入/输出垫91发生一负静电放电电压时，该电荷可经由第二保护单元93导入至其中一个接地垫94，如图1所示，以避免静电放电造成内部电子元件的损坏。但是，当输入/输出垫91发生一正静电放电电压时，该电荷会经由第一保护单元92、电源垫95、功率开关96才导入其中的另一个接地垫94，如图2所示，如此将会造成整体放电路径过长，使得其寄生电阻(如寄生电阻97)过大，而产生过高的压降，因而降低了静电放电保护机制的效能。再者，此类的静电放电保护机制在放电的路经中，也需要经过电源垫95，因此电源垫95在电路布局(layout)上的位置也将会影响到静电放电保护机制的保护能力，或也另需个别的电源垫95。
发明内容
因此，本发明的目的之一，即在提供一种可克服上述已知技术缺陷的具有电压检测机制的静电放电保护电路，用来保护一耦接于一输入/输出垫的内部电路。
于是，本发明静电放电保护电路包含一耦接于输入/输出垫的静电放电保护单元；及一耦接于输入/输出垫与静电放电保护单元的电压检测单元。
静电放电保护单元是用来将发生于输入/输出垫的一静电放电电荷释放至一接地端。电压检测单元耦接于输入/输出垫与静电放电保护单元，用来检测输入/输出垫是否发生一静电放电电压，并据以控制静电放电保护单元来将输入/输出垫直接导通至接地端。
此外，不管是负静电放电电压还是正静电放电电压，静电放电保护单元皆可直接将静电放电电荷导入接地端，如此也缩短了静电放电的放电路径，而提高静电放电保护电路的保护效果，也不需额外的电源垫。
附图说明
图1是一电路示意图，说明已知静电放电保护电路的态样，其中静电放电电压为负电荷；
图2是一电路示意图，说明已知静电放电保护电路的态样，其中静电放电电压为正电荷；
图3是一电路示意图，说明本发明静电放电保护电路的第一实施例；
图4是一电路示意图，说明本发明静电放电保护电路的第二实施例；
图5是一电路示意图，说明本发明静电放电保护电路的第三实施例；
图6是一电路示意图，说明本发明静电放电保护电路的第四实施例；
图7是一电路示意图，说明本发明静电放电保护电路的第五实施例；
图8是一电路示意图，说明本发明静电放电保护电路的第六实施例；及
图9是一电路示意图，说明本发明静电放电保护电路的第七实施例。
【主要元件符号说明】
20  输入/输出垫
30  内部电路
40  接地端
50  电源绕线
100 静电放电保护电路
110 静电放电保护单元
120 电压检测单元
200 静电放电保护电路
210 静电放电保护单元
211 第一晶体管
212 寄生二极管
215 第一电阻
220 电压检测单元
221 第二晶体管
222 第二电阻
223 第三电阻
300 静电放电保护电路
320 电压检测单元
321 第二晶体管
322 第一二极管
323 第二二极管
324 二极管模块
400 静电放电保护电路
420 电压检测单元
421 第一二极管
422 二极管模块
500 静电放电保护电路
520 电压检测单元
521 二极管模块
600 静电放电保护电路
620 电压检测单元
621 第二晶体管
622 第一二极管
623 第二二极管
624 二极管模块
700 静电放电保护电路
720 电压检测单元
721 第二电阻
具体实施方式
有关本发明的前述及其它技术内容、特点与效果，在以下配合参考图式的实施例的详细说明中，将可清楚的呈现。
在本发明被详细描述之前，要注意的是，在以下的说明内容中，类似的元件是以相同的编号来表示。
参阅图3，本发明第一实施例的静电放电保护电路100包含一静电放电保护单元110与一电压检测单元120。静电放电保护电路100是用来保护一耦接于一输入/输出垫20的内部电路30，使内部电路30在输入/输出垫20发生一静电放电电压时，避免受静电放电电流的影响而损坏。
静电放电保护单元110耦接于输入/输出垫20与一接地端40间。静电放电保护单元110是用来提供一释放运作以将发生于输入/输出垫20的静电放电电荷释放至接地端40。
电压检测单元120耦接于输入/输出垫20与静电放电保护单元110，用来检测输入/输出垫20是否发生静电放电电压，并据以控制静电放电保护单元110的释放运作。在电压检测单元120检测到输入/输出垫20发生静电放电电压时，就主动地控制静电放电保护单元110将输入/输出垫20直接导通至接地端40，如此可缩短静电放电电压的放电路径，更有效地保护内部电路30避免受静电放电电压的影响而损坏，且不管静电放电电压是正电荷还是负电荷皆不需要通过一电源垫，如此也无电源垫在电路上的布局位置对于静电放电保护电路100的影响，也更加提升静电放电保护电路100的保护能力。
参阅图4，本发明第二实施例的静电放电保护电路200包含一静电放电保护单元210与一耦接于静电放电保护单元210与输入/输出垫20的电压检测单元220。静电放电保护单元210包括一具一寄生二极管212的第一晶体管211与一第一电阻215。
第一晶体管211具有一耦接于输入/输出垫20的漏极、一耦接于接地端40的源极，及一耦接于电压检测单元220的栅极。第一电阻215耦接于第一晶体管211的栅极与源极(或接地端40)间。第一晶体管211优选为一N型金属氧化物半导体场效应晶体管，而寄生二极管212即寄生于其漏极与源极间。
电压检测单元220包括一第二晶体管221、一第二电阻222及一第三电阻223。第二晶体管221具有一耦接于输入/输出垫20的源极、一耦接于第一晶体管211的栅极的漏极及一耦接于第二电阻222与第三电阻223的栅极。第二晶体管221优选为一P型金属氧化物半导体场效应晶体管。第二电阻222耦接于第二晶体管221的源极与栅极间。第三电阻223耦接于第二晶体管221的栅极与接地端40间。所以，第二电阻222与第三电阻223基本上在输入/输出垫20、第二晶体管221的栅极与接地端40间形成一分压电路。
在静电放电保护电路200的运作中，在输入/输出垫20发生一负静电放电电压时，该静电放电电荷会经由第一晶体管211的寄生二极管212导入接地端40，如此将避免该静电放电电压导入内部电路30而使其损坏。在输入/输出垫20发生一正静电放电电压时，第二电阻222的分压会使第二晶体管221导通，此时，静电放电电压就可通过第一电阻215而施加于第一晶体管211的栅极与源极间，从而导通第一晶体管211，使得静电放电电荷可直接释放至接地端40，进而缩短了静电放电电压的放电路径，同时也降低电源绕线50所产生的寄生电阻，如此将更有效地保护内部电路30避免受静电放电电压的影响而损坏。换言之，不管静电放电电压是为正电荷或负电荷皆可以通过第一晶体管211而导入接地端40，如此将更加提升静电放电保护电路100的保护能力。
参阅图5，本发明第三实施例的静电放电保护电路300包含静电放电保护单元210与一耦接于静电放电保护单元210与输入/输出垫20的电压检测单元320。
电压检测单元320包括一第二晶体管321、一第一二极管322、一第二二极管323及一二极管模块324。二极管模块324具有一第三二极管，或多个串接的第三二极管。第二晶体管321具有一耦接于输入/输出垫20的源极、一耦接于第一晶体管211的栅极的漏极及一耦接于第一二极管322与第二二极管323的栅极。第二晶体管321优选为一P型金属氧化物半导体场效应晶体管。
第一二极管322具有一耦接于第二晶体管321的源极的阳极，及一耦接于第二晶体管321的栅极的阴极。第二二极管323具有一耦接于第二晶体管321的栅极的阳极及一耦接于二极管模块324的阴极。二极管模块324具有一耦接于第二二极管323的阴极的阳极及一耦接于接地端40的阴极。在另一实施例中，电压检测单元320可省略二极管模块324，而第二二极管323的阴极则直接连接于接地端40。
在静电放电保护电路300的运作中，在输入/输出垫20发生一负静电放电电压时，该静电放电电荷会经由第一晶体管211的寄生二极管212导入接地端40；而输入/输出垫20发生一正静电放电电压时，第一二极管322、第二二极管323及二极管模块324所包括的上述第三二极管均会顺向导通，且第一二极管322的顺向压降会使第二晶体管321导通，此时，静电放电电荷就可通过第一电阻215而施加于第一晶体管211的栅极与源极间，从而导通第一晶体管211，进而将静电放电电压直接释放至接地端40，同理，不管静电放电电压是正电荷还是负电荷皆可以通过第一晶体管211而导入接地端40，据以更有效地保护内部电路30避免受静电放电电压的影响而损坏
参阅图6，本发明第四实施例的静电放电保护电路400包含静电放电保护单元210与一耦接于静电放电保护单元210与输入/输出垫20的电压检测单元420。
电压检测单元420包括一第一二极管421及一二极管模块422。二极管模块422具有一第二二极管或多个串接的第二二极管。第一二极管421具有一耦接于输入/输出垫20的阳极及一耦接于二极管模块422的阴极。二极管模块422具有一耦接于第一二极管421的阴极的阳极及一耦接于第一晶体管211的栅极的阴极。在另一实施例中，电压检测单元420可省略二极管模块422，而第一二极管421的阴极则直接连接于第一晶体管211的栅极。
在静电放电保护电路400的运作中，在输入/输出垫20发生一负静电放电电压时，该静电放电电荷会经由第一晶体管211的寄生二极管212导入接地端40；而输入/输出垫20发生一正静电放电电压时，第一二极管421及二极管模块422所包括的上述第二二极管均会顺向导通，此时，静电放电电荷就可通过第一电阻215而施加于第一晶体管211的栅极与源极间，从而导通第一晶体管211，进而将静电放电电压直接释放至接地端40，同理，不管静电放电电压是正电荷还是负电荷皆可以通过第一晶体管211而导入接地端40，据以更有效地保护内部电路30避免受静电放电电压的影响而损坏。
参阅图7，本发明第五实施例的静电放电保护电路500包含静电放电保护单元210与一耦接于静电放电保护单元210与输入/输出垫20的电压检测单元520。电压检测单元520包括一二极管模块521。二极管模块521具有一二极管或多个串接的二极管。二极管模块521所包括的上述二极管优选为齐纳二极管(Zener Diode，稳压二极管)。二极管模块521具有一耦接于输入/输出垫20的阴极及一耦接于第一晶体管211的栅极的阳极。
在静电放电保护电路500的运作中，在输入/输出垫20发生一负静电放电电压时，该静电放电电荷会经由第一晶体管211的寄生二极管212导入接地端40；而输入/输出垫20发生一正静电放电电压时，二极管模块521所包括二极管会逆向崩溃，此时，静电放电电压就可通过第一电阻215而施加于第一晶体管211的栅极与源极间，从而导通第一晶体管211，进而将静电放电电荷直接释放至接地端40，同理，不管静电放电电压是正电荷还是负电荷皆可以通过第一晶体管211而导入接地端40，据以更有效地保护内部电路30避免受静电放电电压的影响而损坏。
参阅图8，本发明第六实施例的静电放电保护电路600包含静电放电保护单元210与一耦接于静电放电保护单元210与输入/输出垫20的电压检测单元620。
电压检测单元620包括一第二晶体管621、一第一二极管622、一第二二极管623及一二极管模块624。二极管模块624具有一第三二极管，或多个串接的第三二极管。第一二极管622、第二二极管623及二极管模块624所包括的上述第三二极管优选为齐纳二极管。第二晶体管621具有一耦接于输入/输出垫20的源极、一耦接于第一晶体管211的栅极的漏极及一耦接于第一二极管622与第二二极管623的栅极。第二晶体管621优选为一P型金属氧化物半导体场效应晶体管。
第一二极管622具有一耦接于第二晶体管621的源极的阴极及一耦接于第二晶体管621的栅极的阳极。第二二极管623具有一耦接于第二晶体管621的栅极的阴极及一耦接于二极管模块624的阳极。二极管模块624具有一耦接于第二二极管623的阳极的阴极及一耦接于接地端40的阳极。在另一实施例中，电压检测单元620可省略二极管模块624，而第二二极管623的阳极则直接连接于接地端40。
在静电放电保护电路600的运作中，在输入/输出垫20发生一负静电放电电压时，该静电放电电荷会经由第一晶体管211的寄生二极管212导入接地端40；而输入/输出垫20发生一正静电放电电压时，第一二极管622、第二二极管623及二极管模块624所包括的第三二极管均会逆向崩溃，且第一二极管622的崩溃电压会使第二晶体管621导通，此时，静电放电电荷就可通过第一电阻215而施加于第一晶体管211的栅极与源极间，从而导通第一晶体管211，进而将静电放电电压直接释放至接地端40，同理，不管静电放电电压是正电荷还是负电荷皆可以通过第一晶体管211而导入接地端40，据以更有效地保护内部电路30避免受静电放电电压的影响而损坏。
参阅图9，本发明第七实施例的静电放电保护电路700包含静电放电保护单元210与一耦接于静电放电保护单元210与输入/输出垫20的电压检测单元720。电压检测单元720包括一第二电阻721。第二电阻721是耦接于输入/输出垫20与第一晶体管211的栅极间。所以，第二电阻721与第一电阻215基本上在输入/输出垫20、第一晶体管211的栅极与接地端40间形成一分压电路。
在静电放电保护电路700的运作中，在输入/输出垫20发生一负静电放电电压时，该静电放电电荷会经由第一晶体管211的寄生二极管212导入接地端40；而输入/输出垫20发生一正静电放电电压时，第一电阻215的分压可施加于第一晶体管211的栅极与源极间，从而导通第一晶体管211，进而将静电放电电荷直接释放至接地端40，同理，不管静电放电电压是正电压还是负电压皆可以通过第一晶体管211而导入接地端40，据以更有效地保护内部电路30避免受静电放电电压的影响而损坏。
综上所述，在本发明静电放电保护电路的运作中，不管静电放电是正电荷还是负电荷皆可通过第一晶体管211而直接释放至接地端40，进而缩短了静电放电电压的放电路径与避免其所造成的不必要的压降，也不需额外的电源垫。此外，静电放电保护单元的释放运作是受电压检测单元所控制，在电压检测单元检测到输入/输出垫发生静电放电电压时，就主动地控制静电放电保护单元将输入/输出垫直接导通至接地端，所以可更有效地释放静电放电电压至接地端，因而能充分保护内部电路避免受静电放电电压的影响而损坏，故确实能达成本发明的目的。
然而以上所述者，仅为本发明的优选实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明权利要求书及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。

Claims (8)

1.一种静电放电保护电路，用来保护一耦接于一输入/输出垫的内部电路，所述静电放电保护电路包含：
一静电放电保护单元，耦接于所述输入/输出垫，用以将发生于所述输入/输出垫的一静电放电电荷释放至一接地端，其中，所述静电放电保护单元包括一第一晶体管，具有一耦接于所述输入/输出垫的漏极、一耦接于所述接地端的源极及一耦接于一电压检测单元的栅极；及
所述电压检测单元，耦接于所述输入/输出垫与所述静电放电保护单元，用来检测所述输入/输出垫是否发生一静电放电电压，并据以控制所述静电放电保护单元来将所述输入/输出垫直接导通至所述接地端，其中，所述电压检测单元有且仅有一个晶体管，即第二晶体管，所述第二晶体管具有一耦接于所述输入/输出垫的源极、一耦接于所述第一晶体管的栅极的漏极及一栅极，且所述电压检测单元还包括：
一第二电阻，直接耦接至所述第二晶体管的栅极并且耦接至所述输入/输出垫；以及
一第三电阻，直接耦接至所述第二晶体管的栅极并且耦接至所述接地端。
2.根据权利要求1所述的静电放电保护电路，
其中，当所述静电放电电荷为正电荷时，所述静电放电保护电路根据所述电压检测单元的检测而导通所述第一晶体管，以将所述静电放电电荷释放至所述接地端。
3.根据权利要求2所述的静电放电保护电路，其中，所述第一晶体管具有一寄生于其漏极与源极间的寄生二极管，当所述静电放电电荷为负电荷时，所述静电放电电荷会经由所述寄生二极管释放至所述接地端。
4.根据权利要求2所述的静电放电保护电路，其中，所述静电放电保护单元还包括：
一第一电阻，耦接于所述第一晶体管的栅极与所述接地端；
其中，当所述静电放电电荷为正电荷时，所述静电放电保护电路根据所述电压检测单元的检测，通过所述第一电阻在所述第一晶体管的栅极形成一导通电压以导通所述第一晶体管，以将所述静电放电电荷释放至所述接地端。
5.根据权利要求4所述的静电放电保护电路，其中，所述第二电阻耦接至所述输入/输出垫且经由所述第二晶体管间接耦接至所述第一晶体管的栅极。
6.一种静电放电保护电路，用来保护一耦接于一输入/输出垫的内部电路，所述静电放电保护电路包含：
一电压检测单元，耦接于所述输入/输出垫，用来检测所述输入/输出垫是否发生一静电放电电压；及
一静电放电保护单元，耦接于所述输入/输出垫与所述电压检测单元，其中，所述静电放电保护单元包括一第一晶体管，具有一耦接于所述输入/输出垫的漏极、一耦接于一接地端的源极及一耦接于所述电压检测单元的栅极；
其中当所述电压检测单元检测到所述输入/输出垫发生所述静电放电电压时，所述电压检测单元控制所述静电放电保护单元以将所述静电放电电压的一静电放电电荷释放至所述接地端，且其中，所述电压检测单元有且仅有一个晶体管，即第二晶体管，所述第二晶体管具有一耦接于所述输入/输出垫的源极、一耦接于所述第一晶体管的栅极的漏极及一栅极，且所述电压检测单元还包括：
一第二电阻，直接耦接至所述第二晶体管的栅极并且耦接至所述输入/输出垫；以及
一第三电阻，直接耦接至所述第二晶体管的栅极并且耦接至所述接地端。
7.根据权利要求6所述的静电放电保护电路，
其中，所述静电放电保护电路根据所述电压检测单元的检测而导通所述第一晶体管，以将所述静电放电电荷释放至所述接地端。
8.根据权利要求7所述的静电放电保护电路，其中，所述静电放电保护单元还包括：
一第一电阻，耦接于所述第一晶体管的栅极与所述接地端；
其中，当所述静电放电电荷为正电荷时，根据所述电压检测单元的检测，通过所述第一电阻在所述第一晶体管的栅极形成一导通电压以导通所述第一晶体管，以将所述静电放电电荷释放至所述接地端。
CN201210045518.8A 2011-03-25 2012-02-24 静电放电保护电路 Active CN102693978B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100110355 2011-03-25
TW100110355A TW201240066A (en) 2011-03-25 2011-03-25 ESD protection circuit

Publications (2)

Publication Number Publication Date
CN102693978A CN102693978A (zh) 2012-09-26
CN102693978B true CN102693978B (zh) 2015-05-20

Family

ID=46859333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210045518.8A Active CN102693978B (zh) 2011-03-25 2012-02-24 静电放电保护电路

Country Status (3)

Country Link
US (1) US20120243133A1 (zh)
CN (1) CN102693978B (zh)
TW (1) TW201240066A (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817433B2 (en) * 2011-07-28 2014-08-26 Arm Limited Electrostatic discharge protection device having an intermediate voltage supply for limiting voltage stress on components
CN104347613B (zh) * 2013-08-09 2017-07-14 联华电子股份有限公司 具静电放电保护功能的芯片
CN103675747B (zh) * 2013-12-20 2016-08-17 中国西电电气股份有限公司 一种静电放电发生器自动校准系统及校准方法
CN105656017B (zh) * 2014-11-13 2018-05-22 旺宏电子股份有限公司 适用于集成电路的保护电路与输入电路
TWI591794B (zh) 2015-09-14 2017-07-11 瑞昱半導體股份有限公司 靜電放電保護元件
CN106549011B (zh) * 2015-09-22 2019-10-18 瑞昱半导体股份有限公司 静电放电保护元件
US9893518B2 (en) * 2015-12-16 2018-02-13 Monolithic Power Systems, Inc. ESD protection circuit with false triggering prevention
CN107733026B (zh) * 2017-10-30 2020-06-05 Oppo广东移动通信有限公司 一种负压保护电路、usb充电电路及终端设备
US10965118B2 (en) 2018-02-07 2021-03-30 Mediatek Inc. Over voltage/energy protection apparatus
TWI654733B (zh) * 2018-06-04 2019-03-21 茂達電子股份有限公司 靜電放電保護電路
CN109449155B (zh) * 2018-11-16 2024-05-24 合肥博雅半导体有限公司 一种静电泄放电路及装置
CN110198028B (zh) * 2019-05-13 2021-08-24 深圳市华星光电半导体显示技术有限公司 静电防护电路
CN112350290B (zh) * 2019-08-06 2023-01-31 世界先进积体电路股份有限公司 操作电路
CN113258953B (zh) * 2021-06-25 2021-10-01 成都爱旗科技有限公司 一种射频设备、通信设备及射频设备的静电防护方法
CN113692099A (zh) * 2021-07-15 2021-11-23 中国电子科技集团公司第二十九研究所 一种通用io保护工装
US11894671B2 (en) 2022-06-13 2024-02-06 Nanya Technology Corporation Electrical over stress protection device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1377088A (zh) * 2001-03-28 2002-10-30 华邦电子股份有限公司 集成电路的静电保护电路
CN1381885A (zh) * 2001-04-13 2002-11-27 华邦电子股份有限公司 可容许高电压的输出/输入端口及静电放电保护电路
CN1719607A (zh) * 2004-07-09 2006-01-11 统宝光电股份有限公司 静电放电防护装置
CN201369565Y (zh) * 2009-03-10 2009-12-23 苏州市华芯微电子有限公司 一种静电放电保护电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926353A (en) * 1998-03-02 1999-07-20 Hewlett-Packard Co. Method for protecting mixed signal chips from electrostatic discharge
TW488056B (en) * 2001-04-24 2002-05-21 Vanguard Int Semiconduct Corp Two-staged ESD protection circuit with accelerated conduction of the secondary stage
DE102008001368A1 (de) * 2008-04-24 2009-10-29 Robert Bosch Gmbh Flächenoptimierte ESD-Schutzschaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1377088A (zh) * 2001-03-28 2002-10-30 华邦电子股份有限公司 集成电路的静电保护电路
CN1381885A (zh) * 2001-04-13 2002-11-27 华邦电子股份有限公司 可容许高电压的输出/输入端口及静电放电保护电路
CN1719607A (zh) * 2004-07-09 2006-01-11 统宝光电股份有限公司 静电放电防护装置
CN201369565Y (zh) * 2009-03-10 2009-12-23 苏州市华芯微电子有限公司 一种静电放电保护电路

Also Published As

Publication number Publication date
TW201240066A (en) 2012-10-01
CN102693978A (zh) 2012-09-26
US20120243133A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
CN102693978B (zh) 静电放电保护电路
CN103001206B (zh) 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位
US8232601B1 (en) Transient voltage suppressors
CN101436592B (zh) 半导体集成电路
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及系统
CN104377670B (zh) 用于集成电路器件的静电放电保护器件
CN104051453A (zh) 有源esd保护电路
JP6243720B2 (ja) Ｅｓｄ保護回路を備えた半導体装置
US10366974B2 (en) Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
CN103151350B (zh) 集成电路电源轨抗静电保护的触发电路结构
CN102290417A (zh) 一种基于dtscr的瞬态电压抑制器
US9331067B2 (en) BigFET ESD protection that is robust against the first peak of a system-level pulse
CN110198029A (zh) 一种芯片电源过压及反接保护电路及方法
CN104867922B (zh) 半导体集成电路装置以及使用该装置的电子设备
TW200744286A (en) Active matrix device
CN105099419B (zh) 具有静电放电保护功能的功率芯片
CN101752349A (zh) 包括多指状晶体管的esd保护电路
CN102270658B (zh) 一种低触发电压低寄生电容的可控硅结构
CN104377674B (zh) 静电放电防护电路和集成电路
CN102810849B (zh) 欠压保护系统
CN104836565A (zh) 可快速切换栅极电位的输出缓冲器及静电防护电路
KR20070070965A (ko) 반도체 장치용 정전기 방전 보호 회로
US20130201584A1 (en) Electrostatic discharge protection device
CN207603205U (zh) 一种过压、过流保护电路
CN102969703A (zh) 一种具有自我esd保护的输入输出电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant