CN102684684A - 多通道前向时钟高速串行接口的正交时钟产生电路 - Google Patents

多通道前向时钟高速串行接口的正交时钟产生电路 Download PDF

Info

Publication number
CN102684684A
CN102684684A CN2012101302847A CN201210130284A CN102684684A CN 102684684 A CN102684684 A CN 102684684A CN 2012101302847 A CN2012101302847 A CN 2012101302847A CN 201210130284 A CN201210130284 A CN 201210130284A CN 102684684 A CN102684684 A CN 102684684A
Authority
CN
China
Prior art keywords
phase
clock
buffer
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101302847A
Other languages
English (en)
Other versions
CN102684684B (zh
Inventor
黄柯
王自强
郑旭强
李福乐
马轩
俞坤治
张春
王志华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Graduate School Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201210130284.7A priority Critical patent/CN102684684B/zh
Publication of CN102684684A publication Critical patent/CN102684684A/zh
Application granted granted Critical
Publication of CN102684684B publication Critical patent/CN102684684B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了电路设计和数据传输技术领域中的一种多通道前向时钟高速串行接口的正交时钟产生电路。包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；延迟线电路用于产生等相位差的第一相时钟、第二相时钟、第三相时钟和第四相时钟；第一相位平均电路用于输入同相的第二相时钟和同相的第三相时钟，其输出时钟的相位为第二和第三相时钟的相位的均值；第二相位平均电路用于输入反相的第一相时钟和同相的第四相时钟，其输出时钟的相位为第一相时钟反相相位和第四相时钟的相位的均值；第一和第二缓冲器分别用于输入第一和第二相位平均电路的输出时钟，并经过满摆幅放大后输出。本发明提供的电路功耗低且占用面积小。

Description

多通道前向时钟高速串行接口的正交时钟产生电路
技术领域
本发明属于电路设计和数据传输技术领域，尤其涉及一种多通道前向时钟高速串行接口的正交时钟产生电路。
背景技术
在多通道前向时钟的高速串行接口中，发射端和接收端各自由一条时钟通道和多条数据通道组成。发射端的时钟通道向接收端的时钟通道发送差分的时钟信号。为了在接收端的数据通道进行数据恢复，接收端的时钟通道需要向数据通道提供正交的四相时钟。因此，接收端的时钟通道需要将接收到的前向时钟转换为正交的四相时钟。所以在接收端的时钟通道，一个正交时钟产生电路必不可少。
目前，PLL(Phase lock Loop，锁相环)和DLL(Delay Locked Loop，延迟锁相环)常被利用在接收端的时钟通道里用来产生正交时钟。但是，PLL对前向时钟的抖动是低通特性，对VCO(Voltage Controlled Oscillator，压控振荡器)的噪声是高通特性，因此PLL产生的正交时钟信号会引入新的抖动。通常要达到好的噪声性能，VCO需要采用LC VCO的结构，电感会占用较大的面积，而且环路滤波器的应用会消耗相当大的面积。另一方面，DLL对前向时钟的抖动是全通的特性，但是工作在数GHz的DLL设计难度较大。DLL包括鉴相器、电荷泵和环路滤波器等电路。工作在数GHz的鉴相器，电荷泵会消耗较大功耗，环路滤波器会占用较大面积。
发明内容
本发明的目的在于，提出一种多通道前向时钟高速串行接口的正交时钟产生电路，用以解决现有的正交时钟产生电路存在的设计难度高、功耗多以及占用面积大等问题。
为实现上述目的，本发明提供的技术方案是，一种多通道前向时钟高速串行接口的正交时钟产生电路，其特征是所述正交时钟产生电路包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；
所述延迟线电路用于在参考时钟通过时产生等相位差的四相时钟，所述等相位差的四相时钟分别为第一相时钟CK1、第二相时钟CK2、第三相时钟CK3和第四相时钟CK4；所述延迟线电路包括至少4个延时单元，每个延时单元具有相等的延时；
所述第一相位平均电路包括第一差分输入端、第二差分输入端和差分输出端；第一相位平均电路的第一差分输入端用于输入同相的第二相时钟CK2，第一相位平均电路的第二差分输入端用于输入同相的第三相时钟CK3，第一相位平均电路的差分输出端用于输出第一输出时钟，该第一输出时钟的相位为第二相时钟CK2和第三相时钟CK3的相位的平均值；
所述第二相位平均电路包括第一差分输入端、第二差分输入端和差分输出端；第二相位平均电路的第一差分输入端用于输入反相的第一相时钟CK1，第二相位平均电路的第二差分输入端用于输入同相的第四相时钟CK4，第二相位平均电路的差分输出端用于输出第二输出时钟，该第二输出时钟的相位为第一相时钟CK1的反相相位和第四相时钟CK4的相位的平均值；
所述第一缓冲器包括差分输入端和输出端；第一缓冲器的差分输入端用于输入第一输出时钟，第一缓冲器的输出端用于输出经过满摆幅放大的第一输出时钟；
所述第二缓冲器包括差分输入端和输出端；第二缓冲器的差分输入端用于输入第二输出时钟，第二缓冲器的输出端用于输出经过满摆幅放大的第二输出时钟。
所述延时单元采用电流模逻辑CML缓冲器。
所述第一相位平均电路采用相位插值PI电路。
所述第二相位平均电路采用相位插值PI电路。
所述第一缓冲器采用电流模逻辑CML缓冲器。
所述第二缓冲器采用电流模逻辑CML缓冲器。
本发明提供的电路不但解决了延迟锁相环引入的抖动，而且具有设计简单、功耗低且占用面积小等特点。
附图说明
图1是多通道前向时钟高速串行接口的正交时钟产生电路图；
图2是延时单元电路图；
图3是相位平均电路图；
图4是缓冲器电路图。
具体实施方式
下面结合附图，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
图1是多通道前向时钟高速串行接口的正交时钟产生电路图。图1中，本发明提供的多通道前向时钟高速串行接口的正交时钟产生电路包括延迟线电路101、第一相位平均电路102、第二相位平均电路103、第一缓冲器104和第二缓冲器105。
一般高速串口中采用的DLL由鉴相器(PD，Phase Discriminator)，电荷泵(CP，Charge Pump)，环路滤波器(LF，Loop Filter)和压控延迟线(VCDL，Voltage Controlled Delay Line)构成。本发明中，延迟线电路101所使用的延迟线采用DLL中的压控延迟线，并且控制电压是固定的。延迟线电路101包括至少4个延时单元，每个延时单元的负载完全相等以使每个延时单元具有完全相等的延时。前向时钟经过该延迟线电路101后产生四相等相位差的时钟，分别为第一相时钟CK1、第二相时钟CK2、第三相时钟CK3和第四相时钟CK4。
第一相位平均电路102包括第一差分输入端(IN1P和IN1N)、第二差分输入端(IN2P和IN2N)和差分输出端(OP和ON)；第一相位平均电路102的第一差分输入端(IN1P和IN1N)用于输入同相的第二相时钟CK2，第一相位平均电路102的第二差分输入端(IN2P和IN2N)用于输入同相的第三相时钟CK3，第一相位平均电路102的差分输出端(OP和ON)用于输出第一输出时钟，该第一输出时钟的相位为第二相时钟CK2和第三相时钟CK3的相位的平均值。
第二相位平均电路103包括第一差分输入端(IN1P和IN1N)、第二差分输入端(IN2P和IN2N)和差分输出端(OP和ON)；第二相位平均电路103的第一差分输入端(IN1P和IN1N)用于输入反相的第一相时钟CK1，第二相位平均电路103的第二差分输入端(IN2P和IN2N)用于输入同相的第四相时钟CK4，第二相位平均电路的差分输出端(OP和ON)用于输出第二输出时钟，该第二输出时钟的相位为第一相时钟CK1的反相相位和第四相时钟CK4的相位的平均值。
第一缓冲器104包括差分输入端(IP和IN)和输出端(OP和ON)；第一缓冲器104的差分输入端(IP和IN)用于输入第一输出时钟，第一缓冲器104的输出端(OP和ON)用于输出经过满摆幅放大的第一输出时钟。其中，满摆幅是指缓冲器输出的高电平已达到缓冲器所能输出的最高电压值并且缓冲器输出的低电平也达到缓冲器所能输出的最低电压值。
第二缓冲器105包括差分输入端(IP和IN)和输出端(OP和ON)；第二缓冲器105的差分输入端(IP和IN)用于输入第二输出时钟，第二缓冲器105的输出端(OP和ON)用于输出经过满摆幅放大的第二输出时钟。
图2是延时单元电路图。本发明中，延时单元电路功能是对进入延时链的时钟进行延时、产生等相位差的四相时钟。图2中，每个延时单元的负载完全相等，以产生四相等相位差的差分时钟，作为相位平均电路的输入。每个延时单元采用CML(电流模逻辑，Current-Mode Logic)缓冲器。
图3是相位平均电路图。本发明中，第一相位平均电路102和第二相位平均电路103均使用图3的电路结构。IN1P和IN1N是相位平均电路的一对差分时钟信号的输入端，IN2P和IN2N是相位平均电路的另一对差分时钟信号的输入端，OP和ON是相位平均电路的差分输出端。该电路本质上是一个相位插值电路，其输出时钟的相位是两个输入时钟相位的平均。它类似于一个CML缓冲器，它将CML缓冲器每个差分输入管复制之后并联在原输入管的两端，使原来两输入的电路变成了一个四输入的电路。每个输入管的尺寸一致，其偏置和CML缓冲器一样，是片上产生且固定的。
图4是缓冲器电路图。本发明中，第一缓冲器1和第二缓冲器2均使用图4的电路结构。该缓冲器电路是一个差分放大器，IP和IN是缓冲器电路的差分输入端，OP和ON是缓冲器电路的输出端。该电路将输入信号满摆幅放大后输出。
本发明与现存技术相比，其大部分电路都使用CML缓冲器，因此可以方便地用CML标准单元实现。并且该设计避免使用延迟锁相环，大大减小了集成电路功耗和面积，同时避免了延迟锁相环引入的抖动。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (6)

1.一种多通道前向时钟高速串行接口的正交时钟产生电路，其特征是所述正交时钟产生电路包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；
所述延迟线电路用于在参考时钟通过时产生等相位差的四相时钟，所述等相位差的四相时钟分别为第一相时钟CK1、第二相时钟CK2、第三相时钟CK3和第四相时钟CK4；所述延迟线电路包括至少4个延时单元，每个延时单元具有相等的延时；
所述第一相位平均电路包括第一差分输入端、第二差分输入端和差分输出端；第一相位平均电路的第一差分输入端用于输入同相的第二相时钟CK2，第一相位平均电路的第二差分输入端用于输入同相的第三相时钟CK3，第一相位平均电路的差分输出端用于输出第一输出时钟，该第一输出时钟的相位为第二相时钟CK2和第三相时钟CK3的相位的平均值；
所述第二相位平均电路包括第一差分输入端、第二差分输入端和差分输出端；第二相位平均电路的第一差分输入端用于输入反相的第一相时钟CK1，第二相位平均电路的第二差分输入端用于输入同相的第四相时钟CK4，第二相位平均电路的差分输出端用于输出第二输出时钟，该第二输出时钟的相位为第一相时钟CK1的反相相位和第四相时钟CK4的相位的平均值；
所述第一缓冲器包括差分输入端和输出端；第一缓冲器的差分输入端用于输入第一输出时钟，第一缓冲器的输出端用于输出经过满摆幅放大的第一输出时钟；
所述第二缓冲器包括差分输入端和输出端；第二缓冲器的差分输入端用于输入第二输出时钟，第二缓冲器的输出端用于输出经过满摆幅放大的第二输出时钟。
2.根据权利要求1所述的正交时钟产生电路，其特征是所述延时单元采用电流模逻辑CML缓冲器。
3.根据权利要求1或2所述的正交时钟产生电路，其特征是所述第一相位平均电路采用相位插值PI电路。
4.根据权利要求1或2所述的正交时钟产生电路，其特征是所述第二相位平均电路采用相位插值PI电路。
5.根据权利要求1或2所述的正交时钟产生电路，其特征是所述第一缓冲器采用电流模逻辑CML缓冲器。
6.根据权利要求1或2所述的正交时钟产生电路，其特征是所述第二缓冲器采用电流模逻辑CML缓冲器。
CN201210130284.7A 2012-04-27 2012-04-27 多通道前向时钟高速串行接口的正交时钟产生电路 Expired - Fee Related CN102684684B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210130284.7A CN102684684B (zh) 2012-04-27 2012-04-27 多通道前向时钟高速串行接口的正交时钟产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210130284.7A CN102684684B (zh) 2012-04-27 2012-04-27 多通道前向时钟高速串行接口的正交时钟产生电路

Publications (2)

Publication Number Publication Date
CN102684684A true CN102684684A (zh) 2012-09-19
CN102684684B CN102684684B (zh) 2015-01-21

Family

ID=46816136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210130284.7A Expired - Fee Related CN102684684B (zh) 2012-04-27 2012-04-27 多通道前向时钟高速串行接口的正交时钟产生电路

Country Status (1)

Country Link
CN (1) CN102684684B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103490727A (zh) * 2013-08-29 2014-01-01 苏州苏尔达信息科技有限公司 一种多相位产生电路
CN104253620A (zh) * 2014-09-17 2014-12-31 清华大学 一种新型的高速串行接口发射机
CN105763187A (zh) * 2016-01-28 2016-07-13 深圳清华大学研究院 调制器及其延时自动校准电路及延时控制模块
CN106886729A (zh) * 2016-12-27 2017-06-23 广州智慧城市发展研究院 一种rfid阅读器接收端的模拟前端架构
CN111614352A (zh) * 2019-02-26 2020-09-01 瑞昱半导体股份有限公司 能够改善时钟准确性的电路
CN111953335A (zh) * 2019-05-15 2020-11-17 瑞昱半导体股份有限公司 能抑制电磁干扰的电流模式逻辑缓冲装置及信号产生方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1349683A (zh) * 1999-04-30 2002-05-15 睦塞德技术公司 倍频延时锁相环
US7164285B1 (en) * 2005-08-12 2007-01-16 Stratex Networks, Inc. Directional power detection by quadrature sampling
CN101021597A (zh) * 2007-02-16 2007-08-22 浙江大学 微小相位延迟量光延迟线阵列开关

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1349683A (zh) * 1999-04-30 2002-05-15 睦塞德技术公司 倍频延时锁相环
US7164285B1 (en) * 2005-08-12 2007-01-16 Stratex Networks, Inc. Directional power detection by quadrature sampling
CN101021597A (zh) * 2007-02-16 2007-08-22 浙江大学 微小相位延迟量光延迟线阵列开关

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NASSER KURD ET AL: "《Next Generation Intel CoreTM Micro-Architecture (Nehalem) Clocking》", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》, vol. 44, no. 4, 30 April 2009 (2009-04-30) *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103490727A (zh) * 2013-08-29 2014-01-01 苏州苏尔达信息科技有限公司 一种多相位产生电路
CN104253620A (zh) * 2014-09-17 2014-12-31 清华大学 一种新型的高速串行接口发射机
CN104253620B (zh) * 2014-09-17 2016-03-30 清华大学 一种新型的高速串行接口发射机
CN105763187A (zh) * 2016-01-28 2016-07-13 深圳清华大学研究院 调制器及其延时自动校准电路及延时控制模块
CN105763187B (zh) * 2016-01-28 2018-10-09 深圳清华大学研究院 调制器及其延时自动校准电路及延时控制模块
CN106886729A (zh) * 2016-12-27 2017-06-23 广州智慧城市发展研究院 一种rfid阅读器接收端的模拟前端架构
CN111614352A (zh) * 2019-02-26 2020-09-01 瑞昱半导体股份有限公司 能够改善时钟准确性的电路
CN111614352B (zh) * 2019-02-26 2023-04-07 瑞昱半导体股份有限公司 能够改善时钟准确性的电路
CN111953335A (zh) * 2019-05-15 2020-11-17 瑞昱半导体股份有限公司 能抑制电磁干扰的电流模式逻辑缓冲装置及信号产生方法

Also Published As

Publication number Publication date
CN102684684B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
CN102684684B (zh) 多通道前向时钟高速串行接口的正交时钟产生电路
Loh et al. A 3x9 Gb/s shared, all-digital CDR for high-speed, high-density I/O
CN103001628B (zh) 高速串行接口的多相时钟产生电路中用的鉴相和启动电路
US10291241B2 (en) Referenceless clock and data recovery circuits
CN104579319B (zh) 多相位时钟生成器
CN101102110B (zh) 用于高速压控振荡器的差分电路延迟单元
CN104539285A (zh) 数据时钟恢复电路
CN104113303A (zh) 50%占空比时钟产生电路
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
CN101277178A (zh) 数据与时脉回复电路与栅式数字控制振荡器
CN100558156C (zh) 适用于高清数字电视的低抖动时钟生成电路
Kalantari et al. A multichannel serial link receiver with dual-loop clock-and-data recovery and channel equalization
WO2019009968A1 (en) PARALLEL-SERIES AND SERIAL-PARALLEL CONVERTER WITH DOUBLE FREQUENCY
CN101425803B (zh) 环路压控振荡器
CN106506001B (zh) 一种应用于pll的高性能vco电路
Prete et al. A 100mW 9.6 Gb/s transceiver in 90nm CMOS for next-generation memory interfaces
CN107395166B (zh) 基于延迟锁相的时钟占空比稳定电路
Chang et al. A multiphase-output delay-locked loop with a novel start-controlled phase/frequency detector
CN110995242A (zh) 一种高速电平移位器
Ryu et al. An analytical jitter tolerance model for DLL-based clock and data recovery circuits
Jung et al. A 8.4 Gb/s low power transmitter with 1.66 pJ/b using 40: 1 Serializer for displayport interface
CN109921787B (zh) 一种宽牵引范围的鉴频鉴相器
Zargaran-Yazd et al. A 25 Gb/s full-rate CDR circuit based on quadrature phase generation in data path
Park et al. A 10 Gb/s hybrid PLL-based forwarded clock receiver in 65-nm CMOS
Huang et al. A 1.45-pJ/b 16-Gb/s Edge-Based Sub-Baud-Rate Digital CDR Circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHENZHEN GRADUATE SCHOOL, TSINGHUA UNIV.

Free format text: FORMER OWNER: TSINGHUA UNIVERSITY

Effective date: 20130426

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100084 HAIDIAN, BEIJING TO: 518055 SHENZHEN, GUANGDONG PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20130426

Address after: 518055 Tsinghua campus, Shenzhen University, Shenzhen, Guangdong, Nanshan District (H building, 303B)

Applicant after: Graduate School at Shenzhen, Tsinghua University

Address before: 100084 Haidian District 100084-82 mailbox Beijing

Applicant before: Tsinghua University

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150121

Termination date: 20190427

CF01 Termination of patent right due to non-payment of annual fee