CN102683343B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN102683343B CN102683343B CN201210059659.5A CN201210059659A CN102683343B CN 102683343 B CN102683343 B CN 102683343B CN 201210059659 A CN201210059659 A CN 201210059659A CN 102683343 B CN102683343 B CN 102683343B
- Authority
- CN
- China
- Prior art keywords
- capacity cell
- resistive element
- semiconductor device
- semiconductor substrate
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 238000000926 separation method Methods 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000008676 import Effects 0.000 claims 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 3
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 6
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种半导体装置及其制造方法。在同一半导体衬底上具有晶体管元件、电容元件以及电阻元件的半导体装置中，具备充分功能的电容元件。由同一多晶硅在有源区域上形成电容元件，在元件分离区域上形成电阻元件之后，通过CMP或蚀刻等在使基板表面平坦化的同时削至期望的电阻元件的膜厚。此时，根据有源区域与元件分离区域的高度差异，形成膜厚较薄的电阻元件和膜厚较厚的电容元件的上部电极。由于电容元件的上部电极具有充分的膜厚，因而可防止触点的穿透。
Description
技术领域
本发明涉及在同一基板上具有MOSFET、电容元件以及电阻元件的半导体装置及其制造方法。
背景技术
近年来，在模拟电路中大量使用电容元件、电阻元件，随着电路的大规模化以及高集成化，在同一半导体衬底上混装有晶体管元件、电容元件以及电阻元件的半导体装置成为主流。
尤其在模拟电路中大量使用由多晶硅构成的高电阻的电阻元件。此时，作为稳定地使电阻元件高电阻化的有用方法，采取了使电阻元件的膜厚变薄的方法。另一方面，关于各个电路元件的制造方法，是以结构一体化、工艺共同化为目标来简化制造步骤，因而晶体管的栅电极与电容元件的下部电极、电容元件的上部电极与电阻元件往往分别由相同的多晶硅膜同时形成。
因此，当为了电阻元件的高电阻化而使电阻元件的膜厚变薄时，电容元件的上部电极的膜厚也同时变薄。
当电容元件的上部电极的膜厚变薄时，产生以下的缺陷。
(a)电容元件的上部电极的接触孔的深度浅，因而容易被过蚀刻，以及由于可靠性劣化或触点的穿透从而无法作为电容元件进行工作。
(b)当膜厚薄时，电阻变高，寄生电阻等的电压依存性变大，成为作为电极的功能降低的原因。
专利文献1公开了一种在具有接触孔长度不同的触点的半导体装置中，防止与浅接触孔对应的电路元件的表面被过蚀刻的手段。根据上述专利文献1，在各个电路元件上形成氮化膜，使上述氮化膜成为阻挡膜，防止在用于形成接触孔的蚀刻时被过蚀刻。
专利文献：日本特开2003-282726号公报
但是，上述专利文献1所述的半导体装置的制造方法虽然在利用相同的多晶硅膜形成模拟元件所需的高电阻元件和电容元件时，是上述缺陷(a)的解决对策，但不是上述缺陷(b)的解决对策，从而无法制造具有充分功能的电容元件。
发明内容
因此，本发明的目的是提供一种在同一半导体衬底上具有晶体管元件、电容元件以及电阻元件的半导体装置中，可制造具有充分功能的电容元件的半导体装置的制造方法。
在本发明中，为了达成上述目的而采用了以下的手段。
为了使电阻元件的上部表面处于比电容元件的上部电极的上部表面高的位置，在有源区域形成电容元件，在元件分离区域形成电阻元件之后，在使表面平坦化的同时将半导体衬底表面削至电阻元件成为期望的膜厚。此时，利用有源区域与元件分离区域的阶差，同时形成膜厚较薄的电阻元件和膜厚较厚的电容元件。
可制造出利用由上述手段形成的膜厚较厚的电容元件的上部电极来防止伴随触点的穿透或高电阻化而引起的电压依存性增加等特性劣化，具有充分功能的电容元件。
根据本发明，在同一半导体衬底上具有晶体管元件、电阻元件以及电容元件的半导体装置中，利用有源区域与元件分离区域的阶差，同时形成膜厚较薄的高电阻的电阻元件和膜厚较厚的电容元件的上部电极，由此，能够制造可使工艺与模拟电路所需的高电阻元件共同化且具有充分功能的电容元件。
附图说明
图1是示出本发明的半导体装置的元件构造的剖视图。
图2是示意性示出本发明的制造过程的步骤剖视图。
图3是示意性示出接在图2之后的本发明的制造过程的步骤剖视图。
图4是示意性示出接在图3之后的本发明的制造过程的步骤剖视图。
符号说明
1半导体衬底
2元件分离区域
3晶体管形成区域
4阱区域
5源区以及漏区
6栅氧化膜
7栅电极
8电容元件下部电极
9电容绝缘膜
10电容元件上部电极
11电阻元件
12层间绝缘膜
13接触孔
14P型半导体衬底
15元件分离区域
16晶体管区域
17P阱区域
18栅氧化膜
19栅电极
20电容元件下部电极
21源区以及漏区
22电容元件区域
23电容绝缘膜
24电阻元件区域
25电容元件上部电极
26电阻元件
27层间绝缘膜
具体实施方式
以下，对本发明的实施方式进行详细说明。
图1是用于说明在本实施方式中制造的在同一基板上具有晶体管元件、电容元件以及电阻元件的半导体装置的构造的图。
首先，采用图1来说明在本实施方式中制造的半导体装置的构造。
如图1所示，在半导体衬底1上形成有作为元件形成区域的有源区域和具有高度比有源区域高的表面的由硅氧化膜构成的元件分离区域2。在有源区域上形成有MOSFET晶体管。晶体管的形成区域3沿着半导体衬底1的一个主面形成有第1导电型的阱区域4。使高浓度的第2导电型杂质扩散到阱区域4内，由此形成源区以及漏区5。在形成有源区以及漏区5的基板表面上经由栅氧化膜6形成栅电极7，构成本实施方式中包含的晶体管元件。
电容元件形成在有源区域上。形成电容元件的下部电极8由与上述CMOS晶体管元件的栅电极7同一层的导电膜构成。在下部电极8上经由电容绝缘膜9形成上部电极10。电容绝缘膜9由硅氧化膜构成，另外，上部电极10由注入了第1导电型杂质的多晶硅膜构成。
电阻元件11形成在元件分离区域2上。电阻元件11由与构成电容元件的上部电极10的注入了第1导电型杂质的第2多晶硅膜相同的导电膜构成。但是，它们的膜厚不同，利用元件分离区域2与有源区域的表面阶差来决定膜厚差。即，在表面高度变高的元件分离区域即硅氧化膜上形成的电阻元件11和在表面高度没有变高的有源区域上形成的电容元件的上部电极10由相同的第2多晶硅膜形成，但各自的膜厚不同，其膜厚差取决于元件分离区域表面与有源区域表面的阶差。
此外，在晶体管元件、电容元件以及电阻元件上例如形成由氧化硅膜构成的层间绝缘膜12。在层间绝缘膜上开通有分别到达晶体管元件的栅电极7、源区以及漏区5的表面、电容元件的下部电极8、上部电极10的表面以及电阻元件11的表面的接触孔13。经由接触孔13连接布线层和各个元件来构成在本实施方式中制造的半导体装置。
在设第1导电型为P型半导体时，第2导电型为N型半导体，在设第1导电型为N型半导体时，第2导电型为P型半导体。
接着，采用图2的(a)～图4的(c)来说明如上所述构成的本实施方式的半导体装置的制造方法。
在本实施方式中，以如下这样的半导体装置为例进行说明，该半导体装置在P型基板上由N沟道型MOS晶体管元件、多晶硅(Polysilicon)之间形成有绝缘膜(Insulator)的PIP型电容元件、多晶硅电阻元件构成。
首先，如图2的(a)所示，在P型半导体衬底14上采用现有的元件分离技术LOCOS(LocalOxidationofSilicon：硅的局部氧化)法，形成作为元件形成区域的有源区域以及元件分离区域15。这里，元件分离区域15的表面位于比有源区域的表面高的位置。
接着，如图2的(b)所示，在P型半导体衬底14上的有源区域之一的晶体管区域16上，借助左右的牺牲氧化膜(未图示)通过导入掺杂量5×1012～1×1013atoms/cm2的P型杂质以及热处理来形成P阱区域17。
接着，如图2的(c)所示，在P阱区域17的表面进行牺牲氧化膜的剥离之后，通过热氧化来形成左右的栅氧化膜18。
接着，如图3的(a)所示，在整个基板表面上通过CVD堆积左右的第一多晶硅膜(未图示)，并进行掺杂量1×1015～1×1016atoms/cm2的N型杂质的离子注入以及热处理，并进行蚀刻，由此在有源区域内形成由第一多晶硅膜构成的栅电极19以及电容元件的下部电极20。
接着，在晶体管元件的源区以及漏区内通过掺杂量3×1015～5×1015atoms/cm2的N型杂质的离子注入以及热处理来形成源区以及漏区21。这里，可以使向多晶硅注入杂质和向源区以及漏区注入杂质的掺杂量相同并同时进行杂质注入。
接着，如图3的(b)所示，在电容元件区域22上通过CVD堆积左右的氧化硅并进行蚀刻，由此形成电容绝缘膜23。
接着，如图3的(c)所示，在电容元件区域22以及电阻元件区域24中，在整个基板表面上通过CVD堆积左右的第二多晶硅膜并进行蚀刻，由此形成作为电容元件的上部电极25以及电阻元件26的多晶硅膜之后，离子注入电容元件的上部电极25以及电阻元件26的杂质。此时，可以使前面步骤的向源区以及漏区注入杂质和向电容元件的上部电极25以及电阻元件26注入杂质的掺杂量相同并同时进行。另外，虽然如上所述描述了在进行多晶硅的蚀刻之后进行杂质注入这样的方法，但也可以是在对整个多晶硅注入杂质之后通过蚀刻来构成电容元件的上部电极25以及电阻元件26这样的顺序。
接着，如图4的(a)所示，在整个基板表面例如形成由氧化硅膜构成的层间绝缘膜27。
接着，如图4的(b)所示，使用现有的平坦化技术即CMP(ChemicalMechanicalPolishing：化学机械抛光)法将整个基板表面削至成为期望的电阻元件的多晶硅膜厚，由此，如图4的(c)所示，根据有源区域与元件分离区域的厚度差异来形成膜厚不同的作为电容元件的上部电极25以及电阻元件26的多晶硅膜。
在本实施方式中，在采用CMP法进行平坦化的同时切削表面，形成膜厚不同的电容元件的上部电极以及电阻元件，但是，通过采用BPSG、臭氧TEOS等平坦化膜使层间绝缘膜平坦化后对基板整个表面进行回蚀(etchback)，可获得与本实施方式相同的效果。
图4的(b)示出切削电容元件的上部电极后的图，但是，还有通过调整元件分离区域2的高度而不切削电容元件的上部电极25的表面的情况。本实施方式还包含通过调节上述元件分离区域2的高度而不切削电容元件的上部电极25的情况。
接着，在作为电容元件的上部电极的多晶硅膜和晶体管区域离子注入N型杂质，在作为电阻元件的多晶硅膜离子注入P型杂质，并进行热处理，由此形成电容元件的上部电极25以及电阻元件26。
接着，通过在整个基板表面上形成层间绝缘膜并进行蚀刻来开通接触孔(未图示)。形成接触孔之后的、电极布线以后(金属布线或保护膜的形成过程)的步骤与一般的半导体装置的制造方法相同，因而省略详细的说明。
以上是本实施方式的制造方法。
在本实施方式中举出具体例子进行了说明，但可变更在不脱离其主旨的范围内的各个条件等。
根据以上说明的本实施方式可获得如下这样的效果。
根据本发明，利用有源区域与元件分离区域的阶差，同时形成膜厚较薄的高电阻的电阻元件和膜厚较厚的电容元件的上部电极，由此能够制造工艺可与模拟电路所需的高电阻元件共同化且具有充分功能的电容元件。
Claims (6)
1.一种半导体装置的制造方法，该半导体装置在同一半导体衬底上具有晶体管元件、电容元件以及电阻元件，其特征在于，该制造方法包括以下步骤：
步骤a，在半导体衬底上形成有源区域和具有高于所述有源区域的表面高度的表面的元件分离区域；
步骤b，在沿着所述有源区域上的所述半导体衬底的一个主面形成的第一导电型的阱区域上形成所述晶体管元件的栅氧化膜；
步骤c，在所述半导体衬底上形成第一多晶硅膜；
步骤d，对所述第一多晶硅膜进行图案化，由此在所述有源区域形成所述晶体管元件的栅电极和所述电容元件的下部电极；
步骤e，向所述栅电极和下部电极导入第二导电型杂质；
步骤f，将所述栅电极作为掩模，向所述第一导电型的阱区域表面导入第二导电型杂质，形成所述晶体管元件的源区以及漏区；
步骤g，在所述电容元件的下部电极上形成电容绝缘膜；
步骤h，在所述半导体衬底上形成第二多晶硅膜；
步骤i，对所述第二多晶硅膜进行图案化，由此形成所述电容元件的上部电极和所述电阻元件；
步骤j，向所述上部电极导入第二导电型杂质；
步骤k，向所述电阻元件导入第一导电型杂质；
步骤1，在所述半导体衬底上形成第一层间绝缘膜；
步骤m，将所述第一层间绝缘膜和所述电阻元件均削至所述电阻元件成为期望的膜厚；
步骤n，在所述半导体衬底上形成第二层间绝缘膜；以及
步骤o，在所述第二层间绝缘膜形成接触孔。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
采用LOCOS法来形成所述步骤a的元件分离区域。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
采用作为现有的平坦化技术的CMP法来进行所述步骤m。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
将所述第一层间绝缘膜作为平坦化膜，在所述步骤m中使用回蚀。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，
同时进行所述步骤e和所述步骤f，或者同时进行所述步骤f和所述步骤j。
6.一种半导体装置，该半导体装置在同一半导体衬底上具有晶体管元件、电容元件以及电阻元件，其特征在于，该半导体装置具有：
半导体衬底；
配置在所述半导体衬底上的第一有源区域以及第二有源区域和表面高度高于所述有源区域的表面高度的元件分离区域；
沿着所述第一有源区域上的所述半导体衬底的一个主面形成的第一导电型的阱区域；
配置在所述阱区域上的栅氧化膜；
由第一多晶硅膜形成的配置在所述栅氧化膜上的栅电极以及配置在所述第二有源区域上的用于电容元件的下部电极；
隔着所述栅电极配置在所述阱区域表面的第二导电型的源区以及漏区；
配置在所述下部电极上的电容绝缘膜；以及
由第二多晶硅膜形成的配置在所述电容绝缘膜上的用于所述电容元件的上部电极以及配置在所述元件分离区域上的电阻元件，
构成所述电阻元件的所述第二多晶硅膜的厚度比构成所述上部电极的所述第二多晶硅膜的厚度薄，
所述电阻元件的上部表面位于比所述上部电极的上部表面高的位置或者处于相同的高度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011-050242 | 2011-03-08 | ||
| JP2011050242A JP5616823B2 (ja) | 2011-03-08 | 2011-03-08 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102683343A CN102683343A (zh) | 2012-09-19 |
| CN102683343B true CN102683343B (zh) | 2016-02-17 |
Family
ID=46794748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210059659.5A Expired - Fee Related CN102683343B (zh) | 2011-03-08 | 2012-03-08 | 半导体装置及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8581316B2 (zh) |
| JP (1) | JP5616823B2 (zh) |
| KR (1) | KR101899155B1 (zh) |
| CN (1) | CN102683343B (zh) |
| TW (1) | TWI539531B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5546298B2 (ja) | 2010-03-15 | 2014-07-09 | セイコーインスツル株式会社 | 半導体回路装置の製造方法 |
| CN103855160A (zh) * | 2012-12-03 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 新型otp器件结构及其制造方法 |
| US9117845B2 (en) | 2013-01-25 | 2015-08-25 | Fairchild Semiconductor Corporation | Production of laterally diffused oxide semiconductor (LDMOS) device and a bipolar junction transistor (BJT) device using a semiconductor process |
| US8987107B2 (en) * | 2013-02-19 | 2015-03-24 | Fairchild Semiconductor Corporation | Production of high-performance passive devices using existing operations of a semiconductor process |
| CN103646947B (zh) * | 2013-11-29 | 2016-05-04 | 无锡中感微电子股份有限公司 | 平面工艺下的三维集成电路及其制造方法 |
| CN105226044B (zh) | 2014-05-29 | 2018-12-18 | 联华电子股份有限公司 | 集成电路及形成集成电路的方法 |
| KR20210011214A (ko) * | 2019-07-22 | 2021-02-01 | 삼성전자주식회사 | 도핑 영역을 갖는 저항 소자 및 이를 포함하는 반도체 소자 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1190257A (zh) * | 1997-12-08 | 1998-08-12 | 中国科学院上海冶金研究所 | 双层多晶cmos数模混合集成电路及其制造方法 |
| CN2752961Y (zh) * | 2003-10-24 | 2006-01-18 | 雅马哈株式会社 | 带有电容器和熔断层的半导体器件 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726084A (en) * | 1993-06-24 | 1998-03-10 | Northern Telecom Limited | Method for forming integrated circuit structure |
| US5930638A (en) * | 1993-07-12 | 1999-07-27 | Peregrine Semiconductor Corp. | Method of making a low parasitic resistor on ultrathin silicon on insulator |
| US5837592A (en) * | 1995-12-07 | 1998-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stabilizing polysilicon resistors |
| KR100209278B1 (ko) * | 1995-12-30 | 1999-07-15 | 김영환 | 반도체 소자의 폴리레지스터 구조 및 그 제조방법 |
| US5866451A (en) * | 1996-05-28 | 1999-02-02 | Taiwan Semiconductor Manufacturing Company Ltd | Method of making a semiconductor device having 4t sram and mixed-mode capacitor in logic |
| JP4202031B2 (ja) * | 1996-08-02 | 2008-12-24 | セイコーインスツル株式会社 | Ｍｏｓ型半導体装置とその製造方法 |
| JPH11312791A (ja) * | 1998-04-30 | 1999-11-09 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2000058755A (ja) * | 1998-06-02 | 2000-02-25 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| JP3180783B2 (ja) * | 1998-11-11 | 2001-06-25 | 日本電気株式会社 | 半導体装置の製造方法、及び、半導体装置 |
| JP2001257272A (ja) * | 2000-03-10 | 2001-09-21 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6580145B2 (en) * | 2001-01-16 | 2003-06-17 | Taiwan Semiconductor Manufacturing Co., Ltd | Low programming voltage anti-fuse structure |
| JP2002313940A (ja) * | 2001-04-10 | 2002-10-25 | Seiko Instruments Inc | 半導体装置の製造方法 |
| US6448137B1 (en) * | 2001-11-02 | 2002-09-10 | Macronix International Co. Ltd. | Method of forming an NROM embedded with mixed-signal circuits |
| JP4298955B2 (ja) | 2002-03-14 | 2009-07-22 | Ｉｄｅｃ株式会社 | 配線接続装置 |
| JP2003282726A (ja) | 2002-03-27 | 2003-10-03 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US6888219B2 (en) * | 2002-08-29 | 2005-05-03 | Honeywell International, Inc. | Integrated structure with microwave components |
| KR100456700B1 (ko) * | 2002-10-09 | 2004-11-10 | 삼성전자주식회사 | 저항 패턴을 가지는 반도체 장치 및 그 제조방법 |
| US7022246B2 (en) * | 2003-01-06 | 2006-04-04 | International Business Machines Corporation | Method of fabrication of MIMCAP and resistor at same level |
| JP4282328B2 (ja) * | 2003-01-27 | 2009-06-17 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7239005B2 (en) * | 2003-07-18 | 2007-07-03 | Yamaha Corporation | Semiconductor device with bypass capacitor |
| JP2005116981A (ja) | 2003-10-10 | 2005-04-28 | Hitachi Ltd | 半導体装置 |
| TWI246767B (en) * | 2003-10-24 | 2006-01-01 | Yamaha Corp | Semiconductor device with capacitor and fuse and its manufacture method |
| JP2005183686A (ja) * | 2003-12-19 | 2005-07-07 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US20070090417A1 (en) * | 2005-10-26 | 2007-04-26 | Chiaki Kudo | Semiconductor device and method for fabricating the same |
| US7696603B2 (en) * | 2006-01-26 | 2010-04-13 | Texas Instruments Incorporated | Back end thin film capacitor having both plates of thin film resistor material at single metallization layer |
| KR100848241B1 (ko) * | 2006-12-27 | 2008-07-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| US8786396B2 (en) * | 2008-09-17 | 2014-07-22 | Stmicroelectronics Pte. Ltd. | Heater design for heat-trimmed thin film resistors |
| US8058125B1 (en) * | 2010-08-04 | 2011-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Poly resistor on a semiconductor device |
| US8796745B2 (en) * | 2011-07-05 | 2014-08-05 | Texas Instruments Incorporated | Monolithically integrated active snubber |
| US8779526B2 (en) * | 2011-10-28 | 2014-07-15 | United Microelectronics Corp. | Semiconductor device |
-
2011
- 2011-03-08 JP JP2011050242A patent/JP5616823B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-16 TW TW101105109A patent/TWI539531B/zh not_active IP Right Cessation
- 2012-03-01 US US13/409,261 patent/US8581316B2/en not_active Expired - Fee Related
- 2012-03-07 KR KR1020120023438A patent/KR101899155B1/ko active IP Right Grant
- 2012-03-08 CN CN201210059659.5A patent/CN102683343B/zh not_active Expired - Fee Related
-
2013
- 2013-10-08 US US14/048,948 patent/US8963224B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1190257A (zh) * | 1997-12-08 | 1998-08-12 | 中国科学院上海冶金研究所 | 双层多晶cmos数模混合集成电路及其制造方法 |
| CN2752961Y (zh) * | 2003-10-24 | 2006-01-18 | 雅马哈株式会社 | 带有电容器和熔断层的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5616823B2 (ja) | 2014-10-29 |
| US20140035016A1 (en) | 2014-02-06 |
| KR101899155B1 (ko) | 2018-09-14 |
| TWI539531B (zh) | 2016-06-21 |
| US20120228686A1 (en) | 2012-09-13 |
| US8581316B2 (en) | 2013-11-12 |
| CN102683343A (zh) | 2012-09-19 |
| JP2012186426A (ja) | 2012-09-27 |
| TW201248737A (en) | 2012-12-01 |
| KR20120102541A (ko) | 2012-09-18 |
| US8963224B2 (en) | 2015-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102683343B (zh) | 半导体装置及其制造方法 | |
| US11424244B2 (en) | Integrated circuit having a vertical power MOS transistor | |
| CN103065967B (zh) | 高电压装置 | |
| TWI536461B (zh) | 射頻裝置及射頻裝置之製造方法 | |
| KR102528801B1 (ko) | 상부 금속 루팅층에 리피터/버퍼를 포함하는 반도체 장치 및 그 제조 방법 | |
| CN100490062C (zh) | 半导体装置的制造方法 | |
| TW202029503A (zh) | Ｌｄｍｏｓ裝置、包含ｌｄｍｏｓ裝置之積體電路，以及製造該積體電路的方法 | |
| CN104637916A (zh) | 具有不同沟道材料的多层半导体器件结构 | |
| CN103022009A (zh) | 半导体测试结构 | |
| JP5752810B2 (ja) | 半導体装置 | |
| US20040227194A1 (en) | Increasing switching speed of geometric construction gate MOSFET structures | |
| US10304839B2 (en) | Metal strap for DRAM/FinFET combination | |
| US10236354B2 (en) | Three dimensional monolithic LDMOS transistor | |
| CN112510040B (zh) | 半导体器件及其制造方法 | |
| KR100588733B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2016157970A (ja) | 半導体装置 | |
| TWI533410B (zh) | Manufacturing method of semiconductor circuit device | |
| JP2015167253A (ja) | 半導体装置 | |
| JP2006005132A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160405 Address after: Chiba County, Japan Patentee after: SEIKO INSTR INC Address before: Chiba County, Japan Patentee before: Seiko Instruments Inc. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Chiba County, Japan Patentee after: EPPs Lingke Co. Ltd. Address before: Chiba County, Japan Patentee before: SEIKO INSTR INC |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160217 Termination date: 20210308 |