CN112510040B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN112510040B
CN112510040B CN201910867620.8A CN201910867620A CN112510040B CN 112510040 B CN112510040 B CN 112510040B CN 201910867620 A CN201910867620 A CN 201910867620A CN 112510040 B CN112510040 B CN 112510040B
Authority
CN
China
Prior art keywords
region
doping type
forming
source
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910867620.8A
Other languages
English (en)
Other versions
CN112510040A (zh
Inventor
王昊
陈洪雷
夏志平
姚国亮
陈伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Shilan Jixin Microelectronics Co ltd
Original Assignee
Hangzhou Shilan Jixin Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Shilan Jixin Microelectronics Co ltd filed Critical Hangzhou Shilan Jixin Microelectronics Co ltd
Priority to CN201910867620.8A priority Critical patent/CN112510040B/zh
Publication of CN112510040A publication Critical patent/CN112510040A/zh
Application granted granted Critical
Publication of CN112510040B publication Critical patent/CN112510040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种半导体器件及其制造方法。在衬底的第一阱区上形成第一栅叠层，第一阱区为第一掺杂类型；采用光刻胶掩膜遮挡衬底的第二阱区，在第一阱区中形成第二掺杂类型的第一源区和第一漏区；以及去除光刻胶掩膜，在第二阱区中形成第一掺杂类型的第一掺杂区以形成体电阻，第二阱区为第二掺杂类型，在形成体电阻的步骤中，第一掺杂类型的掺杂剂复合第一源区和第一漏区的一部分掺杂剂。通过上述方法得到的体电阻深度扩展和横向拓展都较小，并且可同步制作形成高电阻率的体电阻，实现较大的压降，即在形成电阻时无需附加的掩膜和光刻操作可制造形成高电阻值的电阻，降低了制造成本。

Description

半导体器件及其制造方法
技术领域
本申请涉及半导体技术领域，更具体地，涉及一种半导体器件及其制造方法。
背景技术
当需要在半导体器件中形成高电阻时，需要采用附加的多个光刻胶掩膜和多次光刻操作形成多晶高阻。当半导体器件中同时集成其他半导体器件时，可以在衬底中同步形成体电阻，然而目前在形成体电阻时由于阱区的结较深，导致形成的体电阻体积较大，并且无法按照常规做法直接形成高阻值的体电阻。
发明内容
有鉴于此，本申请针对现有技术中所存在的上述问题提供了一种半导体器件及其制造方法。
根据本发明的一方面，提供一种半导体器件制造方法，包括：
根据本发明的另一方面，提供一种半导体器件，包括：
在衬底的第一阱区上形成第一栅叠层，所述第一阱区为第一掺杂类型；
采用光刻胶掩膜遮挡所述衬底的第二阱区，以所述第一栅叠层为硬掩膜，在所述第一阱区中形成第二掺杂类型的第一源区和第一漏区；以及
去除所述光刻胶掩膜，进行普注以在所述第二阱区中形成第一掺杂类型的第一掺杂区以形成体电阻，所述第二阱区为第二掺杂类型，
其中，在形成所述体电阻的步骤中，所述第一源区和第一漏区的掺杂剂复合所述第一掺杂类型的掺杂剂，且所述第一源区和第一漏区的等效掺杂剂维持为第二掺杂类型。
优选地，其中，形成所述第一源区和第一漏区的所述第二掺杂类型的掺杂剂的掺杂剂量比形成所述体电阻的所述第一掺杂类型的掺杂剂的掺杂剂量高，以使得所述第一源区和第一漏区形成欧姆接触。
优选地，其中，在形成所述第一栅叠层的过程中，在所述衬底的第三阱区上形成第二栅叠层，所述第三阱区为第二掺杂类型，所述第三阱区分别与所述第一阱区和所述第二阱区相邻；
在形成所述体电阻的过程中，在所述第三阱区中形成第一掺杂类型的第二源区和第二漏区。
优选地，其中，在形成所述第一源区和第一漏区、所述第二源区和第二漏区、以及所述体电阻之后，还包括：
在所述第一栅叠层和所述第二栅叠层上形成层间介质层；
形成贯穿所述层间介质层并至少分别到达所述第一源区和第一漏区、所述第二源区和第二漏区的多个通道孔；以及
采用导电材料填充所述多个通道孔以形成多个导电通道。
优选地，其中，在形成导电通道之后，所述第一源区和第一漏区中由所述通道孔暴露并与所述导电通道接触的部分作为第一源欧姆接触区和第一漏欧姆接触区。
优选地，其中，在形成所述通道孔和所述导电通道的步骤之间，还包括：
采用所述多个通道孔作为注入通道，注入第一掺杂类型的掺杂剂，在所述第三阱区中形成第二源欧姆接触区和第二漏欧姆接触区，
所述第一源区、第一漏区的所述第二掺杂类型的掺杂剂复合所述第一掺杂类型的掺杂剂，且所述第一源区、第一漏区经由所述通道孔暴露的作为第一源欧姆接触区、第一漏欧姆接触区的一部分区域的等效掺杂剂维持为第二掺杂类型。
优选地，其中，所述第一栅叠层和所述第二栅叠层分别包括栅极导体和栅介质，所述栅介质位于所述栅极导体和所述衬底之间，所述栅极导体为多晶硅层，所述半导体器件中的栅极导体的等效掺杂剂为第一掺杂类型或者第二掺杂类型。
优选地，其中，在形成所述第一栅叠层、第二栅叠层的过程中，所述栅极导体为第二掺杂类型的多晶硅；
在形成所述体电阻的过程中，所述栅极导体中的第二掺杂类型的掺杂剂复合所述第一掺杂类型的掺杂剂；
所述多个通道孔包括贯穿所述层间介质层到达所述栅极导体的至少一个通道孔，
在形成所述第二源欧姆接触区和第二漏欧姆接触区的步骤中，所述栅极导体的所述第二掺杂类型的掺杂剂复合所述第一掺杂类型的掺杂剂，且所述栅极导体的等效掺杂剂维持为第二掺杂类型。
优选地，在形成所述第一栅叠层、第二栅叠层的过程中，所述栅极导体为第一掺杂类型的多晶硅，
在形成所述第一源区、第一漏区的过程中，至少所述第一栅叠层中的栅极导体中的第一掺杂类型的掺杂剂复合第二掺杂类型的掺杂剂；
在形成所述体电阻的过程中，所述第一掺杂类型的掺杂剂注入至所述栅极导体中；
所述多个通道孔包括贯穿所述层间介质层到达所述栅极导体的至少一个通道孔，
在形成所述第二源欧姆接触区和第二漏欧姆接触区的步骤中，所述第一掺杂类型的掺杂剂注入所述栅极导体，
所述栅极导体的等效掺杂剂维持为第一掺杂类型。
优选地，其中，在形成所述第一栅叠层和所述第二栅叠层的步骤之前，还包括：
在所述衬底的第一区域形成所述第一阱区，在所述衬底的第二区域形成所述第二阱区，以及在所述衬底的第三区域形成所述第三阱区，所述第一区域、所述第二区域、所述第三区域之间相互并列分布；
在相邻阱区之间的衬底表面以及沿所述衬底表面向下延伸形成隔离结构，
所述隔离结构在形成所述第一源区和第一漏区、所述第二源区和第二漏区以及体电阻的步骤中作为所述硬掩膜的一部分。
优选地，其中，在形成所述第一阱区、第二阱区、第三阱区的过程中包括：采用第三光刻胶掩膜遮挡，以在所述衬底的第二区域形成第二掺杂类型的所述第二阱区，以及在所述衬底的第三区域形成第二掺杂类型的所述第三阱区；
去除所述第三光刻胶掩膜，采用第一光刻胶掩膜，在所述衬底上的第一区域、第二区域、第三区域中形成有源区；
去除所述第一光刻胶掩膜，采用第二光刻胶掩膜遮挡所述衬底中的所述第二阱区、第三阱区，在所述衬底第一区域中形成第一掺杂类型的第一阱区；
采用所述第二光刻胶掩膜遮挡，并采用所述有源区作为硬掩膜，在所述第一阱区的部分表面形成第一掺杂类型的补偿区，之后去除所述第二光刻胶掩膜，
其中，在形成所述隔离结构的过程中，将所述有源区作为硬掩膜的一部分，之后去除所述有源区。
优选地，其中，在形成所述第一阱区、第二阱区、第三阱区的过程中包括：
采用第一光刻胶掩膜，在所述衬底上的第一区域、第二区域、第三区域中形成有源区；
去除所述第一光刻胶掩膜，采用第三光刻胶掩膜遮挡，以在所述衬底的第二区域形成第二掺杂类型的所述第二阱区，以及在所述衬底的第三区域形成第二掺杂类型的所述第三阱区；
采用第二光刻胶掩膜遮挡所述衬底中的第二阱区、第三阱区，在所述衬底第一区域中形成第一掺杂类型的第一阱区；
采用所述第二光刻胶掩膜遮挡，并采用所述有源区作为硬掩膜，在所述第一阱区的部分表面形成第一掺杂类型的补偿区，之后去除所述第二光刻胶掩膜，
其中，在形成所述隔离结构的过程中，将所述有源区作为硬掩膜的一部分，之后去除所述有源区。
优选地，其中，形成所述第一掺杂类型的第一阱区的所述第一掺杂类型的掺杂剂的注入能量使得所述掺杂剂能够穿透所述有源区。
优选地，其中，形成所述补偿区时注入的第一掺杂类型的掺杂剂的注入能量使得所述掺杂剂不能够穿透所述有源区。
优选地，其中，所述隔离结构包括场氧区和浅沟槽隔离中的至少一种。
优选地，其中，所述第一掺杂类型与所述第二掺杂类型相反，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
对于本发明的另一方面，一种半导体器件，包括：
衬底；
位于衬底第一区域中的第一掺杂类型的第一阱区以及第二区域中的第二掺杂类型的第二阱区；
位于所述第一阱区上的第一栅叠层；
位于所述第一阱区中的第二掺杂类型的第一源区和第一漏区，位于所述第二阱区中的第一掺杂类型的第一掺杂区以形成体电阻，
其中，所述第一源区和第一漏区的第二掺杂类型的掺杂剂复合所述体电阻中的第一掺杂类型的掺杂剂。
优选地，其中，还包括：
位于衬底第三区域中的第二掺杂类型的第三阱区，所述第一区域、所述第二区域以及所述第三区域相互并列分布，所述第三阱区分别与所述第一阱区和所述第二阱区相邻；
位于所述第三阱区上的第二栅叠层；以及
位于所述第三阱区中的第一掺杂类型的第二源区和第二漏区，所述第二源区和第二漏区中的掺杂剂量与所述第一掺杂区中的掺杂剂量相同。
优选地，其中，还包括：
层间介质层，位于所述第一栅叠层与所述第二栅叠层上方；
多个通道孔，贯穿所述层间介质层并至少分别到达所述第一源区和第一漏区、所述第二源区和第二漏区；以及
多个导电通道，采用导电材料填充所述多个通道孔形成。
优选地，其中，所述第一源区和第一漏区中与所述导电通道接触的部分作为第一源欧姆接触区和第一漏欧姆接触区，所述第二源区和第二漏区中与所述导电通道接触的部分作为第二源欧姆接触区和第二漏欧姆接触区。
优选地，其中，所述第一栅叠层和所述第二栅叠层分别包括栅极导体和栅介质，所述栅介质位于所述栅极导体和所述衬底之间，所述多个通道孔包括贯穿所述层间介质层到达所述栅极导体的至少一个通道孔，所述栅极导体的等效掺杂剂为第一掺杂类型或者第二掺杂类型。
优选地，其中，还包括：
隔离结构，位于相邻阱区之间的衬底表面并沿所述衬底表面向下延伸。
优选地，其中，还包括：
位于所述第一阱区的部分表面的第一掺杂类型的补偿区。
优选地，其中，所述隔离结构包括场氧区和浅沟槽隔离中的至少一种。
优选地，其中，所述第一掺杂类型与所述第二掺杂类型相反，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
优选地，其中，所述半导体器件为BCD器件。
优选地，其中，所述半导体器件至少包括CMOS器件以及二极管、电阻、电容、低压横向三极管、低压纵向三极管、高压半导体器件中的至少一个。
优选地，其中，所述高压半导体器件包括但不限于：高压JFET器件、栅氧高压MOS器件、场氧高压MOS器件。
本发明提供的半导体器件及其制造方法，在衬底的第一区域形成第一半导体器件结构，在衬底的第二区域形成第二半导体器件结构，在衬底的第三区域形成第三半导体器件结构。在形成第一掺杂类型的第一源区和第一漏区以及去除光刻胶掩膜之后，在衬底上注入第一掺杂类型的掺杂剂以形成第二源区和第二漏区以及体电阻。第一源区和第一漏区中的第二掺杂类型的掺杂剂复合注入至第二源区、第二漏区、体电阻的第一掺杂类型的掺杂剂，并且第一源区和第一漏区的等效掺杂剂维持为第二掺杂类型。因此在形成第二源区和第二漏区、体电阻时，无需使用附加的掩膜遮挡第一阱区并通过光刻步骤形成第二源欧姆接触区和第二漏欧姆接触区，既降低了制造成本，同时通过上述方法制造得到的半导体器件的性能可以保证。通过上述方法得到的体电阻深度扩展和横向拓展都较小，并且可同步制作形成高电阻率的体电阻，体电阻的电阻范围在300～2000Ω之间，可以实现较大的压降，即在形成电阻时无需附加的掩膜和光刻操作可制造形成高电阻值的电阻，降低了制造成本。
优选地，本发明在形成第二源欧姆接触区和第二漏欧姆接触区时，采用贯穿层间介质层并到达第一源区和第一漏区、第二源区和第二漏区的通道孔作为注入通道注入第一掺杂类型的掺杂剂，以形成第二源欧姆接触区和第二漏欧姆接触区。进一步地，第一源区和第一漏区中的第二掺杂类型的等效掺杂剂复合注入至第二源区和第二漏区的第一掺杂类型的掺杂剂，并且第一源区和第一漏区的至少部分区域的等效掺杂剂维持为第二掺杂类型以作为第一源欧姆接触区和第一漏欧姆接触区。因此在形成第二源欧姆接触区和第二漏欧姆接触区时，无需使用附加的掩膜遮挡第一阱区并通过光刻的步骤形成第二源/漏欧姆接触区，降低了制造成本。
优选地，本发明在各相邻阱区之间形成隔离结构，在形成作为隔离结构的场氧区之前，通过在形成第一掺杂类型的阱区之前形成有源区，之后采用有源区作为硬掩膜在第一掺杂类型的阱区的部分表面形成第一掺杂类型的补偿区，以补偿因形成场氧区对第一掺杂类型的阱区的掺杂剂的损耗。同时在形成补偿区时，在形成第一掺杂类型的阱区之前先形成有源区，之后在形成第一掺杂类型的阱区之后，不去除用于遮挡第二掺杂类型的阱区的光刻胶掩膜继续形成补偿区，通过一次光刻分别采用高能注入形成第一掺杂类型的阱区、采用低能注入在第一掺杂类型的阱区的至少部分表面形成补偿区，无需使用附加的掩膜遮挡第二掺杂类型的阱区并通过光刻的步骤形成补偿区，简化了工艺步骤、降低了制造成本。
优选地，本发明中栅极导体的掺杂步骤可以在形成第二掺杂类型的第一源区、第一漏区的过程中完成，也可以在形成第一掺杂类型的第二源区、第二漏区、体电阻的过程中完成，无需附加的控制多晶硅掺杂的掺杂剂量，简化了制造工艺。
在上述半导体器件的制造工艺的基础上，根据不同场合的需要，形成BCD器件、Bi-CMOS器件、CMOS器件等半导体器件。
附图说明
通过以下参照附图对本申请实施例进行描述，本申请的上述以及其他目的、特征和优点将更为清楚。
图1示出了本发明实施例的半导体器件的结构示意图。
图2示出了本发明实施例的半导体器件的制造方法的流程示意图。
图3A至图3G示出了半导体器件制造过程中每个具体步骤的结构示意图。
图4示出了本发明另一实施例中形成第一至第三阱区的流程示意图。
图5A至图5E示出了形成第一至第三阱区过程中每个具体步骤的结构示意图。
具体实施方式
以下将参照附图更详细地描述本申请。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
在下文中描述了本申请的许多特定的细节，以便更清楚地理解本申请。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本申请。
在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在下文中描述了本发明的许多特定细节，例如半导体器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图1示出了本发明实施例的半导体器件的结构示意图。
如图1所示，半导体器件包括衬底100、在衬底第一区域111中形成第一半导体器件结构、在衬底第三区域112中形成第三半导体器件结构、以及在衬底第二区域113中形成第二半导体器件，衬底100中的第三区域112分别与第一区域111和第二区域113之间彼此相邻。
本实施例中，在第一区域111中，第一半导体器件结构为NMOS器件，在第二区域112中，第二半导体器件结构为体电阻，在第三区域113中，第三半导体器件结构为PMOS器件。在其它实施例中，可以在衬底其他区域中集成例如横向三极管、纵向三极管、电容等其它低压器件，也可以根据实际需要去掉体电阻，进一步地，还可以根据需要在衬底的其他区域形成高压器件。该半导体器件中相邻器件之间通过位于衬底100表面并向下延伸的场氧区200进行隔离。在其它实施例中，相邻器件之间通过位于衬底100表面并向下延伸的沟槽进行隔离，该沟槽的深度基于相邻两器件各自的阱区的深度设置以实现隔离作用。
上述半导体器件至少包括CMOS器件以及二极管、电阻、电容、低压横向三极管、低压纵向三极管、高压半导体器件中的至少一个。所述高压半导体器件包括但不限于：高压JFET器件、栅氧高压MOS器件、场氧高压MOS器件。
第一半导体器件结构包括位于衬底第一区域111中的第一掺杂类型的第一阱区110、位于第一阱区110上方的第一栅叠层、分别位于第一栅叠层两侧并且位于第一阱区110中的第二掺杂类型的第一源区711以及第一漏区712、位于第一栅叠层上方的层间介质层810，其中第一栅叠层包括位于第一区域111中的栅极导体320、位于第一区域111中的栅极导体320与第一阱区110之间的栅介质310、以及位于第一区域111中的栅极导体320和栅介质310两端侧壁处的栅极侧墙330，栅极导体320为多晶硅。第一半导体器件结构还包括贯穿层间介质层810分别与栅极导体320、第一源区711、第一漏区712电连接的导电通道820。其中，第一源区711中与导电通道820接触的部分区域作为第一源欧姆接触区，第一漏区712中与导电通道820接触的部分区域作为第一漏欧姆接触区，第一源欧姆接触区和第一漏欧姆接触区为第二掺杂类型。在其他实施例中，第一阱区110中至少位于场氧区200下方的部分表面作为P形的补偿区，以增强隔离效果。
第二半导体器件结构包括位于衬底第二区域112中的第二掺杂类型的第二阱区120、位于第二阱区120中的第一掺杂类型的第一掺杂区721以形成体电阻、以及位于衬底100上方的层间介质层810。
第三半导体器件结构包括位于衬底第三区域113中的第二掺杂类型的第三阱区130、位于第三阱区130上方的第二栅叠层、分别位于第二栅叠层两侧并且位于第三阱区130中的第一掺杂类型的第二源区731以及第二漏区732、位于第二栅叠层上方的层间介质层810，其中第二栅叠层包括位于第三区域113中的栅极导体320、位于第三区域113中的栅极导体320与第三阱区130之间的栅介质310、以及位于第三区域113中的栅极导体320和栅介质310两端侧壁处的栅极侧墙330，栅极导体320为多晶硅。第三半导体器件结构还包括贯穿层间介质层810分别与栅极导体320、第二源区731、第二漏区732电连接的导电通道820。其中，第二源区731中与导电通道820接触的部分区域作为第二源欧姆接触区，第二漏区732中与导电通道820接触的部分区域作为第二漏欧姆接触区，第二源欧姆接触区和第二漏欧姆接触区为第一掺杂类型。
第一至第三区域之间相互并列分布，第三阱区130分别与第一阱区110、第二阱区120之间彼此相邻，相邻阱区之间由位于衬底100上表面且沿衬底上表面向下延伸的场氧区200隔离。
第二源区731、第二漏区732、第一掺杂区721的掺杂剂为第一掺杂类型，第一源区711、第一漏区712中的掺杂剂复合(combine)第二掺杂类型的掺杂剂以及第二源区731、第二漏区732、第一掺杂区721中的第一掺杂类型的掺杂剂，第一源区711、第一漏区712的等效掺杂剂维持为第二掺杂类型。第一源欧姆接触区、第一漏欧姆接触区中的掺杂剂包括第二掺杂类型的掺杂剂、包括第二源区731、第二漏区732、第一掺杂区721中的第一掺杂类型的掺杂剂、以及包括第二源欧姆接触区、第二漏欧姆接触区中的第一掺杂类型的掺杂剂，第一源欧姆接触区、第一漏欧姆接触区的等效掺杂剂维持为第二掺杂类型。第一栅叠层和第二栅叠层中的栅极导体320为第一掺杂类型或者第二掺杂类型的多晶硅。其中，第一掺杂类型为P型，第二掺杂类型为N型。在其他实施例中，第一掺杂类型为N型，第二掺杂类型为P型。
图2示出了本发明实施例的半导体结构制造方法的流程示意图，图3A至图3G示出了半导体器件制造过程中每个具体步骤的结构示意图。
该实施例中，以图1中提供的半导体器件的制造步骤为例进行说明。
如图2所示，在步骤S10中，在衬底的第一区域中形成第一阱区、在第二区域中形成第二阱区以及在衬底的第三区域中形成第三阱区。如图3A所示，在衬底100的第一区域111中形成第一掺杂类型的第一阱区110，在第二区域112中形成第二掺杂类型的第二阱区120，以及在第三区域113中形成第二掺杂类型的第三阱区130。第三阱区130分别与第一阱区110、第二阱区120彼此相邻。
在步骤S20中，在第一阱区、第二阱区、第三阱区之间分别在衬底表面以及沿衬底表面向下延伸形成隔离结构。如图3B所示，利用局部硅氧化隔离(local Oxidation ofSilicon，LOCOS)或者化学气相沉积(Chemical Vapor Deposition，CVD)等方法在相邻阱区之间形成从衬底100上表面向下延伸的场氧区200，以实现相邻阱区的隔离。进一步地，以有源区作为硬掩膜生长氧化层以形成场氧区200。在其他的实施例中，在相邻阱区之间形成沟槽以作为隔离结构，实现隔离，其中沟槽的深度例如与相邻阱区或者掺杂区的深度相关。之后去除有源区。
在步骤S30中，在第一阱区上形成第一栅叠层以及在第三阱区上形成第二栅叠层。如图3C所示，分别在第一阱区110和第三阱区130上方形成第一栅叠层和第二栅叠层。进一步地，清洗掉衬底100曝露在空气中沾染的杂质和形成的氧化层，进入氧化炉生长形成栅介质310。之后将衬底100放入通有硅烷的低压CVD设备，硅烷分解从而在栅介质310表面淀积一层多晶硅。在光刻区利用深紫外线光刻技术刻印多晶硅。利用异向等离子体蚀刻机对淀积的多晶硅进行蚀刻，分别得到位于第一阱区110上方的栅介质310以及栅极导体320，和位于第三阱区130上方的栅介质310以及栅极导体320。之后分别在第一区域111上的栅极导体320和栅介质310两端侧壁处形成栅极侧墙330进而形成第一栅叠层，在第三区域113上的栅极导体320和栅介质310两端侧壁处形成栅极侧墙330进而形成第二栅叠层。其中，栅极导体320的多晶硅可以为P型掺杂或者N型掺杂。在其他实施例中，栅极导体的多晶硅在形成第一源区和第一漏区以及第三源区和第三漏区的过程中进行第二掺杂类型的掺杂，在该实施例中，半导体器件中栅极导体的等效掺杂类型与栅极导体的初始掺杂类型一致。在其他实施例中，栅极导体的多晶硅可以在形成第二源区和第二漏区的过程中进行第一掺杂类型的掺杂，以使得半导体器件中栅极导体的等效掺杂类型与栅极导体的初始掺杂类型一致。
在步骤S40中，在第一阱区中形成第二掺杂类型的第一源区和第一漏区。如图3D所示，采用光刻胶掩膜遮挡衬底第三区域113以遮挡第三阱区130、第二栅叠层，以及遮挡第二区域112以遮挡第二阱区120，并采用第一栅叠层、场氧区200作为硬掩膜注入第二掺杂类型的掺杂剂，以在第一阱区110中形成第二掺杂类型的第一源区711、第一漏区712。形成第一掺杂类型的第一源区711、第一漏区712、第一掺杂区731的掺杂剂的注入能量、掺杂剂量以及注入角度还可以根据半导体器件对耐压性、尺寸、电流等需求进行其他选择。
在步骤S50中，在第三阱区中形成第一掺杂类型的第二源区和第二漏区以及在第二阱区中形成体电阻。如图3E所示，采用第一区域111中的第一栅叠层、第三区域113中的第二栅叠层、以及场氧区200作为硬掩膜，以普注(blanket implantation)的方式注入第一掺杂类型的掺杂剂，以在第三阱区130中形成第一掺杂类型的第二源区731以及第二漏区732，在第二阱区120中形成第一掺杂类型的第一掺杂区721以形成体电阻，体电阻的电阻范围在300～2000Ω。其中在步骤S04中注入的N型掺杂剂的掺杂剂量比该P型的掺杂剂的掺杂剂量高以使得第一源区和第一漏区以及第三源区和第三漏区形成欧姆接触。进一步地，在步骤S50中，注入至第一区域111的第一源区711、第一漏区712中的第一掺杂类型的掺杂剂，由在步骤S40中注入第一区域111中第一源区711、第一漏区712中的第二掺杂类型的掺杂剂复合，并且此步骤中得到的第一源区711、第一漏区712的等效掺杂剂维持为第二掺杂类型。
在步骤S60中，在第一栅叠层和第二栅叠层上方形成贯穿层间介质层的多个通道孔。如图3F所示，在图3E所示的结构的上方淀积形成层间介质层810，并贯穿层间介质层810形成到达第一源区711、第一漏区712、第一区域111以及第三区域113上的栅极导体320、第二源区731、第二漏区732的通道孔811。其中第一掺杂区721与外部的通道孔在图中未示出。在其他实施例中，在该步骤中仅先贯穿层间介质层810形成到达第一源区711、第一漏区712、第二源区731、第二漏区732的通道孔811，在步骤S60之后再进一步形成贯穿层间介质层810并到达第一区域111以及第三区域113上的栅极导体320的通道孔811。
在步骤S70中，在第二源区和第二漏区形成第二源欧姆接触区和第二漏欧姆接触区。如图3G所示，以层间介质层810为硬掩膜采用通道孔811作为注入通道注入第一掺杂类型的掺杂剂，以在第三区域113中第二源区731和第二漏区732接触通道孔811的部分区域形成第二源欧姆接触区和第二漏欧姆接触区。该步骤中注入至第一区域111中的第一源区711以及第一漏区712中的第一掺杂类型的掺杂剂被复合，以使得在步骤S40中在第一区域111中第一源区711和第一漏区712分别与通道孔811接触的部分区域分别形成的第一源欧姆接触区、第一漏欧姆接触区的等效掺杂剂维持为第二掺杂类型。其中，如果该半导体器件中在形成第一栅叠层和第二栅叠层时的栅极导体320为第二掺杂类型的多晶硅层时，半导体器件中最终的栅极导体的等效掺杂剂维持为第二掺杂类型。形成该半导体器件中的栅极导体320在形成栅叠层的过程中为第一掺杂类型的多晶硅层时，半导体器件中最终的栅极导体的等效掺杂剂维持为第一掺杂类型。其中，栅极导体中多晶硅在形成源、漏区的过程中同时注入掺杂剂，该掺杂剂量与形成源、漏区时的掺杂剂量相同，该掺杂剂被栅极导体320中的一部分初始掺杂剂复合以维持为初始掺杂类型。
在步骤S80中，填充通道孔形成导电通道。如图1所示，在通道孔811中采用导电材料形成导电通道820以使得第一半导体器件结构中的栅极导体320、第一源区711、第一漏区712通过导电通道820与外部连接，使得第三半导体器件结构中的栅极导体320、第二源区731、第二漏区732通过导电通道820与外部连接。
接着，还可以在图1示出的结构中，在导电通道820上方形成钝化层，钝化层例如为氮化硅或者二氧化硅的至少一种。
图4示出了本发明另一实施例中形成第一至第三阱区的流程示意图，图5A至图5E示出了形成第一至第三阱区过程中每个具体步骤的结构示意图。
该实施例在上述实施例的基础上，在第一掺杂类型的第一阱区的至少部分表面形成了第一掺杂类型的补偿区，以使得之后形成在第一阱区表面以及向下延伸的隔离结构与补偿区接触，避免隔离结构的形成将第一掺杂类型的阱区的掺杂变淡。下述实施例得到的体电阻深度扩展和横向拓展都较小，并且可同步制作形成高电阻率的体电阻，体电阻的电阻范围在300～2000Ω之间，可以实现较大的压降，即在形成电阻时无需附加的掩膜和光刻操作可制造形成高电阻值的电阻，降低了制造成本。同时无需附加的掩膜和光刻步骤在第一掺杂类型的阱区的至少部分表面形成补偿区，增强了隔离结构的隔离效果。
如图4、图5A至图5E所示，该实施例中形成第一至第三阱区的过程包括如下步骤：
在步骤S11中，在衬底的第二区域中形成第二掺杂类型的第二阱区以及在第三区域中形成第二掺杂类型的第三阱区。更进一步地，如图5A所示，在P型的衬底100上形成第一氧化层，例如采用热氧化法生成二氧化硅层；采用第三光刻胶掩膜330刻蚀第一氧化层并定位第二掺杂类型的第二阱区120以及第三阱区130在衬底100中的位置，去除光刻胶，接着进行高能N型的离子注入，退火后，去除第一氧化层，进而在衬底100的第二区域112中形成N型第二阱区120，在第三区域113中形成第三阱区130，同时氧化层去除的部分形成台阶差，可以用于后续光刻对位，省去常规的对位光刻步骤。之后去除第三光刻胶掩膜330。
在步骤S12中，在衬底上形成氧化层以及在氧化层上形成氮化层。接着，如图5B所示，在衬底100表面依次淀积氧化层201、氮化层202，氧化层201例如为二氧化硅层，氮化层202例如为氮化硅层。
在步骤S13中，在衬底的第一区域、第二区域、第三区域中形成有源区。接着，如图5C所示，采用第一光刻胶掩膜310蚀刻氧化层201、氮化层202，以暴露衬底100的第一区域101和第二区域102的部分表面进而形成有源区。上述光刻后的有源区在之后的工艺中用作形成补偿区、隔离结构的硬掩膜。
在步骤S14中，采用光刻胶掩膜遮挡第二阱区、第三阱区，在第一区域中形成第一掺杂类型的第一阱区。进一步地，如图5D所示，采用第二光刻胶掩膜320遮挡衬底100中的第二阱区120、第三阱区130，进行高能注入以在衬底100的第一区域111中形成第一掺杂类型的第一阱区110，其中进行高能注入的第一掺杂类型的掺杂剂的注入能量使得掺杂剂能够穿透有源区。在其他实施例中，可以采用多次高能注入的工艺以形成第一阱区110。
在步骤S15中，采用上述光刻胶掩膜，并采用有源区作为硬掩膜，在第一阱区中形成第一掺杂类型的补偿区。如图5E所示，进一步地，在不去除第二光刻胶掩膜320的基础上，同时采用有源区作为硬掩膜在第一掺杂类型的第一阱区110中的至少部分表面形成第一掺杂类型的补偿区，之后去除第二光刻胶掩膜320。形成补偿区的第一掺杂类型的掺杂剂的注入能量使得掺杂剂不能够穿透有源区。之后去除第二光刻胶掩膜。之后在形成隔离结构时，采用如图5E的结构中示出的有源区作为硬掩膜形成隔离结构200，之后去除有源区，按照上述半导体器件的制造方法完成后续步骤以形成半导体器件。
在其他实施例中，在形成第一至第三阱区的过程中，可以先在衬底上采用第一光刻胶掩膜形成有源区，之后采用第三光刻胶掩膜遮挡并进行高能注入以形成第二掺杂类型的第二阱区、第三阱区，之后采用第二光刻胶掩膜并进行高能注入以形成第一掺杂类型的第一阱区，之后继续采用第二光刻胶掩膜遮挡并采用有源区作为硬掩膜，在第一掺杂类型的第一阱区的至少部分表面形成第一掺杂类型的补偿区。上述单个光刻步骤与上述提供的形成第一至第三阱区的单个步骤工艺相同。优选地，在高能注入第一掺杂类型的第一阱区与第二掺杂类型的第二阱区、第三阱区的过程中，可以分多次高能注入以形成。可选地，形成补偿区的第一掺杂类型的掺杂剂为氟化磷离子。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本申请的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该公开仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。

Claims (28)

1.一种半导体器件制造方法，包括：
在衬底的第一阱区上形成第一栅叠层，所述第一阱区为第一掺杂类型；
采用光刻胶掩膜遮挡所述衬底的第二阱区，以所述第一栅叠层为硬掩膜，在所述第一阱区中形成第二掺杂类型的第一源区和第一漏区；以及
去除所述光刻胶掩膜，进行普注以在所述第二阱区中形成第一掺杂类型的第一掺杂区以形成体电阻，所述第二阱区为第二掺杂类型，
其中，在形成所述体电阻的步骤中，所述第一源区和第一漏区的掺杂剂复合所述第一掺杂类型的掺杂剂，且所述第一源区和第一漏区的等效掺杂剂维持为第二掺杂类型。
2.根据权利要求1所述的制造方法，其中，形成所述第一源区和第一漏区的所述第二掺杂类型的掺杂剂的掺杂剂量比形成所述体电阻的所述第一掺杂类型的掺杂剂的掺杂剂量高，以使得所述第一源区和第一漏区形成欧姆接触。
3.根据权利要求1所述的制造方法，其中，在形成所述第一栅叠层的过程中，在所述衬底的第三阱区上形成第二栅叠层，所述第三阱区为第二掺杂类型，所述第三阱区分别与所述第一阱区和所述第二阱区相邻；
在形成所述体电阻的过程中，在所述第三阱区中形成第一掺杂类型的第二源区和第二漏区。
4.根据权利要求3所述的制造方法，其中，在形成所述第一源区和第一漏区、所述第二源区和第二漏区、以及所述体电阻之后，还包括：
在所述第一栅叠层和所述第二栅叠层上形成层间介质层；
形成贯穿所述层间介质层并至少分别到达所述第一源区和第一漏区、所述第二源区和第二漏区的多个通道孔；以及
采用导电材料填充所述多个通道孔以形成多个导电通道。
5.根据权利要求4所述的制造方法，其中，在形成导电通道之后，所述第一源区和第一漏区中由所述通道孔暴露并与所述导电通道接触的部分作为第一源欧姆接触区和第一漏欧姆接触区。
6.根据权利要求5所述的制造方法，其中，在形成所述通道孔和所述导电通道的步骤之间，还包括：
采用所述多个通道孔作为注入通道，注入第一掺杂类型的掺杂剂，在所述第三阱区中形成第二源欧姆接触区和第二漏欧姆接触区，
所述第一源区、第一漏区的所述第二掺杂类型的掺杂剂复合所述第一掺杂类型的掺杂剂，且所述第一源区、第一漏区经由所述通道孔暴露的作为第一源欧姆接触区、第一漏欧姆接触区的一部分区域的等效掺杂剂维持为第二掺杂类型。
7.根据权利要求6所述的制造方法，其中，所述第一栅叠层和所述第二栅叠层分别包括栅极导体和栅介质，所述栅介质位于所述栅极导体和所述衬底之间，所述栅极导体为多晶硅层，所述半导体器件中的栅极导体的等效掺杂剂为第一掺杂类型或者第二掺杂类型。
8.根据权利要求7所述的制造方法，其中，
在形成所述第一栅叠层、第二栅叠层的过程中，所述栅极导体为第二掺杂类型的多晶硅；
在形成所述体电阻的过程中，所述栅极导体中的第二掺杂类型的掺杂剂复合所述第一掺杂类型的掺杂剂；
所述多个通道孔包括贯穿所述层间介质层到达所述栅极导体的至少一个通道孔，
在形成所述第二源欧姆接触区和第二漏欧姆接触区的步骤中，所述栅极导体的所述第二掺杂类型的掺杂剂复合所述第一掺杂类型的掺杂剂，且所述栅极导体的等效掺杂剂维持为第二掺杂类型。
9.根据权利要求7所述的制造方法，其中，在形成所述第一栅叠层、第二栅叠层的过程中，所述栅极导体为第一掺杂类型的多晶硅，
在形成所述第一源区、第一漏区的过程中，至少所述第一栅叠层中的栅极导体中的第一掺杂类型的掺杂剂复合第二掺杂类型的掺杂剂；
在形成所述体电阻的过程中，所述第一掺杂类型的掺杂剂注入至所述栅极导体中；
所述多个通道孔包括贯穿所述层间介质层到达所述栅极导体的至少一个通道孔，
在形成所述第二源欧姆接触区和第二漏欧姆接触区的步骤中，所述第一掺杂类型的掺杂剂注入所述栅极导体，
所述栅极导体的等效掺杂剂维持为第一掺杂类型。
10.根据权利要求3所述的制造方法，其中，在形成所述第一栅叠层和所述第二栅叠层的步骤之前，还包括：
在所述衬底的第一区域形成所述第一阱区，在所述衬底的第二区域形成所述第二阱区，以及在所述衬底的第三区域形成所述第三阱区，所述第一区域、所述第二区域、所述第三区域之间相互并列分布；
在相邻阱区之间的衬底表面以及沿所述衬底表面向下延伸形成隔离结构，
所述隔离结构在形成所述第一源区和第一漏区、所述第二源区和第二漏区以及体电阻的步骤中作为硬掩膜的一部分。
11.根据权利要求10所述的制造方法，其中，在形成所述第一阱区、第二阱区、第三阱区的过程中包括：
采用第三光刻胶掩膜遮挡，以在所述衬底的第二区域形成第二掺杂类型的所述第二阱区，以及在所述衬底的第三区域形成第二掺杂类型的所述第三阱区；
去除所述第三光刻胶掩膜，采用第一光刻胶掩膜，在所述衬底上的第一区域、第二区域、第三区域中形成有源区；
去除所述第一光刻胶掩膜，采用第二光刻胶掩膜遮挡所述衬底中的所述第二阱区、第三阱区，在所述衬底第一区域中形成第一掺杂类型的第一阱区；
采用所述第二光刻胶掩膜遮挡，并采用所述有源区作为硬掩膜，在所述第一阱区的部分表面形成第一掺杂类型的补偿区，之后去除所述第二光刻胶掩膜，
其中，在形成所述隔离结构的过程中，将所述有源区作为硬掩膜的一部分，之后去除所述有源区。
12.根据权利要求10所述的制造方法，其中，在形成所述第一阱区、第二阱区、第三阱区的过程中包括：
采用第一光刻胶掩膜，在所述衬底上的第一区域、第二区域、第三区域中形成有源区；
去除所述第一光刻胶掩膜，采用第三光刻胶掩膜遮挡，以在所述衬底的第二区域形成第二掺杂类型的所述第二阱区，以及在所述衬底的第三区域形成第二掺杂类型的所述第三阱区；
采用第二光刻胶掩膜遮挡所述衬底中的第二阱区、第三阱区，在所述衬底第一区域中形成第一掺杂类型的第一阱区；
采用所述第二光刻胶掩膜遮挡，并采用所述有源区作为硬掩膜，在所述第一阱区的部分表面形成第一掺杂类型的补偿区，之后去除所述第二光刻胶掩膜，
其中，在形成所述隔离结构的过程中，将所述有源区作为硬掩膜的一部分，之后去除所述有源区。
13.根据权利要求11或12所述的制造方法，其中，形成所述第一掺杂类型的第一阱区的所述第一掺杂类型的掺杂剂的注入能量使得所述掺杂剂能够穿透所述有源区。
14.根据权利要求11或12所述的制造方法，其中，形成所述补偿区时注入的第一掺杂类型的掺杂剂的注入能量使得所述掺杂剂不能够穿透所述有源区。
15.根据权利要求10所述的制造方法，其中，所述隔离结构包括场氧区和浅沟槽隔离中的至少一种。
16.根据权利要求1所述的制造方法，其中，所述第一掺杂类型与所述第二掺杂类型相反，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
17.一种半导体器件，包括：
衬底；
位于衬底第一区域中的第一掺杂类型的第一阱区以及第二区域中的第二掺杂类型的第二阱区；
位于所述第一阱区上的第一栅叠层；
位于所述第一阱区中的第二掺杂类型的第一源区和第一漏区，位于所述第二阱区中的第一掺杂类型的第一掺杂区以形成体电阻，
其中，所述第一源区和第一漏区的第二掺杂类型的掺杂剂中复合了形成所述体电阻时所注入的第一掺杂类型的掺杂剂。
18.根据权利要求17所述的半导体器件，其中，还包括：
位于衬底第三区域中的第二掺杂类型的第三阱区，所述第一区域、所述第二区域以及所述第三区域相互并列分布，所述第三阱区分别与所述第一阱区和所述第二阱区相邻；
位于所述第三阱区上的第二栅叠层；以及
位于所述第三阱区中的第一掺杂类型的第二源区和第二漏区，所述第二源区和第二漏区中的掺杂剂量与所述第一掺杂区中的掺杂剂量相同。
19.根据权利要求18所述的半导体器件，其中，还包括：
层间介质层，位于所述第一栅叠层与所述第二栅叠层上方；
多个通道孔，贯穿所述层间介质层并至少分别到达所述第一源区和第一漏区、所述第二源区和第二漏区；以及
多个导电通道，采用导电材料填充所述多个通道孔形成。
20.根据权利要求19所述的半导体器件，其中，所述第一源区和第一漏区中与所述导电通道接触的部分作为第一源欧姆接触区和第一漏欧姆接触区，所述第二源区和第二漏区中与所述导电通道接触的部分作为第二源欧姆接触区和第二漏欧姆接触区。
21.根据权利要求20所述的半导体器件，其中，所述第一栅叠层和所述第二栅叠层分别包括栅极导体和栅介质，所述栅介质位于所述栅极导体和所述衬底之间，所述多个通道孔包括贯穿所述层间介质层到达所述栅极导体的至少一个通道孔，所述栅极导体的等效掺杂剂为第一掺杂类型或者第二掺杂类型。
22.根据权利要求17所述的半导体器件，其中，还包括：
隔离结构，位于相邻阱区之间的衬底表面并沿所述衬底表面向下延伸。
23.根据权利要求17所述的半导体器件，其中，还包括：
位于所述第一阱区的部分表面的第一掺杂类型的补偿区。
24.根据权利要求22所述的半导体器件，其中，所述隔离结构包括场氧区和浅沟槽隔离中的至少一种。
25.根据权利要求17所述的半导体器件，其中，所述第一掺杂类型与所述第二掺杂类型相反，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
26.根据权利要求17所述的半导体器件，其中，所述半导体器件为BCD器件。
27.根据权利要求17所述的半导体器件，其中，所述半导体器件至少包括CMOS器件以及二极管、电阻、电容、低压横向三极管、低压纵向三极管、高压半导体器件中的至少一个。
28.根据权利要求27所述的半导体器件，其中，所述高压半导体器件包括但不限于：高压JFET器件、栅氧高压MOS器件、场氧高压MOS器件。
CN201910867620.8A 2019-09-13 2019-09-13 半导体器件及其制造方法 Active CN112510040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910867620.8A CN112510040B (zh) 2019-09-13 2019-09-13 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910867620.8A CN112510040B (zh) 2019-09-13 2019-09-13 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN112510040A CN112510040A (zh) 2021-03-16
CN112510040B true CN112510040B (zh) 2023-03-24

Family

ID=74923671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910867620.8A Active CN112510040B (zh) 2019-09-13 2019-09-13 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112510040B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846863B2 (ja) * 1977-08-25 1983-10-19 松下電器産業株式会社 半導体集積回路装置
US4435225A (en) * 1981-05-11 1984-03-06 Fairchild Camera & Instrument Corporation Method of forming self-aligned lateral bipolar transistor
JP4253052B2 (ja) * 1997-04-08 2009-04-08 株式会社東芝 半導体装置
JP4674940B2 (ja) * 2000-08-24 2011-04-20 パナソニック株式会社 半導体装置の製造方法
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US20150349180A1 (en) * 2014-05-30 2015-12-03 David D. Smith Relative dopant concentration levels in solar cells
CN108598150B (zh) * 2018-04-25 2021-06-15 西安理工大学 一种横向变掺杂-结终端延伸复合终端结构及其制造方法

Also Published As

Publication number Publication date
CN112510040A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
US10205014B2 (en) Method and apparatus for power device with multiple doped regions
US8685818B2 (en) Method of forming a shallow trench isolation embedded polysilicon resistor
KR101674398B1 (ko) 반도체 소자 및 그 제조 방법
CN100570892C (zh) 半导体器件及其制造方法
US20160322262A1 (en) Integration of devices
US20120261804A1 (en) Vertical substrate diode, method of manufacture and design structure
EP1953827A2 (en) High voltage transistor and method of manufacturing the same
US20060255369A1 (en) High-voltage semiconductor device and method of manufacturing the same
CN110265359B (zh) 半导体器件及其制造方法
JP5616720B2 (ja) 半導体装置およびその製造方法
CN108400166A (zh) 在端子降低表面电场区域中具有端子沟槽的功率晶体管
KR20060077010A (ko) 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법
KR20140001087A (ko) 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법
CN112509983B (zh) 半导体器件及其制造方法
US20090152670A1 (en) Semiconductor device and method of fabricating the same
US20180277545A1 (en) Semiconductor device and method for fabricating the same
US8188531B2 (en) Dual gate of semiconductor device capable of forming a layer doped in high concentration over a recessed portion of substrate for forming dual gate with recess channel structure and method for manufacturing the same
CN112510040B (zh) 半导体器件及其制造方法
WO2019109829A1 (zh) 绝缘栅双极型晶体管及其制造方法
WO2019109823A1 (zh) Mosfet结构及其制造方法
CN112509981B (zh) 半导体器件及其制造方法
CN109830527B (zh) 半导体结构及其制造方法与半导体器件
CN112509981A (zh) 半导体器件及其制造方法
CN112509982A (zh) 半导体器件及其制造方法
DE102019219072A1 (de) Dummy-füllschema zur verwendung mit passiven vorrichtungen

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant