CN102668150B - 具有纳米结构沟道的场效应晶体管 - Google Patents

具有纳米结构沟道的场效应晶体管 Download PDF

Info

Publication number
CN102668150B
CN102668150B CN201080053617.XA CN201080053617A CN102668150B CN 102668150 B CN102668150 B CN 102668150B CN 201080053617 A CN201080053617 A CN 201080053617A CN 102668150 B CN102668150 B CN 102668150B
Authority
CN
China
Prior art keywords
layer
nanostructure
source
drain electrode
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080053617.XA
Other languages
English (en)
Other versions
CN102668150A (zh
Inventor
J·常
M·奎洛恩
E·A·约瑟夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102668150A publication Critical patent/CN102668150A/zh
Application granted granted Critical
Publication of CN102668150B publication Critical patent/CN102668150B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种场效应晶体管(FET)，其包含：由第一材料形成的漏极；由所述第一材料形成的源极；由纳米结构形成的沟道，所述沟道将所述源极耦合到所述漏极；以及形成于所述源极与所述漏极之间并且包围所述纳米结构的栅极。

Description

具有纳米结构沟道的场效应晶体管
技术领域
本发明涉及晶体管，尤其涉及场效应晶体管。
背景技术
由于诸如碳纳米管或半导体纳米线之类的纳米结构可提供的高载流子迁移率和小尺寸，基于这种纳米结构的开关器件具有巨大的潜力。然而，基于纳米结构的技术所必须克服的众多难题之一为与传统的硅互补金属氧化物半导体(CMOS)技术当前所支持的高布局密度的兼容性。为了实现高布局密度，纳米结构以及在各个纳米结构周围建立的与开关器件的源极/漏极和栅极接触应精确地定位。在硅CMOS中，通过与栅极自对准的源极/漏极结和有源区的光刻分辨率实现此精确定位。
目前，存在若干不同的方式形成可以在开关器件中使用的纳米结构。例如，已研发出多种用于大量生产纳米管的技术，包含电弧放电、激光烧蚀、高压一氧化碳(HiPCO)和化学气相沉积(CVD)。这些工艺中的大多数在真空或工艺气体中进行。可在真空中或在大气压力下进行碳纳米管(CNT)的CVD生长。通过这些方法可合成大量的纳米管；催化作用和持续生长工艺的促进使得CNT的商业化更为可行。
这些方法中的每一个均要求选择纳米结构并且随后进行精确地放置。将理解到，在当前CMOS技术的规模下，这些微小结构的放置较为困难。
因此，在本领域中需要解决前述问题。
发明内容
根据本发明的一个实施例，公开一种场效应晶体管(FET)。本实施例的FET包含由第一材料形成的漏极、由所述第一材料形成的源极、由纳米结构形成的沟道，所述沟道将所述源极耦合到所述漏极，以及形成于所述源极与所述漏极之间并且包围所述纳米结构的栅极。
根据本发明的另一实施例，公开一种形成场效应晶体管(FET)的方法。本实施例的方法包含：在衬底上形成源极/漏极(S/D)层，其中所述S/D层具有第一厚度；在所述S/D层之上形成催化剂层；图案化所述催化剂层以创建剩余催化剂层部分；使所述S/D层的厚度从所述第一厚度增加到大于所述第一厚度的第二厚度以封闭所述剩余催化剂层部分；将所述S/D层划分成源极和漏极，其中所述划分包含暴露所述剩余催化剂层部分的部分，所述暴露的部分形成催化剂位点；以及在所述源极和所述漏极之间从所述催化剂位点生长纳米结构。
根据本发明的另一实施例，公开一种形成场效应晶体管的方法。所述方法包含：形成源极/漏极(S/D)，其中所述形成包含在所述S/D层内沉积催化剂层的部分；将所述S/D层划分成源极和漏极，所述划分包含暴露所述催化剂层的部分，所述暴露的部分形成催化剂位点；以及在所述源极和所述漏极之间从所述催化剂位点生长纳米结构。
通过本发明的技术可实现额外的特征和优点。本文将详细描述本发明的其它实施例和方面，并且这些其它实施例和方法将被看作是所要求保护的本发明的一部分。为了更好地理解具有所述优点和特征的本发明，将参照下文的描述和附图。
附图说明
现将参照如下列附图中所示的优选实施例，仅以举例的方式对本发明进行描述。
图1示出根据本发明优选实施例的形成FET的工艺的阶段；
图2示出根据本发明优选实施例的使用侧壁图像转印形成心轴和间隔物从而限定催化剂位点的未来位置；
图3示出根据本发明优选实施例的移除心轴之后的图2的结构；
图4示出根据本发明优选实施例的封住催化剂层之后的图3的结构以及所限定的有源区；
图5示出根据本发明优选实施例的移除式栅极区的形成；
图6示出根据本发明优选实施例的将源极/漏极层分成两个部分以暴露催化剂位点之后的图5的结构；
图7示出根据本发明优选实施例的在源极和漏极之间生长纳米结构之后的图6的结构；
图8示出根据本发明优选实施例的在源极和漏极的侧面上包含金属接触；
图9示出根据本发明优选实施例的安置在源极和漏极上的间隔物；以及
图10示出根据本发明优选实施例的填充源极和漏极之间的空间并且包围所述纳米结构的栅极。
具体实施方式
本文所公开的结构(以及形成这种结构的方法)采用预图案化的嵌入式催化剂管线和替换式栅极工艺提供光刻限定的与栅极自对准的催化剂粒子源极/漏极结。通过使用精确定位的催化剂粒子在预期位置精确地生长纳米结构，可消除对纳米结构的生长、得到和随后放置的需要。因此，可形成具有纳米结构沟道的场效应晶体管(FET)。
现参照图1，其示出根据本发明的一个优选实施例的FET生产工艺中的结构的实例，其中应结合图2-图10对图1进行理解。晶片包含衬底102。衬底102可由任何材料形成，但是在一个实施例中，是由在顶部上具有绝缘二氧化硅(SiO2)的硅形成。
将源极/漏极(S/D)层104安置在衬底102的顶部上。S/D层104可由任何导电或半导电材料形成。在一个实施例中，S/D层104是由随后可掺杂或转换成金属硅化物的硅或硅基材料形成。在另一实施例中，S/D层104是由例如金属性材料形成，例如，氮化钛(TiN)。
催化剂层106沉积于S/D层104的顶部上。将利用催化剂层106生成用于原位纳米结构生长的嵌入式催化剂位点。催化剂层106的成分可依赖于将要创建的纳米结构的类型。催化剂层106可由例如铁(Fe)、镍(Ni)或钴(Co)形成。在一个实施例中，催化剂层106可由处于分层膜中的催化剂和催化剂支撑材料形成。催化剂层106的厚度是可变的，并且其将限定如下形成的催化剂位点的厚度。
图2示出在催化剂层106之上形成心轴202之后的图1的结构。如图所示，形成两个心轴202。然而，此仅为举例的方式，并且该数目可为等于或大于1的任何数。心轴202可通过已知的图案化技术形成。例如，可通过电子束光刻形成心轴202。在一个实施例中，心轴202由硅或二氧化硅形成。
在一个实施例中，心轴202本身将限定下文所述的催化剂位置的形状、尺寸和位置。在本实施例中，对催化剂层106进行蚀刻以移除其未被心轴202覆盖的部分。
在一个实施例中，通过侧壁图像转印(SIT)工艺对催化剂层进行图案化，其中使用心轴202限定将于其上形成间隔物204的壁。在一个实施例中，例如，间隔物204可由氮化物形成，例如氮化硅。间隔物204的宽度将限定下文所述的催化剂位点的宽度。间隔物204可通过例如保形氮化物沉积和间隔物反应离子蚀刻形成。
图3a示出移除心轴202以创建开放部分302之后的图2的结构。例如，可通过反应离子蚀刻(RIE)或选择性湿法化学移除心轴202。接着，从开放部分302和未被间隔物204覆盖的所有其它区域移除催化剂层106。例如，可通过物理溅射或选择性湿法化学移除将要移除的催化剂层106的部分。
图3b示出移除间隔物204且仅留下催化剂层106的剩余部分之后的图3a的结构。可移除间隔物204，或者可不移除间隔物204。
催化剂层106的剩余部分将形成下文所述的催化剂位点。如上文所论述，催化剂层106的厚度限定了催化剂位点的厚度，而间隔物或心轴限定了催化剂位点的宽度。当前技术允许创建十分精确的催化剂层106的厚度以及十分精确的间隔物的宽度创建。因此，与常规利用的催化剂位点相比，利用本文所公开的本发明的优选实施例，可允许更精确地限定(就尺寸和位置而言)的催化剂位点。催化剂位点的尺寸和位置的准确限定直接影响尺寸和位置一致的纳米结构(例如纳米线或纳米管)的形成。当前不能有效地实现这些结果中的任一个或全部这一缺点阻碍了纳米结构在CMOS技术中的应用，而通过本文的示教，可克服此缺点。
不管是否移除间隔物，随后以S/D材料104b封住催化剂层106(若未移除间隔物，则为间隔物204)，其中S/D材料104b可与S/D层104相同或不同。
此外，通过移除非有源区，将S/D层104和104b形成为有源区。在一个实施例中，可使用浅沟槽隔离(其中以浅沟槽隔离(STI)电介质402，例如二氧化硅填充有源区之间的空间)或台面隔离(其中不填充有源区之间的空间)将有源区彼此隔离。
图4示出封住催化剂层之后的图3的结构以及所限定的有源区。
图5示出具有移除式栅极区504的图4的结构。在一个实施例中，沿与形成心轴202(图2)的轴不同的轴形成移除式栅极区504。移除式栅极区504从侧壁的上表面向下延伸到S/D层104(若栅极位于有源区之上)或STI电介质402(若栅极位于非有源区之上并且使用STI隔离方案)或衬底102(若栅极位于非有源区之上并且使用台面隔离方案)。
移除式栅极区可以通过以下来形成：沿结构500的长度(1)沉积临时栅极、以材料502进行填充并平坦化并且随后移除临时栅极以留下移除式栅极区504。替代地，可使用已知的蚀刻技术在侧壁层内直接形成移除式栅极区504(留下侧壁502)。
在形成移除式栅极区504之后，如图6所示，可在移除式栅极区504之下的区域中移除暴露的S/D层104(连同催化剂层106和间隔物204的任何嵌入部分一起)以形成暴露区602。例如，依赖于S/D层的成分，可利用RIE工艺或溅射工艺完成此步骤。移除所述移除式栅极区504之下的S/D层104将暴露在与形成移除式栅极区的方向交叉的方向上延伸的催化剂层106的剩余部分。在本文中，暴露出的催化剂层106的剩余部分应被称为催化剂位点，并且以图6中的参考标号604进行标识。
如上文所论述，可精确地限定催化剂位点604的尺寸和位置。准确限定的催化剂位点的尺寸和位置可允许形成可精确放置的尺寸一致的纳米结构。
图7示出从催化剂位点602(图6)生长纳米结构702之后的图6的结构。纳米结构702可为碳纳米管或半导体纳米线。可通过化学气相沉积形成纳米结构702以促进催化生长。在一个实施例中，垂直于或近似垂直于衬底102的上表面生长纳米结构702。纳米结构702的生长开始于催化剂位点602(图6)并且跨越暴露区602。根据本发明的本优选实施例，纳米结构702将在FET器件中的源极和漏极之间形成沟道。
图8示出在暴露区602的侧面(但是非底部)形成金属接触802之后的图7的结构。金属接触802可为在S/D材料104上而非衬底材料102或纳米结构702上选择性地沉积或形成的金属或硅化物。金属接触802确保纳米结构702和S/D层104之间的良好电连接。对于CMOS方案，与p型FET相比，可将不同的金属用于n型FET。
图9示出在以间隔物902覆盖暴露表面之后的图8的结构，其中所述暴露表面包含S/D 104的至少任何暴露部分和金属接触802，而不包含纳米结构702的至少暴露部分。间隔物902可为硅或氮化硼。在一个实施例中，可利用选择性沉积或移除以确保间隔物902覆盖S/D 104和金属接触802，而不覆盖纳米结构702。
在形成间隔物902之前或之后，利用已知的技术和/或当前处于研发中的技术将金属纳米结构(与半导体纳米结构形成对比)去激活。此外，还可使纳米结构702起作用，从而使栅极介电材料可与其粘接。接着，至少在纳米结构702上沉积栅极介电材料，并且可选地，在其它暴露的表面上也沉积栅极介电材料。
接着，如图10所示，通过填充图9所示的结构的开放部分形成栅极1002。在一个实施例中，栅极1002为金属栅极。在一个实施例中，可将图10的结构平面化成预期高度。
图10示出具有栅极104a和漏极104b(反之亦然)的FET。由纳米结构702(未示出)形成沟道。向栅极1002施加的电压控制通过纳米结构的电流的传导。以此方式形成的FET可具有改良的泄漏控制，因为栅极1002完全包围沟道(纳米结构702)。
本文所用的术语仅用于描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，除非上下文清晰地指示，否则单数形式“一个”和“所述”意欲也包含复数形式。还应理解，当用于本说明书时，术语“包含”和/或“包括”表示所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组合的存在或添加。
对应的结构、材料、动作或权利要求中的所有装置或步骤加功能元件的等效方案意欲包含与具体要求保护的其它要求保护的元件组合的用于执行所述功能的任何结构、材料或动作。呈现对本发明优选实施例的描述以用于说明和描述目的，但是所述描述非意欲为穷举性的或将本发明限制为所公开的形式。本领域技术人员可做出许多修改和变化，而不背离本发明的精神和范围。选择并描述所述实施例以最佳地解释本发明的原理和实际应用，并且使本领域的其它技术人员能够针对具有适用于预期特定用途的各种修改的各种实施例理解本发明。
本文所描绘的流程图仅为一个实例。可对其中所描述流程或步骤(或操作)做出诸多修改，而不背离本发明的精神。例如，可以不同的顺序执行所述步骤，或者可对所述步骤进行添加、删除或修改。所有这些变化都将被看作是所要求保护的本发明的一部分。
尽管描述了本发明的优选实施例，但是应理解，本领域技术人员现在和将来均可在所附权利要求的范围内做出各种改良和提高。这些权利要求应被解释为维持对首次描述的本发明的适当保护。
为避免疑义，如本文中的描述和权利要求中所使用的，术语“包含”不应解释为“仅由...构成”。

Claims (19)

1.一种场效应晶体管(FET)，包含：
由第一材料形成的漏极；
由所述第一材料形成的源极；
由纳米结构形成的沟道，所述沟道将所述源极耦合到所述漏极，其中所述纳米结构生长于在所述源极和所述漏极中暴露的催化剂位点之间；以及
形成于所述源极与所述漏极之间并且包围所述纳米结构的栅极；
其中所述源极和所述漏极包含安置在其中的催化剂层的部分，并且所述催化剂位点是所述催化剂层的部分从所述源极和所述漏极暴露的部分。
2.根据权利要求1所述的场效应晶体管，其中所述源极和所述漏极由金属形成。
3.根据权利要求1所述的场效应晶体管，其中所述源极和所述漏极由硅形成。
4.根据权利要求1至3中任一项所述的场效应晶体管，进一步包含：
金属接触，形成于所述源极和所述漏极中的至少一个和所述栅极之间。
5.根据权利要求1至3中任一项所述的场效应晶体管，其中所述纳米结构为碳纳米结构。
6.根据权利要求5所述的场效应晶体管，其中所述碳纳米结构为碳纳米管或碳纳米线。
7.根据权利要求6所述的场效应晶体管，其中所述催化剂位点由安置在所述源极和所述漏极内的催化剂层的部分形成。
8.一种形成场效应晶体管(FET)的方法，所述方法包含以下步骤：
在衬底上形成源极/漏极(S/D)层，其中所述源极/漏极层具有第一厚度；
在所述源极/漏极层之上形成催化剂层；
图案化所述催化剂层以创建剩余催化剂层部分；
使所述源极/漏极层的厚度从所述第一厚度增加到大于所述第一厚度的第二厚度以封闭所述剩余催化剂层部分；
将所述源极/漏极层划分成源极和漏极，所述划分包含暴露所述剩余催化剂层部分的部分，所述暴露的部分形成催化剂位点；以及
在所述源极和所述漏极之间从所述催化剂位点生长纳米结构。
9.根据权利要求8所述的方法，进一步包含以下步骤：
以栅极填充所述源极和所述漏极之间的区域，其中所述栅极包围所述纳米结构。
10.根据权利要求8所述的方法，进一步包含以下步骤：
在所述漏极和源极的侧面上形成金属接触层，所述金属接触层接触所述纳米结构；以及
以栅极填充所述源极和所述漏极之间的区域，其中所述栅极包围所述纳米结构。
11.根据权利要求8至10中任一项所述的方法，进一步包含以下步骤：
对金属纳米结构进行去激活；以及
使半导体纳米结构起作用。
12.根据权利要求8至10中任一项所述的方法，其中所述源极/漏极层为金属层。
13.根据权利要求8至10中任一项所述的方法，其中所述源极/漏极层为硅层。
14.根据权利要求8至10中任一项所述的方法，其中所述纳米结构为碳纳米结构。
15.根据权利要求14所述的方法，其中所述碳纳米结构为碳纳米管或碳纳米线。
16.根据权利要求8至10中任一项所述的方法，其中所述纳米结构平行于所述衬底的上表面生长。
17.一种形成场效应晶体管的方法，所述方法包含以下步骤：
形成源极/漏极(S/D)层，其中所述源极/漏极层包含安置在其中的催化剂层的部分；
将所述源极/漏极层划分成源极和漏极，划分包含暴露所述催化剂层的部分，所述暴露的部分形成催化剂位点；以及
在所述源极和所述漏极之间从所述催化剂位点生长纳米结构。
18.根据权利要求17所述的方法，进一步包含以下步骤：
以栅极填充所述源极和所述漏极之间的区域，其中所述栅极包围所述纳米结构。
19.根据权利要求17所述的方法，进一步包含以下步骤：
在所述漏极和源极的侧面上形成金属接触层，所述金属接触层接触所述纳米结构；以及
以栅极填充所述源极和所述漏极之间的区域，其中所述栅极包围所述纳米结构。
CN201080053617.XA 2009-11-30 2010-11-04 具有纳米结构沟道的场效应晶体管 Expired - Fee Related CN102668150B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/627,057 US20110127492A1 (en) 2009-11-30 2009-11-30 Field Effect Transistor Having Nanostructure Channel
US12/627,057 2009-11-30
PCT/EP2010/066817 WO2011064074A1 (en) 2009-11-30 2010-11-04 Field effect transistor having nanostructure channel

Publications (2)

Publication Number Publication Date
CN102668150A CN102668150A (zh) 2012-09-12
CN102668150B true CN102668150B (zh) 2015-05-20

Family

ID=43447070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080053617.XA Expired - Fee Related CN102668150B (zh) 2009-11-30 2010-11-04 具有纳米结构沟道的场效应晶体管

Country Status (5)

Country Link
US (2) US20110127492A1 (zh)
CN (1) CN102668150B (zh)
DE (1) DE112010005210B4 (zh)
GB (1) GB2487846B (zh)
WO (1) WO2011064074A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2945891B1 (fr) * 2009-05-19 2011-07-15 Commissariat Energie Atomique Structure semiconductrice et procede de realisation d'une structure semiconductrice.
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US8803129B2 (en) 2011-10-11 2014-08-12 International Business Machines Corporation Patterning contacts in carbon nanotube devices
US9202906B2 (en) 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor
US8962408B2 (en) 2013-06-04 2015-02-24 International Business Machines Corporation Replacement gate self-aligned carbon nanostructure transistor
CN111670486B (zh) * 2018-01-29 2024-08-09 麻省理工学院 背栅场效应晶体管及其制造方法
CN112585457A (zh) 2018-06-08 2021-03-30 麻省理工学院 用于气体感测的系统、装置和方法
US11062067B2 (en) 2018-09-10 2021-07-13 Massachusetts Institute Of Technology Systems and methods for designing integrated circuits
CN112840448B (zh) 2018-09-24 2024-10-11 麻省理工学院 通过工程化原子层沉积对碳纳米管的可调掺杂
CN110767804B (zh) * 2019-11-19 2020-11-06 北京元芯碳基集成电路研究院 一种碳纳米管器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1334234A (zh) * 2000-07-18 2002-02-06 Lg电子株式会社 水平生长碳纳米管的方法和使用碳纳米管的场效应晶体管
TW200509309A (en) * 2003-08-20 2005-03-01 Ind Tech Res Inst Manufacturing method of carbon nanotube transistor
CN1669160A (zh) * 2002-03-20 2005-09-14 国际商业机器公司 自对准纳米管场效应晶体管及其制造方法
CN101010780A (zh) * 2004-04-30 2007-08-01 纳米系统公司 纳米线生长和获取的体系和方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4323814A1 (de) * 1992-09-25 1994-03-31 Siemens Ag MIS-Feldeffekttransistor
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
DE69728410T2 (de) * 1996-08-08 2005-05-04 William Marsh Rice University, Houston Makroskopisch manipulierbare, aus nanoröhrenanordnungen hergestellte vorrichtungen
KR100239414B1 (ko) * 1996-11-07 2000-01-15 김영환 반도체 소자의 제조방법
US6683783B1 (en) * 1997-03-07 2004-01-27 William Marsh Rice University Carbon fibers formed from single-wall carbon nanotubes
JP2003504857A (ja) * 1999-07-02 2003-02-04 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ナノスコピックワイヤを用いる装置、アレイおよびその製造方法
US6062931A (en) * 1999-09-01 2000-05-16 Industrial Technology Research Institute Carbon nanotube emitter with triode structure
US6923946B2 (en) * 1999-11-26 2005-08-02 Ut-Battelle, Llc Condensed phase conversion and growth of nanorods instead of from vapor
US20050093425A1 (en) * 2002-08-01 2005-05-05 Sanyo Electric Co., Ltd Optical sensor, method of manufacturing and driving an optical sensor, method of detecting light intensity
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US20040043148A1 (en) * 2002-09-04 2004-03-04 Industrial Technology Research Institute Method for fabricating carbon nanotube device
KR100769788B1 (ko) * 2003-10-30 2007-10-25 마츠시타 덴끼 산교 가부시키가이샤 도전성 박막 및 박막 트랜지스터
DE102004001340A1 (de) * 2004-01-08 2005-08-04 Infineon Technologies Ag Verfahren zum Herstellen eines Nanoelement-Feldeffektransistors, Nanoelement-Feldeffekttransistor und Nanoelement-Anordnung
US7330369B2 (en) * 2004-04-06 2008-02-12 Bao Tran NANO-electronic memory array
JP4213680B2 (ja) * 2004-08-31 2009-01-21 富士通株式会社 基板構造及びその製造方法、並びに半導体装置及びその製造方法
US7598516B2 (en) * 2005-01-07 2009-10-06 International Business Machines Corporation Self-aligned process for nanotube/nanowire FETs
JP2006245127A (ja) 2005-03-01 2006-09-14 Toshiba Corp 半導体装置及びその製造方法
WO2006098026A1 (ja) * 2005-03-17 2006-09-21 Fujitsu Limited 接続機構、半導体パッケージ、およびその製造方法
KR100652410B1 (ko) * 2005-05-07 2006-12-01 삼성전자주식회사 탄소나노튜브의 전기역학적 특성을 이용한 나노 반도체스위치소자 및 그의 제조방법과 탄소나노튜브의 전기역학적특성을 이용한 메모리소자 및 그의 구동방법
US7425491B2 (en) * 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
US7893476B2 (en) * 2006-09-15 2011-02-22 Imec Tunnel effect transistors based on silicon nanowires
JP5098268B2 (ja) 2006-09-25 2012-12-12 富士通株式会社 カーボンナノチューブの成長方法、カーボンナノチューブの構造体及び電界効果型トランジスタ
US20080128760A1 (en) * 2006-12-04 2008-06-05 Electronics And Telecommunications Research Institute Schottky barrier nanowire field effect transistor and method for fabricating the same
US7534675B2 (en) * 2007-09-05 2009-05-19 International Business Machiens Corporation Techniques for fabricating nanowire field-effect transistors
US7781061B2 (en) * 2007-12-31 2010-08-24 Alcatel-Lucent Usa Inc. Devices with graphene layers
US7858989B2 (en) * 2008-08-29 2010-12-28 Globalfoundries Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1334234A (zh) * 2000-07-18 2002-02-06 Lg电子株式会社 水平生长碳纳米管的方法和使用碳纳米管的场效应晶体管
CN1669160A (zh) * 2002-03-20 2005-09-14 国际商业机器公司 自对准纳米管场效应晶体管及其制造方法
TW200509309A (en) * 2003-08-20 2005-03-01 Ind Tech Res Inst Manufacturing method of carbon nanotube transistor
CN101010780A (zh) * 2004-04-30 2007-08-01 纳米系统公司 纳米线生长和获取的体系和方法

Also Published As

Publication number Publication date
DE112010005210T5 (de) 2012-11-15
GB2487846A (en) 2012-08-08
CN102668150A (zh) 2012-09-12
US8288236B2 (en) 2012-10-16
US20110127492A1 (en) 2011-06-02
WO2011064074A1 (en) 2011-06-03
US20120108024A1 (en) 2012-05-03
GB201203107D0 (en) 2012-04-04
DE112010005210B4 (de) 2017-12-07
GB2487846B (en) 2013-12-18

Similar Documents

Publication Publication Date Title
CN102668150B (zh) 具有纳米结构沟道的场效应晶体管
JP4493344B2 (ja) カーボン・ナノチューブ電界効果トランジスタ半導体デバイス及びこれの製造方法
CN103563080B (zh) 具有嵌入的栅电极的自对准碳电子装置
US8384069B2 (en) Semiconductor structure having blocks connected by nanowires
CN103518255B (zh) 具有减小寄生电阻的带电单层的碳场效应晶体管
US8022393B2 (en) Lithographic process using a nanowire mask, and nanoscale devices fabricated using the process
CN106611782B (zh) 一种降低FinFET寄生电阻的方法
CN105097904B (zh) 隧穿碳纳米管场效应晶体管及其制造方法
CN108133960B (zh) 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法
CN108242470A (zh) 形成水平纳米线的方法以及由水平纳米线制备的器件
TWI527220B (zh) 自對準碳化物源極／汲極場效電晶體
CN116779652A (zh) 使用二维材料提高性能的半导体开关器件
WO2019153724A1 (zh) 一种FinFET器件及其制备方法
KR20080032685A (ko) 다중 양자점 나노소자 제조방법
JP2013021149A (ja) グラフェンの合成方法並びに半導体装置及びその製造方法
WO2005078803A1 (ja) ピーポッド構造およびそれを用いた量子効果素子およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171114

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171114

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150520

Termination date: 20191104