CN102655145A - 一种静电释放保护电路及其工作方法 - Google Patents

一种静电释放保护电路及其工作方法 Download PDF

Info

Publication number
CN102655145A
CN102655145A CN2012100093079A CN201210009307A CN102655145A CN 102655145 A CN102655145 A CN 102655145A CN 2012100093079 A CN2012100093079 A CN 2012100093079A CN 201210009307 A CN201210009307 A CN 201210009307A CN 102655145 A CN102655145 A CN 102655145A
Authority
CN
China
Prior art keywords
film transistor
thin
line
potential
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100093079A
Other languages
English (en)
Other versions
CN102655145B (zh
Inventor
段立业
吴仲远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN 201210009307 priority Critical patent/CN102655145B/zh
Publication of CN102655145A publication Critical patent/CN102655145A/zh
Priority to PCT/CN2012/085952 priority patent/WO2013104222A1/zh
Application granted granted Critical
Publication of CN102655145B publication Critical patent/CN102655145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种静电释放保护电路及其工作方法，涉及显示领域，为迅速泄放静电电荷同时避免信号以漏电流形式泄放而发明。所述电路包括第一电容、第一分压单元和薄膜晶体管：第一薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管；所述第一薄膜晶体管的栅极接于信号控制线，漏极接于第一电位线；所述第一分压单元的第一端接于所述第一薄膜晶体管的源极，第二端接于第二电位线；所述第三薄膜晶体管的栅极接于所述第一薄膜晶体管的源极，漏极接于第一电位线，源极接于信号控制线；所述第四薄膜晶体管栅极接于辅助电位线，漏极接于信号控制线，源极接于第二电位线；所述第一电容的第一极接于所述第三薄膜晶体管的栅极，第二极接于信号控制线。

Description

一种静电释放保护电路及其工作方法
技术领域
本发明涉及显示器技术领域，尤其涉及一种静电释放保护电路及其工作方法。
背景技术
ESD(Electro-Static Discharge，静电释放)保护电路是TFTLCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)以及AMOLED(Active Matrix Driving Organic Light Emitting Diode，有源矩阵驱动有机发光二极管)面板上的重要组成部分，能够使显示器件免遭在生产、运输、工作过程中的静电伤害。
如图1所示，ESD保护电路中的TFT通常为增强型TFT，通过合理的TFT 1和TFT2设计，可以使液晶显示面板在正常工作时，数据线上仅有漏电流或有较小的电流流向高电位线GH或低电位线GL；当数据线DATA上积累静电电荷时，正、负两种静电电荷可以分别迅速向高电位线GH和低电位线GL泄放，从而保证显示面板的内部阵列不受损伤。
但是，对于当前正在兴起的Oxide(氧化物)TFT，由于Oxide TFT通常是一个耗尽型的器件，当其栅源电压Vgs＝0V时，Oxide TFT无法像现有技术中的增强型TFT那样彻底关断，导致在正常工作时，数据线和栅极扫描线将向高电位线GH和低电位线GL漏走大量电流，不仅使显示面板内部不能正常工作，还可能使外部驱动电路受到损坏。
发明内容
本发明的实施例提供了一种静电释放保护电路及其工作方法，能够迅速泄放静电电荷同时又能避免信号以漏电流形式泄放。
为达到上述目的，本发明的实施例采用如下技术方案：
一种静电释放保护电路，包括第一电容、第一分压单元和薄膜晶体管：第一薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管；所述第一薄膜晶体管的栅极接于信号控制线，漏极接于第一电位线；所述第一分压单元的第一端接于所述第一薄膜晶体管的源极，第二端接于第二电位线；所述第三薄膜晶体管的栅极接于所述第一薄膜晶体管的源极，漏极接于第一电位线，源极接于信号控制线；所述第四薄膜晶体管栅极接于辅助电位线，漏极接于信号控制线，源极接于第二电位线；所述第一电容的第一极接于所述第三薄膜晶体管的栅极，第二极接于信号控制线。
一种上述的静电释放保护电路的工作方法，包括：
所述信号控制线上无静电电荷时，通过所述第一薄膜晶体管和所述第一分压单元的分压作用控制所述第三薄膜晶体管的栅极电位关闭所述第三薄膜晶体管，和通过控制所述第二电位线和所述辅助电位线的电位差关闭所述第四薄膜晶体管，以保持所述信号控制线的信号不泄放；
所述信号控制线上有静电电荷时，通过所述第一薄膜晶体管和所述第一分压单元的分压以及所述第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使静电荷通过所述第三薄膜晶体管向所述第一电位线泄放；或通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使静电荷通过所述第四薄膜晶体管向所述第二电位线泄放。
本发明实施例提供的静电释放保护电路及其工作方法，当信号控制线上有静电电荷时，通过第一薄膜晶体管和第一分压单元的分压以及第一电容共同作用控制第三薄膜晶体管的栅极电位，开启第三薄膜晶体管，从而使静电荷通过第三薄膜晶体管向第一电位线泄放；也可以通过信号控制线与辅助电位线的电位差的改变，开启第四薄膜晶体管，从而使静电荷通过第四薄膜晶体管向第二电位线泄放。当信号控制线上无静电电荷时，通过第一薄膜晶体管和第一分压单元的分压作用控制第三薄膜晶体管的栅极电位，关闭第三薄膜晶体管，并通过控制第二电位线和辅助电位线的电位差，关闭第四薄膜晶体管，这样信号控制线上的信号就不会以漏电流的形式通过第三薄膜晶体管或第四薄膜晶体管泄放，从而有效保证了显示面板的正常工作。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中静电释放保护电路的一种结构示意图；
图2为本发明实施例提供的静电释放保护电路的一种结构示意图；
图3为本发明实施例提供的静电释放保护电路的一种具体结构示意图；
图4为图1与图3所示的静电释放保护电路的一种静电释放保护对比仿真图；
图5为本发明实施例提供的静电释放保护电路的另一种具体结构示意图；
图6为本发明实施例提供的静电释放保护电路的工作方法的一种流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示，本发明实施例提供一种ESD(Electro-Static Discharge，静电释放)保护电路，
包括第一电容C1、第一分压单元和薄膜晶体管：第一薄膜晶体管T1、第三薄膜晶体管T3、第四薄膜晶体管T4。其中，T1可以为增强型薄膜晶体管或耗尽型薄膜晶体管，而T3和T4为耗尽型薄膜晶体管。其中，图2所示的薄膜晶体管既可以指代N型薄膜晶体管也可以指代P型薄膜晶体管。
第一薄膜晶体管T1的栅极接于信号控制线LS，漏极接于第一电位线L1；第一分压单元的第一端接于第一薄膜晶体管T1的源极，第二端接于第二电位线L2；第三薄膜晶体管T3的栅极接于第一薄膜晶体管T1的源极，漏极接于第一电位线L1，源极接于信号控制线LS；第四薄膜晶体管T4栅极接于辅助电位线LA，漏极接于信号控制线LS，源极接于第二电位线L2；第一电容C1的第一极接于第三薄膜晶体管T3的栅极，第二极接于信号控制线LS。
本发明实施例提供的ESD保护电路，当信号控制线LS上有静电电荷时，通过第一薄膜晶体管T1和第一分压单元的分压以及第一电容C1共同作用控制第三薄膜晶体管T3的栅极电位，开启第三薄膜晶体管T3，从而使静电荷通过第三薄膜晶体管T3向第一电位线L1泄放；也可以通过信号控制线LS与辅助电位线LA的电位差的改变，开启第四薄膜晶体管T4，从而使静电荷通过第四薄膜晶体管T4向第二电位线L2泄放。当信号控制线LS上无静电电荷时，通过第一薄膜晶体管T1和第一分压单元的分压作用控制第三薄膜晶体管T3的栅极电位，关闭第三薄膜晶体管T3，并通过控制第二电位线L2和辅助电位线LA的电位差，关闭第四薄膜晶体管，这样信号控制线LS上的信号就不会以漏电流的形式通过第三薄膜晶体管T3或第四薄膜晶体管T4泄放，从而有效保证了显示面板的正常工作。
需要说明的是，本实施例中，仅仅利用T1和第一分压单元进行分压从而控制T3的栅极e点的电位Ve，T1既可以是耗尽型薄膜晶体管，也可以是增强型薄膜晶体管，第一分压单元可以为电阻、晶体管或其它可以与T1进行分压的电路元件或电路模块，本发明对此不做限制。
图3所示为本发明实施例提供的ESD保护电路的一种具体实施例，如图3所示，本实施例的电路连接关系与图2所示的实施例相同，其中，第一分压单元包括第二薄膜晶体管T2，所述第一分压单元的第一端为第二薄膜晶体管T2的漏极，所述第一分压单元的第二端为第二薄膜晶体管T2的栅极和源极。本实施例中的薄膜晶体管均为N型耗尽型薄膜晶体管，而信号控制线是数据线DATA。第一电位线L1、第二电位线L2、辅助电位线LA上的电位V1、V2、VA依次降低。具体的，第一薄膜晶体管T1的栅极接于信号控制线LS，漏极接于第一电位线L1；第二薄膜晶体管T2的漏极(第一端)接于第一薄膜晶体管T1的源极，栅极和源极(第二端)接于第二电位线L2；第三薄膜晶体管T3的栅极接于第一薄膜晶体管T1的源极，漏极接于第一电位线L1，源极接于信号控制线LS；第四薄膜晶体管T4栅极接于辅助电位线LA，漏极接于信号控制线LS，源极接于第二电位线L2；第一电容C1的第一极接于第三薄膜晶体管T3的栅极，第二极接于信号控制线LS。
本发明实施例提供的ESD保护电路，当数据线DATA上存在正静电电荷时，第三薄膜晶体管T3开启使正静电电荷通过第三薄膜晶体管T3向第一电位线L1泄放，当数据线DATA上存在负静电电荷时，第四薄膜晶体管T4开启使负静电电荷通过第四薄膜晶体管T4向第二电位线L2泄放；当数据线DATA上无静电电荷时，能够通过使第三薄膜晶体管T3的栅极电位与源极电位的差小于T3的开启电压，并使第四薄膜晶体管T4的栅极电位与源极电位的差小于T4的开启电压，将耗尽型的第三薄膜晶体管T3和第四薄膜晶体管T4彻底关断，这样数据线DATA上的数据信号就不会以漏电流的形式通过第三薄膜晶体管T3或第四薄膜晶体管T4泄放，从而保证了显示面板的正常工作。
本实施例中，第二薄膜晶体管T2的有效沟道区宽长比可以比第一薄膜晶体管T1、第三薄膜晶体管T3和第四薄膜晶体管T4的有效沟道区宽长比都小，这样，T2的电阻较大，在T2与T1进行分压时，流过T1和T2的电流很小，不但可以保持较低功耗，而且不会影响第一电位线上的电位V1和第二电位线上的电位V2。
具体的，为了保证在显示面板正常工作时，所述ESD保护电路中的第四薄膜晶体管T4能彻底关闭，T4管的栅极电位与源极电位的差应小于T4的开启电压，辅助电位线LA上的电位VA与第二电位线L2上的电位V2之差小于第四薄膜晶体管T4的开启电压Vth4。
第一电位线L1、第二电位线L2和辅助电位线LA上的电位可以根据不同的工艺要求而选择，但都应满足其电位依次降低的条件，本发明对此不作限定。例如，在本发明的一个实施例中，第一电位线L1上的电位V1可以为6伏特至10伏特，第二电位线L2上的电位可以为-5伏特至-3伏特，辅助电位线LA上的电位VA可以为-7伏特至-5伏特，数据线DATA上的数据信号Vdata可以在0伏特至5伏特之间。
正常工作时，数据线DATA上的数据信号Vdata通过所述数据线输入到每一个像素单元中，用以控制每个像素单元从而实现显示功能。此时，要求数据信号Vdata不能因为所述ESD保护电路的存在而通过所述ESD保护电路被泄放损失掉。为达此目的，本发明ESD保护电路，通过数据线DATA上的数据信号Vdata控制第一薄膜晶体管T1的导通状态，并通过第一薄膜晶体管T1的不同导通状态下的电阻的不同使其与第二薄膜晶体管T2进行分压后，T1的源极电位，同时也是T3的栅极电位Ve的电压也会相应不同，从而可以控制T3的开关状态。
具体的，由于正常工作时数据线DATA上并无静电电荷积累，而没有静电电荷的情况下，数据信号Vdata可介于第一电位线L1的电位V1和第二电位线L2的电位V2之间，第一薄膜晶体管T1的源极电压为Ve，栅极电压Vdata。由于Ve同时也是第三薄膜晶体管T3的栅极电位，Vdata同时也是第三薄膜晶体管T3的源极电位，因此，对于第三薄膜晶体管T3来说，只需保证其栅极电位Ve与其源极电位Vdata的差小于T3的开启电压Vth3，即Ve-Vdata＜Vth3，即可将T3关闭，从而防止数据信号Vdata从T3泄放。其中，对于N型耗尽型薄膜晶体管来讲，Vth3小于0。而Ve又是由T1、T2对V1和V2之间的电压进行分压获得的，因此，如果通过控制T1、T2的工艺参数从而使Vdata在正常的数据信号的电平范围内时，Vdata-Ve＞-Vth3即可令T3在显示面板正常工作时处于关闭状态。而此时，对于T1来讲，其栅极电位与源极电位的差已经大于一个正数，因此，T1可处于一定的导通状态，导通电阻与T1的栅极和源极间的电压差有关。从而可以通过控制T1的栅极和源极间的电压差控制T1的导通电阻，进而控制与T2的分压。
而由于辅助电位线LA上的电位VA与第二电位线L2上的电位V2之差小于第四薄膜晶体管T4的开启电压Vth4，也就是第四薄膜晶体管T4的栅极电位VA与第四薄膜晶体管T4的源极电位V2的差小于第四薄膜晶体管T4的开启电压Vth4，因此，在正常工作情况下，第四薄膜晶体管T4总能够处于关闭状态。
以上分析了显示面板在正常工作状态，即数据线DATA上没有静电电荷的状态下，本发明提供的ESD保护电路的工作原理，下面针对数据线DATA上有静电电荷的情况，分析所述ESD保护电路对于静电电荷的泄放过程。
具体的，正常工作时，C1的第一极与第二极之间的电压等于第三薄膜晶体管T3的栅极电位Ve与数据线DATA的电位的差，当数据线DATA上有正静电电荷时，所述数据线DATA上的电位会骤然升高，并通过第一电容C1瞬间使第三薄膜晶体管T3的栅极电位Ve也骤然升高，甚至高过V1，从而使第三薄膜晶体管T3能够立刻导通，将数据线DATA上的正静电电荷通过T3导走。
此外，当数据线DATA上积累了正静电电荷时，数据线DATA上的电位骤然升高，高于V1，由于第一薄膜晶体管T1的栅极与数据线DATA相连，第一薄膜晶体管T1的栅极电压也会骤然升高，这就使T1的导通状态有所改变，T1的导通电阻变小，经过与T2分压后，T1的源极电位，也就是T3的栅极电位Ve也会比正常工作时有所升高，从而可以将Ve稳定在较高电位，那么，当第三薄膜晶体管T3的栅极电位Ve与漏极电位V1的差大于T3的开启电压Vth3时，即Ve-V1＞Vth3，也即下式成立时
Ve＞Vth3+V1         (1)
第三薄膜晶体管T3可在第一电容C1的自举作用之后保持导通，从而使正静电电荷通过T3流向第一电位线L1。
需要说明的是，本实施例中，正常情况下，第一电位线L1上的电位V1高于数据线DATA上的信号Vdata，与第一电位线L1相连的一端为T3的漏极，与数据线DATA相连的一端为T3的源极。而事实上，薄膜晶体管制作工艺中，源极与漏极结构完全相同，可以互换使用。因此，本实施例中，当数据线DATA由于正静电电荷的作用而使其电位骤然升高，甚至高于第一电位线L1上的电位V1时，第三薄膜晶体管T3的源极和漏极互换，即T3的与数据线DATA相连的一端相当于漏极，而T3的与第一电位线L1相连的一端相当于源极，从而当(1)式成立时，电流就从数据线DATA通过T3流向第一电位线L1，从而将正静电电荷导走。
需要指出的是，本实施例中，通过第一电容C1的电压自举作用和通过第一薄膜晶体管T1与T2的分压作用均可使第三薄膜晶体管T3导通，但通过控制T1的导通状态来控制T3的导通具有一定的延迟，且Ve不会高于V1，而第一电容C1能够在数据线DATA上产生正静电电荷的瞬间，使第三薄膜晶体管T3的栅极电压Ve升高，而且可能高于V1，因而可以使第三薄膜晶体管T3瞬间开启，从而加快了数据线DATA上的正静电电荷的泄放速度，更好地起到静电防护的作用。
具体的，当数据线DATA上积累了一定的负静电电荷时，数据线DATA上的电位骤然降低，低于辅助电位线LA上的电位VA。由于数据线DATA与第四薄膜晶体管T4的漏极相连，辅助电位线LA与第四薄膜晶体管T4的栅极相连，那么当VA-Vdata＞Vth4，即
Vdata＜VA-Vth4         (2)
时，即数据线上的电位低于VA-Vth4时，T4导通，数据线DATA上的负静电电荷即可通过T4流向第二电位线L2。
需要指出的是，在上述负静电电荷通过T4泄放的过程中，T4的源极和漏极与正常情况下的源极和漏极相比也发生了互换，原理与T3的源漏互换相似，此处不再赘述。
根据半导体物理知识可知，薄膜晶体管饱和状态下，流过源漏两极的电流I与该薄膜晶体管的栅极和源极间的电压差Vgs以及该薄膜晶体管的开启电压Vth间存在如下关系：
I＝K(Vgs-Vth)2         (3)
其中，在工艺条件一致的情况下，K为一常数。本实施例中，静电电荷积累较多时，泄放电荷的薄膜晶体管也处于饱和状态，因此，静电电荷泄放时的泄放电流的大小与栅极、源极间电压差成平方关系。如果有正电荷在数据线DATA上积累时，Vdata升高，此时T1的导通能力增强，Ve的电压也将增高，当Ve增高到大于V1+Vth3时，即(1)式成立时，根据(3)式，则流向L1线的电流将正比于Ve-V1-Vth3的平方。相反如果有负电荷在数据线DATA上积累时，Vdata的电位降低，当它低到小于VA-Vth4，即(2)式成立时，根据(3)式，流向L2线的电流将正比于VA-Vdata-Vth4的平方。因此，当ESD发生时，本发明实施例提供的保护电路能迅速将静电电荷导走避免其损伤到显示面板内部的像素单元。
为了验证本发明实施例提供的ESD保护电路在正常工作时的漏电流情况，我们将本发明中的ESD保护电路结构和现有技术中的ESD保护电路结构漏电情况做了如下对比的电路仿真。其中，现有技术中的ESD保护电路可如图1所示，两者的漏电流对比情况可如图4所示。
两个电路除了结构不一样外，其它都采用一致的条件。例如，均采用了同一种仿真模型，它们均含有阈值电压为-2V的N型TFT。为了方便比较，本实施例中第三薄膜晶体管T3、第四薄膜晶体管T4和图1所示的TFT1和TFT2宽长比也设计为同一尺寸，均为20um/4um。V1均为7V，V2均为-3V，VA均为-5.1V。仿真器从0V 到4V扫描Vdata的电压，以观察数据线DATA流向第一电位线L1和第二电位线L2的漏电流。
如图4所示，图1所示的ESD保护电路结构标注为iV1’、iV2’、idata’在Vdata的全程扫描中，产生了较大的正向漏电流，该正向漏电流超过了20μA(微安)。而采用本实施例提供的ESD保护电路在Vdata的全程扫描中，标注为iV1、iV2、idata都只通过较小的漏电流，该漏电流在5μA以下。
需要指出的是，本实施例中，V1和V2是GATE扫描信号的高电平和低电平，VA是引入显示面板内部的、比GATE扫描信号V2更低的电平。但本发明不限于此，在本发明的其它实施例中，V1、V2和VA也可以是为ESD保护而设计的专门的引出线引出到外部电路并接到特定的电平上，以使显示面板内部的抗干扰能力更强。
还需要指出的是，本实施例虽然以数据线DATA上的ESD保护电路为例进行说明，但本发明不限于此，本发明实施例提供的ESD保护电路同样适用于对栅极扫描线进行ESD保护，只需将上述实施例中的DATA线换成扫描线GATE即可。
需要说明的是，本实施例中，构成ESD保护电路的所有薄膜晶体管均为N型薄膜晶体管，制作工艺简单，成本低。但本发明不限于此，根据本发明上述实施例提供的电路结构，可以对各薄膜晶体管的类型做适当改变，并根据半导体物理学中N型薄膜晶体管与P型薄膜晶体管电学性质的对应关系，相应改变其在电路中的接法即可，本发明对此不做限制。
图5所示为本发明实施例提供的ESD保护电路的另一种具体实施例，其电路连接关系与图2所示的实施例相同。具体的，本实施例中，第一分压单元包括第二薄膜晶体管T2，所述第一分压单元的第一端为第二薄膜晶体管T2的漏极，所述第一分压单元的第二端为第二薄膜晶体管T2的栅极和源极。本实施例中的薄膜晶体管均为P型耗尽型薄膜晶体管，信号控制线为数据线DATA。第一电位线L1、第二电位线L2、辅助电位线LA上的电位V1、V2、VA依次升高。
本发明实施例提供的ESD保护电路，当数据线DATA上存在正静电电荷时，第四薄膜晶体管T4开启使正静电电荷通过第四薄膜晶体管T4向第二电位线L2泄放，当数据线DATA上存在负静电电荷时，第三薄膜晶体管T3开启使负静电电荷通过第三薄膜晶体管T3向第一电位线L1泄放；当数据线DATA上无静电电荷时，能够通过使第三薄膜晶体管T3的栅极电位与源极电位的差大于T3的开启电压，并使第四薄膜晶体管T4的栅极电位与源极电位的差大于T4的开启电压，将耗尽型的第三薄膜晶体管T3和第四薄膜晶体管T4彻底关断，这样数据线DATA上的数据信号就不会以漏电流的形式通过第三薄膜晶体管T3或第四薄膜晶体管T4泄放，从而保证了显示面板的正常工作。
本实施例中，第二薄膜晶体管T2的有效沟道区宽长比可以比第一薄膜晶体管T1、第三薄膜晶体管T3和第四薄膜晶体管T4的有效沟道区宽长比都小，这样，T2的电阻较大，在T2与T1进行分压时，流过T1和T2的电流很小，不但可以保持较低功耗，而且不会影响第一电位线上的电位V1和第二电位线上的电位V2。
具体的，为了保证在显示面板正常工作时，所述ESD保护电路中的第四薄膜晶体管T4能彻底关闭，T4管的栅极电位与源极电位的差应大于T4的开启电压，即辅助电位线LA上的电位VA与第二电位线L2上的电位V2的差应大于第四薄膜晶体管T4的开启电压Vth4。
第一电位线L1、第二电位线L2和辅助电位线LA上的电位可以根据不同的工艺要求而选择，但都应满足其电位依次降低的条件，本发明对此不作限定。例如，在本发明的一个实施例中，第一电位线L1上的电位V1可以为6伏特至10伏特，第二电位线L2上的电位可以为-5伏特至-3伏特，辅助电位线LA上的电位VA可以为9伏特至12伏特，数据线DATA上的数据信号Vdata可以在0伏特至5伏特之间。
正常工作时，数据线DATA上的数据信号Vdata通过所述数据线输入到每一个像素单元中，用以控制每个像素单元从而实现显示功能。此时，要求数据信号Vdata不能因为所述ESD保护电路的存在而通过所述ESD保护电路被泄放损失掉。为达此目的，本发明ESD保护电路，通过数据线DATA上的数据信号Vdata控制第一薄膜晶体管T1的导通状态，并通过第一薄膜晶体管T1的不同导通状态下的电阻的不同使其与第二薄膜晶体管T2进行分压后，T1的源极电位，同时也是T3的栅极电位Ve的电压也会相应不同，从而可以控制T3的开关状态。当然，在本发明的其它实施例中，也可以采用薄膜晶体管和电阻共同作用进行分压的方式控制T3栅极电位Ve，本发明对此不作限定。
具体的，由于正常工作时数据线DATA上并无静电电荷积累，而没有静电电荷的情况下，数据信号Vdata可介于第一电位线L1的电位V1和第二电位线L2的电位V2之间，第一薄膜晶体管T1的源极电压为Ve栅极电压为Vdata。由于Ve同时也是第三薄膜晶体管T3的栅极电位，Vdata同时也是第三薄膜晶体管T3的源极电位，因此，对于第三薄膜晶体管T3来说，只需保证其栅极电位Ve与其源极电位Vdata的差大于T3的开启电压Vth3，即Ve-Vdata＞Vth3，即可将T3关闭，从而防止数据信号Vdata从T3泄放。其中，对于P型耗尽型薄膜晶体管来讲，Vth3大于0。而Ve又是由T1、T2对V1和V2之间的电压进行分压获得的，因此，如果通过控制T1、T2的工艺参数从而使Vdata在正常的数据信号的电平范围内时如0伏特至5伏特时，Ve-Vdata＞Vth3，即可令T3在显示面板正常工作时处于关闭状态。而此时，对于T1来讲，Ve-Vdata＞Vth3时，其栅极电位Vdata与源极电位Ve的差已经小于一个负数，因此，T1可处于一定的导通状态，导通电阻与T1的栅极和源极间的电压差有关。从而可以通过控制T1的栅极和源极间的电压差控制T1的导通电阻，进而控制与T2的分压。
具体的，由于辅助电位线LA上的电位VA与第二电位线L2上电位V2之差大于P型耗尽型薄膜晶体管的开启电压Vth4，也就是第四薄膜晶体管T4的栅极电位VA与第四薄膜晶体管T4的源极电位V2的差大于第四薄膜晶体管T4的开启电压Vth4，因此，在正常工作情况下，第四薄膜晶体管T4总能够处于关闭状态。
以上分析了显示面板在正常工作状态，即数据线DATA上没有静电电荷的状态下，本发明提供的ESD保护电路的工作原理，下面针对数据线DATA上有静电电荷的情况，分析所述ESD保护电路对于静电电荷的泄放过程。
具体的，正常工作时，C1的第一极与第二极之间的电压等于第三薄膜晶体管T3的栅极电位Ve与数据线DATA的电位的差，当数据线DATA上有负静电电荷时，所述数据线DATA上的电位会骤然降低，甚至远低于V1，并通过第一电容C1瞬间使第三薄膜晶体管T3的栅极电位Ve也骤然降低，甚至远低于V1，即使T3的栅极和漏极的电压差低于T3的开启电压Vth3，从而使第三薄膜晶体管T3能够立刻导通，将数据线DATA上的负静电电荷通过T3导走。
此外，当数据线DATA上积累了负静电电荷时，数据线DATA上的电位骤然降低，低于V1，由于第一薄膜晶体管T1的栅极与数据线DATA相连，第一薄膜晶体管T1的栅极电压也会骤然降低，这就使T1的导通状态有所改变，T1的导通电阻变小，经过与T2分压后，T1的源极电位，也就是T3的栅极电位Ve也会比正常工作时有所降低，从而可以将Ve稳定在较低电位，那么，当第三薄膜晶体管T3的栅极电位Ve与漏极电位V1的差小于T3的开启电压Vth3时，即Ve-V1＜Vth3，也即下式成立时
Ve＜Vth3+V1       (4)
第三薄膜晶体管T3可在第一电容C1的自举作用之后保持导通，从而使负静电电荷通过T3流向第一电位线L1。
需要说明的是，本实施例中，正常情况下，第一电位线L1上的电位V1低于数据线DATA上的信号Vdata，与第一电位线L1相连的一端为T3的漏极，与数据线DATA相连的一端为T3的源极。而事实上，薄膜晶体管制作工艺中，源极与漏极结构完全相同，可以互换使用。因此，本实施例中，当数据线DATA由于负静电电荷的作用而使其电位骤然降低，甚至低于第一电位线L1上的电位V1时，第三薄膜晶体管T3的源极和漏极互换，即T3的与数据线DATA相连的一端相当于漏极，而T3的与第一电位线L1相连的一端相当于源极，从而当(4)式成立时，电流就从数据线DATA通过T3流向第一电位线L1，从而将负静电电荷导走。
需要指出的是，本实施例中，通过第一电容C1的电压自举作用和通过第一薄膜晶体管T1与T2的分压作用均可使第三薄膜晶体管T3导通，但通过控制T1的导通状态来控制T3的导通具有一定的延迟，且Ve不会低于V1，而通过第一电容C1，能够在数据线DATA上产生负静电电荷的瞬间，使第三薄膜晶体管T3的栅极电压Ve降低，而且可能低于V1，因而可以使第三薄膜晶体管T3瞬间开启，从而加快了数据线DATA上的负静电电荷的泄放速度，更好地起到静电防护的作用。
具体的，当数据线DATA上积累了一定的正静电电荷时，数据线DATA上的电位骤然升高，高于辅助电位线LA上的电位VA。由于数据线DATA与第四薄膜晶体管T4的漏极相连，辅助电位线LA与第四薄膜晶体管T4的栅极相连，那么当VA-Vdata＜Vth4，即
Vdata＞VA-Vth4         (5)
时，T4导通，数据线DATA上的正静电电荷即可通过T4流向第二电位线L2。
需要指出的是，在上述正静电电荷通过T4泄放的过程中，T4的源极和漏极与正常情况下的源极和漏极相比也发生了互换，原理与T3的源漏互换相似，此处不再赘述。
与前述ESD保护电路相对应，本发明还提供了一种前述实施例中的ESD保护电路的工作方法，如图6所示，包括：
S11，信号控制线上无静电电荷时，通过第一薄膜晶体管和第一分压单元的分压作用控制所述第三薄膜晶体管的栅极电位关闭所述第三薄膜晶体管，和通过控制所述第二电位线和所述辅助电位线的电位差关闭所述第四薄膜晶体管，以保持信号控制线的信号不泄放；
S12，信号控制线上有静电电荷时，通过第一薄膜晶体管和第一分压单元的分压以及第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使静电荷通过所述第三薄膜晶体管向所述第一电位线泄放；或通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使静电荷通过所述第四薄膜晶体管向所述第二电位线泄放。
本发明实施例提供的静电释放保护电路的工作方法，当信号控制线上有静电电荷时，通过第一薄膜晶体管和第一分压单元的分压以及第一电容共同作用控制第三薄膜晶体管的栅极电位，开启第三薄膜晶体管，从而使静电荷通过第三薄膜晶体管向第一电位线泄放；也可以通过信号控制线与辅助电位线的电位差的改变，开启第四薄膜晶体管，从而使静电荷通过第四薄膜晶体管向第二电位线泄放。当信号控制线上无静电电荷时，通过第一薄膜晶体管和第一分压单元的分压作用控制第三薄膜晶体管的栅极电位，关闭第三薄膜晶体管，并通过控制第二电位线和辅助电位线的电位差，关闭第四薄膜晶体管，这样信号控制线上的信号就不会以漏电流的形式通过第三薄膜晶体管或第四薄膜晶体管泄放，从而有效保证了显示面板的正常工作。
具体的，在步骤S12中，可以通过第一薄膜晶体管和第一分压单元的分压控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，并通过所述第一电容的自举作用加快所述第三薄膜晶体管的开启，从而加速静电电荷的泄放。
可选的，当所述薄膜晶体管均为N型时，可以通过第一薄膜晶体管和第一分压单元的分压以及第一电容共同作用，控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使正静电荷通过所述第三薄膜晶体管向所述第一电位线泄放。
可选的，当所述薄膜晶体管均为P型时，可以通过第一薄膜晶体管和第一分压单元的分压以及第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使负静电荷通过所述第三薄膜晶体管向所述第一电位线泄放。
可选的，当所述薄膜晶体管均为N型时，可以通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使负静电荷通过所述第四薄膜晶体管向所述第二电位线泄放；
可选的，当所述薄膜晶体管均为P型时，可以通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使正静电荷通过所述第四薄膜晶体管向所述第二电位线泄放。
需要说明的是，根据构成ESD保护电路的耗尽型薄膜晶体管类型的不同，N型薄膜晶体管和P型薄膜晶体管构成的ESD保护电路的具体工作方法略有不同，前文已经进行了详细说明，此处不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (11)

1.一种静电释放保护电路，其特征在于，
包括第一电容、第一分压单元和薄膜晶体管：第一薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管；
所述第一薄膜晶体管的栅极接于信号控制线，漏极接于第一电位线；
所述第一分压单元的第一端接于所述第一薄膜晶体管的源极，第二端接于第二电位线；
所述第三薄膜晶体管的栅极接于所述第一薄膜晶体管的源极，漏极接于第一电位线，源极接于信号控制线；
所述第四薄膜晶体管栅极接于辅助电位线，漏极接于信号控制线，源极接于第二电位线；
所述第一电容的第一极接于所述第三薄膜晶体管的栅极，第二极接于信号控制线。
2.根据权利要求1所述的电路，其特征在于，所述第一分压单元包括第二薄膜晶体管，所述第一分压单元的第一端为所述第二薄膜晶体管的漏极，所述第一分压单元的第二端为所述第二薄膜晶体管的栅极和源极。
3.根据权利要求2所述的电路，其特征在于，
所述薄膜晶体管均为N型耗尽型薄膜晶体管，所述信号控制线是数据线，所述第一电位线、第二电位线、辅助电位线上的电位依次降低。
4.根据权利要求3所述的电路，其特征在于，所述辅助电位线上的电位与所述第二电位线上的电位之差小于所述第四薄膜晶体管的开启电压。
5.根据权利要求2所述的电路，其特征在于，
所述薄膜晶体管均为P型耗尽型薄膜晶体管，所述信号控制线是数据线，所述第一电位线、第二电位线、辅助电位线上的电位依次升高。
6.根据权利要求5所述的电路，其特征在于，所述辅助电位线上的电位与所述第二电位线上的电位之差大于所述第四薄膜晶体管的开启电压。
7.根据权利要求2至6所述的电路，其特征在于，所述第二薄膜晶体管的有效沟道区宽长比比所述第一薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管的有效沟道区宽长比都小。
8.一种如权利要求1所述的静电释放保护电路的工作方法，其特征在于，包括：
所述信号控制线上无静电电荷时，通过所述第一薄膜晶体管和所述第一分压单元的分压作用控制所述第三薄膜晶体管的栅极电位关闭所述第三薄膜晶体管，和通过控制所述第二电位线和所述辅助电位线的电位差关闭所述第四薄膜晶体管，以保持所述信号控制线的信号不泄放；
所述信号控制线上有静电电荷时，通过所述第一薄膜晶体管和所述第一分压单元的分压以及所述第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使静电荷通过所述第三薄膜晶体管向所述第一电位线泄放；或
通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使静电荷通过所述第四薄膜晶体管向所述第二电位线泄放。
9.根据权利要求8所述的方法，其特征在于，所述通过所述第一薄膜晶体管和所述第一分压单元的分压以及所述第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管包括：
通过所述第一薄膜晶体管和所述第一分压单元的分压控制所述第三薄膜晶体管的栅极电位，开启所述第三薄膜晶体管，并通过所述第一电容的自举作用加快所述第三薄膜晶体管的开启。
10.根据权利要求8所述的方法，其特征在于，所述通过所述第一薄膜晶体管和所述第一分压单元的分压以及所述第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使静电荷通过所述第三薄膜晶体管向所述第一电位线泄放包括：
当所述薄膜晶体管均为N型时，通过所述第一薄膜晶体管和所述第一分压单元的分压以及所述第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使正静电荷通过所述第三薄膜晶体管向所述第一电位线泄放；
当所述薄膜晶体管均为P型时，通过所述第一薄膜晶体管和所述第一分压单元的分压以及所述第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使负静电荷通过所述第三薄膜晶体管向所述第一电位线泄放。
11.根据权利要求8所述的方法，其特征在于，所述通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使静电荷通过所述第四薄膜晶体管向所述第二电位线泄放包括：
当所述薄膜晶体管均为N型时，通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使负静电荷通过所述第四薄膜晶体管向所述第二电位线泄放；
当所述薄膜晶体管均为P型时，通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使正静电荷通过所述第四薄膜晶体管向所述第二电位线泄放。
CN 201210009307 2012-01-12 2012-01-12 一种静电释放保护电路及其工作方法 Active CN102655145B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 201210009307 CN102655145B (zh) 2012-01-12 2012-01-12 一种静电释放保护电路及其工作方法
PCT/CN2012/085952 WO2013104222A1 (zh) 2012-01-12 2012-12-05 静电释放保护电路及其工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201210009307 CN102655145B (zh) 2012-01-12 2012-01-12 一种静电释放保护电路及其工作方法

Publications (2)

Publication Number Publication Date
CN102655145A true CN102655145A (zh) 2012-09-05
CN102655145B CN102655145B (zh) 2013-06-26

Family

ID=46730743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201210009307 Active CN102655145B (zh) 2012-01-12 2012-01-12 一种静电释放保护电路及其工作方法

Country Status (2)

Country Link
CN (1) CN102655145B (zh)
WO (1) WO2013104222A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102967973A (zh) * 2012-11-08 2013-03-13 京东方科技集团股份有限公司 一种静电放电保护电路及驱动方法和显示面板
CN102983102A (zh) * 2012-12-04 2013-03-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2013104222A1 (zh) * 2012-01-12 2013-07-18 京东方科技集团股份有限公司 静电释放保护电路及其工作方法
WO2013104218A1 (zh) * 2012-01-12 2013-07-18 京东方科技集团股份有限公司 静电放电保护电路及包括该保护电路的显示装置
CN104578036A (zh) * 2015-01-27 2015-04-29 京东方科技集团股份有限公司 一种静电保护电路、静电保护系统及显示器件
CN106019115A (zh) * 2016-07-13 2016-10-12 武汉华星光电技术有限公司 测试电路
CN107256687A (zh) * 2017-07-21 2017-10-17 京东方科技集团股份有限公司 静电保护电路、驱动方法、静电保护模组和显示装置
CN107402464A (zh) * 2017-07-21 2017-11-28 惠科股份有限公司 一种静电放电电路和显示面板
WO2018210083A1 (zh) * 2017-05-16 2018-11-22 京东方科技集团股份有限公司 一种阵列基板和显示装置
WO2019051924A1 (zh) * 2017-09-14 2019-03-21 惠科股份有限公司 静电放电防护电路及其应用的显示装置
CN110049609A (zh) * 2019-04-17 2019-07-23 深圳市华星光电半导体显示技术有限公司 静电释放电路和显示面板
CN110299070A (zh) * 2019-06-24 2019-10-01 昆山国显光电有限公司 一种显示面板和显示装置
CN112104821A (zh) * 2019-06-18 2020-12-18 天马日本株式会社 成像装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824551B (zh) 2014-02-27 2016-06-01 上海和辉光电有限公司 一种栅极驱动电路及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147538A (en) * 1997-02-05 2000-11-14 Texas Instruments Incorporated CMOS triggered NMOS ESD protection circuit
CN201887449U (zh) * 2010-12-31 2011-06-29 惠州市正源微电子有限公司 一种新型esd保护电路
CN102243262A (zh) * 2010-04-07 2011-11-16 松下电器产业株式会社 电流检测电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7532264B2 (en) * 2004-10-28 2009-05-12 Dpix Llc On-substrate ESD protection for array based image sensors
US7532265B2 (en) * 2005-06-08 2009-05-12 Wintek Corporation Integrated circuit with the cell test function for the electrostatic discharge protection
KR20070119344A (ko) * 2006-06-15 2007-12-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
TWI348136B (en) * 2006-06-22 2011-09-01 Chunghwa Picture Tubes Ltd Esd protection circuit for liquid crystal device
CN102655145B (zh) * 2012-01-12 2013-06-26 京东方科技集团股份有限公司 一种静电释放保护电路及其工作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147538A (en) * 1997-02-05 2000-11-14 Texas Instruments Incorporated CMOS triggered NMOS ESD protection circuit
CN102243262A (zh) * 2010-04-07 2011-11-16 松下电器产业株式会社 电流检测电路
CN201887449U (zh) * 2010-12-31 2011-06-29 惠州市正源微电子有限公司 一种新型esd保护电路

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013104222A1 (zh) * 2012-01-12 2013-07-18 京东方科技集团股份有限公司 静电释放保护电路及其工作方法
WO2013104218A1 (zh) * 2012-01-12 2013-07-18 京东方科技集团股份有限公司 静电放电保护电路及包括该保护电路的显示装置
US9246329B2 (en) 2012-01-12 2016-01-26 Boe Technology Group Co., Ltd. Electrostatic discharge protection circuit and display device including the same
US9013846B2 (en) 2012-11-08 2015-04-21 Boe Technology Group Co., Ltd. Electro-static discharge protection circuit and method for driving the same and display panel
CN102967973B (zh) * 2012-11-08 2015-10-14 京东方科技集团股份有限公司 一种静电放电保护电路及驱动方法和显示面板
CN102967973A (zh) * 2012-11-08 2013-03-13 京东方科技集团股份有限公司 一种静电放电保护电路及驱动方法和显示面板
CN102983102A (zh) * 2012-12-04 2013-03-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN102983102B (zh) * 2012-12-04 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104578036B (zh) * 2015-01-27 2018-05-01 京东方科技集团股份有限公司 一种静电保护电路、静电保护系统及显示器件
CN104578036A (zh) * 2015-01-27 2015-04-29 京东方科技集团股份有限公司 一种静电保护电路、静电保护系统及显示器件
CN106019115A (zh) * 2016-07-13 2016-10-12 武汉华星光电技术有限公司 测试电路
CN106019115B (zh) * 2016-07-13 2018-09-04 武汉华星光电技术有限公司 测试电路
WO2018210083A1 (zh) * 2017-05-16 2018-11-22 京东方科技集团股份有限公司 一种阵列基板和显示装置
US10908465B2 (en) 2017-05-16 2021-02-02 Boe Technology Group Co., Ltd. Array substrate and display device
US10969637B2 (en) 2017-07-21 2021-04-06 HKC Corporation Limited Electrostatic discharging circuit and display panel
CN107402464A (zh) * 2017-07-21 2017-11-28 惠科股份有限公司 一种静电放电电路和显示面板
CN107402464B (zh) * 2017-07-21 2019-12-24 惠科股份有限公司 一种静电放电电路和显示面板
WO2019015236A1 (zh) * 2017-07-21 2019-01-24 惠科股份有限公司 静电放电电路和显示面板
CN107256687B (zh) * 2017-07-21 2020-07-28 京东方科技集团股份有限公司 静电保护电路、驱动方法、静电保护模组和显示装置
CN107256687A (zh) * 2017-07-21 2017-10-17 京东方科技集团股份有限公司 静电保护电路、驱动方法、静电保护模组和显示装置
WO2019051924A1 (zh) * 2017-09-14 2019-03-21 惠科股份有限公司 静电放电防护电路及其应用的显示装置
US10873182B2 (en) 2017-09-14 2020-12-22 HKC Corporation Limited Electrostatic discharge protection circuit and display device applying the same
CN110049609A (zh) * 2019-04-17 2019-07-23 深圳市华星光电半导体显示技术有限公司 静电释放电路和显示面板
US11307467B2 (en) 2019-04-17 2022-04-19 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Electrostatic discharge circuit and display panel
CN110049609B (zh) * 2019-04-17 2020-07-10 深圳市华星光电半导体显示技术有限公司 静电释放电路和显示面板
CN112104821A (zh) * 2019-06-18 2020-12-18 天马日本株式会社 成像装置
CN112104821B (zh) * 2019-06-18 2023-06-23 天马日本株式会社 成像装置
CN110299070B (zh) * 2019-06-24 2021-12-14 昆山国显光电有限公司 一种显示面板和显示装置
CN110299070A (zh) * 2019-06-24 2019-10-01 昆山国显光电有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
WO2013104222A1 (zh) 2013-07-18
CN102655145B (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
CN102655145B (zh) 一种静电释放保护电路及其工作方法
CN103971640B (zh) 一种像素驱动电路及其驱动方法和显示装置
CN103440840B (zh) 一种显示装置及其像素电路
CN104700778B (zh) Amoled像素驱动电路及像素驱动方法
CN106504699B (zh) Amoled像素驱动电路及驱动方法
CN107068060B (zh) Amoled像素驱动电路及像素驱动方法
CN104658482B (zh) Amoled像素驱动电路及像素驱动方法
CN102044212B (zh) 电压驱动像素电路及其驱动方法、有机发光显示器件
CN100435189C (zh) 显示装置
CN106504700B (zh) Amoled像素驱动电路及驱动方法
CN104575378B (zh) 像素电路、显示装置及显示驱动方法
US9269304B2 (en) Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
CN104700780B (zh) 一种像素电路的驱动方法
CN106504707A (zh) Oled像素混合补偿电路及混合补偿方法
CN105761664B (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
CN103698953A (zh) 一种阵列基板、显示面板和显示装置
CN106991964A (zh) 像素电路及其驱动方法、显示装置
CN104575394A (zh) Amoled像素驱动电路及像素驱动方法
CN104157238A (zh) 像素电路、像素电路的驱动方法和显示装置
CN107123397B (zh) Amoled像素驱动电路及像素驱动方法
CN106782322A (zh) Amoled像素驱动电路及amoled像素驱动方法
CN103198793A (zh) 像素电路及其驱动方法、显示装置
CN105654901B (zh) 液晶显示装置及其有机发光二极管的补偿电路
CN105513552A (zh) 驱动电路、驱动方法及显示装置
CN110189703B (zh) 一种显示面板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant