CN102651342A - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN102651342A
CN102651342A CN2012100657616A CN201210065761A CN102651342A CN 102651342 A CN102651342 A CN 102651342A CN 2012100657616 A CN2012100657616 A CN 2012100657616A CN 201210065761 A CN201210065761 A CN 201210065761A CN 102651342 A CN102651342 A CN 102651342A
Authority
CN
China
Prior art keywords
electrode
layer
photoresist
tft
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100657616A
Other languages
English (en)
Other versions
CN102651342B (zh
Inventor
杨静
薛建设
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210065761.6A priority Critical patent/CN102651342B/zh
Publication of CN102651342A publication Critical patent/CN102651342A/zh
Priority to PCT/CN2012/084187 priority patent/WO2013135062A1/zh
Priority to US13/995,122 priority patent/US9190564B2/en
Application granted granted Critical
Publication of CN102651342B publication Critical patent/CN102651342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明涉及阵列基板制造技术领域，提供了一种阵列基板及其制造方法，所述阵列基板的制造方法包括：在基板上形成栅电极和公共电极图形；形成栅绝缘层、有源层、源漏电极层和第一钝化层图形，所述第一钝化层具有连接孔和TFT沟道窗口，所述TFT沟道窗口位于所述栅电极的上方；形成TFT沟道和具有狭缝的像素电极，所述像素电极通过连接孔与所述源漏电极连接。应用上述的制造方法制备阵列基板，制造方法工艺简单、稳定，不仅缩短了生产周期，而且降低了生产成本；使用ADS模式提高了TFT性能；采用SWCNT作为透明导电层，提高了TFT的透光和柔性方面的特性。

Description

阵列基板及其制造方法
技术领域
本发明涉及阵列基板制造技术领域，尤其涉及一种阵列基板及其制造方法。 
背景技术
21世纪在显示领域是平板显示的时代。薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)是一种主要的平板显示装置(Flat Panel Display，简称为FPD)。 
随着技术的进步，消费者对移动性产品的显示效果提出了更高的要求，普通的TN(Twisted Nematic，扭曲向列)型液晶显示器的显示效果已经不能满足市场的需求。目前，各大厂商正逐渐将显示效果更优良的各种广视角技术应用于移动性产品中，比如IPS(In-Plane Switching，共面转换)、VA(Vertical Alignment，垂直配向)、AD-SDS(Advanced-Super Dimensional Switching，高级超维场开关，简称为ADS)等广视角技术。在ADS模式下，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。由此，ADS技术可以提高TFT-LCD画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹(Push Mura)等优点。 
目前，阵列基板是通过多次构图工艺形成结构图形来完成，每次构图工艺中义分别包括掩膜、曝光、显影、刻蚀和剥离等工艺，其中刻蚀工艺包括干法刻蚀和湿法刻蚀，所以构图工艺的次数可以衡量制造TFT-LCD阵列基板的繁简程度，减少构图工艺的次数就意 味着制造成本的降低。 
现有技术中，阵列基板，例如底栅型，一般需要至少四次构图工艺完成，其工艺复杂，制造成本很高，生产周期较长。因此，亟需减少构图工艺来缩短阵列基板的生产周期，降低制造阵列基板的成本。 
发明内容
(一)要解决的技术问题 
本发明要解决的技术问题是，针对上述缺陷，如何提供一种阵列基板及其制造方法，其能够在保持ADS型TFT-LCD具有广视角、开口率高等优点的同时，减少构图工艺，从而缩短阵列基板的生产周期并降低制造阵列基板的成本。 
(二)技术方案 
为解决上述技术问题，本发明提供了一种阵列基板的制造方法，包括： 
在基板上形成栅电极和公共电极图形； 
形成栅绝缘层、有源层、源漏电极层和第一钝化层图形，所述第一钝化层具有连接孔和TFT沟道窗口，所述TFT沟道窗口位于所述栅电极的上方； 
形成TFT沟道和具有狭缝的像素电极，所述像素电极通过连接孔与所述源漏电极连接。 
其中，所述制造方法还包括： 
形成TFT沟道保护层的步骤。 
其中，所述栅电极和公共电极的材料是单壁碳纳米管。 
其中，所述在基板上形成栅电极和公共电极的步骤具体包括： 
在基板上形成第一透明导电薄膜； 
在所述第一透明导电薄膜上涂覆光刻胶，并用灰色或半色调掩模板对光刻胶进行曝光，显影使得所述栅电极区域和所述公共电极区域保留光刻胶，其他区域无光刻胶； 
对光刻胶进行第一次刻蚀，刻蚀掉无光刻胶区域的第一透明导电薄膜，形成栅电极和公共电极。 
其中，所述形成栅绝缘层、有源层、源漏电极层和第一钝化层图形的步骤具体包括： 
依次形成栅绝缘层薄膜、有源层薄膜、源漏极金属薄膜和第一钝化层薄膜； 
在所述第一钝化层薄膜上涂覆光刻胶，并用灰色或半色调掩模板对光刻胶进行曝光，显影使得所述源漏电极区域和所述像素电极区域保留光刻胶，所述TFT沟道和所述连接孔区域部分保留光刻胶，其他区域无光刻胶； 
对光刻胶进行连续刻蚀，分别刻蚀掉无光刻胶区域的第一钝化层薄膜、源漏极金属薄膜和有源层薄膜，形成第一钝化层、源漏电极层和有源层图形； 
经过灰化工艺之后，刻蚀部分保留光刻胶区域的第一钝化层形成连接孔和TFT沟道窗口，所述TFT沟道窗口位于栅电极的上方。 
其中，所述形成TFT沟道和具有狭缝的像素电极的步骤具体包括： 
形成第二透明导电薄膜； 
在所述第二透明导电薄膜上涂覆光刻胶，并用掩模板对光刻胶进行曝光，显影，刻蚀得到具有狭缝的像素电极的图形，所述像素电极通过连接孔与所述源漏电极连接； 
进行源漏电极层和有源层的刻蚀形成TFT沟道。 
其中，所述形成TFT沟道保护层的步骤具体包括： 
形成第二钝化层； 
经过曝光，显影，刻蚀后在所述TFT沟道上方形成TFT沟道保护层图形。 
本发明还提供了一种阵列基板，包括：基板、形成于所述基板上 的栅电极和公共电极，覆盖在所述基板、栅电极和公共电极上的栅绝缘层，形成于所述栅绝缘层上的有源层，形成于所述有源层上的由TFT沟道分隔的源漏电极，所述TFT沟道位于栅电极的上方，形成于所述源漏电极上的带有连接孔的第一钝化层，位于所述第一钝化层上的具有狭缝的像素电极，所述像素电极通过所述连接孔与所述源漏电极连接。 
其中，所述阵列基板还包括：覆盖在所述TFT沟道的上方的第二钝化层。 
其中，所述栅电极和公共电极的材料是单壁碳纳米管。 
(三)有益效果 
本发明公开了一种阵列基板及其制造方法，利用上述的阵列基板的制造方法制备阵列基板，制造方法工艺简单、稳定，不仅缩短了生产周期，而且降低了生产成本；使用ADS模式提高了TFT性能；采用SWCNT作为透明导电层，提高了TFT的透光和柔性方面的特性。 
附图说明
图1是本发明实施例1所述的阵列基板的结构示意图； 
图2.1-图2.3是本发明实施例1所述的阵列基板的制造方法的在基板上形成栅电极、栅线和公共电极步骤的工艺示意图； 
图3.1-图3.4是本发明实施例1所述的阵列基板的制造方法的形成第一钝化层、源漏电极及数据线层和有源层图形步骤的工艺示意图； 
图4.1-图4.2是本发明实施例1所述的阵列基板的制造方法的形成TFT沟道和具有狭缝的像素电极步骤的工艺示意图； 
图5.1-图5.2是本发明实施例2所述的阵列基板的制造方法的形成TFT沟道保护层步骤的工艺示意图。 
其中，1：基板；2：栅电极；3：公共电极；4：栅绝缘层；5：有源层；6：源漏电极；7：第一钝化层；8：第二钝化层；9：像素电极；10：光刻胶。 
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细说明。以下实施例用于说明本发明，但不用来限制本发明的范围。 
实施例1 
如图1所示，本发明所述的阵列基板，包括：基板1，所述基板可以是石英玻璃、普通玻璃或塑料基板等，形成于所述基板1上的栅线(未图示)、栅电极2和板状的公共电极3，所述栅电极2、栅线和板状的公共电极3的材料可以为单壁碳纳米管(SWCNT，Single-Walled Carbon NanoTube)，覆盖在所述基板1、栅电极2、栅线和板状的公共电极3上的栅绝缘层4，所述栅绝缘层4的材料可以为氮化硅(SiNx)、氮化铝(AlN)或氧化铝(Al2O3)等，形成于所述栅绝缘层4上的有源层5，所述有源层5的材料为非晶硅(a-Si)，厚度为100nm-150nm，形成于所述有源层5上的数据线和由TFT沟道分隔的源漏电极6，所述TFT沟道位于栅电极2的上方，形成于所述源漏电极6和数据线上的带有连接孔的第一钝化层7，位于所述第一钝化层7上的具有狭缝的像素电极9，所述具有狭缝的像素电极9通过连接孔与所述源漏电极6连接，所述板状的公共电极3与所述具有狭缝的像素电极9部分重叠，在外加电压下形成多维电场。 
优选地，所述板状的公共电极3的面积覆盖所述具有狭缝的像素电极9的面积，以便所述像素电极9的狭缝间和所述板状的公共电极3的正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。 
优选地，所述的公共电极3还可以具有狭缝，更有利于与所述具有狭缝的像素电极9之间在外加电压下形成多维电场，从而提高了液晶工作效率并增大了透光效率。 
实施例2 
如图5.2所示，所述实施例2与实施例1基本相同，其不同仅在于，所述的阵列基板还包括覆盖在所述TFT沟道的上方的第二钝化 层8，所述第二钝化层8，用于保护所述TFT沟道，提高TFT的稳定性，也叫沟道保护层。 
实施例3 
所述实施例3与实施例2基本相同，其不同仅在于，所述有源层5的材料为氧化铟镓锌(IGZO)、氧化锌(ZnO)、氧化铟锌(IZO)或氧化铟(In2O3)等，厚度为100nm-150nm。 
实施例4 
本发明还提供了一种上述阵列基板的制造方法，包括： 
第一次构图工艺： 
在基板上形成栅电极、栅线和板状的公共电极图形，所述栅电极、栅线和板状的公共电极的材料可以为SWCNT； 
在本步骤中，还可以根据需要，在基板上形成具有狭缝的公共电极，更有利于与所述具有狭缝的像素电极9之间在外加电压下形成多维电场，从而提高了液晶工作效率并增大了透光效率； 
具体包括： 
如图2.1，利用卷绕的传送滚筒加工或卷对卷(roll to roll)工艺在基板1上沉积第一透明导电薄膜，例如100nm-300nm，优选为200nm的SWCNT薄膜； 
在所述第一透明导电薄膜上涂覆光刻胶10，并用灰色或半色调掩模板对光刻胶进行曝光，显影使得所述栅线区域(未图示)，所述栅电极区域和所述板状的公共电极区域保留光刻胶，其他区域无光刻胶，得到如图2.2所示的包括无光刻胶区域和保留光刻胶区域的图形，其中，WP为无光刻胶区域，NP为保留光刻胶区域。 
对光刻胶10进行第一次刻蚀，刻蚀掉无光刻胶区域的第一透明导电薄膜，形成如图2.3所示的栅电极2、栅线(未图示)和板状的公共电极3。 
第二次构图工艺： 
形成栅绝缘层、有源层、源漏电极层和第一钝化层图形，所述第一钝化层具有连接孔(VIA Hole)和TFT沟道窗口，所述TFT沟道窗口位于所述栅电极的上方； 
具体包括： 
如图3.1所示，用等离子体增强化学气相沉积法(PECVD，Plasma Enhanced Chemical Vapor Deposition)沉积例如300nm-500nm，优选为400nm的栅绝缘层薄膜，材料可以选用氮化硅(SiNx)或氧化硅(SiOx)等；或用物理溅射法(sputter)沉积300nm-500nm，优选为400nm的栅绝缘层薄膜，材料可以选用氧化铝(Al2O3)等， 
用PECVD沉积100nm-150nm的有源层薄膜，材料可以选用a-Si；再用磁控溅射方法沉积200nm～400nm，优选为300nm的源漏极金属薄膜，材料可以选用铜(Cu)、铝(Al)、钼(Mo)或钛(Ti)等；最后用PECVD沉积200nm-400nm，优选为300nm的第一钝化层薄膜，材料可以选用SiNx； 
在所述第一钝化层上涂覆光刻胶10，并用灰色或半色调掩模板对光刻胶进行曝光，显影使得所述源漏电极区域、数据线区域(未图示)和所述像素电极区域保留光刻胶，所述TFT沟道和所述连接孔区域部分保留光刻胶，其他区域无光刻胶，得到如图3.2所示的包括无光刻胶区域、部分保留光刻胶区域和保留光刻胶区域的图形；其中，HP为部分保留光刻胶区域； 
对光刻胶进行连续刻蚀，分别刻蚀掉无光刻胶区域的第一钝化层薄膜、源漏极金属薄膜和有源层薄膜，形成如图3.3所示的第一钝化层、源漏电极层、数据线(未图示)和有源层图形； 
经过灰化工艺之后，刻蚀部分保留光刻胶区域的第一钝化层7形成连接孔和TFT沟道窗口，如图3.4所示，所述TFT沟道窗口位于栅电极的上方。 
第三次构图工艺： 
形成TFT沟道和具有狭缝的像素电极，所述具有狭缝的像素电极通过连接孔与所述源漏电极连接，所述具有狭缝的像素电极与所述板状的公共电极部分重叠，形成多维电场。 
优选地，所述板状的公共电极的面积覆盖所述具有狭缝的像素电极的面积，以便所述像素电极的狭缝间和所述板状的公共电极的正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。 
具体包括： 
如图4.1所示，利用roll to roll工艺沉积200nm～400nm，优选为300nm的第二透明导电薄膜，材料可以选用SWCNT； 
在所述第二透明导电薄膜上涂覆光刻胶，并用掩模板对光刻胶进行曝光，显影，刻蚀得到如图4.2所示的具有狭缝的像素电极9的图形，所述像素电极通过连接孔与所述源漏电极连接； 
进行源漏电极及数据线层和有源层的刻蚀形成TFT沟道，得到如图1所示的图形，所述具有狭缝的像素电极与所述板状的公共电极部分重叠，在外加电压下，形成多维电场； 
本发明的上述方法中，采用三次构图工艺制备出阵列基板，制造方法工艺简单、稳定，不仅缩短了生产周期，而且降低了生产成本；使用ADS模式提高了TFT性能；采用SWCNT作为透明导电层，提高了TFT的透光和柔性方面的特性。 
实施例5 
所述实施例5与实施例4基本相同，其不同仅在于，形成TFT沟道和具有狭缝的像素电极之后，本发明所述制造方法还可以包括： 
第四次构图工艺： 
形成TFT沟道保护层。 
具体包括： 
用PECVD沉积300nm-500nm，优选为400nm的第二钝化层，材 料可以选用SiO2或SiNx，得到如图5.1所示的图形； 
经过曝光，显影，刻蚀后在所述TFT沟道上方形成如图5.2所示的TFT沟道保护层图形。 
这样，可以更好地保护TFT沟道，提高TFT的稳定性。 
实施例6 
所述实施例6与实施例5基本相同，其不同仅在于，用磁控溅射方法沉积100nm-150nm的有源层薄膜，材料可以选用氧化锌(ZnO)、氧化铟(In2O3)、氧化铟锌(IZO)或铟镓氧化锌(IGZO)等。 
即，本发明所述的制造方法即适用于非晶硅(a-Si)TFT-LCD阵列基板的制造，也可应用于氧化物TFT-LCD阵列基板的制造。 
综上所述，本发明公开了一种阵列基板及其制造方法，利用上述的阵列基板的制造方法制备阵列基板，制造方法工艺简单、稳定，不仅缩短了生产周期，而且降低了生产成本；使用ADS模式提高了TFT性能；采用SWCNT作为透明导电层，提高了TFT的透光和柔性方面的特性。 
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。 

Claims (10)

1.一种阵列基板的制造方法，其特征在于，包括：
在基板上形成栅电极和公共电极图形；
形成栅绝缘层、有源层、源漏电极层和第一钝化层图形，所述第一钝化层具有连接孔和TFT沟道窗口，所述TFT沟道窗口位于所述栅电极的上方；
形成TFT沟道和具有狭缝的像素电极，所述像素电极通过连接孔与所述源漏电极连接。
2.根据权利要求1所述的制造方法，其特征在于，还包括：
形成TFT沟道保护层的步骤。
3.根据权利要求1所述的制造方法，其特征在于，所述栅电极和公共电极的材料是单壁碳纳米管。
4.根据权利要求1-3中任一项所述的制造方法，其特征在于，所述在基板上形成栅电极和公共电极的步骤具体包括：
在基板上形成第一透明导电薄膜；
在所述第一透明导电薄膜上涂覆光刻胶，并用灰色或半色调掩模板对光刻胶进行曝光，显影使得所述栅电极区域和所述公共电极区域保留光刻胶，其他区域无光刻胶；
对光刻胶进行第一次刻蚀，刻蚀掉无光刻胶区域的第一透明导电薄膜，形成栅电极和公共电极。
5.根据权利要求1-3中任一项所述的制造方法，其特征在于，所述形成栅绝缘层、有源层、源漏电极层和第一钝化层图形的步骤具体包括：
依次形成栅绝缘层薄膜、有源层薄膜、源漏极金属薄膜和第一钝化层薄膜；
在所述第一钝化层薄膜上涂覆光刻胶，并用灰色或半色调掩模板对光刻胶进行曝光，显影使得所述源漏电极区域和所述像素电极区域保留光刻胶，所述TFT沟道和所述连接孔区域部分保留光刻胶，其他区域无光刻胶；
对光刻胶进行连续刻蚀，分别刻蚀掉无光刻胶区域的第一钝化层薄膜、源漏极金属薄膜和有源层薄膜，形成第一钝化层、源漏电极层和有源层图形；
经过灰化工艺之后，刻蚀部分保留光刻胶区域的第一钝化层形成连接孔和TFT沟道窗口，所述TFT沟道窗口位于栅电极的上方。
6.根据权利要求1-3中任一项所述的制造方法，其特征在于，所述形成TFT沟道和具有狭缝的像素电极的步骤具体包括：
形成第二透明导电薄膜；
在所述第二透明导电薄膜上涂覆光刻胶，并用掩模板对光刻胶进行曝光，显影，刻蚀得到具有狭缝的像素电极的图形，所述像素电极通过连接孔与所述源漏电极连接；
进行源漏电极层和有源层的刻蚀形成TFT沟道。
7.根据权利要求2所述的制造方法，其特征在于，所述形成TFT沟道保护层的步骤具体包括：
形成第二钝化层；
经过曝光，显影，刻蚀后在所述TFT沟道上方形成TFT沟道保护层图形。
8.一种阵列基板，其特征在于，包括：基板、形成于所述基板上的栅电极和公共电极，覆盖在所述基板、栅电极和公共电极上的栅绝缘层，形成于所述栅绝缘层上的有源层，形成于所述有源层上的由TFT沟道分隔的源漏电极，所述TFT沟道位于栅电极的上方，形成于所述源漏电极上的带有连接孔的第一钝化层，位于所述第一钝化层上的具有狭缝的像素电极，所述像素电极通过所述连接孔与所述源漏电极连接。
9.根据权利要求8所述的阵列基板，其特征在于，还包括：覆盖在所述TFT沟道的上方的第二钝化层。
10.根据权利要求8所述的阵列基板，其特征在于，所述栅电极和公共电极的材料是单壁碳纳米管。
CN201210065761.6A 2012-03-13 2012-03-13 阵列基板及其制造方法 Active CN102651342B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210065761.6A CN102651342B (zh) 2012-03-13 2012-03-13 阵列基板及其制造方法
PCT/CN2012/084187 WO2013135062A1 (zh) 2012-03-13 2012-11-07 阵列基板及其制造方法
US13/995,122 US9190564B2 (en) 2012-03-13 2012-11-07 Array substrate and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210065761.6A CN102651342B (zh) 2012-03-13 2012-03-13 阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102651342A true CN102651342A (zh) 2012-08-29
CN102651342B CN102651342B (zh) 2014-12-17

Family

ID=46693314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210065761.6A Active CN102651342B (zh) 2012-03-13 2012-03-13 阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US9190564B2 (zh)
CN (1) CN102651342B (zh)
WO (1) WO2013135062A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881688A (zh) * 2012-09-19 2013-01-16 北京京东方光电科技有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN103018977A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法
WO2013135062A1 (zh) * 2012-03-13 2013-09-19 京东方科技集团股份有限公司 阵列基板及其制造方法
CN103383925A (zh) * 2013-07-02 2013-11-06 京东方科技集团股份有限公司 显示设备、裸眼3d功能面板的信号基板及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101857405B1 (ko) * 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI582967B (zh) * 2014-04-01 2017-05-11 鴻海精密工業股份有限公司 顯示陣列基板及顯示陣列基板的製造方法
CN104157609B (zh) * 2014-08-20 2017-11-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN204314580U (zh) * 2015-01-08 2015-05-06 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
CN105140296A (zh) * 2015-08-24 2015-12-09 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示面板
CN106449519B (zh) * 2016-10-14 2019-05-24 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
CN114371572A (zh) * 2020-10-14 2022-04-19 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080012017A1 (en) * 2006-06-28 2008-01-17 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
US20080024416A1 (en) * 2006-07-27 2008-01-31 Epson Imaging Devices Corporation Liquid crystal display device
US20110285931A1 (en) * 2005-12-05 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Display Device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606449B1 (ko) * 2003-12-29 2006-07-31 엘지.필립스 엘시디 주식회사 액정표시소자 제조방법
KR101250316B1 (ko) * 2005-10-18 2013-04-03 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
CN100587571C (zh) * 2006-09-22 2010-02-03 北京京东方光电科技有限公司 一种薄膜晶体管在彩膜之上的液晶显示器件及其制造方法
CN100429765C (zh) * 2006-12-04 2008-10-29 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
KR101340052B1 (ko) * 2007-08-24 2013-12-11 삼성디스플레이 주식회사 액정 표시 패널 및 이의 제조 방법
KR20090054070A (ko) * 2007-11-26 2009-05-29 삼성전자주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 패널
CN101452163B (zh) * 2007-12-07 2010-08-25 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法
JP5285280B2 (ja) * 2008-01-07 2013-09-11 株式会社ジャパンディスプレイウェスト 液晶表示装置及び液晶表示装置の製造方法
CN102148195B (zh) * 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR20120047541A (ko) * 2010-11-04 2012-05-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN102651342B (zh) * 2012-03-13 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110285931A1 (en) * 2005-12-05 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Display Device
US20080012017A1 (en) * 2006-06-28 2008-01-17 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
US20080024416A1 (en) * 2006-07-27 2008-01-31 Epson Imaging Devices Corporation Liquid crystal display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013135062A1 (zh) * 2012-03-13 2013-09-19 京东方科技集团股份有限公司 阵列基板及其制造方法
US9190564B2 (en) 2012-03-13 2015-11-17 Boe Technology Group Co., Ltd. Array substrate and method for fabricating the same
CN102881688A (zh) * 2012-09-19 2013-01-16 北京京东方光电科技有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN102881688B (zh) * 2012-09-19 2015-04-15 北京京东方光电科技有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN103018977A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN103018977B (zh) * 2012-12-14 2016-08-17 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN103383925A (zh) * 2013-07-02 2013-11-06 京东方科技集团股份有限公司 显示设备、裸眼3d功能面板的信号基板及其制造方法
CN103383925B (zh) * 2013-07-02 2015-06-03 京东方科技集团股份有限公司 显示设备、裸眼3d功能面板的信号基板及其制造方法
US9590231B2 (en) 2013-07-02 2017-03-07 Boe Technology Group Co., Ltd. Method of manufacturing 3D barrier substrate

Also Published As

Publication number Publication date
CN102651342B (zh) 2014-12-17
WO2013135062A1 (zh) 2013-09-19
US20140070239A1 (en) 2014-03-13
US9190564B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
CN102651342B (zh) 阵列基板及其制造方法
US8952387B2 (en) Thin film transistor array substrate and method for manufacturing the same
US9929277B2 (en) Thin film transistor and fabrication method thereof, array substrate and display
US8298883B2 (en) Method of forming photoresist burr edge and method of manufacturing array substrate
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
US9799679B2 (en) Thin film transistor array substrate, its manufacturing method and display device
EP3327763B1 (en) Method for manufacturing array substrate, array substrate, and display device
US20160148954A1 (en) Manufacturing method of array substrate, array substrate and display device
CN103311310A (zh) 一种薄膜晶体管及其制备方法、阵列基板
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
CN105226015A (zh) 一种tft阵列基板及其制作方法
US10403761B2 (en) Array substrate and manufacturing method thereof, and display device
JP6110412B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN102629587A (zh) 阵列基板及其制作方法、显示装置
CN104617039A (zh) 阵列基板及其制作方法、显示装置
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
KR20160025671A (ko) 표시 기판 및 그의 제조방법
CN102945827A (zh) 一种阵列基板及其制作方法
US20160013295A1 (en) Mask, manufacturing method thereof and manufacturing method of a thin film transistor
CN203444219U (zh) 阵列基板、显示装置
CN103700664A (zh) 阵列基板及其制作方法、显示装置
CN103545379A (zh) 一种晶体管、像素单元、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant