CN103700664A - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN103700664A CN103700664A CN201310682769.1A CN201310682769A CN103700664A CN 103700664 A CN103700664 A CN 103700664A CN 201310682769 A CN201310682769 A CN 201310682769A CN 103700664 A CN103700664 A CN 103700664A
- Authority
- CN
- China
- Prior art keywords
- electrode
- photoresist
- array base
- base palte
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供了一种阵列基板及其制作方法、显示装置,属于显示技术领域。其中,所述阵列基板的像素电极位于源电极和漏电极之下,且所述像素电极与所述源电极、漏电极为通过一次构图工艺形成,所述阵列基板的栅电极和源电极、漏电极位于有源层的同一侧。通过本发明的技术方案,能够减少制备阵列基板时构图工艺的次数,提高生产效率,降低制作成本。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板及其制作方法、显示装置。
背景技术
随着TFT(Thin Film Transistor,薄膜晶体管)产业的进步及工艺的改善,AD-ADS(ADvanced Super Dimension Switch,高级超维场转换,简称ADS)广视角技术已被应用到越来越多的产品当中,包括手机、数码相机、平板电脑、笔记本电脑、及液晶电视等,其优良的显示特性已被越来越多的用户所推崇,市场竞争力很强。
ADS技术是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD(Thin Film Transistor-LiquidCrystal Display,薄膜场效应晶体管液晶显示器)产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(pushMura)等优点。
由于ADS自身的特点,其制作工艺较传统的TN(扭曲向列)产品复杂,构图及节拍时间(Tact Time)均有所增加,因此成本较高;另外,现有ADS阵列基板的有源层设置在数据线、源电极和漏电极之下,在对源漏金属层进行刻蚀时,为了避免对源漏金属层下的有源层造成损害,还需要在有源层上设置刻蚀阻挡层,进一步增加了阵列基板的复杂性,因此现有ADS产品的阵列基板往往需要6次或7次构图工艺制作,构图工艺复杂,制作成本较高。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置,能够减少制备阵列基板时构图工艺的次数,提高生产效率,降低制作成本。
为解决上述技术问题,本发明的实施例提供技术方案如下:
一方面,提供一种阵列基板的制作方法,所述制作方法包括:
提供一衬底基板;
通过一次构图工艺在所述衬底基板上形成栅电极和栅线的图形;
通过一次构图工艺在形成有所述栅电极和栅线的衬底基板上形成像素电极、数据线、源电极、漏电极和公共电极线的图形;
通过一次构图工艺在形成有所述像素电极、数据线、源电极、漏电极和公共电极线的衬底基板上形成有源层的图形;
通过一次构图工艺在形成有所述有源层的衬底基板上形成包括有过孔的钝化层的图形;
通过一次构图工艺在形成有所述钝化层的衬底基板上形成公共电极的图形,所述公共电极通过所述过孔与所述公共电极线连接。
进一步地,所述通过一次构图工艺在形成有所述栅电极和栅线的衬底基板上形成像素电极、数据线、源电极、漏电极和公共电极线的图形包括:
在基板上依次沉积第一透明导电层和源漏金属层;
通过一次构图工艺利用所述第一透明导电层形成所述像素电极的图形,利用所述源漏金属层形成所述源电极和漏电极的图形。
进一步地,所述通过一次构图工艺利用所述第一透明导电层形成所述像素电极的图形,利用所述源漏金属层形成所述源电极和漏电极的图形包括:
在所述源漏金属层上涂覆光刻胶,采用灰色调掩膜板对光刻胶进行曝光,形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域;
曝光显影之后完全刻蚀掉光刻胶未保留区域的所述源漏金属层和所述第一透明导电层,形成所述像素电极的图形;
去除光刻胶部分保留区域的光刻胶,完全刻蚀掉光刻胶部分保留区域的所述源漏金属层,形成所述源电极和漏电极的图形;
去除光刻胶完全保留区域的光刻胶。
本发明实施例还提供了一种以上述制作方法制作的阵列基板,所述阵列基板的像素电极位于源电极和漏电极之下,且所述阵列基板的栅电极和源电极、漏电极位于有源层的同一侧。
进一步地,所述阵列基板的有源层为透明金属氧化物半导体。
进一步地,所述透明金属氧化物半导体为非晶IGZO、HIZO、IZO、InZnO、ZnO、TiO2、SnO、CdSnO中的一种或多种。
进一步地,所述阵列基板具体包括:
衬底基板;
所述衬底基板上的栅电极和栅线;
所述栅电极和所述栅线上的栅绝缘层;
所述栅绝缘层上的像素电极;
所述像素电极上的数据线、源电极、漏电极和公共电极线;
所述数据线、源电极、漏电极和公共电极线上的有源层;
所述有源层上的包括有过孔的钝化层;
所述钝化层上的公共电极,所述公共电极通过所述过孔与所述公共电极线连接。
本发明实施例还提供了一种显示装置,包括如上所述的阵列基板。
本发明的实施例具有以下有益效果:
上述方案中,阵列基板的源电极和漏电极位于像素电极之下,源电极、漏电极和像素电极为通过一次构图工艺形成;另外,阵列基板的栅电极和源电极、漏电极位于有源层的同一侧,源电极和漏电极位于有源层之下,不需要再在有源层上设置刻蚀阻挡层,因此简化了阵列基板的构造,从而能够减少制备阵列基板时构图工艺的次数,提高生产效率,减少制作成本。
附图说明
图1为本发明实施例第一次构图工艺之后在衬底基板上形成栅电极的截面示意图;
图2为本发明实施例形成栅绝缘层之后的截面示意图;
图3为本发明实施例沉积第一透明导电层和源漏金属层之后的截面示意图;
图4为本发明实施例第二次构图工艺曝光显影之后的截面示意图;
图5为本发明实施例第二次构图工艺第一次刻蚀之后的截面示意图;
图6为本发明实施例第二次构图工艺去除光刻胶部分保留区域的光刻胶之后的截面示意图;
图7为本发明实施例第二次构图工艺第二次刻蚀之后的截面示意图;
图8为本发明实施例第二次构图工艺去除光刻胶完全保留区域的光刻胶之后的截面示意图;
图9为本发明实施例第三次构图工艺形成有源层之后的截面示意图;
图10为本发明实施例第四次构图工艺形成钝化层之后的截面示意图;
图11为本发明实施例第五次构图工艺形成公共电极之后的截面示意图。
附图标记
1衬底基板 2栅电极 3栅绝缘层
4源漏金属层 5第一透明导电层 6光刻胶
7源电极和漏电极 8有源层 9钝化层
10公共电极
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术在制备阵列基板时,构图工艺复杂,制作成本较高的问题,提供一种阵列基板及其制作方法、显示装置,能够减少制备阵列基板时构图工艺的次数,提高生产效率,降低制作成本。
本发明实施例提供了一种阵列基板的制作方法,所述制作方法包括:
提供一衬底基板;
通过一次构图工艺在所述衬底基板上形成栅电极和栅线的图形;
通过一次构图工艺在形成有所述栅电极和栅线的衬底基板上形成像素电极、数据线、源电极、漏电极和公共电极线的图形;
通过一次构图工艺在形成有所述像素电极、数据线、源电极、漏电极和公共电极线的衬底基板上形成有源层的图形;
通过一次构图工艺在形成有所述有源层的衬底基板上形成包括有过孔的钝化层的图形;
通过一次构图工艺在形成有所述钝化层的衬底基板上形成公共电极的图形,所述公共电极通过所述过孔与所述公共电极线连接。
本发明的阵列基板的制作方法,在制备阵列基板时,通过一次构图工艺形成阵列基板的源电极、漏电极和像素电极,阵列基板为共面型TFT结构,阵列基板的栅电极和源电极、漏电极位于有源层的同一侧,源电极和漏电极位于有源层之下,不需要再在有源层上设置刻蚀阻挡层,因此简化了阵列基板的构造,从而能够减少制备阵列基板时构图工艺的次数,提高生产效率,减少制作成本。
具体地,所述通过一次构图工艺在形成有所述栅电极和栅线的衬底基板上形成像素电极、数据线、源电极、漏电极和公共电极线的图形包括:
在基板上依次沉积第一透明导电层和源漏金属层;
通过一次构图工艺利用所述第一透明导电层形成所述像素电极的图形,利用所述源漏金属层形成所述源电极和漏电极的图形。
进一步地,所述通过一次构图工艺利用所述第一透明导电层形成所述像素电极的图形,利用所述源漏金属层形成所述源电极和漏电极的图形包括:
在所述源漏金属层上涂覆光刻胶,采用灰色调掩膜板对光刻胶进行曝光,形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域;
曝光显影之后完全刻蚀掉光刻胶未保留区域的所述源漏金属层和所述第一透明导电层,形成所述像素电极的图形;
去除光刻胶部分保留区域的光刻胶,完全刻蚀掉光刻胶部分保留区域的所述源漏金属层,形成所述源电极和漏电极的图形;
去除光刻胶完全保留区域的光刻胶。
本发明实施例提供了一种以上述方法制作的阵列基板,所述阵列基板的像素电极位于源电极和漏电极之下,且所述像素电极与所述源电极、漏电极为通过一次构图工艺形成,所述阵列基板的栅电极和源电极、漏电极位于有源层的同一侧。
本发明的阵列基板的源电极和漏电极位于像素电极之下,源电极、漏电极和像素电极为通过一次构图工艺形成,阵列基板为共面型TFT结构,阵列基板的栅电极和源电极、漏电极位于有源层的同一侧,源电极和漏电极位于有源层之下,不需要再在有源层上设置刻蚀阻挡层,因此简化了阵列基板的构造,从而能够减少制备阵列基板时构图工艺的次数,提高生产效率,减少制作成本。
进一步地,所述阵列基板的有源层为采用透明金属氧化物半导体材料制成。所述透明金属氧化物半导体材料可以为非晶IGZO、HIZO、IZO、InZnO、ZnO、TiO2、SnO、CdSnO中的一种或多种。
进一步地,所述阵列基板具体可以包括:
衬底基板;
所述衬底基板上的栅电极和栅线;
所述栅电极和所述栅线上的栅绝缘层;
所述栅绝缘层上的像素电极;
所述像素电极上的数据线、源电极、漏电极和公共电极线;
所述数据线、源电极、漏电极和公共电极线上的有源层;
所述有源层上的包括有过孔的钝化层;
所述钝化层上的公共电极,所述公共电极通过所述过孔与所述公共电极线连接。
本发明实施例还提供了一种显示装置,包括上述的阵列基板。其中,阵列基板的结构同上述实施例,在此不再赘述。另外,显示装置其他部分的结构可以参考现有技术,对此本文不再详细描述。该显示装置可以为:液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
下面结合附图以及具体的实施例对本发明的阵列基板及其制作方法进行详细介绍:
阵列基板的TFT具有两种类型的结构,即,栅电极和源电极、漏电极布置在一个平面上的共面型TFT;以及栅电极和源电极、漏电极布置在不同平面上的交错型TFT。
交错型TFT分为反转交错型TFT和正常交错型TFT,其中,反转交错型TFT包括布置在源电极和漏电极下方的栅电极,而正常交错型TFT包括布置在源电极和漏电极上方的栅电极,反转交错型TFT被称为底栅型TFT,正常交错型TFT被称为顶栅型TFT。
现有的阵列基板大多为顶栅型TFT或者底栅型TFT,采用这种结构的阵列基板还需要在有源层上设置刻蚀阻挡层,制作工艺比较复杂,一般需要6次或7次构图工艺才能完成,不但提高了制作成本,而且次数繁多的构图工艺还会对有源层造成损害。
为了避免上述问题,本实施例提供了一种阵列基板的制作方法,通过5次构图工艺即可制作出共面型TFT结构的阵列基板,制作工艺简单,可降低生产成本。如图1-图11所示,本实施例的阵列基板的制作方法包括以下步骤:
步骤a:如图1所示,提供一衬底基板1,通过一次构图工艺在衬底基板1上形成栅电极2和栅线的图形;
提供一衬底基板1,在衬底基板1上形成由栅金属层组成的包括栅电极2和与栅电极连接的栅线的图形。其中,衬底基板1可为玻璃基板、石英基板或塑胶基板。
具体地,可以采用溅射或热蒸发的方法在衬底基板1上沉积一层厚度为的栅金属层,栅金属层可以是Cu,Al,Ag,Mo,Cr,Nd,Ni,Mn,Ti,Ta,W等金属以及这些金属的合金,栅金属层可以为单层结构或者多层结构,多层结构比如Cu\Mo,Ti\Cu\Ti,Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶,采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于栅线和栅电极的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜,剥离剩余的光刻胶,形成栅线和栅电极2的图形,如图1所示。
步骤b:如图2所示,在经过步骤a的衬底基板1上形成栅绝缘层3;
具体地,可以采用等离子体增强化学气相沉积(PECVD)方法,在经过步骤a的衬底基板1上沉积厚度约为的栅绝缘层3,其中,栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物,栅绝缘层可以为单层、双层或多层结构。具体地,栅绝缘层可以是SiNx,SiOx或Si(ON)x。
步骤c:如图3所示,在经过步骤b的衬底基板1上依次沉积第一透明导电层4和源漏金属层5;
具体地,可以在经过步骤b的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积厚度为的第一透明导电层4,第一透明导电层可以是ITO或IZO。再在沉积有第一透明导电层4的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的源漏金属层5,源漏金属层可以是Cu,Al,Ag,Mo,Cr,Nd,Ni,Mn,Ti,Ta,W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构,多层结构比如Cu\Mo,Ti\Cu\Ti,Mo\Al\Mo等。
步骤d:如图4所示,在经过步骤c的衬底基板1上涂覆光刻胶6,利用灰色调掩膜板进行曝光显影之后形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域;
具体地,在源漏金属层5上涂覆一层光刻胶6,采用灰色调掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于源电极、漏电极、公共电极线和数据线的图形所在区域,光刻胶未保留区域对应于沟道区域图形,光刻胶部分保留区域对应像素电极的图形所在区域;进行显影处理,光刻胶未保留区域的光刻胶被完全去除。
步骤e:如图5所示,进行第一次刻蚀形成沟道区域和像素电极的图形;
具体地,通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的第一透明导电层4和源漏金属层5,形成沟道区域和像素电极的图形。
步骤f:如图6所示,去除光刻胶部分保留区域的光刻胶;
具体地,可以灰化掉光刻胶部分保留区域的光刻胶。
步骤g:如图7所示,进行第二次刻蚀形成数据线、公共电极线、源电极和漏电极7的图形;
具体地,通过刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属层5,形成数据线、公共电极线、源电极和漏电极7的图形。
步骤h:如图8所示,去除光刻胶完全保留区域的光刻胶;
具体地,可以灰化掉光刻胶完全保留区域的光刻胶。
步骤i:如图9所示,通过一次构图工艺在经过步骤h的衬底基板1上形成有源层8的图形;
具体地,可以在经过步骤h的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的透明金属氧化物半导体层,透明金属氧化物半导体层可以选用非晶IGZO、HIZO、IZO、InZnO、ZnO、TiO2、SnO、CdSnO或其他金属氧化物半导体材料。在透明金属氧化物半导体层上涂覆光刻胶,进行曝光、显影,刻蚀透明金属氧化物半导体层,并剥离光刻胶,形成由透明金属氧化物半导体层组成的有源层8的图形,因为本实施例的阵列基板为共面型TFT结构,因此,栅电极2、源电极和漏电极7位于有源层8的同一侧。
步骤j:如图10所示,通过一次构图工艺在经过步骤i的衬底基板1上形成包括有过孔的钝化层9的图形;
具体地,在经过步骤i的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的钝化层材料,其中,钝化层材料可以选用氧化物、氮化物或氮氧化物,具体地,钝化层可以是SiNx,SiOx或Si(ON)x。钝化层可以是单层结构,也可以是采用氮化硅和氧化硅构成的两层结构。
在钝化层材料上涂敷一层光刻胶;采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于钝化层的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的钝化层材料,剥离剩余的光刻胶,形成包括过孔的钝化层9的图形。
步骤k:如图11所示,通过一次构图工艺在经过步骤j的衬底基板1上形成公共电极10的图形,公共电极10通过钝化层上的过孔与公共电极线连接。
具体地,在经过步骤j的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积厚度为的第二透明导电层,第二透明导电层可以是ITO或IZO。在第二透明导电层上涂敷一层光刻胶;采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于公共电极10的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的第二透明导电层,剥离剩余的光刻胶,形成公共电极10的图形,公共电极10通过钝化层的过孔与公共电极线电性连接。
通过上述步骤a-k即可制作出本实施例的阵列基板,本实施例的阵列基板中,栅电极和源电极、漏电极位于有源层的同一侧,不需在阵列基板上设置刻蚀阻挡层,简化了阵列基板的结构和制作工艺;像素电极设置在源电极和漏电极之下,像素电极和源电极、漏电极在同一次构图工艺中形成,能够减少构图工艺的次数,从而减少了对制作过程中对有源层的损害,并降低了阵列基板的制作成本。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种阵列基板的制作方法,其特征在于,所述制作方法包括:
提供一衬底基板;
通过一次构图工艺在所述衬底基板上形成栅电极和栅线的图形;
通过一次构图工艺在形成有所述栅电极和栅线的衬底基板上形成像素电极、数据线、源电极、漏电极和公共电极线的图形;
通过一次构图工艺在形成有所述像素电极、数据线、源电极、漏电极和公共电极线的衬底基板上形成有源层的图形;
通过一次构图工艺在形成有所述有源层的衬底基板上形成包括有过孔的钝化层的图形;
通过一次构图工艺在形成有所述钝化层的衬底基板上形成公共电极的图形,所述公共电极通过所述过孔与所述公共电极线连接。
2.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述通过一次构图工艺在形成有所述栅电极和栅线的衬底基板上形成像素电极、数据线、源电极、漏电极和公共电极线的图形包括:
在基板上依次沉积第一透明导电层和源漏金属层;
通过一次构图工艺利用所述第一透明导电层形成所述像素电极的图形,利用所述源漏金属层形成所述源电极和漏电极的图形。
3.根据权利要求2所述的阵列基板的制作方法,其特征在于,所述通过一次构图工艺利用所述第一透明导电层形成所述像素电极的图形,利用所述源漏金属层形成所述源电极和漏电极的图形包括:
在所述源漏金属层上涂覆光刻胶,采用灰色调掩膜板对光刻胶进行曝光,形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域;
曝光显影之后完全刻蚀掉光刻胶未保留区域的所述源漏金属层和所述第一透明导电层,形成所述像素电极的图形;
去除光刻胶部分保留区域的光刻胶,完全刻蚀掉光刻胶部分保留区域的所述源漏金属层,形成所述源电极和漏电极的图形;
去除光刻胶完全保留区域的光刻胶。
4.一种以权利要求1-3中任一项所述制作方法制作的阵列基板,其特征在于,所述阵列基板的像素电极位于源电极和漏电极之下,且所述阵列基板的栅电极和源电极、漏电极位于有源层的同一侧。
5.根据权利要求4所述的阵列基板,其特征在于,所述阵列基板的有源层为透明金属氧化物半导体。
6.根据权利要求5所述的阵列基板,其特征在于,所述透明金属氧化物半导体为非晶IGZO、HIZO、IZO、InZnO、ZnO、TiO2、SnO、CdSnO中的一种或多种。
7.根据权利要求4-6中任一项所述的阵列基板,其特征在于,所述阵列基板具体包括:
衬底基板;
所述衬底基板上的栅电极和栅线;
所述栅电极和所述栅线上的栅绝缘层;
所述栅绝缘层上的像素电极;
所述像素电极上的数据线、源电极、漏电极和公共电极线;
所述数据线、源电极、漏电极和公共电极线上的有源层;
所述有源层上的包括有过孔的钝化层;
所述钝化层上的公共电极,所述公共电极通过所述过孔与所述公共电极线连接。
8.一种显示装置,其特征在于,包括如权利要求4-7中任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310682769.1A CN103700664A (zh) | 2013-12-12 | 2013-12-12 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310682769.1A CN103700664A (zh) | 2013-12-12 | 2013-12-12 | 阵列基板及其制作方法、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103700664A true CN103700664A (zh) | 2014-04-02 |
Family
ID=50362142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310682769.1A Pending CN103700664A (zh) | 2013-12-12 | 2013-12-12 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103700664A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101859793A (zh) * | 2009-02-09 | 2010-10-13 | 三星移动显示器株式会社 | 有机发光二极管显示器及其制造方法 |
CN103137558A (zh) * | 2013-02-06 | 2013-06-05 | 京东方科技集团股份有限公司 | 一种tn型阵列基板及其制作方法、显示装置 |
CN103208491A (zh) * | 2013-02-25 | 2013-07-17 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN103378164A (zh) * | 2012-04-23 | 2013-10-30 | 乐金显示有限公司 | 阵列基板及其制造方法 |
-
2013
- 2013-12-12 CN CN201310682769.1A patent/CN103700664A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101859793A (zh) * | 2009-02-09 | 2010-10-13 | 三星移动显示器株式会社 | 有机发光二极管显示器及其制造方法 |
CN103378164A (zh) * | 2012-04-23 | 2013-10-30 | 乐金显示有限公司 | 阵列基板及其制造方法 |
CN103137558A (zh) * | 2013-02-06 | 2013-06-05 | 京东方科技集团股份有限公司 | 一种tn型阵列基板及其制作方法、显示装置 |
CN103208491A (zh) * | 2013-02-25 | 2013-07-17 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102629585B (zh) | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 | |
CN103236440B (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
CN102709237B (zh) | 薄膜场效应晶体管阵列基板及其制造方法、电子器件 | |
US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
CN102956713B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
CN102651342B (zh) | 阵列基板及其制造方法 | |
CN104835782A (zh) | 阵列基板及其制作方法、显示装置 | |
CN102881688A (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
CN102768989A (zh) | 一种薄膜晶体管阵列基板结构及制造方法 | |
CN103441100B (zh) | 显示基板及其制造方法、显示装置 | |
CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
CN103700665A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置 | |
CN202473925U (zh) | 一种顶栅型tft阵列基板及显示装置 | |
CN105070684A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
CN103048840B (zh) | 阵列基板及其制作方法、液晶显示面板和显示装置 | |
CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
CN104167365A (zh) | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 | |
US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
CN105448824A (zh) | 阵列基板及其制作方法、显示装置 | |
CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
CN104779203B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN103456747A (zh) | 阵列基板及其制作方法、显示装置 | |
CN103700663A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN103441129A (zh) | 阵列基板及其制作方法和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140402 |