CN102569376B - 半导体装置以及制造半导体装置的方法 - Google Patents

半导体装置以及制造半导体装置的方法 Download PDF

Info

Publication number
CN102569376B
CN102569376B CN201110352602.XA CN201110352602A CN102569376B CN 102569376 B CN102569376 B CN 102569376B CN 201110352602 A CN201110352602 A CN 201110352602A CN 102569376 B CN102569376 B CN 102569376B
Authority
CN
China
Prior art keywords
semiconductor layer
grid groove
layer
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110352602.XA
Other languages
English (en)
Other versions
CN102569376A (zh
Inventor
多木俊裕
远藤浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102569376A publication Critical patent/CN102569376A/zh
Application granted granted Critical
Publication of CN102569376B publication Critical patent/CN102569376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置以及制造半导体装置的方法，该半导体装置包括：第一半导体层，形成在衬底上；第二半导体层，形成在所述第一半导体层上；栅槽，通过去除所述第二半导体层的至少一部分而形成；绝缘膜，形成在所述栅槽和所述第二半导体层上；栅极，经由所述绝缘膜而形成在所述栅槽上；源极和漏极，形成在所述第一半导体层和所述第二半导体层之一上；以及含氟区域，形成在与形成所述栅槽的区域相对应的所述第一半导体层的一部分、以及与形成所述栅槽的区域相对应的所述第二半导体层的一部分的至少之一中。根据本发明的半导体装置可获得常关特性，并且可提高半导体装置的产量并且实现稳定操作特性。

Description

半导体装置以及制造半导体装置的方法
技术领域
本发明所讨论的实施例涉及一种半导体装置以及制造该半导体装置的方法。
背景技术
例如为GaN、AlN、InN或其混合晶体的氮化物半导体具有宽的带隙并用于高输出电子器件和短波长发光器件。在高输出电子器件中，正在开发用于FET(场效应晶体管，特别地，HEMT(高电子迁移率晶体管))的技术(例如参见日本特开专利公开第2002-359256号)。使用氮化物半导体的HEMT用于高输出/高效率放大器、大功率开关器件等。
用于这些器件的HEMT需要具有例如“常关”和高绝缘阻抗(resistance)的特性。从安全的观点考虑，常关特性对HEMT很重要。考虑了用于获得常关特性的各种方法。用于获得常关特性的一个方法是通过去除直接位于栅极下方的半导体层的一部分来形成栅槽(gaterecess)(栅槽结构)。栅槽结构例如具有使得阈值电压为正而不增加电极之间的阻抗成分的优点。此外，包括被用作栅极绝缘体的绝缘膜的MIS(金属绝缘体半导体)结构用于横式FET或HEMT，这是由于用于电力用途的常关半导体器件需要高漏极阻抗和高栅极阻抗。因此，通过在包括GaN型半导体材料的HEMT中组合栅槽结构和MIS结构，HEMT可被用作适于电力用途的半导体器件。
在GaN型半导体材料用在具有MIS结构的HEMT中的情况下，GaN型半导体材料表现出强的压电极化和自发极化，并在半导体层(电子传输层)中具有非常高的电子密度。因此，即使通过在HEMT中形成栅槽，阈值电压也可能不会朝向正压移动太多。因而，通过仅形成栅槽，HEMT可能不能获得常关特性。
此外，在通过用包含氯成分的气体进行干蚀刻来制造其中形成栅槽的HEMT的情况下，各栅槽的深度变得不一致。这导致制造出的HEMT的特性不一致且出产率低。此外，通过使用干蚀刻方法，栅槽的底部表面趋向于变的不平(凹凸)。这导致电子被不期望地捕获在陷阱能级(traplevel)中。因而，当电子被捕获在陷阱能级中时，阈值电压变化。结果是，HEMT变的难以获得稳定操作特性。
发明内容
根据本发明的一个方案，提供了一种半导体装置，包括：第一半导体层，形成在衬底上；第二半导体层，形成在所述第一半导体层上；栅槽(gaterecess)，通过去除所述第二半导体层的至少一部分而形成；绝缘膜，形成在所述栅槽和所述第二半导体层上；栅极(gateelectrode)，经由所述绝缘膜而形成在所述栅槽上；源极和漏极，形成在所述第一半导体层和所述第二半导体层之一上；以及含氟区域，形成在与形成所述栅槽的区域相对应的所述第一半导体层的一部分、以及与形成所述栅槽的区域相对应的所述第二半导体层的一部分的至少之一中。
根据本发明的另一个方案，提供了一种半导体装置，包括：第一半导体层，形成在衬底上；第二半导体层，形成在所述第一半导体层上；第三半导体层，形成在所述第二半导体层上；栅槽，通过去除所述第三半导体层的至少一部分而形成；绝缘膜，形成在所述栅槽和所述第三半导体层上；栅极，经由所述绝缘膜而形成在所述栅槽上；源极和漏极，形成在所述第一半导体层和所述第二半导体层之一上；以及含氟区域，形成在与形成所述栅槽的区域相对应的所述第一半导体层的一部分、与形成所述栅槽的区域相对应的所述第二半导体层的一部分、以及与形成所述栅槽的区域相对应的所述第三半导体层的一部分的至少之一中。
根据本发明的又一个方案，提供了一种用于制造半导体装置的方法，该方法包括如下步骤：在包括按序形成在衬底上的第一半导体层和第二半导体层的半导体层上形成抗蚀剂图案；通过去除所述第二半导体层的至少一部分而形成栅槽；将氟导入(admitting)与形成所述栅槽的区域相对应的所述半导体层的一部分中；去除所述抗蚀剂图案；在所述栅槽和所述半导体层上形成绝缘膜；经由所述绝缘膜在形成所述栅槽的所述区域上形成栅极；以及在所述半导体层上形成源极和漏极。
根据本发明的再一个方案，提供了一种用于制造半导体装置的方法，该方法包括如下步骤：在包括按序形成在衬底上的第一半导体层、第二半导体层以及第三半导体层的半导体层上形成抗蚀剂图案；通过去除所述第三半导体层的至少一部分而形成栅槽；将氟导入与形成所述栅槽的区域相对应的所述半导体层的一部分中；去除所述抗蚀剂图案；在所述栅槽和所述半导体层上形成绝缘膜；经由所述绝缘膜在形成所述栅槽的所述区域上形成栅极；以及在所述半导体层上形成源极和漏极。
根据本发明实施例的半导体装置可朝向正向方向显著移动阈值电压。半导体装置持续地获得常关特性。此外，通过将包含氟成分的气体加入到用于蚀刻的气体中，可降低蚀刻率。因此，可在蚀刻对象上均一地执行蚀刻。即，栅槽可形成为具有均一深度和平坦底面。因此，可提高半导体装置的产量并且实现稳定操作特性。
通过权利要求书中所具体指出的元件及组合，可以实现和获得本发明的目的和优点。
应当理解，对本发明的以上的一般描述与以下的详细描述两者均为示例性与说明性的，而不限制所要求权利的本发明。
附图说明
图1为示出根据本发明第一实施例的半导体装置的示意图；
图2A至图4B为用于描述制造根据本发明第一实施例的半导体装置的方法的示意图；
图5为用于描述相对于不同时刻气体的表面粗糙度的RMS的图表；
图6为用于描述根据本发明实施例的栅极/源极电压与漏极电流之间的关系的图表；
图7为示出根据本发明第二实施例的半导体装置的示意图；
图8A至图10B为用于描述制造根据本发明第二实施例的半导体装置的方法的示意图；
图11为示出根据本发明第三实施例的半导体装置的示意图；
图12A至图14B为用于描述制造根据本发明第三实施例的半导体装置的方法的示意图；
图15为示出根据本发明第四实施例的半导体装置的示意图；
图16A至图18B为用于描述制造根据本发明第四实施例的半导体装置的方法的示意图；
图19A至图21B为用于描述制造根据本发明第五实施例的半导体装置的方法的示意图；
图22为示出根据本发明第六实施例的分立封装半导体器件的示意图；以及
图23为示出根据本发明第六实施例的PFC(功率因数校正)电路的电路图。
具体实施方式
第一实施例
(半导体装置)
参见图1描述根据本发明第一实施例的半导体装置100。图1为示出根据本发明第一实施例的半导体装置100的示意图。半导体装置100具有包括按序形成在衬底11上的电子传输层12和电子供应层13的半导体层。衬底11由例如为SiC的半绝缘材料形成。电子传输层(将成为第一半导体层)12例如由i-GaN形成。电子供应层(将成为第二半导体层)13例如由n-AlGaN形成。因此，二维电子气(2DEG)层12a形成在电子传输层12中且位于电子传输层12与电子供应层13之间的界面附近处。栅槽22例如形成在电子供应层13中。包含氟(F)的区域24(在下文中也被称为“含氟区域24”)例如形成在与形成栅槽22的区域相对应的电子传输层12的一部分中和/或电子供应层13的一部分中。此外，在栅槽22和电子供应层13上形成绝缘膜(将成为栅极绝缘膜)31。栅极32经由绝缘膜31而形成在形成有栅槽22的区域上。此外，在电子供应层13的预定区域上形成源极33和漏极34。可替代地，可在电子传输层12的预定区域上形成源极33和漏极34。此外，尽管可单独在电子供应层13中形成含氟区域24，然而优选地在电子供应层13和电子传输层12两者中来形成含氟区域24，以获得下述效果。
如上文所述，含氟区域24例如形成在与其中形成栅槽22的区域相对应的电子传输层12的一部分中和/或电子供应层13的一部分中。氟(F)在化学元素中具有最高负电性(electronegativity)并容易变为阴离子。当含氟区域24中的氟变为阴离子时，与含氟区域24相对应的2DEG层12a的部分中的电子数量减少。因此，具有较少电子的区域12b(在下文中也被称为“少量电子区域(lowelectronregion)12b”)形成在2DEG层12a的该部分中。由于少量电子区域12b直接位于形成栅极32的区域下方，从而少量电子区域12b连同栅槽22一起生成使得包括GaN型半导体材料的HEMT能够获得常关特性的协同效果(synergyeffect)。
(制造半导体装置的方法)
接着，参见图2A-图4B，描述用于制造根据本发明第一实施例的半导体装置的方法。
如图2A所示，电子传输层(第一半导体层)12和电子供应层(第二半导体层)13按序形成在由半绝缘材料(如SiC)形成的衬底11上。在本实施例中，基于金属有机气相外延(MOVPE)，通过外延生长形成电子传输层12和电子供应层13。要注意，在本实施例中，利用厚度约为3μm的i-GaN形成电子传输层12。此外，利用厚度约为30nm的n-AlGaN形成电子供应层13。电子供应层13掺杂有例如为Si的杂质元素，从而使电子供应层13的杂质浓度为5×1018cm-3。因此，2DEG层12a形成在电子传输层12中且位于电子传输层12与电子供应层13之间的界面附近处。接着，尽管附图中没有示出，然而形成了元件分离区域(elementseparationregion)。在形成元件分离区域时，首先，光致抗蚀剂被涂覆在层叠结构的表面的预定区域上。接着，光致抗蚀剂通过用曝光设备进行曝光而被显影。由此，将抗蚀剂图案形成为在待形成元件分离区域的区域处具有开口。接着，通过在干蚀刻区域中形成绝缘膜或注入包含预定化学元素的离子，可得到元件分离区域。包含氯成分的气体用于形成干蚀刻区域。
接着，如图2B所示，将抗蚀剂图案21形成在电子供应层13的表面上。通过在电子供应层13的表面上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成抗蚀剂图案21。因此，抗蚀剂图案21可形成为在待形成栅槽22的区域中形成有开口。
接着，如图2C所示，通过干蚀刻(如RIE(反应性离子蚀刻))去除上方没有形成抗蚀剂图案21的电子供应层13的一部分或全部。因此形成栅槽22。用于干蚀刻的蚀刻气体包含氯型气体(包含氯成分的气体)和氟型气体(包含氟成分的气体)的混合物，通过将这两种气体导入干蚀刻装置的干蚀刻室来混合这两种气体。包含氯成分的气体例如可为Cl2、BCl3或SiCl4。包含氟成分的气体例如可为SF6、CF4、C2F6、C3F8、CHF3、NF3或F2。通过在蚀刻气体中加入包含氟成分的气体，从而与包含氯成分的气体被用作蚀刻气体时的蚀刻率相比，蚀刻率变的较低。结果是，可均匀地(均一地)执行蚀刻。因而，蚀刻工艺的控制可被改善并且蚀刻表面可为平坦的。因此，栅槽22的深度可以是均一的，并且栅槽22的底部表面可为平坦的。在本实施例中，通过将包括20sccm的Cl2和10sccm的SF6的蚀刻气体导入到蚀刻室，将蚀刻室内部的压力设定为2Pa，以及用20W的RF(射频)功率执行RIE，来形成栅槽22。
接着，如图3A所示，通过使用氟执行等离子体工艺(即暴露于氟化物等离子体(exposureoffluorideplasma))，氟被注入到与形成栅槽22的区域相对应的电子传输层12的部分和电子供应层13的部分中。更具体地，通过将包含氟成分的气体(如C3F8、CHF3、NF3或F2)导入上述干蚀刻装置(用于RIE)的蚀刻室，并通过施加预定RF功率来生成氟化物等离子体23，执行等离子体工艺。因此，在与形成栅槽22的区域相对应的电子传输层12的部分和电子供应层13的部分中形成含氟区域24。形成含氟区域24导致在直接位于形成栅槽22的区域下方的2DEG层12a的部分中的电子数量减少。在本实施例中，通过将包含30sccm的CF4的蚀刻气体导入到蚀刻室，将蚀刻室内部的压力设定为2Pa，以及通过施加200W的RF(射频)功率来生成氟化物等离子体23，以形成含氟区域24。由于当施加RF功率时生成自偏压，从而离子化的氟被引向并注入到与形成有栅槽22的区域相对应的电子传输层12的部分中和电子供应层13的部分中。因此，可形成含氟区域24。可替代地，可施加单独的偏压以将更多氟注入到与形成栅槽22的区域相对应的电子传输层12的部分中和电子供应层13的部分中。为了有效地形成含氟区域24，在等离子体工艺中施加的RF功率优选高于为了形成栅槽22而施加的RF功率。尽管本实施例描述了通过生成氟化物等离子体23而形成的含氟区域24，但是可通过其它方法(如氟离子注入)来形成含氟区域24。
优选在同一蚀刻室中执行图2C的干蚀刻工艺(如RIE)和图3A的等离子体工艺。更优选连贯地执行图2C的干蚀刻工艺和图3A的等离子体工艺，从而可执行图3A的等离子体工艺而不会使通过干蚀刻生成的等离子体在室中耗尽(即，在干蚀刻工艺中所生成的等离子体仍存留在室中的状态)。通过控制例如被导入蚀刻室的气体类型和被导入蚀刻室的气体量，图2C的干蚀刻工艺可被连贯地转换到图3A的等离子体工艺。通过从图2C的干蚀刻工艺连贯地转换到图3A的等离子体工艺，可防止在图2C的干蚀刻工艺之后污物或异物附着到栅槽22的表面。
接着，如图3B所示，例如通过使用有机溶剂来去除抗蚀剂图案21。
接着，如图3C所示，在栅槽22和电子供应层13上形成绝缘膜31。绝缘膜31将被用作栅极绝缘膜。在本实施例中，通过沉积厚度为2nm-200nm的铝氧化物膜(Al2O3)，形成绝缘膜31。更具体地，通过沉积厚度约为10nm的铝氧化物膜，形成绝缘膜31。沉积绝缘膜31的方法例如可为CVD(化学气相沉积)、ALD(原子层沉积)或溅射。
要注意，可用除了铝氧化物之外的材料形成绝缘层31。例如，Si、Al、Hf、Zr、Ti、Ta或W的氧化物、氮化物或氮氧化物可用于形成绝缘层31。
接着，如图4A所示，经由绝缘膜31在形成栅槽22的区域上形成栅极32。更具体地，尽管在附图中并未示出，然而通过在绝缘膜31上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成栅极32的区域处具有开口的抗蚀剂图案。接着，通过按序沉积厚度约为30nm的Ni膜和厚度约为400nm的Au膜，形成金属膜。通过真空沉积来沉积Ni膜和Au膜。接着，通过使用有机溶剂等执行剥离，去除抗蚀剂图案上的金属膜连同抗蚀剂图案。因此，在其上没有形成抗蚀剂图案的区域上沉积的金属膜存留在绝缘膜31和栅槽22上。因此，存留的金属膜成为栅极32。
接着，如图4B所示，形成源极33和漏极34。更具体地，通过在绝缘膜31的表面上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成源极33和漏极34的区域处具有开口的抗蚀剂图案(未示出)。接着，通过使用包含氯成分的气体执行干蚀刻(如RIE)，从其上没有形成抗蚀剂图案的区域去除绝缘膜31。因而，在绝缘膜31上形成开口区域。接着，去除抗蚀剂图案。接着，通过例如在绝缘膜31的表面上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成源极33和漏极34的区域处具有开口的抗蚀剂图案(未示出)。接着，通过按序沉积厚度约为20nm的Ta膜和厚度约为200nm的Al膜，形成金属膜。通过真空沉积来沉积Ta膜和Al膜。接着，通过使用有机溶剂等执行剥离，去除抗蚀剂图案上的金属膜连同抗蚀剂图案。因此，在其上没有形成抗蚀剂图案的区域上沉积的金属膜存留在电子供应层13上。因此，存留的金属膜成为源极33和漏极34。接着，在400℃到1000℃(如550℃)的温度下，对源极33和漏极34执行热处理。因此，在源极33和漏极34之间建立欧姆接触。要注意，尽管在上述实施例中抗蚀剂图案形成了两次，然而用于形成绝缘膜31的开口区域的抗蚀剂图案也可被用作用于形成源极33和漏极34的抗蚀剂图案。在这种情况下，抗蚀剂图案仅需要形成一次。
因而，利用用于制造半导体装置的方法的上述实施例，可获得半导体装置100。通过具有在例如与形成栅槽22的区域相对应的电子供应层(n-AlGaN层、第二半导体层)的一部分中形成的含氟区域24，由用于制造半导体装置的方法的上述实施例所制造的半导体装置100获得常关特性。此外，通过将包含氟成分的气体加入到用于蚀刻的气体中，可降低蚀刻率。因此，可在蚀刻对象上均一地执行蚀刻。即，栅槽22可形成为具有均一深度和平坦底面。因此，可提高半导体装置100的产量并且实现稳定操作特性。
半导体装置100的构造的上述实施例可被应用于任意结构，只要其为包括栅槽和栅绝缘膜的FET(场效应晶体管)。形成栅极、源极以及漏极的方法不限于上述方法。此外，只要可建立欧姆接触，除了热处理之外的方法也可用于建立欧姆接触。此外，可在形成栅极之后执行热处理。
如同上文参见图2C所述，通过干蚀刻(如RIE)形成栅槽22。在下文中，描述了蚀刻气体与栅槽22的底部表面的表面粗糙度之间的关系。图5为示出在通过将氯用作执行RIE的蚀刻气体来形成栅槽的情况(第一种情况)下以及通过将氯和六氟化硫的组合用作执行RIE的蚀刻气体来形成栅槽的情况(第二种情况)下，栅槽的底部表面的表面粗糙度的图表。第一种情况中的底部表面的表面粗糙度的均方根(RMS)为1.402，而第二种情况中的底部表面的表面粗糙度的RMS为0.473。因而，在第二种情况下形成的栅槽的底部表面比在第一种情况下形成的栅槽的底部表面更平滑。
在下文中，参见图6描述根据本发明实施例的栅/源电压Vgs与漏极电流Id之间的关系。图6中的点划线6A表示其中执行氟注入而不形成栅槽的制造半导体装置的情况。在点划线6A的情况下，半导体装置的栅/源电压Vgs的阈值电压Vth约为0.46V。图6中的虚线6B表示其中形成栅槽而不执行氟注入的制造半导体装置的情况。在虚线6B的情况下，半导体装置的栅/源电压Vgs的阈值电压Vth约为0.93V。另一方面，图6中的实线6C表示其中执行氟注入且形成栅槽的制造半导体装置的情况。在实线6C的情况下，半导体装置的栅/源电压Vgs的阈值电压Vth约为3.03V。因此，根据本发明上述实施例的半导体装置可朝向正向方向显著移动阈值电压Vth。
第二实施例
(半导体装置)
参见图7描述根据本发明第二实施例的半导体装置200。在第二实施例中，利用与第一实施例的附图标记类似的附图标记描述类似的元件，而没有进一步描述。图7为示出根据本发明第二实施例的半导体装置200的示意图。半导体装置200具有包括按序形成在衬底11上的电子传输层12、电子供应层13以及盖层14的多个半导体层。衬底11例如由Si制成。电子传输层(将成为第一半导体层)12例如由i-GaN制成。电子供应层(将成为第二半导体层)13例如由n-AlGaN制成。因此，二维电子气(2DEG)层12a形成在电子传输层12与电子供应层13之间的界面附近处的电子传输层12中。栅槽221例如形成在盖层14中。包含氟(F)的区域241(在下文中也被称为“含氟区域241”)例如形成在与形成栅槽221的区域相应的电子传输层12的一部分、电子供应层13的一部分以及盖层14的一部分中。此外，在栅槽221和盖层14上形成绝缘膜(将成为栅极绝缘膜)31。经由绝缘膜31在形成了栅槽221的区域上形成栅极32。此外，源极33和漏极34形成在电子供应层13的预定区域上。可替代地，源极33和漏极34可形成在电子传输层12的预定区域上。
利用根据第二实施例的半导体装置200，含氟区域241形成在与形成栅槽221的区域相应的盖层14的一部分、电子供应层13的一部分以及电子传输层12的一部分处。氟(F)在化学元素中具有最高负电性并容易变为阴离子。当含氟区域241中的氟变为阴离子时，与含氟区域241相应的2DEG层12a的部分中的电子在数量上减少。因此，具有较少电子的区域12b(在下文中也被称为“少量电子区域12b”)形成在2DEG层12a的该部分中。由于少量电子区域12b直接位于形成栅极32的区域下方，从而少量电子区域12b连同栅槽221一起生成使得包括GaN型半导体材料的HEMT能够获得常关特性的协同效果。尽管可单独在盖层中形成含氟区域241，然而优选在盖层14和电子供应层13两者中来形成含氟区域241，更优选在盖层14、电子供应层13以及电子传输层12中来形成含氟区域241，以获得如下效果。
(制造半导体装置的方法)
接着，参见图8A-图10B，描述用于制造根据本发明第二实施例的半导体装置的方法。
如图8A所示，电子传输层(第一半导体层)12、电子供应层(第二半导体层)13以及盖层(第三半导体层)14按序形成在由半绝缘材料(如SiC)制成的衬底11上。在本实施例中，基于金属有机气相外延(MOVPE)，通过外延生长形成电子传输层12和电子供应层13。要注意，在本实施例中，利用厚度约为3μm的i-GaN形成电子传输层12。此外，利用厚度约为30nm的n-AlGaN形成电子供应层13。电子供应层13掺杂有例如为Si的杂质元素，从而电子供应层13的杂质浓度为5×1018cm-3。此外，利用厚度约为10nm的n-GaN形成盖层14。盖层14掺杂有例如为Si的杂质元素，从而盖层14的杂质浓度为5×1018cm-3。因此，2DEG层12a形成在电子传输层12与电子供应层13之间的界面附近处的电子传输层12中。接着，尽管附图中没有示出，然而形成了元件分离区域。在形成元件分离区域时，首先，光致抗蚀剂被涂覆在层叠结构的表面的预定区域上。接着，光致抗蚀剂通过用曝光设备进行曝光而被显影。因此，抗蚀剂图案形成为在待形成元件分离区域的区域处具有开口。接着，通过在干蚀刻区域中形成绝缘膜或注入包括预定化学元素的离子，可得到元件分离区域。包含氯成分的气体用于形成干蚀刻区域。
接着，如图8B所示，将抗蚀剂图案21形成在盖层14的表面上。通过在盖层14的表面上涂覆光致抗蚀剂并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成抗蚀剂图案21。因此，抗蚀剂图案21可形成为在待形成栅槽221的区域中形成有开口。
接着，如图8C所示，通过干蚀刻(如RIE(反应性离子蚀刻))去除上方没有形成抗蚀剂图案21的盖层14的一部分或全部。因此形成栅槽221。用于干蚀刻的蚀刻气体包含氯型气体(包含氯成分的气体)和氟型气体(包含氟成分的气体)的混合物，通过将这两种气体导入干蚀刻装置的干蚀刻室来混合这两种气体。因此，栅槽221的深度可以是均一的并且栅槽221的底部表面可为平坦的。在本实施例中，通过将包含10sccm的Cl2和20sccm的SF6的蚀刻气体导入到蚀刻室，将蚀刻室内部的压力设定为2Pa，以及用30W的RF(射频)功率执行RIE，来形成栅槽221。
接着，如图9A所示，通过使用氟执行等离子体工艺，氟被注入到与形成栅槽221的区域相对应的电子传输层12的部分、电子供应层13的部分以及盖层14的部分中。更具体地，通过将包含氟成分的气体(如C3F8、CHF3、NF3或F2)导入上述干蚀刻装置的蚀刻室(用于RIE)，并通过施加预定RF功率来生成氟化物等离子体23，来执行等离子体工艺。因此，在与形成栅槽221的区域相应的电子传输层12的部分、电子供应层13的部分以及盖层14的部分中形成含氟区域241。形成含氟区域241导致在直接位于形成栅槽221的区域下方的2DEG层12a的部分中的电子数量减少。在本实施例中，通过将包含30sccm的CF4的蚀刻气体导入到蚀刻室，将蚀刻室内部的压力设定为1Pa，以及通过施加100W的RF(射频)功率来生成氟化物等离子体23，以形成含氟区域241。为了有效率地形成含氟区域241，在等离子体工艺中施加的RF功率优选高于为了形成栅槽221而施加的RF功率。
优选在同一蚀刻室中执行图8C的干蚀刻工艺(如RIE)和图9A的等离子体工艺。更优选连贯地执行图8C的干蚀刻工艺和图9A的等离子体工艺，从而可在干蚀刻工艺中所生成的等离子体仍存留的状态下执行图9A的等离子体工艺。通过控制例如被导入蚀刻室的气体类型和被导入蚀刻室的气体量，图8C的干蚀刻工艺可被连贯地转换到图9A的等离子体工艺。通过从图8C的干蚀刻工艺连贯地转换到图9A的等离子体工艺，可防止在图8C的干蚀刻工艺之后污物或异物附着到栅槽221的表面。
接着，如图9B所示，例如通过使用有机溶剂来去除抗蚀剂图案21。
接着，如图9C所示，在栅槽22和盖层14上形成绝缘膜31。绝缘膜31将被用作栅极绝缘膜。在本实施例中，通过沉积厚度为2nm-200nm的钽氧化物膜(Ta2O5)，形成绝缘膜31。更具体地，通过沉积厚度约为50nm的钽氧化物膜，形成绝缘膜31。
接着，如图10A所示，经由绝缘膜31在形成栅槽221的区域上形成栅极32。更具体地，尽管在附图中并未示出，然而通过在绝缘膜31上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成栅极32的区域处具有开口的抗蚀剂图案。接着，通过按序沉积厚度约为30nm的Ni膜和厚度约为400nm的Au膜，形成金属膜。通过真空沉积来沉积Ni膜和Au膜。接着，通过使用有机溶剂等执行剥离，去除抗蚀剂图案连同抗蚀剂图案上的金属膜。因此，在其上没有形成抗蚀剂图案的区域上沉积的金属膜存留在绝缘膜31和栅槽221上。因此，存留的金属膜成为栅极32。
接着，如图10B所示，形成源极33和漏极34。更具体地，通过在绝缘膜31的表面上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成源极33和漏极34的区域处具有开口的抗蚀剂图案(未示出)。接着，通过使用包含氯成分的气体执行干蚀刻(如RIE)，从其上没有形成抗蚀剂图案的区域去除绝缘膜31和盖层14。因而，在绝缘膜31上形成开口区域。接着，去除抗蚀剂图案。接着，通过例如在绝缘膜31的表面上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成源极33和漏极34的区域处具有开口的抗蚀剂图案(未示出)。接着，通过按序沉积厚度约为20nm的Ta膜和厚度约为200nm的Al膜，形成金属膜。通过真空沉积来沉积Ta膜和Al膜。接着，通过使用有机溶剂等执行剥离，去除抗蚀剂图案连同抗蚀剂图案上的金属膜。因此，在其上没有形成抗蚀剂图案的区域上沉积的金属膜存留在电子供应层13上。因此，存留的金属膜成为源极33和漏极34。接着，在400℃到1000℃(如550℃)的温度下，对源极33和漏极34执行热处理。因此，在源极33和漏极34之间建立欧姆接触。要注意，尽管在上述实施例中抗蚀剂图案形成了两次，然而用于形成绝缘膜31的开口区域的抗蚀剂图案也可被用作用于形成源极33和漏极34的抗蚀剂图案。在这种情况下，抗蚀剂图案仅需要形成一次。
因而，利用用于制造半导体装置的方法的上述实施例，可获得半导体装置200。通过具有在例如与形成栅槽221的区域相对应的电子供应层(n-AlGaN层、第二半导体层)的一部分中形成的含氟区域24，由用于制造半导体装置的方法的上述实施例所制造的半导体装置200持续地(consistently)获得常关特性。此外，通过将包含氟成分的气体加入到用于蚀刻的气体中，可降低蚀刻率。因此，可在蚀刻对象上均一地执行蚀刻。即，栅槽221可形成为具有均一深度和平坦底面。因此，可提高半导体装置200的产量并且实现稳定操作特性。除了第二实施例的上述细节之外，第二实施例的细节与第一实施例的细节基本上相同。
第三实施例
(半导体装置)
参见图11描述根据本发明第三实施例的半导体装置300。在第三实施例中，利用与第一和第二实施例的附图标记类似的附图标记描述类似的元件，而没有进一步描述。图11为示出根据本发明第三实施例的半导体装置300的示意图。半导体装置300具有包括按序形成在衬底11上的电子传输层12、电子供应层13、保护层15、盖层16以及盖层14的多个半导体层。衬底11例如由GaN制成。保护层15由n-GaN制成。盖层16由i-AlN制成。电子传输层(将成为第一半导体层)12由i-GaN制成。电子供应层(将成为第二半导体层)13由n-AlGaN制成。盖层(将成为第三半导体层)14由n-GaN制成。因此，二维电子气(2DEG)层12a形成在电子传输层12与电子供应层13之间的界面附近处的电子传输层12中。通过去除盖层14、盖层16、保护层15以及电子供应层13的一部分或全部，形成栅槽222。包含氟(F)的区域242(在下文中也被称为“含氟区域242”)例如形成在与形成栅槽222的区域相应的电子传输层12的一部分、电子供应层13的一部分、保护层15的一部分、盖层16的一部分以及盖层14的一部分中。此外，在栅槽222和盖层14上形成绝缘膜(将成为栅极绝缘膜)31。经由绝缘膜31在形成了栅槽222的区域上形成栅极32。此外，在电子供应层13的预定区域上形成源极33和漏极34。可替代地，可在电子传输层12的预定区域上形成源极33和漏极34。
利用根据第三实施例的半导体装置300，含氟区域242形成在与形成有栅槽222的区域相对应的盖层14的一部分、盖层16的一部分、保护层15的一部分、电子供应层13的一部分以及电子传输层12的一部分处。即，在本实施例中，含氟区域242例如形成在其中形成了栅槽222的区域、沿栅槽222侧壁的部分盖层14、沿栅槽222侧壁的部分盖层16、沿栅槽222侧壁的部分保护层15、沿栅槽222侧壁的部分电子供应层13、以及沿栅槽222侧壁的部分电子传输层12中。氟(F)在化学元素中具有最高负电性并容易变为阴离子。当含氟区域242中的氟变为阴离子时，与含氟区域242相应的2DEG层12a的部分中的电子在数量上减少。因此，具有较少电子的区域12b(在下文中也被称为“少量电子区域12b”)形成在2DEG层12a的该部分中。由于少量电子区域12b直接位于形成栅极32的区域下方，从而少量电子区域12b连同栅槽222一起生成使得包括GaN型半导体材料的HEMT能够获得常关特性的协同效果。此外，通过沿栅槽222的侧壁形成含氟区域242，从而可降低栅极漏电流(其中栅槽的侧壁为漏电路径)。由于来自栅槽222侧壁的栅极漏电流因为在由GaN、AlN、GaN形成的三层结构的AlN层(盖层)16的下表面处生成的正向压电电荷而趋向于增加，从而优选沿栅槽222的侧壁形成含氟区域242。
尽管可单独在电子供应层13中形成含氟区域242，然而优选在电子供应层13和电子传输层12两者中形成含氟区域242，更优选在盖层14、盖层16、保护层15、电子供应层13以及电子传输层12中形成含氟区域242，以获得如下效果。
(制造半导体装置的方法)
接着，参见图12A-图14B，描述用于制造根据本发明第三实施例的半导体装置的方法。
如图12A所示，电子传输层(第一半导体层)12、电子供应层(第二半导体层)13、保护层15、盖层16、以及盖层(第三半导体层)14形成在例如由GaN制成的衬底11上。要注意，基于MOVPE，通过外延生长按序形成电子传输层12、电子供应层13、保护层15、盖层16、以及盖层14。要注意，在本实施例中，利用厚度约为3μm的i-GaN形成电子传输层12。此外，利用厚度约为30nm的n-AlGaN形成电子供应层13。电子供应层13掺杂有例如为Si的杂质元素，从而使电子供应层13的杂质浓度为5×1018cm-3。此外，利用厚度约为10nm的n-GaN形成保护层15。保护层15掺杂有例如为Si的杂质元素，从而使保护层15的杂质浓度为5×1018cm-3。此外，利用厚度约为2μm的i-AlN形成盖层16。此外，利用厚度约为10nm的n-GaN形成盖层14。盖层14掺杂有例如为Si的杂质元素，从而使盖层14的杂质浓度为5×1018cm-3。因此，2DEG层12a形成在电子传输层12与电子供应层13之间的界面附近处的电子传输层12中。接着，尽管附图中没有示出，然而形成了元件分离区域。在形成元件分离区域时，首先，光致抗蚀剂被涂覆在层叠结构的表面的预定区域上。接着，光致抗蚀剂通过用曝光设备进行曝光而被显影。因此，抗蚀剂图案形成为在待形成元件分离区域的区域处具有开口。接着，在干蚀刻区域中通过形成绝缘膜或通过注入包括预定化学元素的离子，可得到元件分离区域。包含氯成分的气体用于形成干蚀刻区域。
接着，如图12B所示，将抗蚀剂图案21形成在盖层14的表面上。通过在盖层14的表面上涂覆光致抗蚀剂并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成抗蚀剂图案21。因此，抗蚀剂图案21可形成为在待形成栅槽222的区域中形成有开口。
接着，如图12C所示，通过干蚀刻(如RIE(反应性离子蚀刻))去除上方没有形成抗蚀剂图案21的盖层14、盖层16、保护层15、及电子供应层13的一部分或全部。因此形成栅槽222。用于干蚀刻的蚀刻气体包含氯型气体(包含氯成分的气体)和氟型气体(包含氟成分的气体)的混合物，通过将这两种气体导入干蚀刻装置的干蚀刻室来混合这两种气体。因此，栅槽222的深度可以是均一的并且栅槽222的底部表面可为平坦的。在本实施例中，通过将包含15sccm的Cl2和15sccm的SF6的蚀刻气体导入到蚀刻室，将蚀刻室内部的压力设定为2Pa，以及用30W的RF(射频)功率执行RIE，来形成栅槽222。
接着，如图13A所示，通过使用氟执行等离子体工艺，氟被注入到与形成有栅槽222的区域相对应的电子传输层12的部分、电子供应层13的部分、保护层15的部分、盖层16的部分以及盖层14的部分中。更具体地，通过将包含氟成分的气体(如SF6、CF4、C2F6、C3F8、CHF3、NF3或F2)导入上述干蚀刻装置的蚀刻室(用于RIE)，并通过施加预定RF功率来生成氟化物等离子体23，执行等离子体工艺。因此，含氟区域242形成在其中形成了栅槽222的区域、沿栅槽222侧壁的部分盖层14、沿栅槽222侧壁的部分盖层16、沿栅槽222侧壁的部分保护层15、沿栅槽222侧壁的部分电子供应层13、以及沿栅槽222侧壁的部分电子传输层12中。形成含氟区域242导致在直接位于形成栅槽222的区域下方的2DEG层12a的部分中的电子数量减少。在本实施例中，通过将包含30sccm的CF4的蚀刻气体导入到蚀刻室，将蚀刻室内部的压力设定为10Pa，以及通过施加200W的RF(射频)功率来生成氟化物等离子体23，以形成含氟区域242。为了有效率地形成含氟区域242，在等离子体工艺中施加的RF功率优选高于为了形成栅槽222而施加的RF功率。
优选在同一蚀刻室中执行图12C的干蚀刻工艺(如RIE)和图13A的等离子体工艺。更优选连贯地执行图12C的干蚀刻工艺和图13A的等离子体工艺，从而可在干蚀刻工艺中所生成的等离子体仍存留的状态下执行图13A的等离子体工艺。通过控制例如被导入蚀刻室的气体类型和被导入蚀刻室的气体量，图12C的干蚀刻工艺可被连贯地转换到图13A的等离子体工艺。通过从图12C的干蚀刻工艺连贯地转换到图13A的等离子体工艺，可防止在图12C的干蚀刻工艺之后污物或异物附着到栅槽222的表面。
接着，如图13B所示，例如通过使用有机溶剂来去除抗蚀剂图案21。
接着，如图13C所示，在栅槽222和盖层14上形成绝缘膜31。绝缘膜31将被用作栅极绝缘膜。在本实施例中，通过沉积厚度为2nm-200nm的氮化硅膜(Si2N4)，形成绝缘膜31。更具体地，通过沉积厚度约为20nm的氮化硅膜，形成绝缘膜31。
接着，如图14A所示，经由绝缘膜31在形成栅槽222的区域上形成栅极32。更具体地，尽管在附图中并未示出，然而通过在绝缘膜31上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成栅极32的区域处具有开口的抗蚀剂图案。接着，通过按序沉积厚度约为30nm的Ni膜和厚度约为400nm的Au膜，形成金属膜。通过真空沉积来沉积Ni膜和Au膜。接着，通过使用有机溶剂等执行剥离，去除抗蚀剂图案连同抗蚀剂图案上的金属膜。因此，在其上没有形成抗蚀剂图案的区域上沉积的金属膜存留在绝缘膜31和栅槽222上。因此，存留的金属膜成为栅极32。
接着，如图14B所示，形成源极33和漏极34。更具体地，通过在绝缘膜31的表面上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成源极33和漏极34的区域处具有开口的抗蚀剂图案(未示出)。接着，通过使用包含氯成分的气体执行干蚀刻(如RIE)，从其上没有形成抗蚀剂图案的区域去除绝缘膜31、保护层15、盖层16以及盖层14。因而，在绝缘膜31上形成开口区域。接着，去除抗蚀剂图案。接着，通过例如在绝缘膜31的表面上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成源极33和漏极34的区域处具有开口的抗蚀剂图案(未示出)。接着，通过按序沉积厚度约为20nm的Ta膜和厚度约为200nm的Al膜，形成金属膜。通过真空沉积来沉积Ta膜和Al膜。接着，通过使用有机溶剂等执行剥离，去除抗蚀剂图案连同抗蚀剂图案上的金属膜。因此，在其上没有形成抗蚀剂图案的区域上沉积的金属膜存留在电子供应层13上。因此，存留的金属膜成为源极33和漏极34。接着，在400℃到1000℃(如550℃)的温度下，对源极33和漏极34执行热处理。因此，在源极33和漏极34之间建立欧姆接触。要注意，尽管在上述实施例中抗蚀剂图案形成了两次，然而用于形成绝缘膜31的开口区域的抗蚀剂图案也可被用作用于形成源极33和漏极34的抗蚀剂图案。在这种情况下，抗蚀剂图案仅需要形成一次。
因而，利用用于制造半导体装置的方法的上述实施例，可获得半导体装置300。通过具有在例如与形成栅槽222的区域相应的电子供应层(n-AlGaN层、第二半导体层)13的一部分中形成的含氟区域24，由用于制造半导体装置的方法的上述实施例所制造的半导体装置300持续地获得常关特性。此外，通过将包含氟成分的气体加入到用于蚀刻的气体中，可降低蚀刻率。因此，可在蚀刻对象上均一地执行蚀刻。即，栅槽222可形成为具有均一深度和平坦底面。因此，可提高半导体装置300的产量并且实现稳定操作特性。除了第三实施例的上述细节之外，第三实施例的细节与第一实施例的细节基本上相同。
第四实施例
(半导体装置)
参见图15描述根据本发明第四实施例的半导体装置400。在第四实施例中，利用与第一、第二以及第三实施例的附图标记类似的附图标记描述类似的元件，而没有进一步描述。图15为示出根据本发明第四实施例的半导体装置400的示意图。半导体装置400具有包括按序形成在衬底11上的电子传输层12、电子供应层13以及盖层14的多个半导体层。衬底11例如由蓝宝石(Al2O3)制成。电子传输层(将成为第一半导体层)12由i-GaN制成。电子供应层(将成为第二半导体层)13由n-AlGaN制成。盖层(将成为第三半导体层)14由n-GaN制成。因此，二维电子气(2DEG)层12a形成在电子传输层12与电子供应层13之间的界面附近处的电子传输层12中。通过去除盖层14和电子供应层13的一部分或全部，形成栅槽223。包含氟(F)的区域243(在下文中也被称为“含氟区域243”)例如形成在与形成栅槽223的区域相应的电子传输层12的一部分、电子供应层13的一部分以及盖层14的一部分中。此外，在栅槽223和盖层14上形成绝缘膜(将成为栅极绝缘膜)31。经由绝缘膜31在形成了栅槽223的区域上形成栅极32。此外，在电子供应层13的预定区域上形成源极33和漏极34。可替代地，可在电子传输层12的预定区域上形成源极33和漏极34。
利用根据第四实施例的半导体装置400，含氟区域243形成在与形成有栅槽223的区域相对应的盖层14的一部分、电子供应层13的一部分以及电子传输层12的一部分处。氟(F)在化学元素中具有最高负电性并容易变为阴离子。当含氟区域243中的氟变为阴离子时，与含氟区域243相应的2DEG层12a的部分中的电子在数量上减少。因此，具有较少电子的区域12b(在下文中也被称为“少量电子区域12b”)形成在2DEG层12a的该部分中。由于少量电子区域12b直接位于形成栅极32的区域下方，从而少量电子区域12b连同栅槽222一起生成使得包括GaN型半导体材料的HEMT能够获得常关特性的协同效果。尽管可单独在盖层中形成含氟区域243，然而优选在电子供应层13和电子传输层12两者中形成含氟区域243，以获得如下效果。
(制造半导体装置的方法)
接着，参见图16A-图18B，描述用于制造根据本发明第四实施例的半导体装置的方法。
如图16A所示，电子传输层(第一半导体层)12、电子供应层(第二半导体层)13以及盖层(第三半导体层)14按序形成在由蓝宝石(Al2O3)制成的衬底11上。在本实施例中，基于金属有机气相外延(MOVPE)，通过外延生长形成电子传输层12、电子供应层13以及盖层14。要注意，在本实施例中，利用厚度约为3μm的i-GaN形成电子传输层12。此外，利用厚度约为30nm的i-InAlN形成电子供应层13。尽管电子供应层13并未掺杂有杂质元素，然而也可使用n-InAlN，其掺杂有例如为Si的杂质元素，从而使电子供应层13的杂质浓度成为5×1018cm-3。此外，利用厚度约为10nm的n-GaN形成盖层14。盖层14掺杂有例如为Si的杂质元素，从而使盖层14的杂质浓度为5×1018cm-3。因此，2DEG层12a形成在电子传输层12与电子供应层13之间的界面附近处的电子传输层12中。接着，尽管附图中没有示出，然而形成了元件分离区域。在形成元件分离区域时，首先，光致抗蚀剂被涂覆在层叠结构的表面的预定区域上。接着，光致抗蚀剂通过用曝光设备进行曝光而被显影。因此，抗蚀剂图案形成为在待形成元件分离区域的区域处具有开口。接着，在干蚀刻区域中通过形成绝缘膜或通过注入包含预定化学元素的离子，可得到元件分离区域。包含氯成分的气体用于形成干蚀刻区域。
接着，如图16B所示，将抗蚀剂图案21形成在盖层14的表面上。通过在盖层14的表面上涂覆光致抗蚀剂并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成抗蚀剂图案21。因此，抗蚀剂图案21可形成为在待形成栅槽223的区域中形成有开口(一个或多个开口)。
接着，如图16C所示，通过干蚀刻(如RIE(反应性离子蚀刻))去除上方没有形成抗蚀剂图案21的盖层14的全部和电子供应层13的一部分或全部。因此形成栅槽223。用于干蚀刻的蚀刻气体包含氯型气体(包含氯成分的气体)和氟型气体(包含氟成分的气体)的混合物，通过将这两种气体导入干蚀刻装置的干蚀刻室来混合这两种气体。因此，栅槽223的深度可以是均一的(uniform)并且栅槽223的底部表面可为平坦的。在本实施例中，通过将包含20sccm的Cl2和5sccm的SF6的蚀刻气体导入到蚀刻室，将蚀刻室内部的压强设定为10Pa，以及用10W的RF(射频)功率执行RIE，来形成栅槽223。
接着，如图17A所示，通过使用氟执行等离子体工艺，氟被注入到与形成栅槽223的区域相对应的电子传输层12的部分、电子供应层13的部分以及盖层14的部分中。更具体地，通过将包含氟成分的气体(如SF6、CF4、C2F6、C3F8、CHF3、NF3或F2)导入上述干蚀刻装置的蚀刻室(用于RIE)，并通过施加预定RF功率来生成氟化物等离子体23，来执行等离子体工艺。因此，在与形成栅槽223的区域相应的电子传输层12的部分、电子供应层13的部分以及盖层14的部分中形成含氟区域243。形成含氟区域243导致在直接位于形成有栅槽223的区域下方的2DEG层12a的部分中的电子数量减少。在本实施例中，通过将包含30sccm的CF4的蚀刻气体导入到蚀刻室，将蚀刻室内部的压力设定为1Pa，以及通过施加500W的RF(射频)功率来生成氟化物等离子体23，以形成含氟区域243。为了有效率地形成含氟区域243，在等离子体工艺中施加的RF功率优选高于为了形成栅槽223而施加的RF功率。
优选在同一蚀刻室中执行图16C的干蚀刻工艺(如RIE)和图17A的等离子体工艺。更优选连贯地执行图16C的干蚀刻工艺和图17A的等离子体工艺，从而可在干蚀刻工艺中所生成的等离子体仍存留的状态下执行图17A的等离子体工艺。通过控制例如被导入蚀刻室的气体类型和被导入蚀刻室的气体量，图16C的干蚀刻工艺可被连贯地转换到图17A的等离子体工艺。通过从图16C的干蚀刻工艺连贯地转换到图17A的等离子体工艺，可防止在图16C的干蚀刻工艺之后污物或异物附着到栅槽223的表面。
接着，如图17B所示，例如通过使用有机溶剂来去除抗蚀剂图案21。
接着，如图17C所示，在栅槽222和盖层14上形成绝缘膜31。绝缘膜31将被用作栅极绝缘膜。在本实施例中，通过沉积厚度为2nm-200nm的铪铝氧化物膜(HfAlO)，来形成绝缘膜31。更具体地，通过沉积厚度约为10nm的铪铝氧化物膜，形成绝缘膜31。
接着，如图18A所示，经由绝缘膜31在形成有栅槽223的区域上形成栅极32。更具体地，尽管在附图中并未示出，然而通过在绝缘膜31上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成栅极32的区域处具有开口的抗蚀剂图案。接着，通过按序沉积厚度约为30nm的Ni膜和厚度约为400nm的Au膜，形成金属膜。通过真空沉积来沉积Ni膜和Au膜。接着，通过使用有机溶剂等执行剥离，去除抗蚀剂图案连同抗蚀剂图案上的金属膜。因此，在其上没有形成抗蚀剂图案的区域上沉积的金属膜存留在绝缘膜31和栅槽223上。因此，存留的金属膜成为栅极32。
接着，如图18B所示，形成源极33和漏极34。更具体地，通过在绝缘膜31的表面上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成源极33和漏极34的区域处具有开口的抗蚀剂图案(未示出)。接着，通过使用包含氯成分的气体执行干蚀刻(如RIE)，从其上没有形成抗蚀剂图案的区域去除绝缘膜31和盖层14。因而，在绝缘膜31上形成开口区域。接着，去除抗蚀剂图案。接着，通过例如在绝缘膜31的表面上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成源极33和漏极34的区域处具有开口的抗蚀剂图案(未示出)。接着，通过按序沉积厚度约为20nm的Ta膜和厚度约为200nm的Al膜，形成金属膜。通过真空沉积来沉积Ta膜和Al膜。接着，通过使用有机溶剂等执行剥离，去除抗蚀剂图案连同抗蚀剂图案上的金属膜。因此，在其上没有形成抗蚀剂图案的区域上沉积的金属膜存留在电子供应层13上。因此，存留的金属膜成为源极33和漏极34。接着，在400℃到1000℃(如550℃)的温度下，对源极33和漏极34执行热处理。因此，在源极33和漏极34之间建立欧姆接触。要注意，尽管在上述实施例中抗蚀剂图案形成了两次，然而用于形成绝缘膜31的开口区域的抗蚀剂图案也可被用作用于形成源极33和漏极34的抗蚀剂图案。在这种情况下，抗蚀剂图案仅需要形成一次。
因而，利用用于制造半导体装置的方法的上述实施例，可获得半导体装置400。通过具有在例如与形成栅槽223的区域相应的电子供应层的一部分中形成的含氟区域24，由用于制造半导体装置的方法的上述实施例所制造的半导体装置400持续地获得常关特性。此外，通过将包含氟成分的气体加入到用于蚀刻的气体中，可降低蚀刻率(etchingrate)。因此，可在蚀刻对象上均一地执行蚀刻。即，栅槽223可形成为具有均一深度和平坦底面。因此，可提高半导体装置400的产量并且实现稳定操作特性。除了第四实施例的上述细节之外，第四实施例的细节与第一实施例的细节基本上相同。
第五实施例
接着，参见图19A-图21B，描述用于制造根据本发明第五实施例的半导体装置的方法。用于制造根据第五实施例的半导体装置的方法为用于制造第一实施例的半导体装置100的另一种方法。
如图19A所示，电子传输层(第一半导体层)12与电子供应层(第二半导体层)13按序形成在由半绝缘材料(如SiC)制成的衬底11上。在本实施例中，基于金属有机气相外延(MOVPE)，通过外延生长形成电子传输层12与电子供应层13。要注意，在本实施例中，利用厚度约为3μm的i-GaN形成电子传输层12。此外，利用厚度约为30nm的n-AlGaN形成电子供应层13。电子供应层13掺杂有例如为Si的杂质元素，从而使电子供应层13的杂质浓度为5×1018cm-3。因此，2DEG层12a形成在电子传输层12与电子供应层13之间的界面附近处的电子传输层12中。接着，尽管附图中没有示出，然而形成了元件分离区域。在形成元件分离区域时，首先，光致抗蚀剂被涂覆在层叠结构的表面的预定区域上。接着，光致抗蚀剂通过用曝光设备进行曝光而被显影。因此，抗蚀剂图案形成为在待形成元件分离区域的区域处具有开口。接着，在干蚀刻区域中通过形成绝缘膜或通过注入包含预定化学元素的离子，可得到元件分离区域。包含氯成分的气体用于形成干蚀刻区域。
接着，如图19B所示，形成源极33和漏极34。更具体地，通过在电子供应层13的表面上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成源极33和漏极34的区域处具有开口的抗蚀剂图案(未示出)。接着，通过按序沉积厚度约为20nm的Ta膜和厚度约为200nm的Al膜，形成金属膜。通过真空沉积来沉积Ta膜和Al膜。接着，通过使用有机溶剂等执行剥离，去除抗蚀剂图案连同抗蚀剂图案上的金属膜。因此，在其上没有形成抗蚀剂图案的区域上沉积的金属膜存留在电子供应层13上。因此，存留的金属膜成为源极33和漏极34。接着，在400℃到1000℃(如550℃)的温度下，对源极33和漏极34执行热处理。因此，在源极33和漏极34之间建立欧姆接触。
接着，如图19C所示，将抗蚀剂图案21形成在源极33和漏极34上以及电子供应层13的表面上。通过在电子供应层13(由n-AlGaN形成)的表面上涂覆光致抗蚀剂并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成抗蚀剂图案21。因此，抗蚀剂图案21可形成为在待形成栅槽22的区域中形成有开口。
接着，如图20A所示，通过干蚀刻(如RIE(反应性离子蚀刻))去除上方没有形成抗蚀剂图案21的电子供应层13的一部分或全部。因此形成栅槽22。用于干蚀刻的蚀刻气体包含氯型气体(包含氯成分的气体)和氟型气体(包含氟成分的气体)的混合物，通过将这两种气体导入干蚀刻装置的干蚀刻室来混合这两种气体。在本实施例中，通过将包含20sccm的Cl2和10sccm的SF6的蚀刻气体导入到蚀刻室，将蚀刻室内部的压力设定为2Pa，以及用20W的RF(射频)功率执行RIE，来形成栅槽22。
接着，如图20B所示，通过使用氟执行等离子体工艺，氟被注入到与形成栅槽22的区域相对应的电子传输层12的部分和电子供应层13的部分中。更具体地，通过将包含氟成分的气体(如SF6、CF4、C2F6、C3F8、CHF3、NF3或F2)导入上述干蚀刻装置的蚀刻室(用于RIE)，并通过施加预定RF功率来生成氟化物等离子体23，来执行等离子体工艺。因此，在与其中形成栅槽22的区域相应的电子传输层12的部分和电子供应层13的部分中形成含氟区域24。形成含氟区域24导致在直接位于形成栅槽22的区域下方的2DEG层12a的部分中的电子数量减少。在本实施例中，通过将包含30sccm的CF4的蚀刻气体导入到蚀刻室，将蚀刻室内部的压力设定为2Pa，以及通过施加200W的RF(射频)功率来生成氟化物等离子体23，以形成含氟区域24。
接着，如图20C所示，例如通过使用有机溶剂来去除抗蚀剂图案21。
接着，如图21A所示，在栅槽22和电子供应层13上形成绝缘膜31。绝缘膜31将被用作栅极绝缘膜。在本实施例中，通过沉积厚度为2nm-200nm的铝氧化物膜(Al2O3)，形成绝缘膜31。更具体地，通过沉积厚度约为10nm的铝氧化物膜，形成绝缘膜31。
接着，如图21B所示，经由绝缘膜31在形成栅槽22的区域上形成栅极32。更具体地，通过在绝缘膜31上涂覆光致抗蚀剂，并通过用曝光设备曝光光致抗蚀剂来使光致抗蚀剂显影，形成在待形成栅极32的区域处具有开口的抗蚀剂图案。接着，通过按序沉积厚度约为30nm的Ni膜和厚度约为400nm的Au膜，形成金属膜。通过真空沉积来沉积Ni膜和Au膜。接着，通过使用有机溶剂等执行剥离，去除抗蚀剂图案连同抗蚀剂图案上的金属膜。因此，在其上没有形成抗蚀剂图案的区域上沉积的金属膜存留在绝缘膜31和栅槽22上。因此，存留的金属膜成为栅极32。
因而，也可用用于制造半导体装置的方法的上述实施例得到半导体装置100。除了第五实施例的上述细节之外，第五实施例的细节与第一实施例的细节基本上相同。
第六实施例
参见图22，如下实施例描述了通过上述第一至第五实施例所制造的半导体装置100-400被分立封装的情况。图22为示出根据本发明实施例的分立封装半导体器件的内部的示意图。要注意，关于第六实施例的半导体器件的构造的方案(如电极的排列)与第一至第五实施例不同。
首先，通过切割根据本发明第一至第五实施例的半导体装置100-400，得到包括由GaN型半导体材料形成的HEMT的半导体芯片310。半导体芯片310通过裸片粘接剂(die-attachagent)321(如焊料)被固定到引线框320上。
接着，栅极32通过接合线332连接到栅极引线322。源极33通过接合线333连接到源极引线323。漏极34通过接合线334连接到漏极引线324。要注意，接合线332、333、334由例如铝(Al)的金属材料形成。
接着，通过使用传递模制方法(transfermoldingmethod)用成型树脂340密封半导体芯片310。因此，可制造具有由GaN型半导体材料形成的分立封装HEMT的半导体器件。
接着，参见图23描述PFC(功率因数校正)电路600，该PFC电路600使用由第一至第五实施例的半导体装置100-400的GaN型半导体材料所形成的HEMT350。PFC600形成在电路板(未示出)上。除了HEMT350之外，PFC600还包括二极管电桥(diodebridge)361、第一电容362、扼流线圈363、二极管364以及第二电容365。二极管电桥361的输入侧经由输入端371、372连接到AC(交流电)电源。二极管电桥361的输出侧的第一端连接到第一电容362的第一端、HEMT350的源极电压33(S)、第二电容365的第一端以及输出端373。此外，二极管电桥361的输出侧的第二端连接到第一电容362的第二端与扼流线圈363的第一端。扼流线圈363的第二端连接到HEMT350的漏极34(D)与二极管364的阳极端。二极管364的阴极端连接到第二电容365的第二端与输出端374。要注意，HEMT350的栅极(G)连接到栅极驱动器(未示出)。因此，PFC电路600可经由输出端373、374得到DC(直流)电压。PFC电路600例如安装在服务器的电源中并用于服务器的电源。通过使用PFC电路600，可消除谐波成分并可提高功率因数。
因此，根据第六实施例的PFC电路600使得能够以低成本可靠地、稳定地供应电力，这归因于使用了具有一致特性并具有高产量的第一至第五实施例的半导体装置100-400。
本文记载的所有实例和条件性语言旨在用作教导性目的，以帮助读者理解本发明和发明人对现有技术改进而贡献的概念，应将本文记载的所有实例和条件性语言解读为不是对这些具体记载的实例和条件的限制，说明书中这些实例的安排也不涉及显示本发明的优势和不足。尽管已经详细描述了本发明的实施例，但应理解的是，可对其进行各种改变、替代和改进，而不偏离本发明的精神和范围。

Claims (20)

1.一种半导体装置，包括：
第一半导体层，形成在衬底上；
第二半导体层，形成在所述第一半导体层上；
栅槽，通过去除所述第二半导体层的至少一部分而形成；
绝缘膜，形成在所述栅槽和所述第二半导体层上；
栅极，经由所述绝缘膜而形成在所述栅槽上；
源极和漏极，形成在所述第一半导体层和所述第二半导体层之一上；以及
含氟区域，通过将氟导入到与形成所述栅槽的区域相对应的所述第一半导体层的一部分、以及与形成所述栅槽的区域相对应的所述第二半导体层的一部分中而形成；
其中所述第一半导体层是电子传输层，以及所述第二半导体层是电子供应层。
2.根据权利要求1所述的半导体装置，其中，所述绝缘膜包括Si、Al、Hf、Zr、Ti、Ta以及W的氧化物、氮化物或氮氧化物中的一种或多种。
3.根据权利要求1所述的半导体装置，其中，所述半导体装置为高电子迁移率晶体管HEMT。
4.一种半导体装置，包括：
第一半导体层，形成在衬底上；
第二半导体层，形成在所述第一半导体层上；
第三半导体层，形成在所述第二半导体层上；
栅槽，通过去除所述第三半导体层的至少一部分而形成；
绝缘膜，形成在所述栅槽和所述第三半导体层上；
栅极，经由所述绝缘膜而形成在所述栅槽上；
源极和漏极，形成在所述第一半导体层和所述第二半导体层之一上；以及
含氟区域，通过将氟导入到与形成所述栅槽的区域相对应的所述第一半导体层的一部分、与形成所述栅槽的区域相对应的所述第二半导体层的一部分、以及与形成所述栅槽的区域相对应的所述第三半导体层的一部分中而形成；
其中所述第一半导体层是电子传输层，以及所述第二半导体层是电子供应层。
5.根据权利要求4所述的半导体装置，其中，所述栅槽是通过去除所述第二半导体层的至少一部分和所述第三半导体层的预定区域的全部所述第三半导体层而形成的。
6.根据权利要求4所述的半导体装置，其中，所述第三半导体层经由在所述第二半导体层上形成的n-GaN层与在所述n-GaN层上形成的AlN层而形成在所述第二半导体层上。
7.根据权利要求4所述的半导体装置，其中，所述第一半导体层和所述第二半导体层由氮化物半导体形成。
8.根据权利要求7所述的半导体装置，其中，所述第一半导体层包括i-GaN。
9.根据权利要求7所述的半导体装置，其中，所述第二半导体层包括AlGaN或InAlN。
10.一种用于制造半导体装置的方法，该方法包括如下步骤：
在包括按序形成在衬底上的第一半导体层和第二半导体层的半导体层上形成抗蚀剂图案；
通过去除所述第二半导体层的至少一部分而形成栅槽；
将氟导入与形成所述栅槽的区域相对应的所述第一半导体层的一部分以及与形成所述栅槽的区域相对应的所述第二半导体层的一部分中；
去除所述抗蚀剂图案；
在所述栅槽和所述半导体层上形成绝缘膜；
经由所述绝缘膜在形成所述栅槽的所述区域上形成栅极；以及
在所述半导体层上形成源极和漏极；
其中所述第一半导体层是电子传输层，以及所述第二半导体层是电子供应层。
11.根据权利要求10所述的方法，其中，通过外延生长形成所述半导体层。
12.根据权利要求10所述的方法，其中，通过用包含氯成分的气体与包含氟成分的气体进行干蚀刻，形成所述栅槽。
13.根据权利要求12所述的方法，其中，所述包含氯成分的气体为包括Cl2、BCl3以及SiCl4中的一种或多种的气体；其中，所述包含氟成分的气体为包括SF6、CF4、C2F6、C3F8、CHF3、NF3以及F2中的一种或多种的气体。
14.根据权利要求10所述的方法，其中，所述氟的导入包括暴露于氟化物等离子体的工艺或注入氟化物的工艺。
15.根据权利要求14所述的方法，其中，所述暴露于氟化物等离子体的工艺包括：通过使用包括SF6、CF4、C2F6、C3F8、CHF3、NF3以及F2中的一种或多种的气体来生成所述氟化物等离子体。
16.根据权利要求10所述的方法，其中，通过在室中执行干蚀刻来形成所述栅槽和生成等离子体，其中在执行干蚀刻所使用的同一室中执行暴露于氟化物等离子体的工艺。
17.根据权利要求16所述的方法，其中，在所述暴露于氟化物等离子体的工艺中使用的RF功率大于在所述干蚀刻中使用的RF功率。
18.根据权利要求16所述的方法，其中，所述暴露于氟化物等离子体的工艺包括：通过改变引入所述室的气体类型和气体量来生成所述氟化物等离子体，而不使得通过所述干蚀刻生成的所述等离子体在所述室中耗尽。
19.一种用于制造半导体装置的方法，该方法包括如下步骤：
在包括按序形成在衬底上的第一半导体层、第二半导体层以及第三半导体层的半导体层上形成抗蚀剂图案；
通过去除所述第三半导体层的至少一部分而形成栅槽；
将氟导入与形成所述栅槽的区域相对应的所述第一半导体层的一部分、与形成所述栅槽的区域相对应的所述第二半导体层的一部分、以及与形成所述栅槽的区域相对应的所述第三半导体层的一部分中；
去除所述抗蚀剂图案；
在所述栅槽和所述半导体层上形成绝缘膜；
经由所述绝缘膜在形成所述栅槽的所述区域上形成栅极；以及
在所述半导体层上形成源极和漏极；
其中所述第一半导体层是电子传输层，以及所述第二半导体层是电子供应层。
20.根据权利要求19所述的方法，其中，通过去除所述第二半导体层的至少一部分和所述第三半导体层的预定区域的全部所述第三半导体层，形成所述栅槽。
CN201110352602.XA 2010-12-10 2011-11-07 半导体装置以及制造半导体装置的方法 Active CN102569376B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010276381A JP5728922B2 (ja) 2010-12-10 2010-12-10 半導体装置及び半導体装置の製造方法
JP2010-276381 2010-12-10

Publications (2)

Publication Number Publication Date
CN102569376A CN102569376A (zh) 2012-07-11
CN102569376B true CN102569376B (zh) 2015-11-25

Family

ID=46198437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110352602.XA Active CN102569376B (zh) 2010-12-10 2011-11-07 半导体装置以及制造半导体装置的方法

Country Status (4)

Country Link
US (2) US8829569B2 (zh)
JP (1) JP5728922B2 (zh)
CN (1) CN102569376B (zh)
TW (1) TWI464879B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US20130328061A1 (en) * 2012-06-07 2013-12-12 Hrl Laboratories, Llc. Normally-off gallium nitride transistor with insulating gate and method of making the same
US8624296B1 (en) * 2012-08-09 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor including an embedded flourine region
US8912570B2 (en) 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9443737B2 (en) 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT
US9231094B2 (en) 2013-05-21 2016-01-05 Globalfoundries Inc. Elemental semiconductor material contact for high electron mobility transistor
US9276077B2 (en) 2013-05-21 2016-03-01 Globalfoundries Inc. Contact metallurgy for self-aligned high electron mobility transistor
JP6136571B2 (ja) 2013-05-24 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015046444A (ja) * 2013-08-27 2015-03-12 ルネサスエレクトロニクス株式会社 半導体装置
CN103715256B (zh) * 2013-12-27 2017-01-18 苏州晶湛半导体有限公司 基于氟离子注入的增强型器件及其制造方法
US20150263103A1 (en) * 2014-03-17 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device
JP2016162889A (ja) * 2015-03-02 2016-09-05 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6280434B2 (ja) * 2014-04-28 2018-02-14 株式会社豊田中央研究所 窒化物半導体を利用する絶縁ゲート型の電界効果トランジスタ
JP6401053B2 (ja) * 2014-12-26 2018-10-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6646363B2 (ja) * 2015-06-02 2020-02-14 株式会社アドバンテスト 半導体装置
CN106057883A (zh) * 2016-07-18 2016-10-26 中国工程物理研究院电子工程研究所 一种高迁移率晶体管的制作方法
TWI736600B (zh) * 2017-03-31 2021-08-21 聯穎光電股份有限公司 高電子遷移率電晶體
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
CN107240560B (zh) * 2017-05-27 2019-08-13 西安电子科技大学 氟注入增强型hemt器件中离化氟离子位置的测量方法
TWI618244B (zh) * 2017-06-06 2018-03-11 Huang Zhi Shu N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
CN107316806A (zh) * 2017-07-07 2017-11-03 西安电子科技大学 基于ICP‑F离子刻蚀注入一体化高频高阈值GaN基增强型器件的制备方法
JP6767411B2 (ja) 2018-03-06 2020-10-14 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6762977B2 (ja) * 2018-03-06 2020-09-30 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
CN111540835B (zh) * 2020-05-11 2023-08-11 北京工业大学 一种提高钙钛矿太阳能电池热稳定性的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246902A (zh) * 2008-03-24 2008-08-20 西安电子科技大学 InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
CN101572251A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法
CN102487079A (zh) * 2010-12-03 2012-06-06 富士通株式会社 化合物半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP5084262B2 (ja) * 2004-06-24 2012-11-28 日本電気株式会社 半導体装置
JP2008172055A (ja) * 2007-01-12 2008-07-24 Sharp Corp 窒化物半導体装置及びそれを用いた電力変換装置
JP2008300779A (ja) * 2007-06-04 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
JP5337415B2 (ja) * 2008-06-30 2013-11-06 シャープ株式会社 ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
JP5355959B2 (ja) * 2008-08-08 2013-11-27 古河電気工業株式会社 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2012054471A (ja) * 2010-09-02 2012-03-15 Fujitsu Ltd 半導体装置及びその製造方法、電源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246902A (zh) * 2008-03-24 2008-08-20 西安电子科技大学 InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN101572251A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
CN102487079A (zh) * 2010-12-03 2012-06-06 富士通株式会社 化合物半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Integration of enhancement and depletion-mode AlGaN/GaN MIS-HFETs by fluoride-based plasma treatment;R. N. Wang et al;《phys. stat. sol.》;20070516;第204卷(第6期);第2024页第4行-第22行、图1 *

Also Published As

Publication number Publication date
JP2012124442A (ja) 2012-06-28
TW201225297A (en) 2012-06-16
US20120146046A1 (en) 2012-06-14
JP5728922B2 (ja) 2015-06-03
US8829569B2 (en) 2014-09-09
US9123793B2 (en) 2015-09-01
TWI464879B (zh) 2014-12-11
CN102569376A (zh) 2012-07-11
US20140342513A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
CN102569376B (zh) 半导体装置以及制造半导体装置的方法
CN104377239B (zh) 半导体器件及其制造方法
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
TWI594431B (zh) 化合物半導體裝置及其製造方法
JP5685918B2 (ja) 半導体装置の製造方法
TWI529929B (zh) 半導體裝置及半導體裝置的製造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
US8330167B2 (en) GaN-based field effect transistor and method of manufacturing the same
JP5685917B2 (ja) 半導体装置及び半導体装置の製造方法
CN102487079B (zh) 化合物半导体器件及其制造方法
CN103035703B (zh) 化合物半导体器件及其制造方法
US20160300926A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN103715247B (zh) 化合物半导体器件及其制造方法
CN102544088A (zh) 化合物半导体器件及其制造方法
CN104022148A (zh) 具有AlSiN钝化层的异质结构功率晶体管
CN102569380A (zh) 化合物半导体器件及其制造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
JP6859646B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
JP6790682B2 (ja) 化合物半導体装置、電源装置、及び増幅器
KR101334164B1 (ko) 고-전자 이동도 트랜지스터 소자 및 그 제조 방법
JP2011061094A (ja) 電界効果トランジスタの製造方法
JP2017085006A (ja) 化合物半導体装置及びその製造方法
JP6020043B2 (ja) 化合物半導体装置及びその製造方法
JP2019087631A (ja) 半導体装置、電源装置、高周波増幅器、及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant