CN102568498B - 嵌段共聚物自组合方法及由此形成的图案化的基板 - Google Patents

嵌段共聚物自组合方法及由此形成的图案化的基板 Download PDF

Info

Publication number
CN102568498B
CN102568498B CN201110420757.2A CN201110420757A CN102568498B CN 102568498 B CN102568498 B CN 102568498B CN 201110420757 A CN201110420757 A CN 201110420757A CN 102568498 B CN102568498 B CN 102568498B
Authority
CN
China
Prior art keywords
substrate
pattern
block
polystyrene
block copolymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110420757.2A
Other languages
English (en)
Other versions
CN102568498A (zh
Inventor
S·肖
X·杨
Y·徐
L·万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of CN102568498A publication Critical patent/CN102568498A/zh
Application granted granted Critical
Publication of CN102568498B publication Critical patent/CN102568498B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/302—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising aromatic vinyl (co)polymers, e.g. styrenic (co)polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/10—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/10—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material
    • B32B3/14—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material characterised by a face layer formed of separate pieces of material which are juxtaposed side-by-side
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2429/00—Carriers for sound or information
    • B32B2429/02—Records or discs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Graft Or Block Polymers (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)
  • Other Resins Obtained By Reactions Not Involving Carbon-To-Carbon Unsaturated Bonds (AREA)

Abstract

本发明涉及嵌段共聚物自组合方法及由此形成的图案。提供了图案化的基板模板，以及包括合并了光刻和自组合技术的方法。该图案化的基板可以包括第一和第二图案。

Description

嵌段共聚物自组合方法及由此形成的图案化的基板
技术领域
使用嵌段共聚物自组合技术可形成有图案的模板。
背景技术
在为硬盘驱动(“HDD”)制造介质中，位图案化介质(“BPM”)由于它们的高存储容量而使用在存储器产业中。BPM的存储容量基于磁岛的密度，或在介质基板表面的“位”。因此，在BPM制造领域的研究主要致力于创建在BPM基板上一致和均匀的位图案。但是，HDD介质除了用于存储数据的区域(即“数据区”)外还具有不同的区域。例如，除了数据区，典型的HDD具有用于描述数据区中数据的“伺服区”。伺服区包括信息，例如各个数据区的头位置、时序以及磁道跟踪的信息。典型的HDD可以具有很多的数据区，以及对应于那些数据区的很多伺服区。
发明内容
提供了一种方法，包括在基板上执行光刻以形成第一图案，以及在基板上执行嵌段共聚物自组合以形成第二图案。除了提供图案化的基板模板外，还提供包括光刻和自组合技术的方法。图案化的基板可以包括第一和第二图案。
附图说明
本发明的不同方面通过如附图中示例来描述，并且不以此为限，其中：
图1是描述根据一实施方式的BPM模板的图。
图2a-2j描述了根据一实施方式图案化基板的方法。
图3a-3e描述了根据一实施方式图案化基板的另一方法。
图4是描述了根据一实施方式的化学驱动的自对准方法的流程图。
图5a和5b显示了顺序位于两个不同类型的图案化的基板上的两个嵌段共聚物畴结构的例子。
图6是描述形成用于化学驱动自对准的有机抵抗图案的方法的流程图，使用(a)相片/e光束图案化方法或(b)根据一实施方式的印刻方法。
图7(a)和(b)是描述图案转移方案的流程图，该方案用于(a)使用低长宽比的嵌段共聚物畴结构制造印刻模子和(b)根据一实施方式使用高长宽比的嵌段共聚物畴结构制造磁点。图8是描述根据一实施方式将嵌段共聚物自组合方法集成到掩模蚀刻方法中的方法的流程图。
图9是描述根据一实施方式的通过使用2×2密度乘法提高低密度模板的分辨率的方法的流程图。
图10描述了根据一实施方式的制造基于石英的UV NIL模子的方法的过程。
图11描述了根据一实施方式如何通过改变技术使得甚至更密集图案可以形成的例子。
具体实施方式
以下参考附图更详细地描述本发明，其中给出实施方式的各个方面。但是这可以以不同的形式来呈现，不应当解释为限于整个公开文本所呈现实施方式的各个方面。但是，提供了这些方面，这样该公开才透彻和完整，并且将完全传递实施方式的精神给本领域技术人员。在附图中描述的各个方面可以不是依据比例绘制的。而是各个特征的尺寸可以为了清楚而扩大或缩小。另外，一些附图可以为了清楚而简化。
此处参考理想化配置的概念性描述的附图来描述实施方式的不同方面。因此，预期来自概念性描述的变形应当可用于实践。通过举例，存储介质的不同元素例如区域、层、截面、或类似物可以以一矩形描述或表达，一个元素与另一元素之间的变化具有圆形或曲线特征和/或在其边缘的梯度浓度，而不是独立的变化。这样，附图中描述的元素本质上是概念性的，并且不限于本发明方面的范围。
将要理解的是，当指元素例如区域、层、截面、或类似物位于另一个元素“之上”时，指的是直接位于其他元素之上或还表示介入元素。还应当理解的是，当指元素“形成”在另一元素之上时，可以是生长、沉积、蚀刻、附着、连接、结合、或以其它方式制备到或制造在其它元素至少或介入元素。
另外，元素例如区域、层、截面、或类似物可以描述为在另一元素上方或下方，表示一元素相对于另一元素的关系。可以理解的是，相关项用来包含一装置除了附图所示方向外的不同的方向。通过例子，如果附图所示装置翻过来，那么所描述的上方的元素现在就在下方，反之亦然。
此处所用的，单数形式“一”、“一个”以及“该”也用于包括复数形式，除非上下文明确指出别样。另外，应当理解的是，当术语“包括”和/或“正包括”用于此说明书中时，指所述特征，整数，步骤，操作，元素和/或组分的存在，但不是排除另外存在一或多个其它特征，整数，步骤，操作，元素，组分和/或其组合。术语“和/或”包括任何以及所有一或多个所列相关项的组合。
在所述的实施方式中，提供模板，还提供使用结合光刻和自组合技术的方法。位图案化的介质(BPM)模板的伺服区可以通过e光束光刻图案化，BPM模板的位区可以使用嵌段共聚物自组合技术图案化。提供整合电子光线光刻图案技术与嵌段共聚物的系统和方法，以创建纳米图案，其可以具有大于1Tdpsi的位密度。通过将基板曝光在不同剂量的电子束下，以及使用不同显影剂来显影每个曝光区域，基板可以几乎同时图案化为不同密度的图案，而不用在模板基板表面留下对准标记。
1.模板
图1描述了根据一实施方式的BPM模板结构。用于制备BPM模板的基板可以是水晶或硅，或任何其它合适的基板材料。基板所使用材料的决定基于基板最后的用途。本领域技术人员可以使用已知的信息，例如模板的寿命规格和图案密度来作这个决定。
如所示的，BPM模板101可以包含多个轨道103。每个轨道103可以轮流分割成多个截面105。每个截面105可以包含两种域或区域，例如伺服区111和数据区或位区123。如图1所示，这些域可以沿着一轨道的交互构造，例如伺服区，位区，伺服区，位区等等来组织。伺服区111可以直接与它各自的位区123相邻。BPM模板每个轨道可以具有数十或数百个截面。例如，一轨道中可以具有360个截面，这样就有360个伺服区和360个数据区。因此，相比于远离模板中心的截面，靠近模板中心轨道的截面长度更小。但是，截面的数量可以依据模板的设计和使用模板所生产的介质而有所不同。
本领域技术人员应当理解，伺服区111可以用于存储描述存储在位区123中数据的信息。伺服区111的图案不同于位区123的图案。由于伺服区111一般包括比位区123更少的信息，因此伺服区111可以具有比位区123更低的密度。例如，位区123可以具有从大约500Gdpsi到大约18.0Tdpsi，从大约720Gdpsi到大约10Tdpsi，或从大约1Tdpsi到大约5Tdpsi的位密度。提供的区邻接另一个，或者区之间用空间隔离。空间可以不具有图案，或者其图案不同于位区和伺服区的图案。
可以理解的是，虽然两个不同图案用于同一基板，但是图案化的基板和BPM模板不限于其上提供的两个图案。可以提供任何数量的图案。
当制备BPM模板时，该模板可以包括伺服区和数据区。伺服区可使用光刻技术例如电子束光刻来制备，数据区可以使用光刻和自组合技术(嵌段共聚物自组合)的组合来制备。BPM模板可以不包括任何对准标记以指示数据区和伺服区的位置。
2.制造方法
提供整合光刻和自组合的方法以有效地在模板基板上创建至少两个具有不同图案的区域。然后，双图案化的模板基板可以作为主模板用于其他图案化介质的直接制造，包括子模板和BPM。
包括了自组合(例如嵌段共聚物自组合)的方法能够提供高分辨率以及可接受的流量水平。这因为光刻技术，例如像电子束光刻，通常使用较低流量以使密集图案的大区域达到可接受的分辨率。但是，为了满足制造BPM的需要，除了图案分辨率外还有其它方面需要处理。
嵌段共聚物的区域可缺乏长距离的顺序，这意味着在小区域中有许多晶界。这些晶界缺陷引起区域尺寸均匀性和区域位置准确性的损害。图案分辨率<25nm的区域间隔(即>1Tdot/in2)，区域尺寸和位置均匀性少于6％(1sigma)，高耐干蚀刻性，以及高长宽比结构能够便于图案转移。这些问题通过这些方法解决。
此处所描述的方法可用于形成图案化的基板，进行光刻以形成基板上的第一图案，并进行嵌段共聚物自组合以形成所述基板上的第二图案。
通过光刻技术执行所述方法，其中掩模层沉积在基板上，并且第一图案形成在基板上。一些方法还在进行嵌段共聚物自组合技术之前，在基板上提供化学亲和层。嵌段共聚物自组合可以包括用嵌段共聚物覆盖基板，从嵌段共聚物去除一嵌段，并将图案从嵌段共聚物的剩余嵌段转移到基板上。
可使用该方法形成在基板的一部分表面上的第一图案，以及在基板的一部分表面上邻接所述第一图案的第二图案。第一和第二图案可以彼此相邻，或被基板的一部分图案化或未图案化的表面分隔。执行该方法，则第一图案形成在基板的整个表面上，然后第二图案形成在一部分第一图案上。
可使用此处所描述的方法以形成图案化的基板，该方法通过曝光基板到不同剂量电子束下，以及使用不同显影剂来显影每个不同的曝光区域。该方法允许模板基板几乎同时在不同区被图案化为不同密度的图案，而不需要在基板表面使用对准标记。图2是描述一种在模板基板上图案化伺服区和位区方法的流程图，该方法使用电子束光刻和聚苯乙烯嵌段聚甲基丙烯酸甲酯(PS-b-PMMA)BCP沉积。
在块201中，一基板，或“薄片”放置在电子束平台上用以电子束曝光。应当理解的是，用电子束抗蚀剂涂覆将曝光于电子束的基板，例如像PMMA，ZEP，和HSQ。如果基板是石英基板，例如像图2中所示的，那么在抗蚀剂上叠加附加铝层可为电子束提供导电性。如果基板是硅基板，则可以不使用叠加涂层，例如铝涂层。在施加抗蚀剂之前，可以将化学亲和层例如聚苯乙烯或“PS”刷材料施加到基板上，通过旋转涂布到基板上，退火，然后从基板表面部分去除刷材料以在基板表面上留下薄的PS刷层。本领域技术人员应当理解，化学亲和层会提升BCP材料的自组合。PS刷层可通过使用羟基封端的聚苯乙烯形成，例如单羟基封端的聚苯乙烯，羟基封端的聚(4-叔丁基苯乙烯)，二苯甲基羟甲基封端的聚苯乙烯或类似物。本领域技术人员应当理解，还可以使用其它中性聚合物以提升BCP自组合。
在图2的块203中，基板曝光于两个不同剂量的电子束。一个电子束剂量设置的比另一个高。较高的剂量可以至少是较低剂量的两倍强度。较高剂量可用于图案化伺服区，较低剂量可用于图案化位区。较高剂量可以先于或者跟随较低剂量，只要每个曝光是不连续的，并且基板保持在位于两个电子束剂量之间的电子束平台上。以这种方式，可以避免对准或重对准电子束图案上的基板在两个电子束配量之间。块203描述了电子束穿透叠加Al层(如果存在的话)往下直至PS刷层(如果存在的话)的上表面。本领域技术人员应当理解电子束不穿透或以其它方式影响下面的基板层。
在图2的块205中，使用第一显影剂显影基板。第一显影剂仅显影曝光于较高剂量电子束中的抗蚀剂的区域，即伺服区。因此，第一显影剂应当是弱显影剂而不是强显影剂，因为强显影剂能冲走所有在伺服区和位区中被不同电子束曝光的图案。在显影基板之前，任何之前施加的叠加的铝涂层必须是剥离的，以将抗蚀剂曝光于显影剂。
在图2的块207中，部分显影的基板使用O2等离子体或其它已知的技术清浮渣。本领域普通技术人员应当理解的是，如块207中所示，清浮渣应当从块205的显影，以及伺服区沟(或“谷底”)的底部的PS刷层的部分去除杂质。然后，掩模覆盖到模板基板的部分显影的区域。掩模可以是铬(Cr)，钽(Ta)，碳(C)或其它已知的硬质掩模材料。掩模材料在部分显影模板基板上蒸发，以覆盖由第一显影曝光的模板基板的部分。
在图2的块209中，高角度离子铣削以去除Cr覆盖层。本领域技术人员应当理解，Cr或其它掩模材料的蒸发将产生部分显影和清浮渣后模板基板上的薄层。硬质掩模材料的薄层还将覆盖在模板基板上电子束光刻图案的峰和谷，使得残留了抗蚀剂材料的部分基板被掩模材料覆盖。从图案化基板的峰部分去除掩模层例如可通过以惰性气体，例如氩，使用高角离子铣削处理来实现。高角度使得可选择性地从抗蚀剂去除掩模层，残余基板材料的谷部分仍然由掩模材料层覆盖。
在块211中，抗蚀剂部分曝光于块203中的较低剂量电子束，并使用第二显影剂显影。第二显影剂通过去除曝光于电子束的抗蚀剂向下通过PS刷层到基板材料，来固定基板上的位区部分的图案。伺服区的图案通过掩模层212保护。随后使用例如O2等离子体来对基板清浮渣。
在块213中，基本上所有的电子束抗蚀剂从基板剥离，然后BCP层旋涂到剥离的基板上，在基板上有曝光的位区图案以及覆有铬的伺服区图案。在这个例子中，BCP是PS-b-PMMA，但是本领域技术人员应当理解的是，可以基于图案使用其他BCP。
在块215中，基板上的BCP是热退火的，以导致BCP自组合到图案中。如之前所提到的，BCP的自组合可以通过增加化学亲和层(例如PS刷层)来促进，该层可以在块201的电子束抗蚀剂形成之前旋涂到基板上。PS刷可以是能够提升BCP自组合的羟基封端的聚苯乙烯或任何中性聚合物。
回到块215，在模板基板上的BCP退火之后，通过将模板基板曝光于UV光线来去除BCP的PMMA部分，然后用乙酸冲蚀基板。在去除PMMA部分向下至基板表面之后，Cr，Ta，C或其他硬质掩模材料的薄层在基板上蒸发，在残余BCP部分上形成薄的掩模层，并盖上通过去除PMMA前段块而暴露的基板的部分。
在块217中，从残余BCP的表面去除掩模。在一个实施方式中，硬质掩模层是Cr层，使用湿或干的剥离(lift-off)方法去除掩模。一旦掩模被去除，去除剩余的BCP。这样剩下在位区和伺服区的基板表面被之前分别在两次蒸发中沉积的掩模覆盖，位区中的掩模(218)和伺服区的掩模(218B)都覆盖了基板表面。在块219中，使用反应离子蚀刻(RIE)，感应耦合型等离子体蚀刻(ICP)或离子束蚀刻(IBE)技术蚀刻基板以形成柱状物。本领域技术人员应当理解，剩余的掩模材料218和218B将在蚀刻方法中被去除。
应当理解的是，如图2所示并此处所描述的方法可以根据使用的基板而变化。
图3是流程图，其中PS-b-PDMS(聚苯乙烯-嵌段-聚二甲基硅氧烷)用作为BCP材料。本领域技术人员应当理解的是，相比于例如以上图2中所示的PS-b-PMMA的圆柱形BCP材料，使用球形BCP材料的PS-b-PDMS可产生更密集的图案。除了在电子束光刻期间，在采用PS-b-PDMS开始之前的方法与块201-211中所示的方法类似，位区将被如图案化以完成PS-b-PDMS固有的球形结构。
在图3的块313中，电子束抗蚀剂被剥离并且PS-b-PDMS涂覆到基板上，该基板具有可选的PS刷层在基板表面和电子束抗蚀剂之间。例如，PS-b-PDMS BCP以3000rpm旋涂到基板上，并且PS-b-PDMS可以具有分子量为17.5kg/mol的分子，PDMS体积分率大约为0.29。
在块315中，沉积的BCP材料被退火。退火可以通过使用热和真空(例如，在真空炉中160℃的温度下持续24-48小时)来执行，接下来使用基于氟的RIE方法去除任何在退火后残余在表面的剩余或额外的PDMS。
在块317中，BCP的PS部分被去除。本领域技术人员应当理解的是，这可以通过施加基于氧的RIE来完成，这样可以部分曝光一些PDMS球体。在数据区，可以使用PS-b-PDMS球体作为蚀刻掩模，而在伺服区，使用Cr层作为蚀刻掩模。换句话说，不像图2所示以及上面引用PS-b-PMMA所描述的方法那样，在图3所示的方法中，不再需要在退火之后的附加Cr蒸发，因为PS-b-PDMS可以作为数据区的蚀刻掩模。
在图3的块319中，基于氟的RIE可以用于蚀刻PDMS图案和Cr图案到基板中，由此形成模板。其它蚀刻方法也可以使用，而不超出本公开文本的范围。
本方法中所使用的BCP可以包括至少两个构成单元，结构单元或“块”，此处叫做“块A”和“块B”。使用单数的“块A”或“块B”还包括使用复数的“块A”和“块B”。块A和块B可以是有机的或无机的，或者块A是有机的，块B是无机的，或者块A是无机的，块B是有机的。块A和块B可以是不相混的。块A和块B形成的嵌段共聚物可以使用常规聚A-嵌段-聚B来命名。
本方法中所使用的嵌段共聚物可以选自聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)，聚苯乙烯-嵌段-聚2-乙烯基吡啶，聚苯乙烯-嵌段-聚4-乙烯基吡啶，聚苯乙烯-嵌段-聚环氧乙烷，聚苯乙烯-嵌段-聚异戊二烯，聚苯乙烯-嵌段-丁二烯，聚苯乙烯-嵌段-聚二甲硅氧烷(PS-b-PDMS)，聚异戊二烯-嵌段-聚二甲硅氧烷，聚甲基丙烯酸甲酯-嵌段-聚二甲硅氧烷，聚异丁烯-嵌段-聚二甲硅氧烷或聚苯乙烯-嵌段-聚二茂铁硅烷。本领域技术人员应当理解，此处所述的方法可基于所选择的BCP的化学特性进行改变。应当理解的是，BCP的选择还基于使用BCP所产生的目标图案。例如，如下所描述的印刻留下的外形图案可决定BCP的选择，因为一些BCP块更相关于一些外形图案的特点和图案尺寸。
使用基于硅氧烷的嵌段共聚物的优点是硅氧烷嵌段(少数组分)在暴露于氧等离子体后转变为SiOx球体，而不像PS-b-PMMA使用两个有机组分。SiOx具有好的抗干蚀刻性，并且可作为掩模为图案转移到不同掩模材料上。另外，当提供化学亲和层时，可以通过使用不同厚度的化学亲和层来调整嵌段共聚物纳米点的长宽比。如图8所示的，低长宽比的嵌段共聚物纳米点可以使用到RIE一薄硬质掩模层，然后纳米光刻一模子材料，例如石英。高长宽比的嵌段共聚物点还可以被用到RIE一厚硬质掩模层，然后离子研磨到磁性材料上。
应当理解的是，以上描述的方法是如何结合电子束光刻和BCP自组合技术到模板制造方法中以达到大于1Tdpsi的密度的例子。通过改变此处所描述的技术，可以形成甚至更密集的图案。如图11所示的，正色调电子束光刻可以与Cr剥离方法相结合以达到500Gdpsi-1Tdpsi的位密度。为了达到在1-1.5Tdpsi之间的位密度，正色调/Cr剥离电子束光刻技术可以如此处所描述的与PS-b-PMMA嵌段共聚物自组合技术整合。为了达到在1.5-5Tdpsi之间的位密度，正色调/Cr蚀刻电子束光刻技术可以如此处所描述的与PS-b-PDMS嵌段共聚物自组合技术整合。为了达到5-8Tdpsi的位密度，电子束光刻可以与其它官能嵌段共聚物自组合技术方法相整合。类似地，为了达到8-10Tdpsi的位密度，电子束光刻技术可以与自组合磁纳米颗粒方法相整合。这样，结合电子束光刻技术和其它纳米印刷光刻技术的技术可产生更大的位密度，高达10Tdpsi以及更大。
使用此处描述的嵌段共聚物系统和方法来实现域间隔要基于一些因素：(1)聚合物类型(聚A-嵌段-聚B)和组成(A的体积分率)；(2)聚合率(N)；以及(3)不混合率，也就是交互参数(χ)。对于一些类型的嵌段共聚物，组成决定了域排列，也就是片晶，柱状或球形。在该方法中，在薄膜中的最常使用的嵌段共聚物形态包括垂直取向的柱状和单层的球状。
原则上，嵌段共聚物的域间隔与N和χ成比例。为了达到小的域间隔，聚合度(N)会减少。交互参数(χ)会增加，并且其主要由嵌段聚合物所选择的嵌段组分所决定，并具有弱的温度依赖性。根据平均场理论，χN的值应当大于10.5以保持一顺序结构，其设置了用于嵌段共聚物的域间隔的限制。为了减少N的值，选择产生较高χ值的嵌段来组成嵌段共聚物。在该方法中，基于硅氧烷的嵌段共聚物具有较高χ值，这样使得形成的顺序域结构具有25nm或更小的间隔。
嵌段共聚物自组合的一个缺点是自组合的结构缺少长期的顺序。用于制造BPM模板的方法还包括提供增强嵌段共聚物域的长期顺序的方法。该被称为化学驱动自对准的方法，使用了外形基板图案和例如PS刷层的化学亲和层。外形图案，可选择地由槽位和线路组成，提供粗略的导向以使得所有的嵌段共聚物域进入槽位。并且化学亲和层作为嵌段共聚物的主要组分，用于帮助提升嵌段共聚物域的精细对准。
如图4所描述的，在创建外形图案化基板之后，厚度为5-30nm的化学亲和层，其包括对共聚物中的大部分有机嵌段具有亲和力的聚合物刷，沉积到槽位底部和侧壁的表面上。然后，将球状形成嵌段共聚物薄膜旋涂到槽位中。由于槽位中的旋涂层远离了其热力学平衡状态，嵌段共聚物域在槽位中随机分离而不具有明显的长期顺序。在进行热或溶剂退火之后，大部分嵌段粘着于在槽位底部和侧壁上的化学亲和层上。结果，少数球状域在槽位中形成有序的阵列。槽位中膜的厚度可设计为属于一域的间隔，以实现单层结构。
图5显示了嵌段共聚物域结构的两个例子，该结构排列于两种不同类型图案化基板上。在未经过表面预处理的槽位中，由于没有对槽位侧壁优先湿润共聚物嵌段，少数嵌段球体或半球体会留在侧壁上，其破坏了六边形设置的球状域的图案。相反，在预处理的槽位中嵌段共聚物点阵列的图案显示出增强的长期顺序。
需要注意的是，化学亲和技术不仅仅可以通过将聚合物刷沉积到图案化基板上来实现，还可通过软图案化基板的形成来实现。图6示出了两种制备聚合的外形图案的方法。有机层包括与共聚物的有机组分(大部分嵌段)相同或非常相近的聚合物。无机抗蚀剂图案形成在有机层的上部，然后其被用作蚀刻掩模以形成有机层上的RIE。然后采用热压印方法以在有机层中创建外形图案。软基板图案的一个有限在于可以在蚀刻共聚物中的有机嵌段期间，轻松地用氧等离子体去除。
如图7(a)和(b)中所示，图案转移方案可以用于(a)使用低长宽比的嵌段共聚物域结构制造压印模子，以及(b)使用高长宽比的嵌段共聚物域结构制造磁点。
如图8中所示，嵌段共聚物自对准方法可以整合到柱形色调抗蚀剂方法中，例如HSQ/Cr蚀刻方法。在这样的方法中，PS-b-PDMS可以是嵌段共聚物。
如图9中所示，嵌段共聚物自对准可通过结合DBC方法的压印光刻来制造高密度压印模板。采用压印光刻生产低密度抗蚀剂图案，作为用于BCP组合的引导的预图案。BCP材料将增加图案的密度至少4倍(例如2×2)。DBC的2×2方法包括(1)使用电子束方法制造低密度石英模板，(2)在用于制造高密度模板的石英基板上实施压印光刻；(3)使用DBC执行2×2密度倍增方法；以及(4)使用高密度DBC聚合物模板制造高密度石英模板。
嵌段共聚物自对准方法还可以整合到纳米压印光刻(NIL)模子制造方法中。图10描述了使用嵌段共聚物将BPM抗蚀剂模板的产生整合到基于石英的UV NIL模子的制造中的整个处理流程图。该方法包括：(1)清洁石英晶片；(2)沉积薄的硬质掩模层到石英层上；(3)通过电子束光刻或光刻加上SiOx蒸发形成外形SiOx图案；(4)用化学亲和层覆盖SiOx图案，(5)用嵌段共聚物膜覆盖化学亲和层并且进行热/溶剂退火；(6)通过氟和氧等离子体去除一嵌段和SiOx表面图案；(7)将图案从嵌段共聚物域转移到硬质掩模层；以及(8)将图案从硬质掩模转移到石英。
此处所描述的方法不限于BPM相关的申请。原则上，它们可用于很多其他具有周期点图案的高分辨率模板的应用，包括但不限于CMOS，闪存等。
本发明的这些和其它方面还在以下提出的非限制性实施例中描述。
实施例
实施例1
使用O2等离子体蚀刻清洗6英寸硅晶片，该清洗用480W的RF电力，4,250mtorr(毫托)的压力，在100℃的温度下进行4分30秒钟(4.5分钟)。在3,000rpm下，旋涂1％的单羟基封端的聚苯乙烯(PS-OH,Mn 3,700g/mol)的甲苯溶液，将聚苯乙烯刷沉积在清洗后的晶片上。然后，将晶片在150-180℃的真空下退火6-8小时。晶片在甲苯中浸泡15分钟，并用异丙醇(IPA)漂洗，然后用氮(N2)气风干。然后，晶片在3,000rpm下被ZEP 520抗蚀剂或PMMA电子束抗蚀剂涂覆，并在180℃下烘焙5-10分钟。应当理解的是，如果晶片是石英，使用离子束沉积(IBD)将附加5-15nm的Al层叠到电子束抗蚀剂的顶部上，但是由于是硅基板，因此在提出的实验中没有做这个。
然后，具有电子束抗蚀剂层的晶片曝光于电子光束以将图案传递到电子束抗蚀剂中，首先在低剂量下，然后使用至少比低剂量高出两倍的剂量将第二图案转移到相应于伺服区的电子束抗蚀剂层中。曝光于低剂量电子束的区域对应于在完成的主模板上的位区，并且曝光于较高剂量电子束的区域对应于在完成的主模板上的伺服区。然后使用第一显影剂显影曝光于较高剂量电子束(伺服区)的区域。例如，当使用ZEP 520作为抗蚀剂时，使用IPA作为第一显影剂。在一例子中，晶片是其上覆盖抗蚀剂和Al涂层的石英基板，Al必须首先使用稀释到1:4的AZ 400K显影剂来去除。晶片曝光于400K显影剂中大约1分钟，然后用去离子(DI)水冲洗。该显影步骤去除电子束抗蚀剂向下直至基于为伺服区转移图案的模板基板的表面。与位区相关的电子束抗蚀剂完整地保留。
然后，部分显影的晶片用O2等离子体清浮渣1-2分钟，然后Cr薄层被蒸发作为5-10nm厚的硬质掩模层。硬质掩模层覆盖了与位区相关的电子束抗蚀剂的上表面，也覆盖了在显影后保留的伺服区中的电子束抗蚀剂的上表面。硬质掩模层还覆盖模板基板表面，该模板基板表面在形成在伺服区上的纸显影期间是暴露的。这一硬质掩模层保护暴露的模板基板表面材料以防止接下来的处理。这样，硬质掩模施用结束后，硬质掩模层覆盖在位区中电子束掩模的上表面，伺服区中电子束抗蚀剂的上表面以及暴露的模板基板。
用高角度Ar离子铣削，在70℃温度下持续20-40秒将Cr从图案化晶片的峰部分去除。在这个实施例中，Ar具有流量为14sccm，在900mA下625V。在将Cr从图案化晶片的峰部分去除后，图案化晶片在第二显影剂中显影。在这个实施例中，使用ZED N50，本领域技术人员应当理解其比作为第一显影剂使用的IPA要弱。然后使用O2等离子体对晶片清浮渣1-2分钟以去除剩余的显影剂。
在对图案化和显影后的晶片清浮渣之后，通过晶片浸泡在EBR溶剂中1.5小时并在40kHz下超声波持续30分钟，将电子束抗蚀剂从位区和伺服区剥离。然后晶片用EBR漂净和并用N2气干燥。包含PS-b-PMMA BCP的1％的甲苯溶液以2000-3000rpm旋涂到晶片上。晶片在160-180℃的真空下退火12-24小时。为了去除PMMA嵌段，晶片暴露于深紫外线下10分钟，并且接着浸泡在乙酸中一分钟，用DI水漂净并且用N2气风干。本领域技术人员应当理解，PS-b-PMMA被选为BCP是因为它的嵌段适于使用电子束印刻事先形成的位区图案。BCP不能有效地图案化晶片的伺服区。还应当理解的是，BCP图案是倍增的密度以增加同一区域的密度。
Cr薄层蒸发到作为硬质掩模层的图案化晶片上，该硬质掩模层具有5-10nm的厚度，在位区暴露的模板基板表面上以及残留的BCP表面上。然后，使用Cr剥离技术将硬质掩模层从残余BCP表面去除。可以使用湿的或干的Cr剥离技术。然后，晶片暴露于RIE或IBE，使用9sccm的CHF3和1sccm的O2在300V和500mA下持续35秒，以去除残余BCP。包括用于伺服区和位区的图案的图案从Cr硬质掩模转移到晶片基板中。然后，任何残余Cr残渣使用湿剥离方法去除。
提供本公开文本中从头到尾所提出的各个方面是为了使得本领域技术人员实现本发明。本公开文本中所提出的化合物和装置的各种变化、替代、改变对本领域技术人员是显而易见的，并且此处所公开的概念应当可延伸到其它化合物和装置。这样，权利要求书不意味着限定本公开文本的各个方面，而是与权利要求书的表达一致的全部范围。关于本公开文本中从头到尾描述的各个方面的元素的所有结构性和功能性等价物，被本领域技术人员所知或之后所知，在此处清楚地结合引用并意图被权利要求书包含。另外，此处没有公开任何意图用于公用的内容，不管这些公开的内容是否明确地在权利要求书中引用。没有要求的元素按照条约35U.S.C.§112第6段解释，除非使用短语“方法用于”清楚地引用了该元素，或者在方法权利要求的情况下，使用短语“步骤用于”引用了该元素。
最好包括所有此处描述的元素，部分和步骤。应当理解的是任何这些元素，部分和步骤可以由其他元素，部分和步骤替代或完全删除，这些对于本领域技术人员是显而易见的。
宽泛地，所写文字主要公开了图案化基板模板，以及包括合并了光刻和自组合技术的方法。图案化基板可以包括第一和第二图案。
概念
所写文字至少公开了以下概念。
概念1.一种方法，包括：
进行光刻以在基板上形成第一图案；以及
进行嵌段共聚物自组合以在所述基板上形成第二图案。
概念2.概念1的方法，其中光刻包括：
在基板上沉积掩模层；以及
在基板上形成第一图案。
概念3.概念2的方法，其中光刻还包括将化学亲和层用于图案化基板上。
概念4.概念1的方法，其中嵌段共聚物自组合包括：
用嵌段共聚物涂布基板；
从嵌段共聚物去除一个嵌段；以及
将图案从嵌段共聚物的剩余嵌段转移到基板上。
概念5.概念1的方法，其中第一图案形成在部分基板表面上。
概念6.概念1的方法，其中第二图案形成在部分基板表面上，与所述第一图案相邻。
概念7.概念1的方法，其中第一图案形成在基板的整个表面上。
概念8.概念1的方法，其中第二图案形成在第一图案的上方。
概念9.概念1的方法，其中第一图案是伺服区，第二部分是位区。
概念10.概念4的方法，其中在嵌段共聚物涂层下方提供聚合刷层。
概念11.概念10的方法，其中聚合刷层选自羟基封端的聚苯乙烯，单羟基封端的聚苯乙烯，羟基封端的聚(4-叔丁基苯乙烯)以及二苯羟甲基封端的聚苯乙烯。
概念12.概念4的方法，其中嵌段共聚物选自聚苯乙烯-嵌段-聚甲基丙烯酸甲酯，聚苯乙烯-嵌段-聚2-乙烯基吡啶，聚苯乙烯-嵌段-聚4-乙烯基吡啶，聚苯乙烯-嵌段-聚环氧乙烷，聚苯乙烯-嵌段-聚异戊二烯，聚苯乙烯-嵌段-丁二烯，聚苯乙烯-嵌段-聚二甲硅氧烷，聚异戊二烯-嵌段-聚二甲硅氧烷，聚异丁烯-嵌段-聚二甲硅氧烷，聚甲基丙烯酸甲酯-嵌段-聚二甲硅氧烷，以及聚苯乙烯-嵌段-聚二茂铁硅烷。
概念13.概念1的方法，其中基板包含硅。
概念14.一种图案化基板，包括：
在所述基板的第一区域中的第一图案，并且
在邻接所述基板第一区域的所述基板的第二区域中的第二图案，
其中所述第二图案比所述第一图案具有更高的图案密度。
概念15.概念14的图案化模板，其中第二图案具有大于大约1Tdpsi的位密度。
概念16.一种图案化模板，包括：
多个第一表面图案，用于图案化多个要在图案化介质上制造的伺服区，以及
多个第二表面图案，用于图案化多个要在图案化介质上制造的位区，
其中在多个第一表面图案或多个第二表面图案中都不出现对准标记。
概念17.概念16的图案化模板，其中模板包含硅。
概念18.概念16的图案化模板，其中模板包含石英。
概念19.概念16的图案化模板，其中第二图案具有大于大约1Tdpsi的位密度。

Claims (19)

1.一种光刻和自组合的方法，包括：
进行电子束光刻以在基板上形成第一图案；以及
进行不同剂量电子束光刻、使用不同显影剂来显影每个不同的曝光区域以及嵌段共聚物自组合以在所述基板上形成第二图案。
2.如权利要求1所述的方法，其中，所述光刻包括：
在基板上沉积掩模层；以及
在基板上形成所述第一图案。
3.如权利要求2所述的方法，其中，所述光刻还包括将化学亲和层施加在图案化的基板上。
4.如权利要求1所述的方法，其中，所述嵌段共聚物自组合包括：
用嵌段共聚物涂布基板；
从嵌段共聚物去除一个嵌段；以及
将图案从嵌段共聚物的剩余嵌段转移到基板上。
5.如权利要求1所述的方法，其中，所述第一图案形成在一部分基板表面上。
6.如权利要求1所述的方法，其中，所述第二图案形成在一部分基板表面上，与所述第一图案相邻。
7.如权利要求1所述的方法，其中，所述第一图案形成在基板的整个表面上。
8.如权利要求1所述的方法，其中，所述第二图案形成在一部分所述第一图案上。
9.如权利要求1所述的方法，其中，所述第一图案是伺服区，所述第二图案是位区。
10.如权利要求4所述的方法，其中，在嵌段共聚物涂层下方提供聚合刷层。
11.如权利要求10所述的方法，其中，所述聚合刷层选自：羟基封端的聚苯乙烯，单羟基封端的聚苯乙烯，羟基封端的聚(4-叔丁基苯乙烯)以及二苯基羟甲基封端的聚苯乙烯。
12.如权利要求4所述的方法，其中，所述嵌段共聚物选自：聚苯乙烯-嵌段-聚甲基丙烯酸甲酯，聚苯乙烯-嵌段-聚2-乙烯基吡啶，聚苯乙烯-嵌段-聚4-乙烯基吡啶，聚苯乙烯-嵌段-聚环氧乙烷，聚苯乙烯-嵌段-聚异戊二烯，聚苯乙烯-嵌段-丁二烯，聚苯乙烯-嵌段-聚二甲基硅氧烷，聚异戊二烯-嵌段-聚二甲基硅氧烷，聚异丁烯-嵌段-聚二甲基硅氧烷，聚甲基丙烯酸甲酯-嵌段-聚二甲基硅氧烷，以及聚苯乙烯-嵌段-聚二茂铁硅烷。
13.如权利要求1所述的方法，其中，所述基板包含硅。
14.一种根据权利要求1-13任一项所述方法制得的图案化的基板，包括：
在所述基板的第一区域中的第一图案，以及
在邻接所述基板第一区域的第二区域中的第二图案，
其中，所述第二图案具有比所述第一图案高的图案密度；且
在多个第一表面图案或多个第二表面图案中都不存在对准标记。
15.如权利要求14所述的图案化的基板，其中，所述第二图案具有大于1Tdpsi的位密度。
16.一种根据权利要求1-13任一项所述方法制得的图案化的基板，包括：
多个第一表面图案，用于图案化多个要在图案化的介质上制作的伺服区，以及
多个第二表面图案，用于图案化多个要在图案化的介质上制作的位区，
其中，在多个第一表面图案或多个第二表面图案中都不存在对准标记。
17.如权利要求16所述的图案化的基板，其中，所述基板包含硅。
18.如权利要求16所述的图案化的基板，其中，所述基板包含石英。
19.如权利要求16所述的图案化的基板，其中，所述第二图案具有大于1Tdpsi的位密度。
CN201110420757.2A 2010-10-29 2011-10-27 嵌段共聚物自组合方法及由此形成的图案化的基板 Expired - Fee Related CN102568498B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/916,279 US8673541B2 (en) 2010-10-29 2010-10-29 Block copolymer assembly methods and patterns formed thereby
US12/916,279 2010-10-29

Publications (2)

Publication Number Publication Date
CN102568498A CN102568498A (zh) 2012-07-11
CN102568498B true CN102568498B (zh) 2018-01-02

Family

ID=45997091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110420757.2A Expired - Fee Related CN102568498B (zh) 2010-10-29 2011-10-27 嵌段共聚物自组合方法及由此形成的图案化的基板

Country Status (4)

Country Link
US (1) US8673541B2 (zh)
JP (2) JP2012099209A (zh)
CN (1) CN102568498B (zh)
SG (1) SG180136A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8993060B2 (en) 2008-11-19 2015-03-31 Seagate Technology Llc Chemical pinning to direct addressable array using self-assembling materials
JP5876059B2 (ja) * 2010-10-13 2016-03-02 マツクス−プランク−ゲゼルシャフト ツール フエルデルング デル ヴイツセンシャフテン エー フアウ 大面積上に高秩序化ナノピラーまたはナノホール構造を作製するための方法
US20120164389A1 (en) * 2010-12-28 2012-06-28 Yang Xiaomin Imprint template fabrication and repair based on directed block copolymer assembly
US9928867B2 (en) 2011-01-31 2018-03-27 Seagate Technology Llc Templates for patterned media
US9079216B2 (en) * 2011-01-31 2015-07-14 Seagate Technology Llc Methods of patterning with protective layers
US20120273999A1 (en) * 2011-04-29 2012-11-01 Seagate Technology, Llc Method for patterning a stack
CN102983065B (zh) * 2011-09-06 2015-12-16 中芯国际集成电路制造(北京)有限公司 图案、掩模图案形成方法和半导体器件制造方法
JP2014531615A (ja) * 2011-09-06 2014-11-27 コーネル ユニバーシティー ブロックコポリマー及び該ブロックコポリマーを用いたリソグラフィーパターニング
JP5558444B2 (ja) * 2011-09-16 2014-07-23 株式会社東芝 モールドの製造方法
US20130193103A1 (en) * 2012-01-31 2013-08-01 Seagate Technology, Llc Method of self-aligned fully integrated stck fabrication
US9034197B2 (en) * 2012-09-13 2015-05-19 HGST Netherlands B.V. Method for separately processing regions on a patterned medium
JP5813607B2 (ja) * 2012-09-27 2015-11-17 株式会社東芝 パターン形成方法及びリソグラフィ原版の製造方法
US8911846B2 (en) * 2012-10-05 2014-12-16 Seagate Technology Llc Block copolymer assembly
JP2014120526A (ja) * 2012-12-13 2014-06-30 Toshiba Corp パターン形成方法及びインプリント用テンプレートの製造方法
FR3001306A1 (fr) 2013-01-18 2014-07-25 Commissariat Energie Atomique Procede de fabrication d'un reseau de conducteurs sur un substrat au moyen de copolymeres a blocs
JP6194371B2 (ja) 2013-02-14 2017-09-06 エーエスエムエル ネザーランズ ビー．ブイ． ブロック共重合体の自己組織化により基板上に間隔をあけて配置されるリソグラフィフィーチャを提供する方法
US9377683B2 (en) 2013-03-22 2016-06-28 HGST Netherlands B.V. Imprint template with optically-detectable alignment marks and method for making using block copolymers
JP5902115B2 (ja) * 2013-03-22 2016-04-13 株式会社東芝 磁気記録媒体、及びその製造方法
US9797924B2 (en) * 2013-04-17 2017-10-24 Seagate Technology Llc Calibration standard with pre-determined features
JP5774637B2 (ja) * 2013-06-24 2015-09-09 株式会社東芝 スタンパ，及びスタンパを用いた磁気記録媒体の製造方法
FR3008413B1 (fr) * 2013-07-11 2015-08-07 Arkema France Procede d'orientation perpendiculaire de nanodomaines de copolymeres a blocs par l'utilisation de copolymeres statistiques ou a gradient dont les monomeres sont au moins en partie differents de ceux presents respectivement dans chacun des blocs du copolymere a blocs
KR102105196B1 (ko) * 2013-07-25 2020-04-29 에스케이하이닉스 주식회사 반도체 소자 제조 방법
US9064821B2 (en) 2013-08-23 2015-06-23 Taiwan Semiconductor Manufacturing Co. Ltd. Silicon dot formation by self-assembly method and selective silicon growth for flash memory
US9281203B2 (en) * 2013-08-23 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon dot formation by direct self-assembly method for flash memory
JP5904981B2 (ja) * 2013-09-09 2016-04-20 株式会社東芝 パターン形成方法、磁気記録媒体の製造方法、及び磁気記録媒体
JP6066873B2 (ja) * 2013-09-10 2017-01-25 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9466324B2 (en) 2013-10-31 2016-10-11 Seagate Technology Llc Bit patterned media template including alignment mark and method of using same
US20160372146A1 (en) * 2013-11-01 2016-12-22 Carnegie Mellon University Magnetic Disk of a Data Storage Device with Tempered Growth of Magnetic Recording Layer
JP6198713B2 (ja) * 2013-12-20 2017-09-20 ザ リージェンツ オブ ザ ユニバーシティー オブ カリフォルニア 接合部官能性ブロックコポリマ
JP2015129261A (ja) 2013-12-31 2015-07-16 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ ブロックコポリマーのアニール方法およびブロックコポリマーから製造する物品
JP6702649B2 (ja) 2013-12-31 2020-06-03 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ ブロックコポリマーの性質を制御する方法及びブロックコポリマーから製造された物品
JP6558894B2 (ja) 2013-12-31 2019-08-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ コポリマーの設計、その製造方法およびそれを含む物品
US9773520B2 (en) * 2014-01-17 2017-09-26 Seagate Technology Llc Imprint pattern guided self-assembly of lamellar block copolymer for BPM
US9275676B2 (en) 2014-02-28 2016-03-01 Seagate Technology Llc Skew compensation in a patterned medium
US9489974B2 (en) 2014-04-11 2016-11-08 Seagate Technology Llc Method of fabricating a BPM template using hierarchical BCP density patterns
US10410914B2 (en) * 2014-05-28 2019-09-10 Asml Netherlands B.V. Methods for providing lithography features on a substrate by self-assembly of block copolymers
US9299609B2 (en) 2014-07-23 2016-03-29 Seagate Technology Llc Hard-mask defined bit pattern substrate
WO2016089308A1 (en) * 2014-12-02 2016-06-09 Agency for Science,Technology and Research Photolithography methods
JP6671680B2 (ja) * 2015-03-02 2020-03-25 東京応化工業株式会社 ブロック共重合体、ブロック共重合体の製造方法及び相分離構造を含む構造体の製造方法
JP6346115B2 (ja) * 2015-03-24 2018-06-20 東芝メモリ株式会社 パターン形成方法
US9269384B1 (en) 2015-05-29 2016-02-23 Seagate Technology Llc Template misalignment and eccentricity error compensation for a patterned medium
JP6346132B2 (ja) * 2015-09-11 2018-06-20 株式会社東芝 パターン形成方法
US9865294B2 (en) 2015-09-22 2018-01-09 Seagate Technology Llc Servo integrated BPM template
KR102402958B1 (ko) 2015-11-11 2022-05-27 삼성전자주식회사 반도체 장치의 패턴 형성 방법 및 반도체 장치의 제조 방법
CN109153160B (zh) * 2016-06-05 2020-09-01 学校法人冲绳科学技术大学院大学学园 基于受控小孔形成的纳米级图案化的方法
WO2018101741A1 (ko) * 2016-11-30 2018-06-07 주식회사 엘지화학 적층체
US10529366B2 (en) 2017-04-11 2020-01-07 Seagate Technology Llc Sidewall guided directed self assembly data storage medium
US11008481B1 (en) * 2017-05-31 2021-05-18 Seagate Technology Llc Polymer brush reflow for directed self-assembly of block copolymer thin films
JP2020031111A (ja) * 2018-08-21 2020-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020041981A1 (en) 1997-11-21 2002-04-11 Akira Ishikawa Magnetic tape
US7153597B2 (en) 2001-03-15 2006-12-26 Seagate Technology Llc Magnetic recording media having chemically modified patterned substrate to assemble self organized magnetic arrays
US7041394B2 (en) 2001-03-15 2006-05-09 Seagate Technology Llc Magnetic recording media having self organized magnetic arrays
US6746825B2 (en) 2001-10-05 2004-06-08 Wisconsin Alumni Research Foundation Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates
SG102013A1 (en) 2001-11-09 2004-02-27 Inst Data Storage Manufacturing method for high-density magnetic data storage media
US6822833B2 (en) 2002-06-21 2004-11-23 Seagate Technology Llc Disc drive magnetic component with self assembled features
JP2004259306A (ja) 2003-02-24 2004-09-16 Hitachi Ltd 磁気記録媒体および磁気記録媒体の製造方法
US7029773B2 (en) 2003-10-10 2006-04-18 Seagate Technology Llc Method and system for magnetic recording using self-organized magnetic nanoparticles
KR101260981B1 (ko) 2004-06-04 2013-05-10 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
KR100640595B1 (ko) 2004-11-09 2006-11-01 삼성전자주식회사 높은 파티클 밀도를 가지는 균일한 나노파티클 모노레이어필름의 형성방법 및 그 나노파티클 모노레이어 필름을구비하는 소자
US8133534B2 (en) 2004-11-22 2012-03-13 Wisconsin Alumni Research Foundation Methods and compositions for forming patterns with isolated or discrete features using block copolymer materials
JP2006286159A (ja) 2005-04-05 2006-10-19 Canon Inc 磁気記録媒体及びその製造方法
WO2006118677A2 (en) 2005-04-29 2006-11-09 The University Of Toledo HIGHLY ORDERED L10 FePT NANOMAGNETS FOR DATA STORAGE AND MAGNETIC SENSING AND METHOD OF MAKING
US8034745B2 (en) 2005-08-01 2011-10-11 Amit Goyal High performance devices enabled by epitaxial, preferentially oriented, nanodots and/or nanorods
US8618221B2 (en) 2005-10-14 2013-12-31 Wisconsin Alumni Research Foundation Directed assembly of triblock copolymers
JP4665720B2 (ja) * 2005-11-01 2011-04-06 株式会社日立製作所 パターン基板，パターン基板の製造方法、微細金型および磁気記録用パターン媒体
JP4551880B2 (ja) * 2006-03-30 2010-09-29 株式会社東芝 磁気記録媒体の製造方法
US7416991B2 (en) 2006-05-11 2008-08-26 Hitachi Global Storage Technologies Netherlands B. V. High resolution patterning of surface energy utilizing high resolution monomolecular resist for fabrication of patterned media masters
JP4543004B2 (ja) * 2006-05-11 2010-09-15 株式会社東芝 パタン形成方法、インプリントモールド、および磁気記録媒体の製造方法
JP4728892B2 (ja) * 2006-06-30 2011-07-20 株式会社東芝 磁気記録媒体およびその製造方法
US7964107B2 (en) 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US7790350B2 (en) 2007-07-30 2010-09-07 International Business Machines Corporation Method and materials for patterning a neutral surface
US9183870B2 (en) * 2007-12-07 2015-11-10 Wisconsin Alumni Research Foundation Density multiplication and improved lithography by directed block copolymer assembly
US8207028B2 (en) * 2008-01-22 2012-06-26 International Business Machines Corporation Two-dimensional patterning employing self-assembled material
JP2009193636A (ja) * 2008-02-14 2009-08-27 Fujitsu Ltd 磁気記録媒体及び磁気記録装置
JP2009237001A (ja) * 2008-03-26 2009-10-15 Fujifilm Corp 電子ビーム描画方法、微細パターン描画システム、凹凸パターン担持体の製造方法および磁気ディスク媒体の製造方法
US8133341B2 (en) 2008-04-01 2012-03-13 Wisconsin Alumni Research Foundation Molecular transfer printing using block copolymers
US8119017B2 (en) * 2008-06-17 2012-02-21 Hitachi Global Storage Technologies Netherlands B.V. Method using block copolymers for making a master mold with high bit-aspect-ratio for nanoimprinting patterned magnetic recording disks
US8362179B2 (en) 2008-11-19 2013-01-29 Wisconsin Alumni Research Foundation Photopatternable imaging layers for controlling block copolymer microdomain orientation
US8993060B2 (en) * 2008-11-19 2015-03-31 Seagate Technology Llc Chemical pinning to direct addressable array using self-assembling materials
CN101750902B (zh) * 2008-12-02 2012-10-03 中芯国际集成电路制造(上海)有限公司 多样电子束曝光条件的雾化效应补偿方法及其曝光方法
US8475669B2 (en) * 2008-12-30 2013-07-02 HGST Netherlands B.V. System, method and apparatus for master pattern generation, including servo patterns, for ultra-high density discrete track media using e-beam and self-assembly of block copolymer microdomains
US8361704B2 (en) * 2009-01-12 2013-01-29 International Business Machines Corporation Method for reducing tip-to-tip spacing between lines

Also Published As

Publication number Publication date
US20120107583A1 (en) 2012-05-03
CN102568498A (zh) 2012-07-11
JP6034355B2 (ja) 2016-11-30
SG180136A1 (en) 2012-05-30
US8673541B2 (en) 2014-03-18
JP2015084268A (ja) 2015-04-30
JP2012099209A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
CN102568498B (zh) 嵌段共聚物自组合方法及由此形成的图案化的基板
Ji et al. Directed self-assembly of block copolymers on chemical patterns: A platform for nanofabrication
JP6814151B2 (ja) ブロック・コポリマの誘導自己組織化のためのハイブリッド形態学的化学的プレパターン
US8226838B2 (en) Method of forming polymer features by directed self-assembly of block copolymers
CN102428022B (zh) 使用分段预图案的定向自组装嵌段共聚物
Cheng et al. Simple and versatile methods to integrate directed self-assembly with optical lithography using a polarity-switched photoresist
CN101356303B (zh) 用反相图案工艺形成凹陷结构的方法
Ruiz et al. Rectangular patterns using block copolymer directed assembly for high bit aspect ratio patterned media
Ji et al. Domain orientation and grain coarsening in cylinder-forming poly (styrene-b-methyl methacrylate) films
CN102983065B (zh) 图案、掩模图案形成方法和半导体器件制造方法
US9107291B2 (en) Formation of a composite pattern including a periodic pattern self-aligned to a prepattern
JP6054306B2 (ja) ブロックコポリマーの自己組織化カラムへの形成
WO2012106121A2 (en) Forming a template with discrete domains
TWI526777B (zh) 用於藉由嵌段共聚物之自我組裝在一基板上提供微影特徵之方法
JP6039028B1 (ja) 自己組織化材料及びパターン形成方法
US20150050599A1 (en) Methods of providing patterned epitaxy templates for self-assemblable block copolymers for use in device lithography
KR20170086509A (ko) 반도체 디바이스의 층 내 기둥 또는 구멍 구조들을 제조하는 방법, 그리고 연관된 반도체 구조
TWI509348B (zh) 提供用於裝置微影之可自我組合之嵌段共聚物之圖案化模板之方法
Yang et al. Directed Self‐Assembly of Block Copolymer for Bit Patterned Media with Areal Density of 1.5 Teradot/Inch2 and Beyond
Hubbard et al. Wafer-scale transfer of nanoimprinted patterns into silicon substrates
Takei Step and flash imprint of fluorinated silicon-containing resist materials for three-dimensional nanofabrication
Dai et al. Nanocontact printing using a hydrogen silsesquioxane stamp with low E-beam dose
Kang et al. Silicon nanodot arrays patterned using diblock copolymer templates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180102

Termination date: 20211027