CN102522963A - 一种基于量子可逆逻辑门的主从rs触发器 - Google Patents

一种基于量子可逆逻辑门的主从rs触发器 Download PDF

Info

Publication number
CN102522963A
CN102522963A CN2011104111599A CN201110411159A CN102522963A CN 102522963 A CN102522963 A CN 102522963A CN 2011104111599 A CN2011104111599 A CN 2011104111599A CN 201110411159 A CN201110411159 A CN 201110411159A CN 102522963 A CN102522963 A CN 102522963A
Authority
CN
China
Prior art keywords
input
processing unit
signal processing
flop
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104111599A
Other languages
English (en)
Inventor
王友仁
周影辉
张培喜
张砦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Aeronautics and Astronautics
Original Assignee
Nanjing University of Aeronautics and Astronautics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Aeronautics and Astronautics filed Critical Nanjing University of Aeronautics and Astronautics
Priority to CN2011104111599A priority Critical patent/CN102522963A/zh
Publication of CN102522963A publication Critical patent/CN102522963A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明公开了一种基于量子可逆逻辑门的主从RS触发器，其特征在于，包括一个时序信号控制单元、第一输入信号处理单元、第二输入信号处理单元、一个主RS触发器和一个从RS触发器，所述时序信号控制单元的输出信号一部分经过第一输入信号处理单元处理后经过主RS触发器输入第二输入信号处理单元，时序信号控制单元的输出信号另一部分输入第二输入信号处理单元，第二输入信号处理单元的输出信号经过从RS触发器处理后得到最终输出信号。本发明的基于量子可逆门的主从RS触发器采用可逆逻辑门设计，因此避免了信息位的丢失，从而减少了由此带来的能量损耗，大大降低了应用RS触发器的电路的能耗。

Description

一种基于量子可逆逻辑门的主从RS触发器
技术领域
本发明涉及信息领域中的低功耗时序逻辑电路，特别是基于量子可逆逻辑门的主从RS触发器。
背景技术
触发器是时序电路研究的基础，常用于实现接收、保存与输出二进制数码信号的0、1的功能，广泛应用于数字电路和数字系统的设计中。
主从触发器由两级触发器构成，其中一级接收输入信号，其状态直接由输入信号决定，称为主触发器，还有一级的输入与主触发器的输出连接，其状态由主触发器的状态决定，称为从触发器。可以使整个RS触发器处于某一确定状态。
Landauer指出，传统不可逆逻辑电路的能量损耗根源是信息位的丢失，每一位信息的丢失对应KT*Ln2焦耳的热量产生，其中K是波尔兹曼常量，T是绝对温度，在室温下，虽然能量的散失很少，但对于低功耗电路设计不能忽略。同时，能耗产生的热量会极大地限制芯片的性能和计算速度。
Deutsch提出量子逻辑门构造量子计算机的思想，而量子逻辑门具备可逆操作的特性，其通过级联的方式可以综合设计量子逻辑电路，量子电路由于其特殊的结构性，不存在信息位的丢失和电能与热能的转换，从根本上解决了传统不可逆逻辑电路的热耗问题。
发明内容
技术问题
本发明要解决的技术问题是提供一种基于量子可逆逻辑门的主从RS触发器，采用量子可逆逻辑门设计，避免计算过程中信息位的丢失，降低了电路的功耗，降低了传统主从RS触发器的能耗，解决了高密度电路中能耗带来的热量散热问题。
技术方案
为了解决上述的技术问题，本发明的基于量子可逆逻辑门的主从RS触发器包括一个时序信号控制单元、第一输入信号处理单元、第二输入信号处理单元、一个主RS触发器和一个从RS触发器，第一输入信号处理单元和第二输入信号处理单元作为两组信号处理单元，所述时序信号控制单元的输出信号一部分经过第一输入信号处理单元处理后经过主RS触发器输入第二输入信号处理单元，时序信号控制单元的输出信号另一部分输入第二输入信号处理单元，第二输入信号处理单元的输出信号经过从RS触发器处理后得到最终输出信号。主RS触发器、从RS触发器均由基本可逆RS触发器构成。
具体地，所述的基于量子可逆门的主从RS触发器在时钟信号CP的作用下，根据原始输入_
Figure BDA0000118585860000021
信号的不同，具有置0、置1和保持功能。其中，时钟信号CP作为时序信号控制单元的第一输入，常量0、1、1、0、0分别为时序信号控制单元的第二、第三、第四、第五、第六输入。时序信号控制单元的第一输出作为第一输入信号处理单元的第一输入，时序信号控制单元的第二输出作为第二输入信号处理单元的第三输入，时序信号控制单元的第三输出作为第一输入信号处理单元的第三输入，时序信号控制单元的第四输出作为第二输入信号处理单元的第一输入，时序信号控制单元的第五输出作为第二输入信号处理单元的第五输入。时序信号控制单元的第六输出作为第一输入信号处理单元的第五输入。原始输入信号_
Figure BDA0000118585860000022
分别作为第一输入信号处理单元的第二输入、第四输入。第一输入信号处理单元的第二输出、第五输出分别作为作为主RS触发器的第一输入、第二输入。主RS触发器第一输出作为第二输入信号处理单元的第二输入，主RS触发器第二输出作为第二输入信号处理单元的第四输入。第二输入信号处理单元的第二输出、第五输出分别作为从RS触发器的第一输入、第二输入。从RS触发器的第一输出为Q，从RS触发器的第二输出为
Figure BDA0000118585860000023
即基于量子可逆逻辑门的主从RS触发器的最终输出Q、
Figure BDA0000118585860000024
更进一步地，时序信号控制单元由一个Fredkin(FRG)门和第一、第二、第三Feynman(FG门)级联实现；所述的第一输入信号处理单元由第一、第二Peres门级联组成，所述的第二输入信号处理单元由第三、第四Peres门级联实现；所述的主触发器由第五、第六Peres门级联组成；所述的从触发器由第七、第八Peres门级联组成。
本发明技术方案的基于量子可逆门的主从RS触发器中，当时钟信号CP＝1时，经过时序信号控制单元的控制交换作用，主RS触发器(即主可逆RS触发器)左侧的输入信号处理单元的目标位输出变量
Figure BDA0000118585860000025
即主RS触发器正常接收输入信号。同时，位于从RS触发器(即从RS触发器)左侧的输入信号处理单元的目标位输出全部为0，使从RS触发器亦即整个可逆RS触发器保持原状态不变。而CP＝0时，主RS触发器状态保持不变，从RS触发器工作并接收主RS触发器的原状态信号，从而使整个可逆RS触发器正常输出信号。
有益效果
本发明的基于量子可逆门的主从RS触发器采用可逆逻辑门设计，因此避免了信息位的丢失，从而减少了由此带来的能量损耗，大大降低了应用RS触发器的电路的能耗。
附图说明
图1是Peres门示意图；
图2是Fredkin(FRG)门示意图；
图3：Feynman(FG)门示意图；
图4(a)为可逆RS触发器示意图，(b)为可逆RS触发器单元示意图；
图5(a)为时序信号控制电路示意图，(b)为时序信号控制单元示意图；
图6(a)为输入信号处理电路示意图，(b)为输入信号处理单元示意图；
图7是本发明一个实施例的基于量子可逆逻辑门的主从RS触发器示意图。
具体实施方式
以下结合附图对本发明的技术方案进行说明：
如图7所示，本实施例的基于量子可逆逻辑门的主从RS触发器包括：一个主从触发器选择单元、两个基于Peres门的RS触发器输入信号处理单元、由两个基本可逆RS触发器分别构成的主RS触发器和从RS触发器。
如图4(a)所示，基本可逆RS触发器由两个Peres门级联而成，Peres门功能如图1所示，
Figure BDA0000118585860000031
为输入。从上往下，第一个Peres门的第二输入为
Figure BDA0000118585860000032
第二个Peres门的第二输入为
Figure BDA0000118585860000033
第一个Peres门、第二个Peres门的第三输入均为常量0。第一个Peres门的第三输出作为第二个Peres门的第一输入，第二个Peres门的第三输出作为第一个Peres门的第一输出。第一个Peres门和第二个Peres门的第一输出分别为Q、
Figure BDA0000118585860000034
即为可逆RS触发器的最终输出。其相应的可逆单元如图4(b)所示。
如图5(a)所示，时序信号控制单元由一个FRG门和三个FG门级联而成，FRG门结构如图2所示，FG门结构如图3所示。可以看出，FRG门起到控制交换的作用，FG门用来复制信号。时钟信号CP＝1时，从上到下，第一个FG门输出1、0，分别作为第一输入信号处理单元和第二输入信号处理单元的第一输入，第二个FG门输出1，1，分别作为第二输入信号处理单元的第三输入和第五输入，从而触发器被锁定；第三个FG门输出0，0，从而主触发器正常输入。相应的可逆单元见图5(b)。
如图6(a)所示，输入信号处理单元由两个Peres门级联而成，伴随着三个无用输出，原理图如图6(b)所示。P，Q为输入信号处理单元的有用输出，它和时序信号控制单元共同完成控制主从触发器分别工作的任务。
如图7所示，本实施例的主从RS触发器中，所述的时序信号控制单元中，外界时钟CP信号输入时序信号控制单元的第一输入端，常量0、1、1、0、0分别输入时序信号控制单元的第二、第三、第四、第五、第六输入端；时序信号控制单元的第一输出端与第一输入信号处理单元的第一输入端连接，时序信号控制单元的第二输出端与第二输入信号处理单元的第三输入端连接，时序信号控制单元的第三输出端与第一输入信号处理单元的第三输入端连接，时序信号控制单元的第四输出端与第二输入信号处理单元的第一输入端连接，时序信号控制单元的第五输出端与第二输入信号处理单元的第五输入端连接，时序信号控制单元的第六输出端与第一输入信号处理单元的第五输入端连接；外界第一原始输入信号
Figure BDA0000118585860000041
第二原始输入信号
Figure BDA0000118585860000042
分别输入第一输入信号处理单元的第二输入端、第四输入端；第一输入信号处理单元的第二输出端与主RS触发器的第一输入端连接，第一输入信号处理单元的第五输出端与主RS触发器的第二输入端连接；主RS触发器第一输出端与第二输入信号处理单元的第二输入端连接，主RS触发器第二输出端与第二输入信号处理单元的第四输入端连接；第二输入信号处理单元的第二输出端与从RS触发器的第一输入端连接，第二输入信号处理单元的第五输出端与从RS触发器的第二输入端连接；从RS触发器的第一输出端和第二输出端输出最终信号。
本实施例的基于量子可逆逻辑门的主从RS触发器的工作原理为：
当CP＝0时，时序信号控制单元中FG门的作用下，主可逆RS触发器被封锁，保持输出状态不变，此时从可逆RS触发器正常输入输出。当CP＝1时，时序信号控制单元中FG门的作用下，从可逆RS触发器被封锁，保持输出状态不变，此时主可逆RS触发器正常输入输出。即在CP的下降沿到来时，可逆主从RS触发器输出发生改变。

Claims (5)

1.一种基于量子可逆逻辑门的主从RS触发器，其特征在于，包括一个时序信号控制单元、第一输入信号处理单元、第二输入信号处理单元、一个主RS触发器和一个从RS触发器，所述时序信号控制单元的输出信号一部分经过第一输入信号处理单元处理后经过主RS触发器输入第二输入信号处理单元，时序信号控制单元的输出信号另一部分输入第二输入信号处理单元，第二输入信号处理单元的输出信号经过从RS触发器处理后得到最终输出信号。
2.如权利要求1所述的基于量子可逆逻辑门的主从RS触发器，其特征在于，所述的时序信号控制单元中，外界时钟CP信号输入时序信号控制单元的第一输入端，常量0、1、1、0、0分别输入时序信号控制单元的第二、第三、第四、第五、第六输入端；时序信号控制单元的第一输出端与第一输入信号处理单元的第一输入端连接，时序信号控制单元的第二输出端与第二输入信号处理单元的第三输入端连接，时序信号控制单元的第三输出端与第一输入信号处理单元的第三输入端连接，时序信号控制单元的第四输出端与第二输入信号处理单元的第一输入端连接，时序信号控制单元的第五输出端与第二输入信号处理单元的第五输入端连接，时序信号控制单元的第六输出端与第一输入信号处理单元的第五输入端连接；外界第一原始输入信号（                                                
Figure 2011104111599100001DEST_PATH_IMAGE001
）、第二原始输入信号（
Figure 784207DEST_PATH_IMAGE002
）分别输入第一输入信号处理单元的第二输入端、第四输入端；第一输入信号处理单元的第二输出端与主RS触发器的第一输入端连接，第一输入信号处理单元的第五输出端与主RS触发器的第二输入端连接；主RS触发器第一输出端与第二输入信号处理单元的第二输入端连接，主RS触发器第二输出端与第二输入信号处理单元的第四输入端连接；第二输入信号处理单元的第二输出端与从RS触发器的第一输入端连接，第二输入信号处理单元的第五输出端与从RS触发器的第二输入端连接；从RS触发器的第一输出端和第二输出端输出最终信号。
3.如权利要求1所述的基于量子可逆逻辑门的主从RS触发器，其特征在于，时序信号控制单元由一个FRG门和第一、第二、第三FG门级联组成。
4.如权利要求1所述的基于量子可逆逻辑门的主从RS触发器，其特征在于，所述的第一输入信号处理单元由第一、第二Peres门级联组成，所述的第二输入信号处理单元由第三、第四Peres门级联组成。
5.如权利要求1所述的基于量子可逆逻辑门的主从RS触发器，其特征在于，所述的主触发器由第五、第六Peres门级联组成；所述的从触发器由第七、第八Peres门级联组成。
CN2011104111599A 2011-12-12 2011-12-12 一种基于量子可逆逻辑门的主从rs触发器 Pending CN102522963A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104111599A CN102522963A (zh) 2011-12-12 2011-12-12 一种基于量子可逆逻辑门的主从rs触发器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104111599A CN102522963A (zh) 2011-12-12 2011-12-12 一种基于量子可逆逻辑门的主从rs触发器

Publications (1)

Publication Number Publication Date
CN102522963A true CN102522963A (zh) 2012-06-27

Family

ID=46293780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104111599A Pending CN102522963A (zh) 2011-12-12 2011-12-12 一种基于量子可逆逻辑门的主从rs触发器

Country Status (1)

Country Link
CN (1) CN102522963A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109416479A (zh) * 2016-06-27 2019-03-01 华为技术有限公司 移相器、量子逻辑门装置、光量子计算装置和移相的方法
CN110825375A (zh) * 2019-10-12 2020-02-21 合肥本源量子计算科技有限责任公司 一种量子程序的转化方法、装置、存储介质和电子装置
CN111049503A (zh) * 2019-12-19 2020-04-21 中国科学院计算技术研究所 一种超导触发器及其运行方法
CN112910442A (zh) * 2021-01-15 2021-06-04 宁波大学 一种逻辑功能可配置的可逆双边沿触发器
CN112910440A (zh) * 2021-01-15 2021-06-04 宁波大学 一种可异步置数的可逆双边沿t触发器
CN112910441A (zh) * 2021-01-15 2021-06-04 宁波大学 一种可异步置数的可逆双边沿jk触发器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080238480A1 (en) * 2007-03-28 2008-10-02 National Tsing Hua University Reversible sequential apparatuses
CN101521504B (zh) * 2009-04-13 2011-03-30 南通大学 一种用于低功耗加密系统的可逆逻辑单元的实现方法
CN101547087B (zh) * 2009-04-28 2011-08-17 南通大学 一种基于可逆逻辑门的des加密系统的控制单元设计方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080238480A1 (en) * 2007-03-28 2008-10-02 National Tsing Hua University Reversible sequential apparatuses
CN101521504B (zh) * 2009-04-13 2011-03-30 南通大学 一种用于低功耗加密系统的可逆逻辑单元的实现方法
CN101547087B (zh) * 2009-04-28 2011-08-17 南通大学 一种基于可逆逻辑门的des加密系统的控制单元设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
冯冉: "可逆逻辑电路综合方法研究", 《中国优秀硕士学位论文全文数据库信息科技辑》, 15 November 2011 (2011-11-15) *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109416479A (zh) * 2016-06-27 2019-03-01 华为技术有限公司 移相器、量子逻辑门装置、光量子计算装置和移相的方法
US10860944B2 (en) 2016-06-27 2020-12-08 Huawei Technologies Co., Ltd. Phase shifter, quantum logic gate apparatus, optical quantum computing apparatus, and phase shift method
CN110825375A (zh) * 2019-10-12 2020-02-21 合肥本源量子计算科技有限责任公司 一种量子程序的转化方法、装置、存储介质和电子装置
CN110825375B (zh) * 2019-10-12 2022-12-06 合肥本源量子计算科技有限责任公司 一种量子程序的转化方法、装置、存储介质和电子装置
CN111049503A (zh) * 2019-12-19 2020-04-21 中国科学院计算技术研究所 一种超导触发器及其运行方法
CN111049503B (zh) * 2019-12-19 2021-10-22 中国科学院计算技术研究所 一种超导触发器及其运行方法
CN112910442A (zh) * 2021-01-15 2021-06-04 宁波大学 一种逻辑功能可配置的可逆双边沿触发器
CN112910440A (zh) * 2021-01-15 2021-06-04 宁波大学 一种可异步置数的可逆双边沿t触发器
CN112910441A (zh) * 2021-01-15 2021-06-04 宁波大学 一种可异步置数的可逆双边沿jk触发器
CN112910442B (zh) * 2021-01-15 2022-03-29 宁波大学 一种逻辑功能可配置的可逆双边沿触发器
CN112910441B (zh) * 2021-01-15 2022-03-29 宁波大学 一种可异步置数的可逆双边沿jk触发器
CN112910440B (zh) * 2021-01-15 2022-03-29 宁波大学 一种可异步置数的可逆双边沿t触发器

Similar Documents

Publication Publication Date Title
CN102522963A (zh) 一种基于量子可逆逻辑门的主从rs触发器
CN104009736A (zh) 低功耗主从触发器
CN102684646A (zh) 单边沿主从型d触发器
CN102361423A (zh) 双向直流电机驱动集成电路
CN102983841A (zh) 基于可逆逻辑门的可逆主从rs触发器
CN104967442A (zh) 基于可逆逻辑的8421bcd码同步十进制加/减法计数器
CN201122939Y (zh) 低功耗无交叠四相时钟电路
CN102075179B (zh) 一种亚阈值锁存器
CN102916691B (zh) 基于可逆逻辑的bcd码十进制计数器
CN102355235B (zh) 一种多输入-多时钟维持阻塞型d触发器
CN202721696U (zh) 一种以太网交换机硬件结构
CN102427362A (zh) 基于可逆主从d触发器的八位二进制加法计数器
CN202189257U (zh) 一种plc扩展输出的电路
CN204538998U (zh) 一种适用于三相逆变器系统的最大值比较电路
CN204103751U (zh) 一种基于多dsp加cpld的三电平变流器的驱动结构
CN207427125U (zh) 一种基于dsp并行数据口ad模数转换数据采样系统
CN203800920U (zh) 一种应用于熔丝电路的信号转换电路
CN202617076U (zh) 一种提前终止异步比较器
CN203632291U (zh) 一种25串动力锂电池管理采集模块
CN207475493U (zh) 一种线性放大器
CN202870817U (zh) 一种基于双dsp和1553b总线接口的嵌入式系统
CN203102274U (zh) 一种高速数据传输连接器
CN203491999U (zh) 一种脉宽调制信号接收电路
CN203800922U (zh) 一种适用于芯片测试的功能切换电路
CN203941417U (zh) 基于fpga的并行配置电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120627