CN203800920U - 一种应用于熔丝电路的信号转换电路 - Google Patents

Abstract

本实用新型提出一种新的应用于熔丝电路的信号转换电路。该应用于熔丝电路的信号转换电路主要包括控制电路、1位电平转换电路、并转串电路和串转并电路，所述控制电路对并转串电路和串转并电路进行控制，使得n位熔丝电路输出的m位信号通过并转串电路转换为串行信号，然后经1位电平转换电路实现电平转换，最后通过串转并电路将电平转换后的信号并行m位输出，这里m≤n。本实用新型只使用1位电平转换电路，便实现了现有技术的功能；虽然增加了控制电路、并转串电路和串转并电路，但是相对于n位电平转换电路，增加的电路面积很小，且功耗很小。

Description

一种应用于熔丝电路的信号转换电路

技术领域

本实用新型涉及电子芯片领域，尤其涉及一种应用于熔丝电路的信号转换电路结构。

背景技术

在芯片的设计及其制造中，经常会用到熔丝电路。熔丝的主要作用是：在芯片生产完成后，根据测试结果或者功能的设定需要对熔丝进行切换。它的切换主要是通过激光对芯片中预设的熔丝进行烧断，从而实现电路硬性连接的改变，改变电路的工作状态或功能。

因为工作电源的不同等原因，熔丝电路的输出信号并不能直接给电路使用。熔丝电路的信号需要经过电平转换电路处理之后才输出给其他电路使用。通常，每一位熔丝电路接一位电平转换电路。如图1所示，为现有技术中的熔丝电路结构，图中n位熔丝电路接n位电平转换电路配合使用。

上述电路的缺点：电平转换电路需要对不同电源的范围内信号进行转换匹配。因为有多个电源，通常电平转换电路需要占用很大的面积，如果是n位电平转换电路所占用的面积更大且或有很大的功耗。

实用新型内容

为了解决传统方案采用电平转换电路导致占用面积或功耗较大的问题，本实用新型提出一种新的应用于熔丝电路的信号转换电路。

本实用新型的基本解决方案如下：

一种应用于熔丝电路的信号转换电路结构，主要包括控制电路、1位电平转换电路、并转串电路和串转并电路，所述控制电路对并转串电路和串转并电路进行控制，使得n位熔丝电路输出的m位信号通过并转串电路转换为串行信号，然后经1位电平转换电路实现电平转换，最后通过串转并电路将电平转换后的信号并行m位输出，这里m≤n。

基于上述基本方案，本实用新型还做如下优化限定和改进：

上述控制电路包括逻辑电路、对应于并转串电路的时钟电路A和计数电路A、以及对应于串转并电路的时钟电路B和计数电路B，逻辑电路用于向并转串电路/串转并电路、时钟电路和计数电路发出使能信号，并根据计数电路返回的计数值控制时钟电路A向并转串电路/串转并电路发出时钟信号。

上述串转并电路包括n位数据线以及相应的n个子单元，n个子单元的一端作为并行信号端，另一端共接作为串行信号端；每个子单元包括一对反相器以及分别接使能信号和时钟信号的两个MOS管。

上述并转串电路与串转并电路结构相同，仅在使用时以不同方向设置。

本实用新型的优点：

本实用新型只使用1位电平转换电路，便实现了现有技术的功能。虽然增加了控制电路、并→串转换电路和串→并转换电路，但是相对于n位电平转换电路，增加的电路面积很小，且功耗很小。

附图说明

图1为传统方案的示意图。

图2为本实用新型的示意图。

图3为本实用新型中控制电路的结构示意图。

图4为本实用新型中并转串电路/串转并电路的结构示意图。

具体实施方式

如图2所示，本实用新型在原有n位熔丝电路之后加入了并→串转换电路（并行转串行），将n位熔丝电路的n位并行输出信号转换为1位的串行信号。这样，1位的串行信号就仅仅只需要1位电平转换电路就可实现不同电源之间的信号转换。电平转换电路输出的1位串行信号接串→并转换电路（串行转并行），通过串→并转换电路，1位串行信号又被转换为n位并行信号，输出给其它电路使用。相应的，需要设置额外的控制电路对并→串转换电路和串→并转换电路进行控制。

如图3所示，本实用新型给出了一种控制电路的基本结构。控制电路主要作用是控制并→串转换电路和串→并转换电路的工作状态。它包括逻辑电路、时钟电路A、计数电路A、时钟电路B和计数电路B。逻辑电路控制时钟电路A、计数电路A、时钟电路B和计数电路B。时钟电路A和计数电路A与时钟电路B和计数电路B的工作情况类似。且对并→串转换电路和串→并转换电路的控制也类似。

下面仅以时钟电路A和计数电路A以及并→串转换电路为例作以简要介绍。假设这里仅需要m位（m≤n，本电路可以对小于等于n位的任意位电路进行转换）并行到串行的转换。逻辑电路先向时钟电路A、计数电路A发出控制信号，同时也向并→串转换电路发送使能信号。时钟电路A、计数电路A准备开始工作。计数电路A设定计数值为m。之后逻辑电路控制时钟电路A向并→串转换电路发出时钟信号，同时计数电路A开始计数，当计数电路A计数达到设定的值m时，计数电路A发出信号控制时钟电路A停止向并→串转换电路继续发送信号，同时计数电路A发给逻辑电路信号，逻辑电路接收到计数电路A发来的信号后向并→串转换电路发出控制信号。

逻辑电路控制时钟电路B和计数电路B的过程以及并→串转换电路与上述类似。其中逻辑电路是由简单的数字电路构成，就不在这里做详细介绍，只要能实现相似的功能即可。

在这里只是给出控制电路的一种实现形式，实际中并不限于此，只要能实现上述的类似功能即可。

图4给出了串→并转换电路和并→串转换电路的一种具体示例。图中左边为1位数据线，右边为n位数据线，同时还包括n个子单元。这里的子单元为简单的6管（MOS管）单元，其中每个反相器里包含两个MOS管，另外两个MOS管的栅极分别接时钟信号，例如时钟信号C1（clock1）和使能信号EN。

当信号从左边1位数据线输入，从右边n位数据线输出时，即为n位串→并转换电路；反之，信号从右往左传输，即为n位并→串转换电路。

具体工作过程如下：当从左往右传输，作为n位串→并转换电路时，由控制电路发来的使能信号EN先关断子单元里最右边的MOS管，之后随着n位时钟c1、c2…cn依次到来，子单元里最左边的MOS管依次打开，注意同时只能有一位子单元里左边的MOS管打开（这里由控制电路发来的信号线应该为n位，分别为c1、c2…cn），左边的串行信号依次存在n个子单元里，当时钟信号停止后，由控制电路发来的使能信号EN先打开子单元里最右边的MOS管，n位数据并行输出。

当信号从右往左传输，作为为n位并→串转换电路，以上述过程类似，由控制电路发来的使能信号EN先打开子单元里最右边的MOS管，n为并行信号存入子单元，之后能信号EN先关闭子单元里最右边的MOS管，时钟信号在c1、c2…cn依次打开子单元里最左边的MOS管，数据串行输出。

这里的并→串转换电路和串→并转换电路并不限于上述电路结构，也不限于本实施例中给出的这种同时能实现并→串转换和串→并转换的功能，可以为其他实现类似功能的任意形式的电路。

Claims (4)

1.一种应用于熔丝电路的信号转换电路，其特征在于：主要包括控制电路、1位电平转换电路、并转串电路和串转并电路，所述控制电路对并转串电路和串转并电路进行控制，使得n位熔丝电路输出的m位信号通过并转串电路转换为串行信号，然后经1位电平转换电路实现电平转换，最后通过串转并电路将电平转换后的信号并行m位输出，这里m≤n。

2.根据权利要求1所述的应用于熔丝电路的信号转换电路，其特征在于：所述控制电路包括逻辑电路、对应于并转串电路的时钟电路A和计数电路A、以及对应于串转并电路的时钟电路B和计数电路B，逻辑电路用于向并转串电路、串转并电路、时钟电路和计数电路发出控制信号，并根据计数电路返回的计数值控制时钟电路向并转串电路或串转并电路发出时钟信号。

3.根据权利要求1或2所述的应用于熔丝电路的信号转换电路，其特征在于：所述串转并电路包括n位数据线以及相应的n个子单元，n个子单元的一端作为并行信号输出端，另一端共接作为串行信号输入端；每个子单元包括一对反相器以及分别接使能信号和时钟信号的两个MOS管。

4.根据权利要求1或2所述的应用于熔丝电路的信号转换电路，其特征在于：所述并转串电路包括n位数据线以及相应的n个子单元，n个子单元的一端作为并行信号输入端，另一端共接作为串行信号输出端；每个子单元包括一对反相器以及分别接使能信号和时钟信号的两个MOS管。