CN203800923U - 一种适用于芯片测试的电路 - Google Patents

Abstract

本实用新型提出一种适用于芯片测试的电路，该电路主要包括依次连接的测试焊盘、1位电平转换电路以及串转并电路，该串转并电路能够实现1位串行信号转n位并行信号；还设置有一控制电路对串转并电路进行控制，使得经1位电平转换电路输出的1位电平信号通过串转并电路转换为m位并行信号输出，这里m≤n。本实用新型采用测试焊盘取代传统的熔丝电路，可以通过外接探针扎到测试焊盘输入不同的信号，只使用1个测试焊盘，便实现了现有技术中n位熔丝电路的功能。

Description

一种适用于芯片测试的电路

技术领域

本实用新型涉及一种适用于芯片测试的功能切换电路。

背景技术

在芯片的设计及其制造中，经常会用到熔丝电路。熔丝的主要作用是：在芯片生产完成后，根据测试结果或者功能的设定需要对熔丝进行切换，它的切换主要是通过激光对芯片中预设的熔丝进行烧断，实现电路硬性连接的改变，从而改变电路的工作状态或功能。

因为工作电源的不同等原因，熔丝电路的输出信号并不能直接给电路使用。熔丝电路的信号需要经过电平转换电路处理之后才输出给其他电路使用。通常，每一位熔丝电路接一位电平转换电路。如图1所示，为现有技术中的熔丝电路结构，图中n位熔丝电路接n位电平转换电路配合使用。

n位熔丝电路本身需要占用较大的面积，而且在被激光烧断后不能恢复，难以在芯片测试或功能设定操作中重复使用，因此综合成本较高。

实用新型内容

为了解决传统方案综合成本较高的问题，本实用新型提出一种新的适用于芯片测试的功能切换电路。

本实用新型的基本解决方案如下：

一种适用于芯片测试的电路，主要包括依次连接的测试焊盘、1位电平转换电路以及串转并电路，该串转并电路能够实现1位串行信号转n位并行信号；还设置有一控制电路对串转并电路进行控制，使得经1位电平转换电路输出的1位电平信号通过串转并电路转换为m位并行信号输出，这里m≤n。

基于上述基本方案，本实用新型还做如下具体优化：

上述控制电路包括逻辑电路、时钟电路和计数电路，逻辑电路用于向串转并电路、时钟电路和计数电路发出控制信号，并根据计数电路返回的计数值控制时钟电路向串转并电路发出时钟信号。

上述串转并电路包括n位数据线以及相应的n个子单元，n个子单元的一端作为并行信号输出端，另一端共接作为串行信号输入端；每个子单元包括一对反相器以及分别接使能信号和时钟信号的两个MOS管。

本实用新型的优点：

本实用新型采用测试焊盘取代传统的熔丝电路，可以通过外接探针扎到测试焊盘输入不同的信号，只使用1个测试焊盘，便实现了现有技术中n位熔丝电路的功能。

1.虽然增加了控制电路、串→并转换电路，但是相对于n位熔丝电路，增加的电路面积很小，且功耗也很小。

2.由n位熔丝电路换为1个测试焊盘，不需要改变电路的硬链接，增加了电路的灵活性。

3.工艺上测试焊盘的实现更简单。

附图说明

图1为传统方案的示意图。

图2为本实用新型实施例一的示意图。

图3为本实用新型实施例二的示意图。

图4为本实用新型中控制电路的结构示意图。

图5为本实用新型中串转并电路的结构示意图。

具体实施方式

实施例一

如图2所示，原有n位熔丝电路改为1位测试焊盘，接串→并转换电路（串行转并行）。通过串→并转换电路，1位串行信号被转换为n位并行信号，n位并行信号通过n位电平转换电路，可以实现多种不同的电平下的转换输出给其它电路使用。相应的，需要设置额外的控制电路对串→并转换电路进行控制。

如图4所示，本实用新型给出了控制电路的一种基本结构。控制电路主要作用是控制串→并转换电路的工作状态。它包括逻辑电路、时钟电路和计数电路，逻辑电路控制时钟电路和计数电路。

假设这里的串转并仅需要转换为m位（m≤n，本电路可以对小于等于n位的任意位电路进行转换）。逻辑电路向时钟电路和计数电路发出控制信号，同时也向串→并转换电路发送使能信号。时钟电路和计数电路准备开始工作。计数电路设定计数值为m。之后逻辑电路控制时钟电路向串→并转换电路发出时钟信号，同时计数电路开始计数，当计数电路计数达到设定的值m时，发出信号控制时钟电路停止向串→并转换电路继续发送信号，同时计数电路发给逻辑电路信号，逻辑电路接收到计数电路发来的信号后向串→并转换电路发出控制信号。

逻辑电路是由简单的数字电路构成，就不在这里做详细介绍，只要能实现相似的功能即可。

在这里只是给出了控制电路的一种实现形式，实际中并不限于此，只要能实现上述的类似功能即可。

图5给出了一种串→并转换电路的具体示例。图中左边为1位数据线，右边为n位数据线，同时还包括n个子单元。这里的子单元为简单的6管（MOS管）单元，其中每个反相器里包含两个MOS管，另外两个MOS管的栅极分别接时钟信号，例如时钟信号C1（clock1）和使能信号EN。

具体工作过程如下：信号从左往右传输。由控制电路发来的使能信号EN先关断子单元里最右边的MOS管，之后随着n位时钟c1、c2…cn依次到来，子单元里最左边的MOS管依次打开，注意同时只能有一位子单元里左边的MOS管打开（这里由控制电路发来的信号线应该为n位，分别为c1、c2…cn），左边的串行信号依次存在n个子单元里，当时钟信号停止后，由控制电路发来的使能信号EN先打开子单元里最右边的MOS管，n位数据并行输出。

本实用新型所述的串转并电路并不限于上述电路结构，本领域技术人员也可以采用其他实现类似功能的任意形式的电路。

实施例二

如图3所示，原有n位熔丝电路改为测试焊盘，接1位电平转换电路，将信号转换至设定的电平，然后通过串→并转换电路输出n位并行信号。相应的，需要设置额外的控制电路对串→并转换电路进行控制。

控制电路和串→并转换电路的具体示例可参照上述实施例一实现。

Claims (3)

1.一种适用于芯片测试的电路，其特征在于：主要包括依次连接的测试焊盘、1位电平转换电路以及串转并电路，该串转并电路能够实现1位串行信号转n位并行信号；还设置有一控制电路对串转并电路进行控制，使得经1位电平转换电路输出的1位电平信号通过串转并电路转换为m位并行信号输出，这里m≤n。

2.根据权利要求1所述的适用于芯片测试的电路，其特征在于：所述控制电路包括逻辑电路、时钟电路和计数电路，逻辑电路用于向串转并电路、时钟电路和计数电路发出控制信号，并根据计数电路返回的计数值控制时钟电路向串转并电路发出时钟信号。

3.根据权利要求1或2所述的适用于芯片测试的电路，其特征在于：所述串转并电路包括n位数据线以及相应的n个子单元，n个子单元的一端作为并行信号输出端，另一端共接作为串行信号输入端；每个子单元包括一对反相器以及分别接使能信号和时钟信号的两个MOS管。