CN102522339B - 一种设计通用封装基板的方法 - Google Patents

一种设计通用封装基板的方法 Download PDF

Info

Publication number
CN102522339B
CN102522339B CN201110412467.3A CN201110412467A CN102522339B CN 102522339 B CN102522339 B CN 102522339B CN 201110412467 A CN201110412467 A CN 201110412467A CN 102522339 B CN102522339 B CN 102522339B
Authority
CN
China
Prior art keywords
chip
type
packaging substrate
pad
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110412467.3A
Other languages
English (en)
Other versions
CN102522339A (zh
Inventor
蔡坚
浦园园
王谦
郭函
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201110412467.3A priority Critical patent/CN102522339B/zh
Priority to PCT/CN2011/084496 priority patent/WO2013086755A1/zh
Publication of CN102522339A publication Critical patent/CN102522339A/zh
Application granted granted Critical
Publication of CN102522339B publication Critical patent/CN102522339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Abstract

本发明针对目前封装小批量芯片时成本高、周期长的缺点，提供一种能够克服该缺点的设计通用封装基板的方法，包括：根据供电要求、工作频率、芯片尺寸和管脚数来划分芯片类型；根据每种类型芯片的管脚数确定针对该种类型芯片的通用封装基板上的键合焊盘的数量和分布，其中所述键合焊盘为通用封装基板上除了电源焊盘之外的焊盘；根据每种类型芯片的供电要求确定针对该种类型芯片的通用封装基板上的电源焊盘的数量和分布；根据每种类型芯片的工作频率确定针对该种类型芯片的通用封装基板的材料和线宽；和根据每种类型芯片的最大芯片尺寸、所确定的键合焊盘的数量和分布以及所确定的电源焊盘的数量和分布来确定针对该种类型芯片的通用封装基板的尺寸。

Description

一种设计通用封装基板的方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种设计通用封装基板的方法。
背景技术
电子元器件的飞速发展对半导体封装技术提出了越来越高的要求。目前，焊球阵列(Ball Grid Array，BGA)封装技术是20世纪90年代以后发展起来的一种先进的高性能面阵列封装技术，其因I/O端口数多、节距大、可靠性高、引脚很短和共面性好等优点而在轻、小、高性能器件中应用迅速增长，并发展成为一门成熟的高密度封装技术。图1示出了现有的打线形式的BGA封装示意图，其中，标号20表示被封装的芯片，标号104表示打线，标号105表示通孔，标号103表示基板，标号106表示焊球。
但是，目前的BGA封装处于芯片设计和封装设计相脱离的阶段，这使得基板设计会因芯片的不同而不同，即独立开发的芯片需要配以单独设计的封装基板，因此，无论是样片还是产品都需要前期封装的研发，这不仅花费了大量的费用而且还会因基板的设计和制备而延长封装周期。对于大批量芯片封装而言，前期封装设计费用可以分摊到产品成本中，影响不大，但对于小批量芯片封装而言，由于其产品规模不大并且成本较高，如果还要进行新的封装设计的话会更进一步增加成本。因此，迫切需要设计一种通用封装基板来满足小批量芯片封装的要求。
发明内容
本发明针对现有技术中在封装小批量芯片时封装成本高、封装周期长的缺点，提供一种能够克服上述缺点的设计通用封装基板的方法。
本发明提供一种设计通用封装基板的方法，该方法包括：
根据供电要求、工作频率、芯片尺寸和管脚数来划分芯片类型；
根据每种类型芯片的管脚数确定针对该种类型芯片的通用封装基板上的键合焊盘的数量和分布，其中所述键合焊盘为基板上除了电源焊盘之外的焊盘；
根据每种类型芯片的供电要求确定针对该种类型芯片的通用封装基板上的电源焊盘的数量和分布；
根据每种类型芯片的工作频率确定针对该种类型芯片的通用封装基板的材料和线宽；以及
根据每种类型芯片的最大芯片尺寸、所确定的键合焊盘的数量和分布以及所确定的电源焊盘的数量和分布来确定针对该种类型芯片的通用封装基板的尺寸。
由于根据本发明的设计通用封装基板的方法首先根据供电要求、工作频率、芯片尺寸和管脚数等参数来划分芯片类型，然后针对所划分的芯片类型确定适用于每种类型的芯片的通用封装基板参数(包括基板尺寸、基板材料、基板键合焊盘、基板电源焊盘等参数)，从而得到一种适用于封装该种类型芯片的通用封装基板，这样在封装属于所划分芯片类型的小批量芯片时就不必重新设计基板，而是能够用一款基板来封装属于所划分芯片类型的芯片，从而节省了封装成本并减少了封装周期。另外，由于根据本发明的封装小批量芯片的方法还考虑了芯片的供电要求、工作频率、电源焊盘分布和键合焊盘分布等性能要求，所以不会导致芯片性能折损。
附图说明
图1示出了一种打线形式的BGA封装截面示意图；
图2是根据本发明的封装小批量芯片的方法的流程图；
图3是根据本发明的通用封装基板的俯视图；
图4是根据本发明的通用封装基板的底视图。
具体实施方式
下面结合附图来详细描述根据本发明的设计通用封装基板的方法。
如图1所示，根据本发明的设计通用封装基板的方法包括：
S11、根据供电要求、工作频率、芯片尺寸和管脚数来划分芯片类型。
通常在供电要求、工作频率、芯片尺寸和管脚数等方面比较类似的各种芯片，其封装所用的基板也比较类似，从而使得能够针对一种类型的芯片仅设计一款能够对这种类型的芯片进行封装的通用封装基板，避免了芯片设计完成之后再根据所设计的芯片来设计封装所用基板的需求。
S12、根据每种类型芯片的管脚数确定针对该种类型芯片的通用封装基板上的键合焊盘的数量和分布，其中所述键合焊盘为通用封装基板上除了电源焊盘之外的焊盘。
在根据本发明的一个优选实施方式中，可以将通用封装基板上的键合焊盘的数量确定为大于或等于该类芯片中具有最大数量管脚数的芯片的管脚数，从而能够对该类芯片中具有不同管脚数的各个芯片进行封装。另外，在对键合焊盘的分布进行确定时，也需要考虑一类芯片中各个芯片的键合焊盘的分布，以便能够对该类芯片中具有不同键合焊盘分布形式的各个芯片进行封装。
S13、根据每种类型芯片的供电要求确定针对该种类型芯片的通用封装基板上的电源焊盘的数量和分布。
在根据本发明的一个优选实施方式中，可以将通用封装基板上的电源焊盘的数量确定为大于或等于该类芯片中具有最大数量的电源管脚的芯片的电源管脚数，以便对具有单组电源的芯片和具有多组电源的芯片都能够进行封装。另外，在确定电源焊盘的分布时，可以使电源焊盘形成电源环，并且该电源环位于芯片边缘与通用封装基板上的键合焊盘之间且电源环呈断续状，如图2中的通用封装基板俯视图所示意性示出的那样，其中标号201表示通用封装基板，标号203表示键合焊盘，标号204表示电源环，标号202表示芯片粘结区。当然，根据一类芯片的电源焊盘分布形式，通用封装基板上的电源焊盘也可以只位于芯片的一侧边缘。另外，应当理解的是，由于即使被划分为同一类的芯片，其管脚数、焊盘分布等也会有所不同，所以图2中并未示出通用封装基板上的布线设计，而且，在封装时，当芯片的焊盘数小于通用封装基板上的焊盘数量时，通用封装基板上多余的焊盘可以空置或接地。本领域技术人员还应当理解，本发明中所列举的电源焊盘和键合焊盘的数量和分布仅是示意性的，其并不构成对本发明的限制，根据芯片分类的不同，通用封装基板上的电源焊盘和键合焊盘的数量和分布也是不同的。而且优选地，电源焊盘和键合焊盘的尺寸要比现有技术中所采用的一般电源焊盘和键合焊盘的尺寸宽和长，以便能够适用于一类芯片中的各个芯片封装。
S14、根据每种类型芯片的工作频率确定针对该种类型芯片的基板的材料和线宽。
例如，当该种类型的芯片的工作频率为高频时，所确定的基板的材料和线宽也应当是适用于高频芯片的材料和线宽，以便不影响芯片的整体性能。
S15、根据每种类型芯片的最大芯片尺寸、所确定的键合焊盘的数量和分布以及所确定的电源焊盘的数量和分布来确定针对该种类型芯片的通用封装基板的尺寸。
该步骤主要是考虑到芯片与基板上的焊盘之间的距离不能过短或过长，因为过短则键合的机器无法完成，过长则用于键合的金线无法支持。通常，芯片焊盘与基板上的键合焊盘之间的距离在400μm至3000μm的范围内。
至此，通用封装基板就设计完成了。这样在今后设计芯片时需要考虑通用封装基板尺寸、通用封装基板上的电源焊盘和键合焊盘等参数，使得芯片的尺寸、管脚数、焊盘分布等参数尽量满足适用于该类芯片的通用封装基板的参数要求，从而也就不需要重新设计基板，从而节省了成本、降低了封装设计时间。
在根据本发明的一个优选实施方式中，根据本发明的设计通用封装基板的方法还包括：将位于所述通用封装基板的不粘贴芯片的一侧上的底部焊盘设计为全阵列形式，并且所述键合焊盘和所述电源焊盘的数量总和与所述底部焊盘之间是一对一或多对一的关系。其中，底部焊盘用于连接所述通用封装基板和母板，其示意图如图3所示，其为面阵列分布。而且，优选地，所述键合焊盘中的位于外围的键合焊盘连接到全阵列形式的底部焊盘中的位于中心区域的底部焊盘，而所述键合焊盘中的位于中心区域的键合焊盘连接到全阵列形式的底部焊盘中的位于外围区域的底部焊盘，通过对根据本发明的通用封装基板进行如此布线，使得当要被封装的芯片尺寸较大、芯片焊盘数量较多时可以形成一个全阵列的BGA封装，而当要被封装的芯片尺寸较小、芯片焊盘数量较少时可以避免使用位于中心区域的底部焊盘，从而形成非全阵列的BGA封装。
在根据本发明的一个优选实施方式中，根据本发明的设计通用封装基板的方法还包括：根据布线密度和电源焊盘的分布，确定针对该种类型芯片的基板的叠层结构。进一步地，该方法还包括：根据所述叠层结构确定针对该种类型芯片的基板的厚度。从而，进一步优化了基板的设计。
以上仅结合本发明的优选实施方式对本发明进行了详细描述，但是应当理解，在不背离本发明精神和范围的情况下，可以对本发明进行各种变形和修改。

Claims (6)

1.一种设计通用封装基板的方法，该方法包括：
根据供电要求、工作频率、芯片尺寸和管脚数来划分芯片类型；
根据每种类型芯片的管脚数确定针对该种类型芯片的通用封装基板上的键合焊盘的数量和分布，其中所述键合焊盘为基板上除了电源焊盘之外的焊盘；
根据每种类型芯片的供电要求确定针对该种类型芯片的通用封装基板上的电源焊盘的数量和分布；
根据每种类型芯片的工作频率确定针对该种类型芯片的通用封装基板的材料和线宽；以及
根据每种类型芯片的最大芯片尺寸、所确定的键合焊盘的数量和分布以及所确定的电源焊盘的数量和分布来确定针对该种类型芯片的通用封装基板的尺寸，以及
该方法还包括：将位于所述通用封装基板的不粘贴芯片的一侧上的底部焊盘设计为全阵列形式，并且所述键合焊盘和所述电源焊盘的数量总和与所述底部焊盘之间是一对一或多对一的关系，其中，所述键合焊盘中的位于外围的键合焊盘连接到全阵列形式的底部焊盘中的位于中心区域的底部焊盘，而所述键合焊盘中的位于中心区域的键合焊盘连接到全阵列形式的底部焊盘中的位于外围区域的底部焊盘。
2.根据权利要求1所述的方法，其中，根据每种类型芯片的管脚数确定针对该种类型芯片的通用封装基板上的键合焊盘的数量包括：将通用封装基板上的键合焊盘的数量确定为大于或等于该类芯片中具有最大数量管脚数的芯片的管脚数。
3.根据权利要求1所述的方法，其中，根据每种类型芯片的供电要求确定针对该种类型芯片的通用封装基板上的电源焊盘的数量包括：将通用封装基板上的电源焊盘的数量确定为大于或等于该类芯片中具有最大数量的电源管脚的芯片的电源管脚数。
4.根据权利要求1所述的方法，其中，所述电源焊盘形成电源环，并且所述电源环位于芯片边缘与所述键合焊盘之间且所述电源环呈断续状。
5.根据权利要求1所述的方法，其中，该方法还包括：根据布线密度和电源焊盘的分布，确定针对该种类型芯片的通用封装基板的叠层结构。
6.根据权利要求5所述的方法，其中，该方法还包括：根据所述叠层结构确定针对该种类型芯片的通用封装基板的厚度。
CN201110412467.3A 2011-12-12 2011-12-12 一种设计通用封装基板的方法 Active CN102522339B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110412467.3A CN102522339B (zh) 2011-12-12 2011-12-12 一种设计通用封装基板的方法
PCT/CN2011/084496 WO2013086755A1 (zh) 2011-12-12 2011-12-23 一种设计通用封装基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110412467.3A CN102522339B (zh) 2011-12-12 2011-12-12 一种设计通用封装基板的方法

Publications (2)

Publication Number Publication Date
CN102522339A CN102522339A (zh) 2012-06-27
CN102522339B true CN102522339B (zh) 2014-10-22

Family

ID=46293217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110412467.3A Active CN102522339B (zh) 2011-12-12 2011-12-12 一种设计通用封装基板的方法

Country Status (2)

Country Link
CN (1) CN102522339B (zh)
WO (1) WO2013086755A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109982506A (zh) * 2019-03-14 2019-07-05 广东小天才科技有限公司 一种佩戴设备
CN112163392B (zh) * 2020-08-24 2023-05-19 中国电子科技集团公司第二十九研究所 一种封装基板加工文件的自动生成方法、介质及设备
CN117174694A (zh) * 2022-05-25 2023-12-05 长鑫存储技术有限公司 封装基板、电源噪声测试装置及电源噪声测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1430267A (zh) * 2003-01-15 2003-07-16 威盛电子股份有限公司 球格阵列封装体
CN101145548A (zh) * 2006-09-12 2008-03-19 日月光半导体制造股份有限公司 通用封装基板及其应用机构
CN101521982A (zh) * 2009-04-02 2009-09-02 北京中庆微数字设备开发有限公司 Pcb板、模具、led显示装置及其制作方法
CN101649963A (zh) * 2009-07-10 2010-02-17 北京巨数数字技术开发有限公司 一种led模块和led显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100590822C (zh) * 2007-09-26 2010-02-17 中国科学院微电子研究所 一种封装小批量芯片的方法
CN101460007B (zh) * 2007-12-12 2011-03-23 扬智科技股份有限公司 电路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1430267A (zh) * 2003-01-15 2003-07-16 威盛电子股份有限公司 球格阵列封装体
CN101145548A (zh) * 2006-09-12 2008-03-19 日月光半导体制造股份有限公司 通用封装基板及其应用机构
CN101521982A (zh) * 2009-04-02 2009-09-02 北京中庆微数字设备开发有限公司 Pcb板、模具、led显示装置及其制作方法
CN101649963A (zh) * 2009-07-10 2010-02-17 北京巨数数字技术开发有限公司 一种led模块和led显示装置

Also Published As

Publication number Publication date
WO2013086755A1 (zh) 2013-06-20
CN102522339A (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
CN207425855U (zh) 一种四连体8引脚型rgb-led封装模组及其显示屏
CN103824843A (zh) 通过桥接块的多芯片模块连接
CN103887289A (zh) 高密度互连器件及方法
CN102522339B (zh) 一种设计通用封装基板的方法
US20060063306A1 (en) Semiconductor package having a heat slug and manufacturing method thereof
CN104157619B (zh) 一种新型PoP堆叠封装结构及其制造方法
CN106229271A (zh) 一种dip多芯片封装引线框及其封装方法
CN102539852B (zh) 一种用于晶圆级封装芯片自动检测的测试头及其实现方法
CN102522392A (zh) 一种具有接地环的e/LQFP平面封装件及其生产方法
CN204011396U (zh) 一种新型PoP堆叠封装结构
CN102937663B (zh) 智能电表核心模块的封装结构及封装方法
CN203165882U (zh) 堆叠封装结构
CN105161465A (zh) 晶圆级芯片封装方法
CN202394859U (zh) 半导体封装构造
CN201262956Y (zh) 集成电路大功率多芯片封装结构
CN107919333B (zh) 一种三维pop封装结构及其封装方法
CN103681532A (zh) 半导体封装件及其制法
CN204216033U (zh) 引线框架、半导体封装体
CN104465596A (zh) 引线框架、半导体封装体及其制造方法
CN102446883A (zh) 一种通用封装基板、封装结构和封装方法
CN201812817U (zh) 集成电路封装的转接基板
CN101924039B (zh) 半导体封装件及其制造方法
CN206388700U (zh) 一种可靠性高的封装体
CN104319267A (zh) 一种超高密度分立式薄型无引脚封装体及其封装方法
US20110249418A1 (en) Chip adapter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant