CN102484449B - 除以二注入锁定环式振荡器电路 - Google Patents

除以二注入锁定环式振荡器电路 Download PDF

Info

Publication number
CN102484449B
CN102484449B CN201080039073.1A CN201080039073A CN102484449B CN 102484449 B CN102484449 B CN 102484449B CN 201080039073 A CN201080039073 A CN 201080039073A CN 102484449 B CN102484449 B CN 102484449B
Authority
CN
China
Prior art keywords
channel transistor
ilro
coupled
output node
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080039073.1A
Other languages
English (en)
Other versions
CN102484449A (zh
Inventor
拉塞尔·J·法格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102484449A publication Critical patent/CN102484449A/zh
Application granted granted Critical
Publication of CN102484449B publication Critical patent/CN102484449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0074—Locking of an oscillator by injecting an input signal directly into the oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0078—Functional aspects of oscillators generating or using signals in quadrature

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Transceivers (AREA)

Abstract

一种频率除法器包含多个注入锁定环式振荡器ILRO。第一ILRO包括一对交叉耦合的N沟道晶体管、一对负载电阻器、积分电容器和电流注入电路。每一晶体管的漏极耦合到另一晶体管的栅极。每一负载电阻器将每一晶体管的所述漏极耦合到电路电压源。所述积分电容器耦合每一晶体管的源极。所述电流注入电路响应于具有第一频率的振荡输入信号而使从每一晶体管的所述源极到电路接地的路径交替地打开和关闭。作为响应，每一晶体管的所述漏极处的电压状态经交替地锁存和切换，从而产生以二进行频率除法运算的一对差分振荡信号。反相驱动的第一和第二ILRO产生在相位上正交的两个差分输出信号。

Description

除以二注入锁定环式振荡器电路
技术领域
所揭示的实施例大体上涉及包括可在无线通信系统中操作的频率除法器。
背景技术
对于例如无线通信系统等一些应用来说，包括频率除法器电路为有用的。在一个实例中，频率除法器接收振荡输入信号，对所述输入信号进行频率除法运算，且产生经降频除法运算的振荡输出信号。所述频率除法运算的特征在于以整数进行的频率除法运算。在无线通信系统内，可见频率除法器频繁地用作无线电收发器(发射器/接收器)的一部分。在无线电收发器内的一个实例中，频率除法器可用以接收来自本机振荡器(LO)的振荡信号，对所述振荡信号进行降频除法运算，且产生两个较低频率的输出信号：差分同相(I)输出信号和差分正交(Q)输出信号。输出信号I和Q的频率可(例如)为输入信号的频率的一半。Q输出信号具有与I输出信号的频率相同的频率，但在相位上相对于I输出信号移位90度。因而，差分输出信号I和Q据称为在相位上正交。经降频除法运算的输出信号的集合可(例如)供应到无线电收发器的接收链中的混频器。此情形为频率除法器在无线通信系统内的仅一种应用。还可见频率除法器用于本机振荡器内的锁相回路内，或还可用以对无线通信系统电路内的其它处的信号进行频率除法运算。
图1(现有技术)为一种类型的频率除法器电路1的图。频率除法器1包括两个常规注入锁定频率除法器(ILFD)2和3。频率除法器1接收差分输入信号LO，其包含导体4上的信号LO+和导体5上的信号LO-。频率除法器1产生两个差分输出信号I和Q。差分输出信号I包含导体6上的信号I+和导体7上的信号I-。差分输出信号Q包含导体8上的信号Q+和导体9上的信号Q-。ILFD2与ILFD3两者为一种类型的振荡电路。举例来说，如果将具有恒定电压的输入信号施加到ILFD2，那么ILFD2将仅以其自身的自然频率进行振荡。然而，如果将具有在可接受频率窗内的足够振幅的振荡输入信号施加到ILFD2，那么ILFD2将“锁定”到振荡输入信号的频率且以振荡输入信号的频率的一半进行振荡。因此，频率除法器2可操作以用整数二对输入信号LO进行频率除法运算，且产生在相位上正交的输出信号。虽然图1的电路在一些应用中令人满意地操作，但其具有诸多限制。归因于电感性负载的使用，常规ILFD的物理大小为不合需要地大。此外，电感器在较大电路的情形下充当电磁干扰(EMI)的发射器和接收器两者。因此，电感器抑制其它电路元件的性能，且频率除法器1的性能受其它电路元件抑制。此外，对于典型的输入信号振幅来说，常规ILFD将可靠地“锁定”到且因此进行除法运算的输入频率的范围限于中心调谐输入频率的相对较小百分比。可通过增大输入信号振幅或减小电感器质量因数来实现更大范围，但此方法消耗较多功率。精细数字控制的电容器调谐组可用以将ILFD的有效范围扩大到为中心调谐输入频率的30％到40％的实际范围，但此方法为不合需要地复杂且消耗裸片面积。
图2(现有技术)为另一种类型的频率除法器电路10的图。频率除法器10包括两个交叉耦合的共模逻辑(CML)电路11和12。频率除法器10接收差分输入信号LO，其包含导体13上的信号LO+和导体14上的信号LO-。除法器10产生两对差分输出信号I和Q。差分输出信号I包含导体15上的信号I+和导体16上的信号I-。差分输出信号Q包含导体17上的信号Q+和导体18上的信号Q-。CML电路11包括晶体管TR1到TR6。将LO-供应到晶体管TR3，且将LO+供应到晶体管TR4。晶体管TR1和TR2感测CML电路12的状态，且在TR3通过LO-时控为高时将此状态转移到CML电路11的负载电阻器。当TR3通过LO-时控为低且TR4通过LO+时控为高时，晶体管TR5和TR6在时钟循环的此阶段期间锁存CML11的电阻器的状态。以此方式，输出信号I+和I-以LO的频率的一半进行振荡。类似地，输出信号Q+和Q-以LO的频率的一半进行振荡。然而，由于CML12与CML11相比接收处于相反极性的LO+和LO-，因此差分输出对(Q+、Q-)与差分输出对(I+、I-)在相位上为正交的。频率除法器10的限制在于，除法器的输出电压摆幅并非为轨对轨的。实际上，频率除法器10的低输出摆幅仅可达到高于接地(VSS)几百毫伏。由于此减小的范围，除法器的相位噪声性能相对于其它解决方案为低的。此外，必须使用轨对轨转换器来使频率除法器10与反相器类型的无源混频器缓冲级介接。轨对轨转换器在数百兆赫兹到数千兆赫兹的频率范围中消耗大量功率。
另一种类型的频率除法器为利用基于晶体管的反相器的动态逻辑除法器。不幸的是，所述反相器需要相对较高的电压供应轨以进行除法运算。实际上，反相器需要大于两个阈值电压加上两个漏极-源极饱和电压的供应电压以具有足够增益，从而可靠地操作。第二个缺点在于，动态逻辑除法器需要轨对轨输入信号以进行除法运算。在实际电路设计中，经由长度通常超过一毫米的信号线传送来自本机振荡器的输入信号。在此距离上，沿所述线产生的功率损耗倾向于使振荡信号的振幅衰减。为了克服这些损耗并将轨对轨信号递送到除法器，必须由本机振荡器发射更强信号，从而导致不合需要的功率消耗水平。在应用中(例如，在电池供电的蜂窝式电话的无线电收发器中)，可能需要在最小功率消耗下操作频率除法器，所述频率除法器接收经衰减的振荡输入信号且产生低相位噪声、轨对轨I信号和Q信号。
发明内容
一种频率除法器包含注入锁定环式振荡器(ILRO)。在一个实施例中，所述频率除法器包含两个ILRO。所述频率除法器接收差分输入信号，以整数二对所述输入信号的频率进行除法运算，且输出两个差分输出信号。所述差分信号中的第一者为由第一ILRO产生的同相(I)差分信号。所述差分信号中的第二者为由第二ILRO产生的正交(Q)差分输出信号。所述I和Q信号彼此异相大约90度，且因此在相位上为正交的。
每一ILRO包括交叉耦合的晶体管对、与所述交叉耦合的晶体管对中的每一晶体管对应的负载电阻器、积分电容器和电流注入电路。所述I差分输出信号存在于所述第一ILRO的所述交叉耦合的晶体管对的漏极之间。所述Q差分输出信号存在于所述第二ILRO的所述交叉耦合的晶体管对的漏极之间。在每一ILRO内，每一晶体管的所述漏极耦合到所述交叉耦合的晶体管对的所述相应晶体管的栅极。负载电阻器耦合于电路电压源与每一晶体管的所述漏极之间。所述积分电容器耦合每一晶体管的源极。所述电流注入电路响应于具有第一频率的振荡输入信号而使从每一晶体管的所述源极到电路接地的路径交替地打开和关闭。作为响应，每一晶体管的所述漏极处的电压状态经交替地锁存和切换，从而产生以二进行频率除法运算的一对差分振荡输出信号。以此方式，通过所述差分输入信号反相地驱动的两个ILRO产生所述两个差分输出信号I和Q。
在第二实施例中，一种频率除法器接收单端输入信号，以整数二对所述输入信号的频率进行除法运算，且输出在相位上正交的两个差分输出信号I和Q。在此实施例中，所述频率除法器包括单一ILRO。存在于所述交叉耦合的晶体管对的漏极之间的所述差分输出信号I与存在于所述交叉耦合的晶体管对的源极之间的差分信号异相大约90度。因此，存在于所述交叉耦合的晶体管对的所述源极之间的所述差分信号近似差分正交信号Q。
在第三实施例中，一种频率除法器执行以四对频率进行的除法运算。在此实施例中，通过第一ILRO以二对单端输入信号进行降频除法运算。存在于所述第一ILRO的交叉耦合的晶体管对的每一晶体管的漏极处的输出信号分别经传送到第二和第三ILRO的输入端。因此，所述第二和第三ILRO通过经降频除法运算的差分输入信号反相地驱动。所述第二和第三ILRO以二对所述经降频除法运算的输入信号进行频率除法运算，且产生两个差分输出信号I和Q。在此实施例中，以四对到所述频率除法器的所述输入信号进行了降频除法运算。所述第一ILRO以二对所述输入信号进行频率除法运算，且所述第二和第三ILRO再次以二对所述信号进行频率除法运算并产生相位正交的输出信号。
在第四实施例中，实现一种具有改进的输出信号转换率的频率除法器。在此实施例中，所述频率除法器包含两个ILRO。所述频率除法器接收差分输入信号，以二对所述输入信号的频率进行除法运算，且输出在相位上正交的两个差分输出信号I和Q。交流(AC)耦合电容器将所述第一ILRO的交叉耦合对的第一晶体管的源极耦合到第三晶体管的栅极。所述第三晶体管的源极耦合到电流源。所述第三晶体管的漏极耦合到所述第二ILRO的交叉耦合的晶体管对的第一晶体管的漏极。以此方式，存在于所述第一晶体管的所述源极处的所述信号经反相，经放大，且供应到所述第二ILRO的第一输出节点。因此，所述第二ILRO的第一负载电阻器由两个晶体管驱动，从而改进存在于所述第二ILRO的所述第一节点上的所述输出信号的所述转换率。此外，所述差分输入信号的两个分量驱动存在于所述第二ILRO的所述第一节点上的所述输出信号。此情形改进频率除法器性能而不管输入噪声和装置失配。以一类似方式，每一ILRO的所述交叉耦合的晶体管对的每一晶体管的所述源极分别耦合到所述相对ILRO的所述交叉耦合的晶体管对的所述漏极。因此，以所述频率除法器的所述差分输出信号I和Q来实现性能优点。
上述内容为概要且因此必然地含有细节的简化、一般化和省略；因此，所属领域的技术人员将了解，所述概要仅具有说明性且并不意味着以任何方式为限制性的。如仅由权利要求书所定义的本文中所描述的装置和/或过程的其它方面、发明性特征和优点将在本文中所阐述的非限制性具体实施方式中变得显而易见。
附图说明
图1(现有技术)为包括两个常规注入锁定频率除法器(ILFD)的频率除法器的图。
图2(现有技术)为包括两个交叉耦合的共模逻辑(CML)电路的频率除法器的图。
图3为根据一个新颖方面的使用注入锁定环式振荡器(ILRO)的移动通信装置100的简化图。
图4为图3的RF收发器集成电路102的更详细图。
图5为图4的RF收发器集成电路102的接收链108内的频率除法器113的操作的图。
图6为图4的RF收发器集成电路102的接收链108的频率除法器113的更详细图。
图7A到7D为图6的频率除法器113的注入锁定环式振荡器130在操作中的更详细图。
图8说明频率除法器113在操作中的输入波形和输出波形。
图9说明频率除法器113的第二实施例。
图10说明第三实施例中的频率除法器113的以四进行的除法运算。
图11说明第四实施例中的频率除法器113。
图12为根据一个方面的方法的流程图。
具体实施方式
图3为移动通信装置100(例如，蜂窝式电话)的极简化高阶框图。装置100包括(除未说明的其它部分外)可用于接收并发射蜂窝式电话通信的天线101、RF收发器集成电路102，和数字基带集成电路103。
图4为图3的RF收发器集成电路102的更详细图。在蜂窝式电话的操作的一个极简化解释中，如果蜂窝式电话正用以接收作为蜂窝式电话通话的部分的音频信息，那么在天线101上接收传入发射104。信号通过双工器105和匹配网络106，且由接收链108的低噪声放大器(LNA)107放大。在由混频器109进行降频转换之后且在由基带滤波器110进行滤波之后，信息经传送到数字基带集成电路103以用于模/数转换和数字域中的进一步处理。作为降频转换过程的一部分，混频器109接收由频率除法器113产生的经降频除法运算的振荡信号LO1/N，且使用此信号来降频转换由接收链108处理的信息。被称为经降频除法运算的振荡信号LO1/N的信号实际上包括两个差分信号I和Q。跨越两个导体的集合传送差分信号I和Q中的每一者。频率除法器113在实体上紧密接近于接收链108的电路。频率除法器113接收本机振荡器信号LO1，以整数N对信号的频率进行除法运算，且输出经降频除法运算的振荡信号LO1/N。本机振荡器信号LO1由本机振荡器111产生。LO1可(例如)为经由两个导体发射的差分信号。在其它实例中，LO1可为经由单一导体发射的单端信号。LO1经由长的“有损耗”线112发射到频率除法器113。如下文所解释，信号LO1在跨越长的“有损耗”线112的发射期间经受寄生功率损耗。这些损耗使LO1的峰间信号振幅和LO1的高频分量衰减。
另一方面，如果蜂窝式电话100正用以发射作为蜂窝式电话通话的部分的音频信息，那么待发射的音频信息在数字基带集成电路103中转换为模拟形式。将模拟信息供应到RF收发器集成电路102的发射链115的基带滤波器114。在滤波之后，通过混频器116对信号进行增频转换。作为增频转换过程的一部分，混频器116接收由频率除法器119产生的经降频除法运算的振荡信号LO2/N，且使用此信号来增频转换由发射链115处理的信息。通过驱动器放大器120和外部功率放大器121放大所得经增频转换的信号。经放大的信号供应到天线101以作为传出发射122进行发射。经降频除法运算的振荡信号LO2/N包括两个差分信号I和Q。频率除法器119接收本机振荡器信号LO2，以整数除数N对信号的频率进行除法运算，且输出经降频除法运算的振荡信号LO2/N。本机振荡器信号LO2由本机振荡器117产生。LO2可(例如)为经由两个导体发射的差分信号。在其它实例中，LO2可为经由单一导体发射的单端信号。LO2经由长的“有损耗”线118发射到频率除法器119，所述频率除法器119驻留成紧密接近于发射链115的电路。在经由长的“有损耗”线118的发射期间，信号LO2经受寄生功率损耗，所述损耗使信号LO2的峰间振幅和高频分量衰减。
图5为图4的RF收发器集成电路102的接收链108内的频率除法器113的操作的更详细图。频率除法器113通过导体132、133、144和145耦合到混频器109。频率除法器113通过导体131和143耦合到本机振荡器111。频率除法器113接收差分输入信号LO1，其包含导体131上的信号LO+和导体143上的信号LO-。频率除法器113通过以整数N对输入信号LO1进行频率除法运算来产生经降频除法运算的输出信号LO1/N。LO1/N包括两个差分输出信号I和Q。差分输出信号I包含导体132上的信号I+和导体133上的信号I-。差分输出信号Q包含导体144上的信号Q+和导体145上的信号Q-。I+、I-、Q+和Q-一起为在相位上正交的四个经降频除法运算的振荡信号。如下文所解释，所有四个信号近似输入波形LO1的经频率除法运算的版本，但四个信号表示中的每一者的特征在于大约90度的相位差。
混频器109包括经由导体132、133、144和145接收差分输出信号I和Q的混频器缓冲级。混频器缓冲级包括反相器电路。基于反相器的混频器缓冲级用于其功率高效操作特性。然而，所述混频器缓冲级需要大致轨对轨输入波形来可靠地操作。因此，差分输出信号I和Q必须近似理想的轨对轨振幅波形以可靠地驱动混频器109。在操作中，输出信号I+、I-、Q+和Q-在最大电压与最小电压之间振荡，所述最大电压在电路供应电压VDD的几十毫伏内，所述最小电压在电路接地电压VSS的几十毫伏内。混频器109的混频器缓冲级在由来自频率除法器113的输出信号I+、I-、Q+和Q-驱动时可靠地操作。
本机振荡器111通过长的“有损耗”线112耦合到频率除法器113。在本实例中，本机振荡器111产生差分信号LO1。长的“有损耗”线112包括：包含信号LO+的导体131和包含信号LO-的导体143。在其它实例中，本机振荡器111可产生单端信号，且线112可仅包括包含单端输入信号的单一导体。在无线通信系统(例如，电池供电的蜂窝式电话)中，本机振荡器111将振荡信号供应到多种分支电路(sub-circuit)。因此，建构在实体上紧密接近每一分支电路的本机振荡器111是不可能的。结果，本机振荡器111通常在实体上并不紧密接近于接收链108的频率除法器113。举例来说，长的“有损耗”线112的长度为一毫米或一毫米以上。因为此长度，经由线112传送的振荡信号沦为若干功率损耗机制的牺牲品。到裸片衬底的电容性耦合对经由线112发射的高频振荡信号具有低通滤波效应。电磁辐射损耗还使经由线112发射的高频信号的振幅衰减，且线112的充电/放电产生1/2cv2f的损耗。归因于线112的长度，线112如同天线一般起作用，且经由线112发射的高频信号经受辐射损耗。由于这些功率损耗，经由线112发射的振荡信号经受峰间信号振幅的衰减和高频分量的衰减。举例来说，在实体上紧密接近于本机振荡器111而测量的来自本机振荡器111的信号LO的波形可紧密地类似于理想方波。然而，紧密接近于频率除法器113而测量的同一信号在振幅和高频分量方面可经衰减。出于说明的目的，方波的转变经很大地衰减，且在每一转变处显现为圆角。虽然可通过增大发射功率来克服这些功率损耗，但此情形导致功率消耗的不合需要的增大。因此，频率除法器113应能够对经衰减的输入信号可靠地进行除法运算。
图6为图4的RF收发器集成电路102的接收链108的频率除法器113的更详细图。频率除法器113包括两个注入锁定环式振荡器(ILRO)130和142。注入锁定环式振荡器130包括一对负载电阻器138和139、交叉耦合的晶体管对137、积分电容器136，和电流注入电路135。在本实例中，电阻器138和139中的每一者的电阻值为200欧姆。在其它实例中，可使用其它电阻值。第一电阻器138的第一引线和第二电阻器139的第一引线耦合到电压参考节点148。在电压参考节点148处供应电路供应电压VDD。举例来说，VDD可小至700毫伏。电阻器138的第二引线耦合到振荡节点140，且电阻器139的第二引线耦合到振荡节点141。输出信号I-存在于振荡节点140处，且在导体132上从频率除法器113传送。输出信号I+存在于振荡节点141上，且在导体133上从频率除法器113传送。交叉耦合的晶体管对137包括N沟道晶体管152(TR1)和N沟道晶体管153(TR2)。TR1的漏极耦合到振荡节点140，且TR2的漏极耦合到振荡节点141。此外，TR1的栅极耦合到TR2的漏极，且TR2的栅极耦合到TR1的漏极。TR1和TR2的跨导值与负载电阻值相乘定义ILRO130的增益。为了发生除法运算，增益必须大于一。在本实例中，大于二的增益用于可靠的除法运算。积分电容器136包括耦合到TR1的源极的第一引线和耦合到TR2的源极的第二引线。在本实例中，积分电容器136为金属-金属电容器，其具有数十到数百毫微微法拉(femtofarad)的电容值。电流注入电路135包括N沟道晶体管154(TR3)和N沟道晶体管155(TR4)。TR3的漏极耦合到积分电容器136的第一引线，且TR4的漏极耦合到积分电容器136的第二引线。在此实例中，TR3和TR4的大小类似于TR1和TR2。TR3的源极和TR4的源极耦合到第二电压参考节点149。第二电压参考节点149供应第二电路供应电压VSS。举例来说，VSS可为电路接地。此外，TR3的栅极和TR4的栅极耦合到注入锁定环式振荡器130的输入节点150。输入节点150耦合到导体131。
注入锁定环式振荡器(ILRO)142类似于注入锁定环式振荡器130。ILRO142包括一对负载电阻器182和183、包括N沟道晶体管184和185的交叉耦合的晶体管对、积分电容器186，和电流注入电路187。输出信号Q-存在于振荡节点146处，且在导体144上从频率除法器113传送。输出信号Q+存在于振荡节点147上，且在导体145上从频率除法器113传送。注入锁定环式振荡器142的输入节点151耦合到导体143。由于将LO+信号传送到ILRO130的输入电压节点150且将LO-信号传送到ILRO142的输入电压节点151，ILRO130和LRO142时控于输入信号LO的相反相位。在本实例中，每一LO+信号和LO-信号具有振荡波形，且在大约100毫伏与1.3伏之间振荡。
图7A到7D为频率除法器113的注入锁定环式振荡器130在操作中的更详细图。在导体131上将输入信号LO+传送到ILRO130的输入电压节点150。在本实例中，LO+可为具有几百兆赫兹到几千兆赫兹的振荡频率的方波信号。图7A到7D以四个级分别说明ILRO130从时间T0到时间T4的操作的完整输出循环。图7A到7D说明LO+、I+和I-从时间T0到时间T4的电压波形。在所述时间周期T0到T4上，LO+经历两个完整循环周期。在同一时间周期上，I-和I+经历一个完整循环周期。因此，ILRO131的操作导致以二对LO+进行频率除法运算。
图7A说明处于“锁存”状态的ILRO130。“锁存”状态的特征在于输入信号LO+处于数字高状态时的时间周期。图7A说明在LO+处于高状态时的从T0到T1的时间周期期间的锁存状态。输入电压节点150处的信号LO+传送到TR3和TR4的栅极。ILRO130的晶体管TR3和TR4通过LO+在晶体管操作的非线性区中驱动。因此，当LO+处于高状态时，TR3和TR4为传导的。在时间T0，TR1的漏极处于低电压状态，且TR2的漏极处于高电压状态。因为TR2的漏极处的高电压状态传送到TR1的栅极，所以TR1为大体上传导的。由于TR1与TR3两者在T0时为传导的，因此电流134从电路供应电压节点148经由负载电阻器138、TR1和TR3流动到电路接地节点149。因为处于传导状态的晶体管TR1和TR3的电阻值显著小于负载电阻器138的电阻值，所以电流134大致等于节点148处的电路供应电压VDD除以负载电阻器138的电阻器值。因为TR1的漏极处的低电压状态传送到TR2的栅极，所以TR2为大体上不传导的。因为TR2为大体上不传导的，所以大体上无电流流经TR2，且TR2的漏极处的电压状态保持为高。贯穿从T0到T1的“锁存”状态，TR2的漏极处的电压状态继续驱动为高，且TR1的漏极处的电压状态继续驱动为低。术语“锁存”状态指代如下概念：分别存在于TR1和TR2的漏极处的信号I-和I+在“锁存”状态的持续时间内继续驱动为其初始状态。在说明于图7A中的状况下，“锁存”状态从时间T0持续到时间T1。
图7B说明处于“切换”(toggle)状态的ILRO130。“切换”状态的特征在于LO+处于数字低状态时的时间周期。图7B说明在LO+为低时的从T1到T2的时间周期期间的切换状态。因为TR3和TR4通过LO+在晶体管操作的非线性区中驱动，所以当LO+处于低状态时，晶体管TR3和TR4为不传导的。在TR3和TR4的传导状态与不传导状态之间进行转变的时间相对于LO+的振荡周期为极短的。此外，术语传导状态与不传导状态不应暗示完全传导或完全不传导的状态，而是通过实际N沟道晶体管实施方案来确定。在时间T1，TR1的漏极处于低电压状态，且TR2的漏极处于高电压状态。因为TR2的漏极处的高电压状态传送到TR1的栅极，所以TR1为大体上传导的。然而，由于TR1为大体上传导的且TR3从T1开始为大体上不传导的，因此电流从电路供应电压节点148经由负载电阻器138流动到积分电容器136中。随着时间从时间T1进展到时间T2，电压形成于TR1的源极处，且由于TR1和TR2在晶体管操作的线性区中操作，因此电压还形成于TR1的漏极处。形成于TR1的漏极处的电压信号传送到TR2的栅极。作为响应，TR2开始传导。结果，电流开始从电路供应电压节点148经由负载电阻器139且流动到积分电容器136中。随着此电流开始流动，TR2的漏极处的电压开始降低。由于TR2的漏极处的电压信号传送到TR1的栅极，因此TR1开始从大体上传导转变为大体上不传导。因此，TR1的漏极处的信号I-通过两个机制的组合从低电压状态驱动到高电压状态。第一机制是通过随着通过TR1的电流对积分电容器136充电来增大TR1的源极处的电压。第二机制为TR1的漏极与TR2的栅极和TR2的漏极到TR1的栅极的交叉耦合。此交叉耦合响应于TR1的漏极处的电压升高而通过将低电压信号传送到TR1的栅极来促进TR1的断开。因此，积分电容器136通过启用这两个机制来使输出节点140处的信号I-的电压摆幅增大。贯穿从T1到T2的“切换”状态，TR1的漏极处的电压状态驱动为低，且TR2的漏极处的电压状态驱动为高。术语“切换”状态指代如下概念：分别存在于TR1和TR2的漏极处的信号I-和I+在“切换”状态的持续时间内驱动为与其初始状态相反的状态。在说明于图7A中的状况下，“切换”状态从时间T1持续到时间T2。
图7C说明随着LO+再次处于数字高状态而处于“锁存”状态的ILRO130。图7C说明从T2到T3的时间周期期间的锁存状态。晶体管TR3和TR4响应于LO+转变到高状态而快速交换到传导状态。在时间T2，TR1的漏极处于高电压状态，且TR2的漏极处于低电压状态。因为TR2的漏极处的低电压状态传送到TR1的栅极，所以TR1为大体上不传导的。因为TR1为大体上不传导的，所以大体上无电流流经TR1或TR3，且TR1的漏极处的电压状态保持为高。因为TR1的漏极处的高电压状态传送到TR2的栅极，所以TR2为大体上传导的。由于TR2与TR4两者在T2时为传导的，因此电流从电路供应电压节点148经由负载电阻器139流动到电路接地节点149。因为处于传导状态的晶体管TR2和TR4的电阻值显著小于负载电阻器139的电阻值，所以此电流大致等于节点148处的电路供应电压VDD除以负载电阻器139的电阻器值。贯穿从T2到T3的“锁存”状态，TR1的漏极处的电压状态继续驱动为高，且TR2的漏极处的电压状态继续驱动为低。因此，分别存在于TR1和TR2的漏极处的信号I-和I+在从时间T2到时间T3的“锁存”状态的持续时间内继续驱动为其初始状态。
图7D说明再次处于“切换”状态的ILRO130。图7D说明在LO+为低时的从T3到T4的时间周期期间的切换状态。晶体管TR3和TR4响应于LO+转变到低状态而快速地转变到不传导状态。在时间T3，TR1的漏极处于高电压状态，且TR2的漏极处于低电压状态。因为TR1的漏极处的高电压状态传送到TR2的栅极，所以TR2为大体上传导的。然而，由于TR2为大体上传导的且TR4在T3时为大体上不传导的，因此电流从电路供应电压节点148经由负载电阻器139流动到积分电容器136中。随着时间从时间T3进展到时间T4，电压形成于TR2的源极处，且由于TR1和TR2在晶体管操作的线性区中操作，因此电压还形成于TR2的漏极处。形成于TR2的漏极处的电压信号传送到TR1的栅极。作为响应，TR1开始传导。结果，电流开始从电路供应电压节点148经由负载电阻器138且流动到积分电容器136中。随着此电流开始流动，TR1的漏极处的电压开始降低。由于TR1的漏极处的电压信号传送到TR2的栅极，因此TR2开始从大体上传导转变为大体上不传导，从而约束流经TR2的电流且进一步在TR2的漏极处形成电压。因此，TR2的漏极处的电压信号通过两个机制的组合从低电压状态驱动到高电压状态。第一机制为随着通过TR2的电流对积分电容器136充电来增大TR2的源极处的电压。第二机制为TR2的漏极与TR1的栅极和TR1的漏极到TR2的栅极的交叉耦合。此交叉耦合响应于在TR2的漏极处的电压升高而通过将低电压信号传送到TR2的栅极来促进TR2的断开。因此，积分电容器136通过启用这两个机制来使输出节点141处的信号I+的电压摆幅增大。贯穿从T3到T4的“切换”状态，TR2的漏极处的电压状态驱动为高，且TR1的漏极处的电压状态驱动为低。术语“切换”状态指代如下概念：分别存在于TR1和TR2的漏极处的信号I-和I+在“切换”状态的持续时间内驱动为与其初始状态相反的状态。在说明于图7D中的状况下，“切换”状态从时间T3持续到时间T4。
图8说明频率除法器113在操作中的输入波形和输出波形。如在图7A到7D中详细论述，第一ILRO130接收LO+，以二对频率执行除法运算，且输出反相的经降频除法运算的振荡信号I+和I-。以类似方式，ILRO142接收振荡输入信号LO-，以二对频率执行除法运算，且输出反相的经降频除法运算的振荡输出信号Q+和Q-。输入信号LO的振荡频率的特征在于针对输入信号LO而流逝以追踪完整循环的时间周期。此时间周期可称为输入循环周期。经降频除法运算的振荡信号中的每一者的振荡频率的特征在于针对所述信号中的每一者而流逝以追踪完整循环的时间周期。此时间周期可称为输出循环周期。因为ILRO130和142以二对频率进行除法运算，所以输出循环周期为输入循环周期的两倍。由于LO+和LO-为相位相反的输入信号LO，因此LO-可特征化为时间上滞后于LO+达输入循环周期的一半或(等效地)输出循环周期的四分之一。此延迟直接经由ILRO142传播，使得信号Q+和Q-分别滞后于信号I+和I-达输出循环周期的四分之一。或者，此滞后可表达为90度的相位滞后。因此，频率除法器113的输出为在相位上正交的四个信号(I+、I-、Q+、Q-)的集合，其各自以输入信号LO的频率的一半进行振荡。
图9说明频率除法器113的第二实施例。频率除法器113仅包括ILRO130。如图9中所描绘，ILRO130如图6中所描述。然而，在本实例中，ILRO130包括耦合到TR1的源极的输出节点160和耦合到源极TR2的输出节点161。输出信号Q+存在于输出节点160上，且在导体156上从频率除法器113传送。输出信号Q-存在于输出节点161上，且在导体157上从频率除法器113传送。ILRO130经由导体131接收振荡输入信号LO+，以二对频率执行除法运算，且分别在导体133、132、156和157上输出经降频除法运算的振荡信号I+、I-、Q+和Q-。存在于输出节点160处的信号Q+滞后于存在于振荡节点140处的信号I-达大约90度。类似地，存在于振荡节点161处的信号Q-滞后于存在于振荡节点141处的信号I+达大约90度。因此，组合来说，存在于振荡节点140、141、160和161处的信号在相位上为正交的。因此，通过单端振荡信号驱动的单一ILRO可以二执行频率除法运算，且输出在相位上正交的四个经降频除法运算的振荡信号。第二实施例的相位噪声性能比不上第一实施例的相位噪声性能。但，通过使用仅一个ILRO而非两个ILRO来以二执行频率除法运算(具有相位正交输出)，功率得以节约。此外，需要仅一个导体来将振荡输入信号从本机振荡器111传送到频率除法器113，从而节省集成电路裸片上的空间。因此，在可用性能换取较低成本和功率消耗的应用中，频率除法器113的第二实施例与第一实施例相比可为优选的。
图10说明第三实施例中的频率除法器113的以四进行的除法运算。在本实例中，频率除法器113包括ILRO130、ILRO142和ILRO162。如在图10中所描绘，ILRO130和ILRO142如图6中所描述，且ILRO162类似于ILRO130。输出信号I-存在于ILRO130的振荡节点140处，且在导体132上从频率除法器113传送。输出信号I+存在于ILRO130的振荡节点141上，且在导体133上从频率除法器113传送。输出信号Q-存在于ILRO142的振荡节点146处，且在导体144上从频率除法器113传送。输出信号Q+存在于ILRO142的振荡节点147上，且在导体145上从频率除法器113传送。输入信号I1+存在于ILRO162的输入节点167上。输入节点167耦合到导体131，且输入信号I1+通过频率除法器113在导体131上接收。ILRO162的振荡节点165通过导体163耦合到ILRO130的输入节点150。ILRO162的振荡节点166通过导体164耦合到ILRO142的输入节点151。
ILRO162经由导体131接收振荡输入信号I1+，且如上文关于ILRO130所论述以二对频率执行除法运算。ILRO162将差分输出信号LO输出为存在于输出节点165上的经降频除法运算的振荡信号LO+和存在于输出节点166上的经降频除法运算的振荡信号LO-。由于在导体163上将LO+信号从节点165传送到ILRO130的输入电压节点150、在导体164上将LO-信号从节点166传送到ILRO142的输入电压节点151，ILRO130和LRO142时控于输入信号LO的相反相位。ILRO130接收振荡输入信号LO+，以二对频率执行除法运算，且输出经降频除法运算的振荡信号I+、I-。类似地，ILRO142接收振荡输入信号LO-，以二对频率执行除法运算，且输出经降频除法运算的振荡信号Q+、Q-。信号I+、I-、Q+和Q-在相位上为正交的。由于ILRO162以二执行第一频率除法运算且ILRO130和142以二执行后续频率除法运算，因此如图10中所描绘的频率除法器113以四对频率进行除法运算。以类似方式，可以N执行除法运算，其中N为2的幂。举例来说，可串联地配置Y个ILRO，其中所述系列ILRO的第一ILRO接收输入信号I1+，且所述系列ILRO的最后ILRO输出经降频除法运算的差分信号以驱动ILRO130和142。Y个ILRO中的每一者以二执行频率除法运算。ILRO130和ILRO142以二执行最后除法运算，且产生相位上正交的四个输出信号。或者，频率除法器113的第二实施例可用作所述系列ILRO的最后ILRO，且相位上正交的所有四个输出信号可由单一ILRO输出。
图11说明第四实施例中的频率除法器113。在本实例中，频率除法器113包括ILRO130和ILRO142。如在图11中所描绘，ILRO130和ILRO142如图6中所描述，然而，在本实例中包括额外元件。ILRO130包括晶体管174和175。晶体管174的源极和晶体管175的源极耦合到电流源180的第一引线。电流源180的第二引线耦合到电路供应电压源VSS。晶体管174的栅极经由交流(AC)耦合电容器172耦合到ILRO130的振荡节点160。AC耦合电容器172经设定大小以阻挡直流(DC)偏移电压信号，且使高频(交流)AC电压信号通过。类似地，AC耦合电容器173将晶体管175的栅极耦合到ILRO130的振荡节点161。晶体管174的漏极耦合到ILRO142的振荡节点146。由于耦合在一起，因此电流源180、晶体管174和电阻器182操作为存在于晶体管174的栅极处的电压信号的反相放大器。晶体管175的漏极耦合到ILRO142的振荡节点147。由于耦合在一起，因此电流源180、晶体管175和电阻器183操作为存在于晶体管175的栅极处的电压信号的反相放大器。ILRO142包括晶体管178和179。晶体管178的源极和晶体管179的源极耦合到电流源181的第一引线。电流源181的第二引线耦合到电路供应电压源VSS。晶体管178的栅极经由交流(AC)耦合电容器176耦合到ILRO142的振荡节点170。AC耦合电容器176经设定大小以阻挡直流(DC)偏移电压信号，且使高频(交流)AC电压信号通过。类似地，AC耦合电容器177将晶体管179的栅极耦合到ILRO142的振荡节点171。晶体管179的漏极耦合到ILRO130的振荡节点140。由于耦合在一起，因此电流源181、晶体管179和电阻器138操作为存在于晶体管179的栅极处的电压信号的反相放大器。晶体管178的漏极耦合到ILRO130的振荡节点141。由于耦合在一起，因此电流源181、晶体管178和电阻器139操作为存在于晶体管178的栅极处的电压信号的反相放大器。
如关于第二实施例所注释，信号Q+存在于ILRO130的振荡节点160上。此信号通过AC耦合电容器172传递，且通过电流源180、晶体管174和电阻器182的作用来反相并放大，以产生经反相的电压信号188。组合信号188与存在于ILRO142的振荡节点146上的信号Q-。通过在振荡节点146处组合这些信号，现存在交换振荡节点146处的状态的两个晶体管。此情形使振荡节点146处的电压信号的转变速率增大。此外，振荡节点146处的电压状态正通过经由ILRO130的同相信号LO+与经由ILRO142的反相信号LO-两者来驱动。类似地，信号Q-存在于ILRO130的振荡节点161处。此信号通过AC耦合电容器173传递，且通过电流源180、晶体管175和电阻器183的作用来反相并放大，以与存在于ILRO142的振荡节点147上的信号Q+匹配。以类似方式，ILRO130的振荡节点140和141交叉耦合到ILRO142。通过在每一振荡节点处交叉耦合ILRO130和142，相位噪声得以减小，装置失配对相位正交准确度的有害影响被减小，且较大电容性负载可在给定供应电流下通过频率除法器113来驱动。
图12为根据一个新颖方面的方法200的流程图。注入锁定环式振荡器(ILRO)130响应于数字高输入信号值而锁存(步骤201)存在于ILRO130的第一节点上的电压。在锁存状态期间，电流流经耦合到第一节点的N沟道晶体管，所述电流大体上等于电路供应电压VDD除以耦合到第一节点的负载电阻器的电阻值。在一个实例中，电流134展示于图7A中。在另一实例中，存在于第一节点上的电压在电路接地VSS的一百毫伏内。
接下来(步骤202)，ILRO130响应于数字低输入信号值而使存在于第一节点上的电压状态切换到第二电压状态。在切换状态期间，存在于第一节点上的电压通过跨越积分电容器来累积电荷而增大。在一个实例中，步骤202展示于图7B中。在另一实例中，第二电压状态在电路供应电压VDD的五十毫伏内。
在一个或一个以上示范性实施例中，可以硬件、软件、固件或其任何组合来实施所描述的功能。如果以软件来实施，那么所述功能可作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体来发射。计算机可读媒体包括计算机存储媒体与通信媒体两者，通信媒体包括促进将计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由通用或专用计算机存取的任何可用媒体。通过实例且非限制，此类计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于载运或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它媒体。并且，可将任何连接恰当地称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤缆线、双绞线、数字订户线(DSL)，或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程源发射软件，那么同轴电缆、光纤缆线、双绞线、DSL，或例如红外线、无线电和微波等无线技术包括于媒体的定义中。如本文中所使用，磁盘(Disk)和光盘(disc)包括紧密光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述各者的组合也应包括在计算机可读媒体的范围内。
在一个说明性实例中，处理器可执行指令191的集合存储于图2的数字基带集成电路103中的存储器(处理器可读媒体)192中。处理器190跨越总线存取存储器192，且执行指令191，借此致使集成电路103配置且控制并监视RF收发器集成电路102的接收链108中的频率除法器113。
尽管上文出于指导的目的而描述了某些特定实施例，但此专利文献的教示具有一般可应用性且并不受限于上文所描述的特定实施例。举例来说，在本申请案中已将以二进行除法运算的频率除法器描述为注入锁定环式振荡器，但频率除法器可为另一注入锁定振荡器。因此，可在不偏离所附权利要求书的范围的情况下实践所描述的特定实施例的各种特征的各种修改、调适和组合。

Claims (13)

1.一种频率除法器，其包含：
第一注入锁定环式振荡器ILRO，其包含：
第一交叉耦合的晶体管对，其包括第一N沟道晶体管和第二N沟道晶体管，其中所述第一N沟道晶体管的漏极为第一输出节点，其中所述第二N沟道晶体管的漏极为第二输出节点，其中所述第一N沟道晶体管的栅极耦合到所述第二输出节点，且其中所述第二N沟道晶体管的栅极耦合到所述第一输出节点；
第一电容器，其具有耦合到所述第一N沟道晶体管的源极的第一引线和耦合到所述第二N沟道晶体管的源极的第二引线；以及
第一电流注入电路，其具有耦合到所述第一N沟道晶体管的所述源极的第一引线、耦合到所述第二N沟道晶体管的所述源极的第二引线，和第一输入节点，
其中当输入信号存在于所述第一电流注入电路的所述第一输入节点上时，同相(I)差分输出信号存在于所述第一与第二输出节点之间，且正交(Q)差分输出信号存在于所述第一N沟道晶体管的所述源极与所述第二N沟道晶体管的所述源极之间。
2.根据权利要求1所述的频率除法器，其中具有第一频率的输入信号存在于所述第一电流注入电路的所述第一输入节点上，其中具有第二频率的输出信号存在于所述第一ILRO的所述第一与第二输出节点之间，且其中所述第一频率为所述第二频率的两倍。
3.根据权利要求1所述的频率除法器，其中所述第一电流注入电路包含：
第三N沟道晶体管，其具有源极、漏极和栅极，其中所述第三N沟道晶体管的所述漏极耦合到所述第一N沟道晶体管的所述源极，其中所述第三N沟道晶体管的所述栅极耦合到所述第一电流注入电路的所述第一输入节点；以及
第四N沟道晶体管，其具有源极、漏极和栅极，其中所述第四N沟道晶体管的所述漏极耦合到所述第二N沟道晶体管的所述源极，且其中所述第四N沟道晶体管的所述栅极耦合到所述第一电流注入电路的所述第一输入节点。
4.根据权利要求1所述的频率除法器，其进一步包含：
第二注入锁定环式振荡器ILRO，其包含：
第二交叉耦合的晶体管对，其包括第三N沟道晶体管和第四N沟道晶体管，其中所述第三N沟道晶体管的漏极为第三输出节点，其中所述第四N沟道晶体管的漏极为第四输出节点，其中所述第三N沟道晶体管的栅极耦合到所述第四输出节点，且其中所述第四N沟道晶体管的栅极耦合到所述第三输出节点；
第二电容器，其具有耦合到所述第三N沟道晶体管的源极的第一引线和耦合到所述第四N沟道晶体管的源极的第二引线；以及
第二电流注入电路，其具有耦合到所述第三N沟道晶体管的所述源极的第一引线、耦合到所述第四N沟道晶体管的所述源极的第二引线，和第二输入节点。
5.根据权利要求4所述的频率除法器，其中当差分输入信号存在于所述第一电流注入电路的所述第一输入节点与所述第二电流注入电路的所述第二输入节点之间时，同相(I)差分输出信号存在于所述第一ILRO的所述第一与第二输出节点之间，且正交(Q)差分输出信号存在于所述第二ILRO的所述第三与第四输出节点之间。
6.根据权利要求1所述的频率除法器，其进一步包含：
第二注入锁定环式振荡器ILRO，其具有第二输入节点、第三输出节点和第四输出节点；以及
第三注入锁定环式振荡器ILRO，其具有第三输入节点、第五输出节点和第六输出节点，其中所述第三ILRO的所述第五输出节点耦合到所述第一ILRO的所述第一输入节点，且其中所述第三ILRO的所述第六输出节点耦合到所述第二ILRO的所述第二输入节点。
7.根据权利要求6所述的频率除法器，其中当具有第一频率的输入信号存在于所述第三ILRO的所述第三输入节点上时，具有第二频率的同相(I)差分输出信号存在于所述第一ILRO的所述第一与第二输出节点之间，正交(Q)差分输出信号存在于所述第二ILRO的所述第三与第四输出节点之间，且所述第一频率为所述第二频率的四倍。
8.根据权利要求4所述的频率除法器，其中所述第一ILRO进一步包含：
第五N沟道晶体管，其具有源极、漏极和栅极，其中所述第五N沟道晶体管的所述漏极耦合到所述第二ILRO的所述第三输出节点，且其中所述第五N沟道晶体管的所述栅极经由第一交流AC耦合电容器耦合到所述第一N沟道晶体管的所述源极；
第六N沟道晶体管，其具有源极、漏极和栅极，其中所述第六N沟道晶体管的所述漏极耦合到所述第二ILRO的所述第四输出节点，其中所述第六N沟道晶体管的所述栅极经由第二交流AC耦合电容器耦合到所述第二N沟道晶体管的所述源极，且其中所述第五N沟道晶体管的所述源极与所述第六N沟道晶体管的所述源极耦合到电流源。
9.根据权利要求3所述的频率除法器，其进一步包含：
第一负载电阻器，其具有第一引线和第二引线，其中所述第一负载电阻器的所述第一引线耦合到所述第一输出节点；
第二负载电阻器，其具有第一引线和第二引线，其中所述第二负载电阻器的所述第一引线耦合到所述第二输出节点，且其中所述第一负载电阻器的所述第二引线和所述第二负载电阻器的所述第二引线耦合到供应电压节点，且其中所述电流注入电路的所述第三N沟道晶体管的所述源极和所述第四N沟道晶体管的所述源极耦合到接地节点。
10.一种用于频率除法器的方法，其包含：
响应于第一输入信号的数字高状态而将存在于第一注入锁定环式振荡器ILRO的第一输出节点上的电压锁存到第一电压状态，其中等于电路供应电压除以第一负载电阻器值的电流流经所述第一ILRO的第一N沟道晶体管；以及
响应于所述第一输入信号的数字低状态而将存在于所述第一输出节点上的所述电压切换到第二电压状态，其中存在于所述第一输出节点上的所述电压通过跨越第一电容器累积电荷来增大，且进一步包含：
响应于所述第一输入信号的所述数字高状态而将存在于所述第一ILRO的第二输出节点上的电压锁存到所述第二电压状态，其中无电流流经所述第一ILRO的第二N沟道晶体管；
响应于所述第一输入信号的所述数字低状态而将存在于所述第二输出节点上的所述电压切换到所述第一电压状态，其中所述第二输出节点处的所述电压通过跨越所述第一电容器累积电荷来降低；
响应于第二输入信号的数字高状态而锁存存在于第二ILRO的第三输出节点上的电压和存在于所述第二ILRO的第四输出节点上的电压；
响应于所述第二输入信号的数字低状态而切换存在于所述第二ILRO的所述第三输出节点上的所述电压和存在于所述第二ILRO的所述第四输出节点上的所述电压，其中所述第一输入信号与所述第二输入信号异相大约180度；
使存在于所述第一ILRO的第三电压节点上的电压信号反相，借此产生经反相的电压信号；以及
将所述经反相的电压信号发射到所述第二ILRO的所述第一输出节点。
11.根据权利要求10所述的方法，其中将电路接地电压和所述电路供应电压供应到所述第一ILRO，且其中所述第一电压状态在所述电路接地电压的一百毫伏内，且所述第二电压状态在所述电路供应电压的五十毫伏内。
12.根据权利要求10所述的方法，其中所述第一ILRO为频率除法器电路的一部分。
13.根据权利要求10所述的方法，其进一步包含：
接收存在于所述第一ILRO的所述第一输出节点与所述第二输出节点之间的差分输出信号。
CN201080039073.1A 2009-09-03 2010-09-03 除以二注入锁定环式振荡器电路 Active CN102484449B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/553,498 US8487670B2 (en) 2009-09-03 2009-09-03 Divide-by-two injection-locked ring oscillator circuit
US12/553,498 2009-09-03
PCT/US2010/047877 WO2011029041A1 (en) 2009-09-03 2010-09-03 Divide-by-two injection-locked ring oscillator circuit

Publications (2)

Publication Number Publication Date
CN102484449A CN102484449A (zh) 2012-05-30
CN102484449B true CN102484449B (zh) 2015-03-11

Family

ID=43037193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080039073.1A Active CN102484449B (zh) 2009-09-03 2010-09-03 除以二注入锁定环式振荡器电路

Country Status (6)

Country Link
US (1) US8487670B2 (zh)
EP (1) EP2474093B1 (zh)
JP (1) JP5512816B2 (zh)
KR (1) KR101437506B1 (zh)
CN (1) CN102484449B (zh)
WO (1) WO2011029041A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615205B2 (en) * 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) * 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
US8712357B2 (en) * 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) * 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
US8212592B2 (en) * 2009-08-20 2012-07-03 Qualcomm, Incorporated Dynamic limiters for frequency dividers
EP2550737A1 (en) * 2010-03-23 2013-01-30 University Of Washington Through Its Center For Comercialization Frequency multiplying transceiver
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
US8829954B2 (en) * 2011-03-23 2014-09-09 Qualcomm Incorporated Frequency divider circuit
US9099956B2 (en) 2011-04-26 2015-08-04 King Abdulaziz City For Science And Technology Injection locking based power amplifier
US8779810B2 (en) 2011-07-15 2014-07-15 Qualcomm Incorporated Dynamic divide by 2 with 25% duty cycle output waveforms
US8570108B2 (en) * 2011-08-05 2013-10-29 Qualcomm Incorporated Injection-locking a slave oscillator to a master oscillator with no frequency overshoot
TW201316676A (zh) * 2011-10-14 2013-04-16 Ind Tech Res Inst 注入式除頻器
TWI442739B (zh) * 2011-12-02 2014-06-21 Univ Nat Sun Yat Sen 應用注入鎖定技術之極座標接收機
WO2013085966A1 (en) * 2011-12-06 2013-06-13 Tensorcom, Inc. An input resistance of a passive mixer to broaden the input matching bandwidth of an lna
US8626106B2 (en) 2011-12-06 2014-01-07 Tensorcom, Inc. Method and apparatus of an input resistance of a passive mixer to broaden the input matching bandwidth of a common source/gate LNA
US9264282B2 (en) 2013-03-15 2016-02-16 Innophase, Inc. Polar receiver signal processing apparatus and methods
US8929486B2 (en) * 2013-03-15 2015-01-06 Innophase Inc. Polar receiver architecture and signal processing methods
US9024696B2 (en) 2013-03-15 2015-05-05 Innophase Inc. Digitally controlled injection locked oscillator
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
US20140159782A1 (en) * 2012-12-07 2014-06-12 Michael Peter Kennedy Divide-By-Three Injection-Locked Frequency Divider
US9083588B1 (en) 2013-03-15 2015-07-14 Innophase, Inc. Polar receiver with adjustable delay and signal processing metho
US9219486B2 (en) * 2013-11-18 2015-12-22 California Institute Of Technology Quadrature-based injection locking of ring oscillators
US9300249B2 (en) * 2014-07-22 2016-03-29 Qualcomm Incorporated Differential crystal oscillator circuit
CN104184484B (zh) * 2014-08-06 2016-10-05 杭州电子科技大学 一种注入锁定振荡器及无线接收射频前端
US9813033B2 (en) 2014-09-05 2017-11-07 Innophase Inc. System and method for inductor isolation
US9660848B2 (en) * 2014-09-15 2017-05-23 Analog Devices Global Methods and structures to generate on/off keyed carrier signals for signal isolators
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US10270630B2 (en) 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9998301B2 (en) 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
US9564880B2 (en) 2014-12-23 2017-02-07 Motorola Solutions, Inc. Systems and methods for generating injection-locked, frequency-multiplied output signals
US9497055B2 (en) 2015-02-27 2016-11-15 Innophase Inc. Method and apparatus for polar receiver with digital demodulation
US10158509B2 (en) 2015-09-23 2018-12-18 Innophase Inc. Method and apparatus for polar receiver with phase-amplitude alignment
US9673829B1 (en) 2015-12-02 2017-06-06 Innophase, Inc. Wideband polar receiver architecture and signal processing methods
US9673828B1 (en) 2015-12-02 2017-06-06 Innophase, Inc. Wideband polar receiver architecture and signal processing methods
US10326460B2 (en) 2017-01-19 2019-06-18 Samsung Electronics Co., Ltd. Wide-range local oscillator (LO) generators and apparatuses including the same
US10122397B2 (en) 2017-03-28 2018-11-06 Innophase, Inc. Polar receiver system and method for Bluetooth communications
US10108148B1 (en) 2017-04-14 2018-10-23 Innophase Inc. Time to digital converter with increased range and sensitivity
US10503122B2 (en) 2017-04-14 2019-12-10 Innophase, Inc. Time to digital converter with increased range and sensitivity
US10523254B2 (en) * 2017-07-20 2019-12-31 Qualcomm Incorporated Mixer S11 control via sum component termination
US10840921B2 (en) 2018-09-07 2020-11-17 Innophase Inc. Frequency control word linearization for an oscillator
US10622959B2 (en) 2018-09-07 2020-04-14 Innophase Inc. Multi-stage LNA with reduced mutual coupling
US11095296B2 (en) 2018-09-07 2021-08-17 Innophase, Inc. Phase modulator having fractional sample interval timing skew for frequency control input
US10942255B2 (en) * 2018-10-11 2021-03-09 Globalfoundries U.S. Inc. Apparatus and method for integrating self-test oscillator with injection locked buffer
WO2020146408A1 (en) 2019-01-07 2020-07-16 Innophase, Inc. Using a multi-tone signal to tune a multi-stage low-noise amplifier
US10728851B1 (en) 2019-01-07 2020-07-28 Innophase Inc. System and method for low-power wireless beacon monitor
US11431358B2 (en) * 2019-08-23 2022-08-30 Samsung Electronics Co., Ltd. Device and method for upconverting signal in wireless communication system
CN111865297B (zh) * 2020-07-27 2024-02-23 北京兆芯电子科技有限公司 高速差分分频器
WO2024005813A1 (en) * 2022-06-30 2024-01-04 Intel Corporation Apparatus, system, and method of local oscillator (lo) generator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101227169A (zh) * 2007-01-04 2008-07-23 国际商业机器公司 压控振荡器电路及其操作方法
US7557664B1 (en) * 2005-10-31 2009-07-07 University Of Rochester Injection-locked frequency divider

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089324B2 (en) * 2006-08-05 2012-01-03 Min Ming Tarng Varactor-free amplitude controlled oscillator(ACO) for system on chip and system on card Xtaless clock SOC
JP2004502371A (ja) * 2000-06-26 2004-01-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 絶縁増幅器を備える直角位相高周波発振器
US7062247B2 (en) * 2002-05-15 2006-06-13 Nec Corporation Active double-balanced mixer
US6911870B2 (en) * 2002-08-02 2005-06-28 Agere Systems, Inc. Quadrature voltage controlled oscillator utilizing common-mode inductive coupling
US7228977B2 (en) * 2003-06-16 2007-06-12 Whirlpool Corporation Workroom storage system
US6946917B2 (en) * 2003-11-25 2005-09-20 Texas Instruments Incorporated Generating an oscillating signal according to a control current
US20050253659A1 (en) * 2004-05-14 2005-11-17 Pierre Favrat Current-controlled quadrature oscillator using differential gm/C cells incorporating amplitude limiters
US7521976B1 (en) * 2004-12-08 2009-04-21 Nanoamp Solutions, Inc. Low power high speed latch for a prescaler divider
KR100818241B1 (ko) * 2005-02-14 2008-04-01 삼성전자주식회사 쿼드러쳐 전압 제어 발진기
KR100802119B1 (ko) * 2005-02-28 2008-02-11 삼성전자주식회사 스위치를 이용한 가변 축퇴 임피던스 제공회로, 및 이를 이용한 전자회로
US7515011B2 (en) * 2005-08-03 2009-04-07 Farnworth Warren M Microwave routing element, methods of routing microwaves and systems including same
US7414481B2 (en) * 2006-01-30 2008-08-19 University Of Washington Receiver with colpitts differential oscillator, colpitts quadrature oscillator, and common-gate low noise amplifier
KR100756031B1 (ko) * 2006-04-10 2007-09-05 삼성전기주식회사 커플링 캐패시터를 포함한 4위상 전압제어발진기
JP5145988B2 (ja) * 2007-02-27 2013-02-20 セイコーエプソン株式会社 発振回路、発振器
US7737797B2 (en) * 2007-11-07 2010-06-15 Mediatek Inc. Controllable oscillating system and related method for selectively adjusting currents passing through cross-coupling driving device
US20090251227A1 (en) * 2008-04-03 2009-10-08 Jasa Hrvoje Hery Constant gm oscillator
US8212592B2 (en) * 2009-08-20 2012-07-03 Qualcomm, Incorporated Dynamic limiters for frequency dividers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557664B1 (en) * 2005-10-31 2009-07-07 University Of Rochester Injection-locked frequency divider
CN101227169A (zh) * 2007-01-04 2008-07-23 国际商业机器公司 压控振荡器电路及其操作方法

Also Published As

Publication number Publication date
US20110050296A1 (en) 2011-03-03
KR20120062869A (ko) 2012-06-14
JP5512816B2 (ja) 2014-06-04
US8487670B2 (en) 2013-07-16
JP2013504268A (ja) 2013-02-04
EP2474093B1 (en) 2017-10-18
WO2011029041A1 (en) 2011-03-10
KR101437506B1 (ko) 2014-09-03
EP2474093A1 (en) 2012-07-11
CN102484449A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
CN102484449B (zh) 除以二注入锁定环式振荡器电路
US8212592B2 (en) Dynamic limiters for frequency dividers
US8570076B2 (en) Parallel path frequency divider circuit
CN102474260B (zh) 使用频率倍增的次谐振注入锁定振荡器的低功率本机振荡器分布
JP5399480B2 (ja) 高速低電力ラッチ
CN102356543B (zh) 共栅极共源极放大器
KR101392323B1 (ko) Ｏｏｋ 변조 장치 및 이를 포함하는 무선 통신 송신 장치
CN102474241B (zh) 高速二分频电路
JP6401294B2 (ja) 直列共振発振子
CN106788410A (zh) 利用注入锁定环形振荡器产生正交本振信号的电路
US10298428B2 (en) Wireless transmission device and wireless transmission method
US8219054B2 (en) Oscillating circuit and radio communication apparatus
CN206481288U (zh) 利用注入锁定环形振荡器产生正交本振信号的电路
JP6950043B2 (ja) 無線送信装置及び無線送信方法
KR20080112605A (ko) 저전력 주파수 발생 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant